TW201413957A - 穿透閘極鰭之隔離 - Google Patents

穿透閘極鰭之隔離 Download PDF

Info

Publication number
TW201413957A
TW201413957A TW102120532A TW102120532A TW201413957A TW 201413957 A TW201413957 A TW 201413957A TW 102120532 A TW102120532 A TW 102120532A TW 102120532 A TW102120532 A TW 102120532A TW 201413957 A TW201413957 A TW 201413957A
Authority
TW
Taiwan
Prior art keywords
gate electrode
fin
semiconductor
isolation
gate
Prior art date
Application number
TW102120532A
Other languages
English (en)
Other versions
TWI654758B (zh
Inventor
Mark Bohr
Stephen Cea
Barbara A Chappell
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201413957A publication Critical patent/TW201413957A/zh
Application granted granted Critical
Publication of TWI654758B publication Critical patent/TWI654758B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

揭示用於例如積體電路(IC)等微電子裝置中的非平面電晶體的穿透閘極隔離。在實施例中，相鄰半導體鰭的端部藉由隔離區而彼此電隔離，隔離區是自行對準半導體鰭的閘極電極，而能夠造成更高電晶體封裝密度及其它優點。在實施例中，使用單一掩罩以形成眾多具有固定間距的□牲佔位條，移除第一子集合佔位條，以及，在導因於第一子集合的移除之開口中，在半導體鰭中形成隔離切割，而第二子集合佔位條由閘極電極取代。

Description

穿透閘極鰭之隔離
本發明的實施例大致上關於電晶體架構及製造，特別關於形成在基底上之相鄰的非平面(鰭)電晶體的電隔離。
由於裝置尺寸依照莫爾(Moore)定律的計劃持續縮小，微電子工業現在從平面轉換至非平面場效電晶體(亦即，三閘極或鰭式場效電晶體)。非平面電晶體技術的先驅正開發第二代非平面裝置及取得更高階的電晶體性能和密度。除了個別電晶體的比例之外，能在給定的基底面積之內製造的具有給定通道長度的電晶體的數目(亦即，電晶體數目)對於取得用於更大程度的積體電路(IC)功能之更高的電晶體計數也是重要的。
利用從基底表面凸出的半導體材料的鰭部之非平面電晶體採用纏繞鰭部的二、三、或甚至所有側部之閘電極(亦即，雙閘極、三閘極、奈米佈線電晶體)。然後，源極和汲極形成在鰭部中，或是形成在閘極電極的任一側上 作為鰭部的再生長部份。為了隔離第一非平面電晶體的源極/汲極區與相鄰的第二非平面電晶體的源極/汲極區，在二相鄰的鰭部之間形成間隙或間隔。此隔離間隙一般要求某種掩罩蝕刻。一旦被隔離時，然後，再度典型地以某種掩罩蝕刻(例如，取決於特定實施之線蝕刻或開口蝕刻)，在個別鰭部上圖型化閘極堆疊。
在下述說明中，揭示眾多細節，但是，習於此技藝者將清楚，不用這些特定細節，仍然能實施本發明。在某些情形中，以方塊圖形式而非詳細地顯示習知的方法及裝置，以免模糊本發明。在本說明書中述及「實施例」係意指配合實施例所述的特定特點、結構、功能或特徵包含在本發明的至少一實施例中。因此，在本說明書的不同處出現之「在實施例中」的文句不一定都意指本發明的相同實施例。此外，一或更多實施例中，特定的特點、結構、功能或特徵可以以任何適當的方式結合。舉例而言，在二實施例未被指明相互排斥的情形中，第一實施例可以與第二實施例相結合。
此處使用「連接」及「耦合」與它們的衍生詞以說明元件之間的結構關係。應瞭解，這些詞非並要成為彼此的同義詞。相反地，在特定實施例中，「連接」用以表示二或更多元件彼此直接實體或電接觸。「耦合」用以表示二或更多元件彼此直接或間接(有其它元件介於它們之間) 實體或電接觸，以及/或，二或更多元件彼此協力或互動(例如，造成有效關係)。
「在...之上」、「在...之下」、「在...之間」等詞及「在...上」於此用以意指一材料層或組件相對於其它層或組件的相對位置。舉例而言，配置於另一層之上或之下的一層與其它層直接接觸或是具有一或更多介於其間的層。此外，配置在二層之間的一層與二層直接接觸或是具有一或更多中介層。相反地，「在第二層上」的第一層是與該第二層直接接觸。類似地，除非另外明確說明，否則，配置在二特點之間的一特點可以直接接觸相鄰特點或是具有一或更多中間特點。
先前技術中所述的鰭隔離技術之一問題在於閘極不會與鰭自行對準，以及，閘極堆疊圖案與半導體鰭圖案的對齊依靠這二個圖案的重疊。如此，微影重疊寬容度加至半導體鰭尺寸化及與鰭的隔離間隙中，這比用於給定等級的電晶體功能的其它情形需要更大長度及更大隔離間隙。縮減此過尺寸化的裝置架構及製造技術因而在電晶體密度上提供高度有利的增進。
先前技術中所述的鰭隔離技術之另一問題是用於增進載子遷移率的半導體鰭中的應力從電晶體的通道區損失，在所述電晶體的通道區中，有太多製造期間留下未用的鰭表面，允許鰭應力鬆弛。維持更高程度的所需鰭應力之裝置架構及製造技術因而提供非平面電晶體性能之有利增進。
於此說明穿透閘極鰭隔離架構及技術。在所示的舉例說明的實施例中，以自行對準電晶體的閘極電極之方式，將在例如積體電路(IC)等微電子裝置中的非平面電晶體彼此隔離。雖然本發明的實施例可應用至採用非平面電晶體的實質上任何IC，但是，舉例說明的IC包含但不限於微處理器核心，微處理器核心包含邏輯及記憶體(SRAM)部份、RFIC(例如，包含數位基頻及類比前端模組之無線IC)、及功率IC。
在實施例中，相鄰的半導體鰭之二端以隔離區而彼此電隔離，藉由僅使用一圖型化遮罩等級，將隔離區相對於閘極電極設置。在實施例中，採用單一遮罩以形成眾多具有固定間距之犠牲佔位條紋，第一子集合的佔位條紋界定隔離區的隔離及/或尺寸，而第二子集合的佔位條紋界定閘極電極的位置及/或尺寸。在某些實施例中，第一子集合的佔位條紋被移除及在導因於第一子集合移除的開口中在半導體鰭中作成隔離切割，而第二子集合的佔位條紋最後被非犠牲閘極電極堆疊取代。由於採用用於閘極電極取代的佔位子集合以形成隔離區，所以，此處將方法及造成的結構稱為「穿透閘極」隔離。舉例而言，此處所述的一或更多穿透閘極隔離實施例能夠造成更高密度的電晶體密度及更高程度的有利電晶體通道應力。
藉由在閘極電極的佈置/定義之後界定的隔離，由於藉由閘極電極而完美地依間距作出鰭隔離尺寸化及佈置，以致於閘極電極及隔離區都是單一遮罩級的最小特徵間距 的整數倍，所以，能取得較大的電晶體密度。在另外的實施例中，半導體鰭對鰭部配置於上的基底具有晶格失配，在閘極電極的佈置/定義之後藉由界定隔離，維持較大程度的應變。對於這些實施例，在界定鰭部的端部之前形成的電晶體的其它特點(例如閘極電極和添加的源極及/或汲極材料)有助於在鰭部中作出隔離切割之後機械地維持鰭應變。
101‧‧‧反向器
105‧‧‧基底
110A‧‧‧半導體鰭
110N‧‧‧半導體鰭
115A‧‧‧半導體鰭
115N‧‧‧半導體鰭
120‧‧‧閘極電極
120A‧‧‧源極/汲極區
130A‧‧‧第一源極/汲極區
130B‧‧‧第二源極/汲極區
130C‧‧‧源極/汲極區
130D‧‧‧源極/汲極區
131A‧‧‧源極/汲極區
131B‧‧‧源極/汲極區
135A‧‧‧源極/汲極區
135B‧‧‧源極/汲極區
135C‧‧‧源極/汲極區
135D‧‧‧源極/汲極區
136A‧‧‧源極/汲極區
136B‧‧‧源極/汲極區
150A‧‧‧隔離區
150B‧‧‧隔離區
150N‧‧‧隔離區
165‧‧‧閘極介電層
200‧‧‧微電子裝置
202‧‧‧反向器
210A‧‧‧半導體鰭
210N‧‧‧半導體鰭
215A‧‧‧半導體鰭
215N‧‧‧半導體鰭
220‧‧‧閘極電極
220A‧‧‧閘極電極
220B‧‧‧閘極電極
220C‧‧‧閘極電極
230A‧‧‧源極/汲極區
230B‧‧‧源極/汲極區
230C‧‧‧源極/汲極區
230D‧‧‧源極/汲極區
231A‧‧‧源極/汲極區
231B‧‧‧源極/汲極區
235A‧‧‧源極/汲極區
235B‧‧‧源極/汲極區
235C‧‧‧源極/汲極區
235D‧‧‧源極/汲極區
236A‧‧‧源極/汲極區
236B‧‧‧源極/汲極區
290A‧‧‧半導體鰭
302‧‧‧非平面電晶體
303‧‧‧奈米線電晶體
310‧‧‧半導體鰭
310A‧‧‧半導體奈米線
310B‧‧‧奈米線
505‧‧‧基底
510‧‧‧半導體鰭
510A‧‧‧鰭
510B‧‧‧鰭
518A‧‧‧佔位條
518B‧‧‧佔位條
518C‧‧‧佔位條
518D‧‧‧佔位條
520A‧‧‧閘極電極
530‧‧‧源極/汲極區
544‧‧‧圍繞材料
545‧‧‧圍繞材料
550‧‧‧隔離區
560A‧‧‧開口
560B‧‧‧開口
560C‧‧‧開口
560D‧‧‧開口
565‧‧‧閘極介電質
575A‧‧‧鰭部份
575B‧‧‧鰭部份
578‧‧‧掩罩特徵
700‧‧‧行動計算平台
705‧‧‧顯示幕
710‧‧‧晶片級或封裝級整合系統
711‧‧‧控制器
713‧‧‧電池
715‧‧‧電力管理積體電路
725‧‧‧射頻積體電路
777‧‧‧封裝裝置
1000‧‧‧計算裝置
1002‧‧‧機板
1004‧‧‧處理器
1006‧‧‧通訊晶片
以舉例說明而非限定的方式，說明本發明的實施例，參考配合附圖的下述詳細說明，能更完整地瞭解本發明的實施例，其中：圖1A是根據本發明的實施例之使用非平面電晶體及穿透閘極鰭隔離的二相鄰的反向(或否(NOT)閘)的平面視圖；圖1B是根據實施例之圖1A的二相鄰非平面電晶體的剖面視圖，進一步說明穿透閘極鰭隔離；圖2是根據本發明的實施例之設有穿透閘極鰭隔離的三個非平面電晶體的剖面視圖；圖3A、3B及3C是根據實施例之應用至各式基底及電晶體架構的穿透閘極隔離的剖面視圖；圖4是流程圖，說明根據實施例之穿透閘極鰭隔離製程；圖5A、5B、5C、5D、5E、5F、5G及5H是平面視 圖，顯示根據實施例之隨著穿透閘極鰭隔離製程進行之非平面電晶體及穿透閘極鰭隔離結構的演進；圖6A、6B、6C、6D、6E、6F、6G及6H是對應於圖5A、5B、5C、5D、5E、5F、5G及5H的剖面視圖，進一步顯示根據實施例之隨著穿透閘極鰭隔離製程進行之非平面電晶體及穿透閘極鰭隔離結構的演進；圖7是根據本發明的實施例之採用具有非平面電晶體及穿透閘極鰭隔離結構的IC之行動計算平台的等視圖；以及圖8是根據本發明的實施例之圖7中所示的行動裝置的功能方塊圖。
圖1A是微電子裝置100的平面視圖，微電子裝置100包含使用根據本發明的實施例之穿透閘極鰭隔離及非平面電晶體的二相鄰的CMOS反向器(或是否閘)101和202。圖1B是圖1A的通過二相鄰半導體鰭之A-A’線之剖面視圖，進一步說明根據實施例之穿透閘極隔離。雖然為了說明而以特定邏輯閘來說明舉例說明的實施例，但是須瞭解，可以以類似方式，以穿透閘極鰭隔離來實施任何特定積體電路元件，而從微電子裝置100的內容中所示的相同技術優點獲利。
如圖1A及1B所示，閘極電極120配置在半導體鰭110A上。半導體鰭110A從基底105的表面凸出，以致於 閘極電極120纏繞二側(例如，離開圖1B的平面之相對立的鰭部側壁)或三側(例如，如圖1B中所示的鰭的上表面以及用於三閘極實施例的相對立側壁)。在具有電地(電容地)耦合至閘極電極120的側壁之鰭110A之外，鰭110A可具有多種形狀。一般而言，基底105可為任何此技藝中所知的適用於製造非平面電晶體之任何基底，包含但不限於塊體基底，其可為例如但不限於單結晶矽、鍺、III-V化合物半導體(例如，GaAs、InP、等等)、III族-氮化物化合物半導體(例如，GaN)、或藍寶石等任何傳統材料。在替代實施例中，又如本文中它處所示般，使用絕緣體上半導體(SOI)。
半導體鰭110A亦可為任何此技藝中所知的適用於製造非平面電晶體之任何半導體材料，包含但不限於單結晶矽(例如，對於塊體實施例是與基底105具有連續性，或是對於SOI實施例是藉由中間材料而與基底105分開)。又如本文中它處所示般，在某些有利的實施例中，半導體鰭110A具有晶格常數不同於基底105的晶格常數(亦即，晶格失配)之半導體材料。實例包含但不限於SiGe合金。對於這些實施例，半導體鰭110A可以是對高載子遷移率晶格應變(例如，對於25-35%的Ge SiGe合金)或是晶格鬆弛(例如，對於III-V或III-N半導體鰭)，具有如本文的它處更具體說明之以晶格應變半導體實施的穿透閘極隔離實施例的某些優點。
如圖3A中所示般，閘極電極120是閘極電極堆疊的 一部份，閘極電極堆疊又包含圖1B中所示的閘極介電層165。一般而言，閘極電極120和閘極介電層165可以具有任何此技藝中所知的可應用至非平面電晶體的材料成分，有很多已知的超高k材料(例如介電常數高於Si3N4)、以及氮化矽及氧化矽為此處所述的實施例可利用的選項。
半導體鰭110A又包含第一源極/汲極區130A以及第二源極/汲極區130B，配置在閘極電極120的任一側上。源極/汲極區120A、130A可以是半導體鰭110A的摻雜區以及包含再生長或是磊晶沈積的半導體區。一般而言，各CMOS反向器101和CMOS反向器202均包含第一導電率型(例如N型)的電晶體以及第二互補導電率型(例如P型)的電晶體。如此，微電子裝置100包含各互補型的成對電晶體。雖然這些互補電晶體可以本發明的範圍之內的多種方式實施，但是，在舉例說明的實施例中，使用半導體鰭110A的第一電晶體具有第一導電率型(例如N型)的源極/汲極區130A、130B；使用半導體鰭210A的第二電晶體具有第二導電率型(例如N型)的源極/汲極區230A、230B；使用半導體鰭115A的第三電晶體具有第二導電率型(例如P型)的源極/汲極區135A、135B；以及，使用半導體鰭215A的第四電晶體具有第二導電率型(例如P型)的源極/汲極區235A、235B。為了清楚顯示下方鰭結構，這些源極/汲極區中的各源極/汲極區又耦合至以虛線繪製的源極/汲極接點131A、131B、136A、136B、231A、231B、236A、及236B。
值得注意，為了更大的電流載送通道寬度，微電子裝置可包含任何數量的並聯電耦合在一起之非平面電晶體，且本發明的實施例不侷限於此。對於舉例說明的微電子裝置100，各半導體鰭110A、115A、210A、及215A分別複製為具有源極/汲極區130C、130D、135C、135D、230C、230D、235C及235D之鰭110N、115N、210N、及215N，源極/汲極區130C、130D、135C、135D、230C、230D、235C及235D也分別耦合至源極/汲極接點131A、131B、135A、135B、231A、231B、236A及236B。
如圖1A所示，在實施例中，閘極電極120的縱向長度顯著地大於閘極電極120的橫向寬度(例如大於二倍)並因而於此稱為閘極電極「條」。在圖1A中，第一閘極電極120具有足以延伸越過半導體鰭110A及115A的縱向長度，耦合至反向器101之內的互補電晶體的通道。閘極電極220類似地尺寸化為閘極電極條。雖然此處的說明利用習於此技藝者清楚知道的此架構的，但是，要注意的是本發明的實施例不要求此特定特點。
在實施例中，第一隔離區配置在第一與第二閘極電極之間以及分離第一與第二半導體鰭的相鄰端部。如圖1A中所示，隔離區150A配置在閘極電極120、220之間，更具體而言，緊靠第一半導體鰭110A及第二半導體鰭210A等二鰭的端部。在舉例說明的實施例中，隔離區150A類似於閘極電極120、220尺寸化，以縱向長度實質上大於橫向寬度，因而於此被稱為隔離「條」。在圖1A中，隔 離區150A具有足以也延伸在半導體鰭115A、215A之間的縱向長度。雖然此處的說明利用習於此技藝者清楚知道的此架構的，但是，要注意的是本發明的實施例不要求此特定特點。由於反向器101及102為了更大的電流載送通道寬度而採用並聯的眾多鰭，所以，隔離區150A將反向器101中並聯的眾多鰭(例如，鰭110A和110N)與反向器202中的第二並聯眾多鰭(例如，鰭210A和210N)分開。
在本發明的實施例中，配置在相鄰半導體鰭之間的隔離區自行對準閘極電極。如圖1A中所示，第一隔離區150A的邊緣與半導體鰭110A和210A的端表面都對齊。 換言之，隔離區150A緊靠半導體鰭110A和210A的相鄰端部。如圖1A及1B又顯示般，第一隔離區150A的縱向中心線(以虛線表示)配置成與閘極電極120、220的縱向中心線相距及平行。以P1代表第一閘極電極120與隔離區150A的中心線之間的第一間距，P2代表第二閘極電極220與隔離區150A的中心線之間的第二間距，P1實質上等於P2，以致於隔離區150A與閘極電極120、220的中心線界定的閘極電極間距P3是「依間距的」。如同習於此技藝者將瞭解般，閘極電極與中間隔離之間的此實質相等的間距是自行對準的隔離區150A與閘極電極120、220的標誌。此處使用的「自行對準」一詞意指二特徵之間固有的結構對準，所述二特徵之間固有的結構對準是缺乏分別掩罩級形成的特徵之間固有的重疊或偏移寬容度。 在非自行對準特徵中，第二特徵圖型化的第二掩罩級必須主動地對準來自第一掩罩級的對準特徵，與非自行對準特徵相反地，自行對準特徵未要求主動對準且未具有相對的對準誤差。如此，注意，假使隔離區150A與閘極電極120、220未自行對準時，由於接著第一隔離區150A對閘極電極120、220A將有某些程度的偏移，所以，P1將不會實質上等於P2。在「相等間距」的文句的前後文中的「實質上」一詞是知道所有製程具有寬容度且造成的結構因而絕非真正完美的。舉例而言，即使在使用單一掩罩以形成與閘極電極自行對準的隔離區之實施例中，仍然可預期單一掩置在依相同、相等設計規則分開的三個掩罩特徵之間會有某些寬容度。如此，藉由此處所述的某些實施例取得比二遮罩之間重疊的寬容度更小的寬容度，以致於P1及P2「實質上相等」，在第一實施例中P1是在P2的10%之內，在第二實施例中P1是在P2的5%之內，在第三實施例中P1是在P2的3%之內，在第四實施例中P1是在P2的1%之內。
在實施例中，隔離區具有實質上等於閘極堆疊的寬度。由於給定的製程有固有的寬容度，在第一實施例中實質上在10%之內，在第二實施例中實質上在5%之內，在第三實施例中實質上在3%之內，以及，在第四實施例中實質上在1%之內，所以，此處再度使用「實質上」一詞。如圖1B中所示般，閘極堆疊包含閘極電極120以及與閘極電極120接觸的閘極介電層165。取決於實施，閘 極堆疊的寬度與閘極電極的寬度不同，其中，閘極介電質比在閘極電極的底表面上更多。在圖1B的實施例中，閘極電極120配置在具有存在於井側壁上之閘極介電層165的井之內，以致於閘極堆疊L1的橫向寬度約為加至閘極電極120的橫向寬度(以及與電晶體通道長度相關連)的閘極介電層165的厚度之二倍。當然，在閘極介電質僅存在於閘極電極與半導體鰭的介面之其它實施例中，閘極堆疊的寬度實質上等於閘極電極的寬度。又如圖1B中所示般，隔離區150A的橫向寬度是L2，L2約等於L1(例如，在10%之內)，以及，較佳地不大於L1。隨著隔離區150A的自行對準，隔離區150A的最小橫向尺寸化有利地降低反向器101和202佔據的基底105的x尺寸(亦即，降低反向器單元胞的面積)。
在實施例中，第二隔離區配置在與第一隔離區相對立的半導體鰭的端部上。舉例而言，如圖1A及1B所示，隔離區150B配置在與第一隔離區150A相對立的半導體鰭210A的端部上。隔離區150A及隔離區150B的中心線界定隔離間距P4。在實施例中，隔離間距是用於閘極電極的最小間距的整數倍(PGate,min)。
圖2是微電子裝置200的剖面視圖，其包含三個設有根據本發明的實施例之穿透閘極鰭隔離的相鄰非平面電晶體。圖2顯示類似於圖1B的剖面視圖之半導體鰭210A和290A。舉例而言，圖2可視為又包括相鄰於反向器202的裝置之圖1的擴充視圖。閘極電極220配置在半導體鰭 210A上，而二閘極電極220B和220C配置在半導體鰭290A上。隔離區150B將鰭210A與鰭290A分開。由於在閘極電極220B與220C之間沒有隔離區，所以，閘極電極220B及220C的中心線界定最小閘極電極間距PGate,Min。以隔離區150B間距上依據閘極電極間距，由中間隔離區150B分離的閘極電極220和220B的中心線是最小閘極電極間距的整數倍(例如，PGate,Min的二倍)。即使對於二閘極電極由多個中間隔離區分開的實施例，閘極電極的中心線維持在最小閘極電極間距的整數倍。
類似地，由一或更多中間閘極電極分開的相鄰隔離區是最小閘極電極間距的整數倍。舉例而言，圍繞鰭210A的隔離區150A和150B是PGate,Min的二倍，圍繞鰭290A的隔離區150B和150N是PGate,Min的三倍。如此，以相鄰隔離區及電極處於最小間距，所有隔離區150A、150B、150N以及閘極電極220、220B、220C是在相同(實質上等於、固定的)間距。圖1A及1B顯示相同特徵，以隔離條間距P4實質上等於閘極電極條間距P3。隔離區150A、B、C是與閘極電極120、220整合在一起，二者都是固定最小條間距(例如P1)的整數倍。如此，如圖1A、1B及圖2所示般，眾多隔離條自行對準配置在眾多半導體鰭上的眾多閘極電極條，而眾多隔離區與眾多閘極電極未具有偏移。
圖3A、3B及3C是根據實施例的用於各式各樣的替代基底及電晶體架構之穿透閘極隔離的剖面視圖。圖3A- 3C顯示類比於圖1A的A-A’剖面之剖面。
在圖3A中，非平面電晶體301包含配置在SOI基底105上的半導體鰭310，SOI基底105包含隔離介電層106及操作基底107。如同所示，穿透閘極隔離區150與閘極電極120(以及包含閘極電極120和閘極介電層165的閘極堆疊)的結構關係與圖1A、1B及圖2的內容中所述相同，但更清楚的是隔離區150一路延伸經過半導體鰭310及直接接觸隔離介電層107。
圖3B又顯示塊體基底實施例，其中，非平面電晶體302包含與半導體基底105具有晶相連續性的半導體鰭310(虛線代表基底105的上表面離開圖3B的平面)。如同所示，隔離區150向下延伸經過半導體鰭310而較佳地至少到達基底105的上表面，以及更佳地到達上基底表面下方的基底105中的程度，以降低漏電、閂鎖、等等。
圖3C又顯示設有奈米線電晶體303的實施例，其中，至少一半導體奈米線310A在所有側上由閘極電極120(以及閘極介電層165)圍繞。半導體奈米線310A可以具有本文中任何它處在半導體鰭的一般情形中所述的任何半導體成分。其它的奈米佈線(例如，310B)形成奈米線的垂直(z-尺寸)堆疊，在此情形中，隔離區150通過每一奈米線的z厚度，以及，又向下延伸至基底105。如圖3A、3B及3C中所示般，本發明的實施例不侷限於基底105或是半導體鰭幾何形狀。
根據上述穿透閘極隔離，現在說明此結構的製造方 法。一般而言，穿透閘極隔離使自行對準閘極電極之半導體鰭在一或更多隔離點分叉。這些自行對準隔離點接著變成相鄰鰭之間的隔離區。在實施例中，藉由界定尺寸為最終規定閘極電極及隔離區的尺寸之「佔位」特徵、或犠牲前驅物組，而取得相鄰鰭之間的隔離點的自行對準。一旦界定這些佔位特徵，則接著分別地、及獨立地修改佔位特徵的子集合，以完成隔離區及閘極電極的形成。由於犠牲的佔位特徵是同時地形成，所以，藉由例如單一掩罩級，隔離區與閘極電極以給定的最小特徵間距而完美地對準。
圖4是流程圖，顯示根據某些實施例之穿透閘極鰭隔離製造方法401。圖5A、5B、5C、5D、5E、5F、5G及5H是平面視圖，顯示根據舉例說明的實施例執行穿透閘極鰭隔離製造方法401時非平面電晶體及穿透閘極鰭隔離結構的演進。圖6A、6B、6C、6D、6E、6F、6G及6H是對應圖5A-5H的A-A’線之剖面視圖。
首先參考圖4，穿透閘極隔離方法401在操作405開始形成半導體鰭。圖5A顯示形成在基底505上的半導體鰭510的平面視圖。圖6A又顯示沿著鰭510縱向延伸的A-A’線之剖面視圖。如圖5A及6A中所示，在操作405之後，半導體鰭510具有第一長度，本發明的實施例並非侷限於此，第一長度除了要足夠長以最終地形成至少一非平面電晶體之外，較佳地形成至少二非平面電晶體，理想上是很多電晶體。在操作405，使用此技藝中任何習知的技術以形成半導體鰭510，例如但不限於電漿蝕刻及/或濕 化學蝕刻。
回至圖4，在操作410，形成佔位。在圖5A及5B中所示之舉例說明的實施例中，佔位條518A、518B、518C及518D正交地形成於半導體鰭510上。如同所示，佔位條518A、518B、518C及518D是彼此實質平行的，以及以掩罩印制，有利地槓桿作用此週期結構(亦即光柵)的光學特性，以取得佔位條之間的最小間距。在舉例說明的實施例中，又如圖6B所示般，佔位條518A-518D是形成在圍繞材料544中的平坦化區。多種材料可以用於佔位條518A-518D，例如但不限於多晶矽、鍺、及SiGe，而圍繞材料544是具有至少提供後續蝕刻選擇性的成分，以及，較佳地為介電質，例如但不限於一或更多二氧化矽、氮化矽、或是例如但不限於摻雜碳的氧化物(CDO)等介電常數低於二氧化矽的介電常數的低k介電質。
回至圖4，在操作415，形成源極/汲極區。雖然，一般而言，可以在方法401中的不同時間點執行源極/汲極區，在實施例中，是在移除操作410中形成的任何佔位之前形成源極/汲極區。如圖5C及6C中所示般，在佔位條518A-518D之間形成源極/汲極區530。在舉例說明的實施例中，沿著鰭510的中心線，源極/汲極區530佔據向下到達基底505的鰭的整個z高度。在其它實施例中，源極/汲極區具有的z高度不同於鰭的z高度(例如，比鰭的z高度更大或更小的z高度)。一般而言，在操作415使用可應用至非平面裝置的任何源極/汲極形成製程，開始移 除圍繞材料544(選擇性地對佔位條518A-518D)。
在一實施例中，摻雜劑物種(例如，硼、砷、磷、等等)佈植至鰭510中以形成源極/汲極區530。在另一實施例中，磊晶層沈積於鰭510上，以形成源極/汲極區530。可以使用此技藝中習知的任何磊晶材料成分，例如但不限於受摻雜的矽、受摻雜的鍺、受摻雜的SiGe、及受摻雜的SiC。在某些實施例中，如圖6C所示，源極/汲極區530具有升高或高出鰭510的z高度之外的z高度。又如圖5C所示，在源極/汲極區530之內的鰭510的最大橫向寬度相對於鰭510的通道部份也增加。在某些實施例中，因圍繞材料544的移除而曝露的鰭510的部份被移除(蝕刻)，然後，以例如磊晶沈積製程再生長半導體，以形成嵌入的磊晶源極/汲極，其也是升高的，但不一定必要。在形成源極/汲極區530時，藉由例如例如可流動的介電質等另一圍繞材料545的沈積，將佔位條518A-518D再平坦化，以及需要時拋光。
返回至圖4，在操作420，藉由形成的佔位及源極/汲極，方法401繼續移除佔位的子集合(選擇性地對圍繞材料545)。舉例而言，如圖5D和6D所示般，以圖型化蝕刻，執行佔位的子集合的選擇性移除。掩罩特徵578可以是任何習知的掩罩材料，例如但不限於光阻或是非光敏性硬掩罩，例如非晶(CVD)碳、或旋轉塗敷有機物。對於掩罩特徵578的圖型化，重疊僅需要足以確保第一佔位518A和518C受保護，而第二佔位518B和518D曝露。 又如圖5E和6E所示般，移除曝露的佔位518B、518D以形成曝露半導體鰭510的部份575A和575B的開口560B和560D，而完成操作420。以對圍繞材料545(例如，矽氧、CDO、等等)上的佔位材料(例如多晶矽)具有適當選擇性之任何蝕刻製程(例如，電漿及/或濕化學)，移除曝露的佔位518B、518D，以致於開口560B和560D自行對準佔位518B、518D。
回至圖4，在操作430，接著移除因某些佔位特徵的移除而曝露的半導體鰭部份，以使半導體鰭在隔離點分叉。又如圖5F及6F中舉例說明的實施例所示般，蝕刻移除第一半導體鰭部份575A和575B，例如向下達到基底505，將半導體鰭510分叉或「切割」成分開的半導體鰭510A和510B。視半導體鰭的成分而執行一或更多電漿及/或濕化學蝕刻，以開口560B及560D控制切割穿過半導體鰭的尺寸。舉例而言，使用類似於用以起初形成半導體鰭510(在操作405)之蝕刻製程。藉由在半導體鰭材料(例如，矽)與圍繞材料545(例如，矽氧)之間的充份蝕刻選擇性，開口560B和560D自行對準至被移除的佔位(例如，518B、518D)並因而也自行對準餘留的佔位(例如，518A和518C)。應注意，雖然開口560B和560D是自行對準的，但是，在特別實施例中，這些開口的寬度(x-維度)有點隨鰭蝕刻中的蝕刻偏差函數而變。 有利的蝕刻偏差會縮小開口寬度，以進一步增加電晶體密度，或者，蝕刻偏差增加開口寬度以進一步增加電晶體隔 離，或者，蝕刻偏差準確地維持開口。在任何情形中，開口560B和560D的中心線維持自行對準其餘的佔位518A和518C的中心線。
回至圖4，在操作440，又如圖5G和6G所示般，將介電材料填入鰭部被移除的開口中，以完成隔離區550的形成。一般而言，使用任何介電質填充，例如但不限於高密度電漿(HDP)以及可流動介電製程。在另外的實施例中，在鰭510A和510B上引發應力(功縮或拉伸應力，或是二者都是，在連續的步驟中分開n型和p型鰭，執行重覆的鰭切割製程)的介電材料可以沈積至開口560B、560D中。
藉由形成鰭隔離區，在操作450，接著移除一或更多餘留的佔位(圖4)。也如圖5G和6G所示般，再度對圍繞材料545選擇性地以及對隔離區550選擇性地，移除佔位518A和518C。曝露第二半導鰭區585A和585B的開口560A和560C(圖5G)因而再度自行對準犠牲佔位特徵，如此，自行對準隔離區550。
然後，方法401在操作460，使用此技藝中習知的任何形成技術，例如但不限於化學汽相沈積(CVD)、原子層沈積(ALD)、及物理汽相沈積(PVD)，完成形成閘極堆疊。如圖5H和6H所示般，具有任何適當功函數的閘極介電質565以及閘極電極520A和520B沈積至開口560A和560C中，又藉由佔位形成操作410而尺寸化以自行對準至佔位特徵，並因而自行對準至隔離區550。
又值得注意，對於半導體鰭與鰭配置於上的基底具有晶格失配而在鰭中引發第一級應力(例如，在操作405)的實施例，發現以方法401展示的穿透閘極隔離技術又具有維持鰭應力的顯著部份之優點。雖然不受理論侷限，但是，此優點目前被認為導因於形成佔位特徵後、更特別是在佔位特徵及源極/汲極區形成後，使鰭分叉。遮蓋源極-汲極區的介電質及佔位特徵的存在作為增強，當形成隔離切割時以機械方式固持半導體鰭，藉以鎖住大部份的通道應變。一旦隔離開口由介電質填充時，當餘留的佔位特點被移除及由非犠牲閘極堆疊取代時，隔離區150接著執行類似的應變-保持功能。
在一特定實例中，SiGe合金(例如，~30%Ge)半導體鰭形成在矽基底上，在切割鰭(例如，在操作430)之後餘留的應力至少是三閘極和奈米線實施例之初始鰭形成(例如，在操作430)時存在的應力的50%。以比較觀點而言，發現在形成佔位結構之前移除相同部份的鰭，僅保持約初始通道應力的15-20%。
圖7是行動計算平台700的功能方塊圖，行動計算平台700採用包含使用設有根據本發明的實施例之穿透閘極隔離的非平面電晶體之電路的IC(例如圖1A中所示的反向器100存在於平台700中)。行動計算平台700可以是配置成用於各電子資料顯示器、電子資料處理、及無線電子資料傳輸的任何可攜式裝置。舉例而言，行動計算平台700可以是平板電腦、智慧型電話、膝上型電腦、等等， 以及，包含顯示幕705，在舉例說明的實施例中，顯示螢幕705是觸控式顯示幕(電容式、電感式、電阻式、等等)、晶片級(SoC)或封裝級整合系統710、以及電池713。如同所示，由更高的電晶體封裝密度造成系統710中更高的整合度，則由電池713或例如固態驅動器等非依電性儲存器佔據的行動計算平台700的部份愈大，或是，用於增進的平台功能之電晶體閘極計數愈大。類似地，系統710中各電晶體的載子遷移率愈大，則功能愈大。如此，此處所述的穿透閘極隔離架構及技術造成行動計算平台700的性能及型態因數增進。
又以放大視圖720顯示整合系統710。在舉例說明的實施例中，封裝裝置777包含包括穿透閘極隔離之至少一記憶體晶片(例如RAM)、或至少一處理器晶片(例如，多核心微處理器及/或圖形處理器)。封裝裝置777又耦合至機板260以及電力管理積體電路(PMIC)715、包含寬頻RF(無線)發射器及/或接收器的RF(無線)積體電路(RFIC)725(例如，包含數位基頻以及類比前端模組又包括在發射路徑上的功率放大器和在接收路徑上的低雜訊放大器)、以及其控制器711中之一或更多。在功能上，PMIC 715執行電池電力調節、直流對直流轉換、等等，所以具有耦合至電池713的輸入並設有提供電流供應給所有其它功能模組的輸出。又如同所示，在舉例說明的實施例中，RFIC 725具有耦合至天線的輸出以提供多種無線標準或通信協定中任何標準或協定的實施，無線標準或是 通信協定，包含但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長程演化(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生、以及以3G、4G、5G、及更新的世代來標示的任何其它無線通信協定。在替代實施中，這些機板等級的模組中的各模組整合於耦合至封裝裝置770的封裝基底之分別IC、或是耦合至封裝裝置770的封裝基底之單一IC(SoC)內。
圖8是根據本發明的一實施之計算裝置1000的功能方塊圖。計算裝置1000可設於例如平台700的內部，又包含主機板1002，主機板1002容納多個組件，多個組件包括但不限於處理器1004(例如，應用處理器)及至少一通訊晶片1006。在實施例中，處理器1004及通訊晶片1006含有設有如同本文它處中所述之穿透閘極隔離的非平面電晶體。處理器1004實體地及電地耦合至機板1002。處理器1004包含封裝在處理器1004之內的積體電路晶粒。「處理器」一詞意指處理來自暫存器及/或記憶體的電子資料以將電子資料轉換成其它可以儲存在暫存器及/或記憶體中的其它電子資料之任何裝置或是裝置的一部份。
在某些實施中，至少一通訊晶片1006也實體地及電地耦合至機板1002。在另外的實施中，通訊晶片1006是處理器1004的一部份。取決於其應用，計算裝置1000包含可以或不可以實體地及電地耦合至機板1002的其它組 件。這些其它組件包含但不限於依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、觸控幕顯示器、觸控幕控制器、電池、音頻編解碼、視頻編解碼、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚音器、相機、及大量儲存裝置(例如硬碟機、固態碟機(SSD)、光碟(CD)、數位多樣式光碟(DVD)、等等)。
多個通訊晶片1006中至少之一能夠無線通訊以用於與計算裝置1000傳輸資料。「無線」一詞及其衍生詞用以說明經由使用通過非固體介質之調變的電磁輻射來傳輸資料的電路、裝置、系統、方法、技術、通訊通道、等等。此詞並非意指相關連裝置未含有任何接線，但是，在某些實施例中，它們可能未含任何接線。通訊晶片1006可以實施任何無線標準或是通信協定，包含但不限於本文中它處所述的無線標準或是通信協定。計算裝置1000包含眾多通訊晶片1006。舉例而言，第一通訊晶片1006可以專用於較短範圍的無線通訊，例如Wi-Fi及藍牙，而第二通訊晶片1006可以專用於較長範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、等等。
此處說明很多舉例說明的實施例。一實施例是微電子裝置，微電子裝置包含配置在第一半導體鰭上的第一閘極電極、配置在第二半導體鰭上的第二閘極電極、配置在第 一及第二閘極電極之間以及分開第一及第二半導體鰭的相鄰端之第一隔離區，而第一電極、第二閘極電極、及第一隔離區以實質相等的間距與縱向中心線實質地平行。
在另外的實施例中，微電子裝置又包含配置在與第一隔離區相對立之第一半導體鰭的端部上的第二隔離區，以第一及第二隔離區的中心線界定隔離區間距，隔離區間距是用於閘極電極的最小間距的整數倍。在另外的實施例中，第一與第二閘極電極的中心線界定閘極電極間距，閘極電極間距是最小的閘極電極間距的整數倍。在另外的實施例中，閘極電極間距實質上等於隔離區間距，閘極電極和隔離區以最小條間距形成條狀物。
在另外的實施例中，微電子裝置又包含配置在第一與第二隔離區之間的第一半導體鰭上的第三閘極電極，第一與第三閘極電極的中心線處於最小條間距，以及，隔離區間距實質上等於最小條間距的至少二倍。又在實施例中，隔離區緊靠第一及第二半導體鰭的端部以及具有橫向寬度，所述橫向寬度不大於閘極堆疊的寬度，所述閘極堆疊包含閘極電極以及與閘極電極接觸的閘極介電層。
在另一實施例中，微電子裝置又包括第三和第四半導體鰭，以第一閘極電極配置在第一及第三半導體鰭上，以及，以第二閘極電極配置在第二及第四半導體鰭上，以及，以第一隔離區分離第一及第二半導體鰭的相鄰端部以及第三及第四半導體鰭的端部。第一半導體鰭包含具有與第三半導體鰭中的源極和汲極區互補的導電率型之源極和 汲極區，以及，第二半導體鰭包含具有與第四半導體的源極和汲極區互補的導電率型之源極和汲極區。
一實施例是微電子裝置，微電子裝置包含配置在眾多半導體鰭上的眾多閘極電極條、以及與眾多閘極電極條實質平行且配置在眾多半導體鰭中相鄰的半導體鰭之間的眾多隔離條。眾多隔離條自行對準眾多閘極電極條。在實施例中，眾多閘極電極條及眾多隔離條具有的間距是最小條間距的整數倍。
在實施例中，眾多閘極電極條與眾多隔離條叉合，以在相鄰的隔離條之間具有一或更多閘極電極條及/或在相鄰的閘極電極條之間具有一或更多隔離條以形成具有固定間距的條群體。
在一實施例中，微電子裝置的製造方法包含：容納配置在基底上的半導體鰭、在半導體鰭上形成閘極電極、以及在隔離點將自行對準閘極電極的半導體鰭分叉。在另一實施例中，在隔離點使半導體鰭分叉又包含以單一微影術圖型化掩罩來界定閘極電極的尺寸及隔離點的尺寸。在另一實施例中，在隔離點使半導體鰭分叉又包含：對閘極電極配置於上的半導體鰭的第二部份有選擇性地，移除在隔離點處半導體鰭的第一部份。在另一實施例中，以單一微影術圖型化掩罩界定閘極電極的尺寸以及隔離點的尺寸又包含在半導體鰭上界定眾多閘極電極佔位。製造實施例又包含移除閘極電極佔位子集合以曝露鰭的第一部份。
在另一實施例中，藉由下述以製造微電子裝置：在半 導體鰭上形成眾多犠牲佔位、移除犠牲佔位的子集合、移除因佔位移除曝露的鰭的部份、在鰭部份被移除處沈積介電材料、以及以非犠牲閘極堆疊取代第二子集合的犠牲佔位。又在實施例中，形成眾多犠牲佔位又包括在二半導體鰭上形成三佔位，移除第一子集合犠牲佔位包括移除三犠牲佔位中的中心犠牲佔位，移除因佔位移除曝露的半導體鰭的部份又包括使半導體鰭分叉成第一及第二半導體鰭，以及，取代第二子集合犠牲佔位包括移除三犠牲佔位中餘留的二犠牲佔位以形成曝露第一及第二半導體鰭的第二部份之開口、以及在第一及第二半導體鰭的第二部份上形成第一及第二閘極堆疊。在另外的實施例中，移除三犠牲佔位中的中心犠牲佔位包括將三犠牲佔位中一對外部犠牲佔位遮蔽。在另外的實施例中，在半導體鰭上形成眾多犠牲佔位又包括印製具有固定間距的光柵圖案。在眾多半導體鰭與鰭部配置於上的基底具有晶格失配的實施例中，晶格失配在鰭部中引發第一級應力以及在移除部份鰭後犠牲佔位維持鰭中第一級應力的至少50%。在某些實施例中，眾多半導體鰭包括SiGe合金，而基底是矽基底。
將瞭解，本發明不限於所述的實施例，在不悖離後附的申請專利範圍之範圍之下，可以修改及替代地實施本發明的實施例。因此，應參考後附的申請專利範圍連同這些申請專利範圍請求項均等的全部範圍而判定本發明的範圍。
100‧‧‧微電子裝置
101‧‧‧反向器
105‧‧‧基底
110A‧‧‧半導體鰭
110N‧‧‧半導體鰭
115A‧‧‧半導體鰭
115N‧‧‧半導體鰭
120‧‧‧閘極電極
130A‧‧‧第一源極/汲極區
130B‧‧‧第二源極/汲極區
130C‧‧‧源極/汲極區
130D‧‧‧源極/汲極區
131A‧‧‧源極/汲極區
131B‧‧‧源極/汲極區
135A‧‧‧源極/汲極區
135B‧‧‧源極/汲極區
135C‧‧‧源極/汲極區
135D‧‧‧源極/汲極區
136A‧‧‧源極/汲極區
136B‧‧‧源極/汲極區
150A‧‧‧隔離區
150B‧‧‧隔離區
165‧‧‧閘極介電層
202‧‧‧反向器
210A‧‧‧半導體鰭
210N‧‧‧半導體鰭
215A‧‧‧半導體鰭
215N‧‧‧半導體鰭
220‧‧‧閘極電極
230A‧‧‧源極/汲極區
230B‧‧‧源極/汲極區
230C‧‧‧源極/汲極區
230D‧‧‧源極/汲極區
231A‧‧‧源極/汲極區
231B‧‧‧源極/汲極區
235A‧‧‧源極/汲極區
235B‧‧‧源極/汲極區
235C‧‧‧源極/汲極區
235D‧‧‧源極/汲極區
236A‧‧‧源極/汲極區
236B‧‧‧源極/汲極區

Claims (24)

  1. 一種微電子裝置，包括：配置在第一半導體鰭上的第一閘極電極；配置在第二半導體鰭上的第二閘極電極，配置在該第一及第二閘極電極之間以及分開該第一及第二半導體鰭的相鄰端之第一隔離區，其中，該第一電極、該第二閘極電極、及該第一隔離區以實質相等的間距與縱向中心線實質地平行。
  2. 如申請專利範圍第1項之微電子裝置，又包括配置在與該第一隔離區相對立之該第一半導體鰭的端部上的第二隔離區，其中，該第一及第二隔離區的中心線界定隔離區間距，該隔離區間距是用於閘極電極的最小間距的整數倍。
  3. 如申請專利範圍第2項之微電子裝置，其中，該第一與第二閘極電極的中心線界定閘極電極間距，該閘極電極間距是該最小閘極電極間距的整數倍。
  4. 如申請專利範圍第3項之微電子裝置，其中，該閘極電極間距實質上等於該隔離區間距，該閘極電極和隔離區以最小條間距形成條狀物。
  5. 如申請專利範圍第4項之微電子裝置，又包括配置在該第一與第二隔離區之間的該第一半導體鰭上的第三閘極電極，其中，該第一與第三閘極電極的中心線處於最小條間距，以及，該隔離區間距實質上等於該最小條間距的至少二倍。
  6. 如申請專利範圍第1項之微電子裝置，其中，該隔離區緊靠該第一及第二半導體鰭的該端部以及具有橫向寬度，該橫向寬度不大於閘極堆疊的寬度，該閘極堆疊包含該閘極電極以及與該閘極電極接觸的閘極介電層。
  7. 如申請專利範圍第1項之微電子裝置，又包括第三和第四半導體鰭，其中，該第一閘極電極配置在該第一及第三半導體鰭上，以及，該第二閘極電極配置在該第二及第四半導體鰭上，以及，其中，該第一隔離區分開該第一及第二半導體鰭以及該第三及第四半導體鰭的的相鄰端。
  8. 如申請專利範圍第7項之微電子裝置，其中，該第一半導體鰭包含具有與該第三半導體鰭中的源極和汲極區互補的導電率型之源極和汲極區，以及，其中，該第二半導體鰭包含具有與該第四半導體的源極和汲極區互補的導電率型之源極和汲極區。
  9. 一種微電子裝置，包括：配置在眾多半導體鰭上的眾多閘極電極條；與該眾多閘極電極條實質平行且配置在該眾多半導體鰭中相鄰的半導體鰭之間的眾多隔離條，其中，該眾多隔離條自行對準該眾多閘極電極條。
  10. 如申請專利範圍第9項之微電子裝置，其中，該眾多閘極電極條及眾多隔離條具有的間距是最小條間距的整數倍。
  11. 如申請專利範圍第9項之微電子裝置，其中，該眾多閘極電極條與該眾多隔離條叉合，以形成具有固定間 距的條群體。
  12. 一種微電子裝置的製造方法，包括：容納配置在基底上的半導體鰭；在該半導體鰭上形成閘極電極；以及在隔離點將自行對準該閘極電極的半導體鰭分叉。
  13. 如申請專利範圍第12項之方法，其中，在隔離點使半導體鰭分叉又包含以單一微影術圖型化掩罩來界定該閘極電極的尺寸及該隔離點的尺寸。
  14. 如申請專利範圍第13項之方法，其中，在隔離點使半導體鰭分叉又包含：對該閘極電極配置於上的該半導體鰭的第二部份有選擇性地，移除在該隔離點處該半導體鰭的第一部份。
  15. 如申請專利範圍第13項之方法，其中，以單一微影術圖型化掩罩界定該閘極電極的尺寸以及該隔離點的尺寸又包含在該半導體鰭上界定眾多閘極電極佔位。
  16. 如申請專利範圍第13項之方法，又包括：移除該閘極電極佔位的子集合以曝露該鰭的該第一部份。
  17. 一種微電子裝置的製造方法，包括：在半導體鰭上形成眾多犠牲佔位；移除該犠牲佔位的子集合；移除因該佔位移除曝露的該鰭的部份；在鰭部份被移除處沈積介電材料；以非犠牲閘極堆疊取代第二子集合的犠牲佔位。
  18. 如申請專利範圍第17項之方法，其中，形成眾多 犠牲佔位又包括在二半導體鰭上形成三佔位，其中，移除第一子集合犠牲佔位包括移除三犠牲佔位中的中心犠牲佔位；其中，移除因佔位移除曝露的該半導體鰭的部份包括使該半導體鰭分叉成第一及第二半導體鰭；以及，其中，取代該第二子集合犠牲佔位包括：移除該三犠牲佔位中餘留的二犠牲佔位以形成曝露該第一及第二半導體鰭的第二部份之開口；以及在該第一及第二半導體鰭的該第二部份上形成第一及第二閘極堆疊。
  19. 如申請專利範圍第18項之方法，其中，移除三犠牲佔位中的中心犠牲佔位包括將該三犠牲佔位中的一對外部犠牲佔位遮蔽。
  20. 如申請專利範圍第18項之方法，其中，在半導體鰭上形成眾多犠牲佔位又包括印製具有固定間距的光柵圖案。
  21. 如申請專利範圍第17項之方法，其中，該眾多半導體鰭與該鰭部配置於上的基底具有晶格失配，該晶格失配在該鰭部中引發第一級應力；以及，其中，在移除該部份鰭後，該犠牲佔位在該鰭中維持第二級應力，其中，該第二級應力是該第一級應力的至少50%。
  22. 如申請專利範圍第21項之方法，其中，該眾多半導體鰭包括SiGe合金，以及，該基底是矽基底。
  23. 一種行動計算裝置，包括：處理器，設有使用非平面電晶體及穿透閘極隔離的電路；顯示幕；射頻發射器或接收器；以及天線。
  24. 如申請專利範圍第23項之行動計算裝置，其中，該處理器及射頻發射器或接收器是在作為系統晶片的組件之單一積體電路上。
TW102120532A 2012-06-29 2013-06-10 穿透閘極鰭之隔離 TWI654758B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/538,935 2012-06-29
US13/538,935 US11037923B2 (en) 2012-06-29 2012-06-29 Through gate fin isolation

Publications (2)

Publication Number Publication Date
TW201413957A true TW201413957A (zh) 2014-04-01
TWI654758B TWI654758B (zh) 2019-03-21

Family

ID=49777225

Family Applications (7)

Application Number Title Priority Date Filing Date
TW109122276A TWI785347B (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離
TW107131370A TWI698022B (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離
TW109122275A TW202119634A (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離
TW102120532A TWI654758B (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離
TW111105147A TWI809709B (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離
TW107145299A TW201921697A (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離
TW107145501A TW201921680A (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW109122276A TWI785347B (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離
TW107131370A TWI698022B (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離
TW109122275A TW202119634A (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW111105147A TWI809709B (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離
TW107145299A TW201921697A (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離
TW107145501A TW201921680A (zh) 2012-06-29 2013-06-10 穿透閘極鰭之隔離

Country Status (3)

Country Link
US (2) US11037923B2 (zh)
TW (7) TWI785347B (zh)
WO (1) WO2014003980A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628692B (zh) * 2015-11-30 2018-07-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US10504895B2 (en) 2015-11-12 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
TWI716970B (zh) * 2018-08-17 2021-01-21 台灣積體電路製造股份有限公司 製造半導體裝置的方法

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI529808B (zh) 2010-06-10 2016-04-11 Ａｓｍ國際股份有限公司 使膜選擇性沈積於基板上的方法
US8561003B2 (en) 2011-07-29 2013-10-15 Synopsys, Inc. N-channel and P-channel finFET cell architecture with inter-block insulator
US8595661B2 (en) * 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
DE112013006642T5 (de) * 2013-03-14 2015-11-05 Intel Corporation Leckageverringerungsstrukturen für Nanodraht-Transistoren
US9472651B2 (en) * 2013-09-04 2016-10-18 Globalfoundries Inc. Spacerless fin device with reduced parasitic resistance and capacitance and method to fabricate same
US9895715B2 (en) 2014-02-04 2018-02-20 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
CN106663695B (zh) 2014-09-19 2021-03-30 英特尔公司 用于创建缓冲区以减少微电子晶体管中的泄漏的装置和方法
KR102248475B1 (ko) * 2014-09-19 2021-05-06 인텔 코포레이션 인듐 풍부 표면들을 갖는 인듐 갈륨 비화물 활성 채널을 생성하는 장치 및 방법
US9287403B1 (en) * 2014-12-05 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET and method for manufacturing the same
US9816180B2 (en) 2015-02-03 2017-11-14 Asm Ip Holding B.V. Selective deposition
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10008493B2 (en) 2015-06-08 2018-06-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9716041B2 (en) 2015-06-26 2017-07-25 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US9805991B2 (en) * 2015-08-20 2017-10-31 International Business Machines Corporation Strained finFET device fabrication
JP6523885B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10343186B2 (en) 2015-10-09 2019-07-09 Asm Ip Holding B.V. Vapor phase deposition of organic films
US9496363B1 (en) * 2015-10-14 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US9559192B1 (en) 2015-11-18 2017-01-31 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US9431486B1 (en) 2015-11-30 2016-08-30 International Business Machines Corporation Channel strain and controlling lateral epitaxial growth of the source and drain in FinFET devices
US9741856B2 (en) 2015-12-02 2017-08-22 International Business Machines Corporation Stress retention in fins of fin field-effect transistors
KR102564786B1 (ko) 2016-01-13 2023-08-09 삼성전자주식회사 반도체 소자 및 그 제조방법
US9981286B2 (en) 2016-03-08 2018-05-29 Asm Ip Holding B.V. Selective formation of metal silicides
US10204782B2 (en) 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
KR102182550B1 (ko) 2016-04-18 2020-11-25 에이에스엠 아이피 홀딩 비.브이. 유도된 자기-조립층을 기판 상에 형성하는 방법
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US9805974B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Selective deposition of metallic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10014212B2 (en) 2016-06-08 2018-07-03 Asm Ip Holding B.V. Selective deposition of metallic films
US10439275B2 (en) * 2016-06-24 2019-10-08 Ford Global Technologies, Llc Multiple orientation antenna for vehicle communication
US9917062B1 (en) * 2016-09-15 2018-03-13 Qualcomm Incorporated Self-aligned transistors for dual-side processing
JP2018056453A (ja) * 2016-09-30 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置
US10128239B2 (en) 2016-10-17 2018-11-13 International Business Machines Corporation Preserving channel strain in fin cuts
US9721848B1 (en) * 2016-10-28 2017-08-01 International Business Machines Corporation Cutting fins and gates in CMOS devices
US20180122908A1 (en) * 2016-10-31 2018-05-03 International Business Machines Corporation Silicon germanium alloy fin with multiple threshold voltages
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
KR102618711B1 (ko) 2017-01-17 2024-01-02 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11094535B2 (en) 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
CN115233183A (zh) 2017-05-16 2022-10-25 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US9947582B1 (en) 2017-06-02 2018-04-17 Asm Ip Holding B.V. Processes for preventing oxidation of metal thin films
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
US10068987B1 (en) 2017-08-14 2018-09-04 Globalfoundries Inc. Vertical field effect transistor (VFET) having a self-aligned gate/gate extension structure and method
US10388652B2 (en) 2017-11-14 2019-08-20 Globalfoundries Inc. Intergrated circuit structure including single diffusion break abutting end isolation region, and methods of forming same
US10090382B1 (en) 2017-11-14 2018-10-02 Globalfoundries Inc. Integrated circuit structure including single diffusion break and end isolation region, and methods of forming same
US10157796B1 (en) 2017-11-14 2018-12-18 Globalfoundries Inc. Forming of marking trenches in structure for multiple patterning lithography
US10403548B2 (en) 2017-11-14 2019-09-03 Globalfoundries Inc. Forming single diffusion break and end isolation region after metal gate replacement, and related structure
US10580770B2 (en) 2017-11-14 2020-03-03 International Business Machines Corporation Vertical transistors with different gate lengths
TW202341349A (zh) 2017-11-30 2023-10-16 美商英特爾股份有限公司 用於先進積體電路結構製造之異質金屬線組成
DE102018126911A1 (de) 2017-11-30 2019-06-06 Intel Corporation Gate-Schnitt und Finnentrimmisolation für fortschrittliche Integrierter-Schaltkreis-Struktur-Fertigung
EP3718142A4 (en) 2017-11-30 2021-09-22 Intel Corporation STRUCTURING RIBS FOR THE PRODUCTION OF AN INTEGRATED CIRCUIT
US10707133B2 (en) 2017-11-30 2020-07-07 Intel Corporation Trench plug hardmask for advanced integrated circuit structure fabrication
US10796968B2 (en) 2017-11-30 2020-10-06 Intel Corporation Dual metal silicide structures for advanced integrated circuit structure fabrication
US10796951B2 (en) 2017-11-30 2020-10-06 Intel Corporation Etch-stop layer topography for advanced integrated circuit structure fabrication
US10734379B2 (en) 2017-11-30 2020-08-04 Intel Corporation Fin end plug structures for advanced integrated circuit structure fabrication
US11462436B2 (en) 2017-11-30 2022-10-04 Intel Corporation Continuous gate and fin spacer for advanced integrated circuit structure fabrication
US10756204B2 (en) 2017-11-30 2020-08-25 Intel Corporation Fin trim isolation with single gate spacing for advanced integrated circuit structure fabrication
US10593598B2 (en) 2017-12-23 2020-03-17 International Business Machines Corporation Vertical FET with various gate lengths by an oxidation process
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
US10553707B1 (en) 2018-08-22 2020-02-04 Globalfoundries Inc. FinFETs having gates parallel to fins
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11569231B2 (en) * 2019-03-15 2023-01-31 Intel Corporation Non-planar transistors with channel regions having varying widths
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
US11515211B2 (en) * 2020-02-27 2022-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Cut EPI process and structures
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4546021B2 (ja) * 2002-10-02 2010-09-15 ルネサスエレクトロニクス株式会社 絶縁ゲート型電界効果型トランジスタ及び半導体装置
US6855607B2 (en) * 2003-06-12 2005-02-15 Advanced Micro Devices, Inc. Multi-step chemical mechanical polishing of a gate area in a FinFET
US20070034936A1 (en) * 2003-09-30 2007-02-15 Koninklijke Philips Electronics N.V. Two-transistor memory cell and method for manufacturing
KR100518602B1 (ko) 2003-12-03 2005-10-04 삼성전자주식회사 돌출된 형태의 채널을 갖는 모스 트랜지스터 및 그 제조방법
JP4717014B2 (ja) 2004-01-22 2011-07-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 垂直型ｆｉｎ−ｆｅｔｍｏｓデバイス
KR100576361B1 (ko) 2004-03-23 2006-05-03 삼성전자주식회사 3차원 시모스 전계효과 트랜지스터 및 그것을 제조하는 방법
US7300837B2 (en) * 2004-04-30 2007-11-27 Taiwan Semiconductor Manufacturing Co., Ltd FinFET transistor device on SOI and method of fabrication
US7223650B2 (en) 2005-10-12 2007-05-29 Intel Corporation Self-aligned gate isolation
EP1804282A1 (en) * 2005-12-29 2007-07-04 Interuniversitair Microelektronica Centrum vzw ( IMEC) Methods for manufacturing dense integrated circuits
US7745319B2 (en) 2006-08-22 2010-06-29 Micron Technology, Inc. System and method for fabricating a fin field effect transistor
FR2918211A1 (fr) * 2007-06-26 2009-01-02 Stmicroelectronics Crolles Sas Transistor a effet de champ de type finfet isole du substrat
US7737501B2 (en) * 2007-07-11 2010-06-15 International Business Machines Corporation FinFET SRAM with asymmetric gate and method of manufacture thereof
US7927938B2 (en) * 2007-11-19 2011-04-19 Micron Technology, Inc. Fin-JFET
US20090206375A1 (en) * 2008-02-19 2009-08-20 Saha Samar K Reduced Leakage Current Field-Effect Transistor Having Asymmetric Doping And Fabrication Method Therefor
US7824983B2 (en) 2008-06-02 2010-11-02 Micron Technology, Inc. Methods of providing electrical isolation in semiconductor structures
US8258587B2 (en) 2008-10-06 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor performance with metal gate
US7858443B2 (en) * 2009-03-09 2010-12-28 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
US8212295B2 (en) 2010-06-30 2012-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. ROM cell circuit for FinFET devices
US8278175B2 (en) * 2010-06-10 2012-10-02 International Business Machines Corporation Compressively stressed FET device structures
US8278173B2 (en) * 2010-06-30 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating gate structures
US8298913B2 (en) * 2010-10-12 2012-10-30 International Business Machines Corporation Devices with gate-to-gate isolation structures and methods of manufacture
US8455330B2 (en) * 2010-10-12 2013-06-04 International Business Machines Corporation Devices with gate-to-gate isolation structures and methods of manufacture
US8404560B2 (en) * 2010-10-12 2013-03-26 International Business Machines Corporation Devices with gate-to-gate isolation structures and methods of manufacture
KR102208914B1 (ko) 2011-02-18 2021-01-27 가부시키가이샤 엔.티.티.도코모 음성 복호 장치, 음성 부호화 장치, 음성 복호 방법, 음성 부호화 방법, 음성 복호 프로그램, 및 음성 부호화 프로그램

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504895B2 (en) 2015-11-12 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US10978450B2 (en) 2015-11-12 2021-04-13 Taiwan Semiconductor Manufacturing Company Limited FinFET isolation structure and method for fabricating the same
US11804484B2 (en) 2015-11-12 2023-10-31 Taiwan Semiconductor Manufacturing Company Limited FinFet isolation structure and method for fabricating the same
TWI628692B (zh) * 2015-11-30 2018-07-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US10340348B2 (en) 2015-11-30 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing finFETs with self-align contacts
US10522634B2 (en) 2015-11-30 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet with self-aligned source/drain
US10971588B2 (en) 2015-11-30 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including FinFET with self-align contact
TWI716970B (zh) * 2018-08-17 2021-01-21 台灣積體電路製造股份有限公司 製造半導體裝置的方法
US11094802B2 (en) 2018-08-17 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and semiconductor device

Also Published As

Publication number Publication date
US11037923B2 (en) 2021-06-15
TW202247350A (zh) 2022-12-01
TWI809709B (zh) 2023-07-21
TWI698022B (zh) 2020-07-01
TW202119635A (zh) 2021-05-16
TWI654758B (zh) 2019-03-21
TW201901973A (zh) 2019-01-01
TWI785347B (zh) 2022-12-01
WO2014003980A1 (en) 2014-01-03
TW202119634A (zh) 2021-05-16
US20140001572A1 (en) 2014-01-02
TW201921680A (zh) 2019-06-01
US20210233908A1 (en) 2021-07-29
TW201921697A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
TWI698022B (zh) 穿透閘極鰭之隔離
US11799037B2 (en) Gate-all-around integrated circuit structures having asymmetric source and drain contact structures
US9356046B2 (en) Structure and method for forming CMOS with NFET and PFET having different channel materials
KR102524562B1 (ko) 반도체 구조
CN106415800B (zh) 自对准栅极边缘和局部互连件及其制造方法
US11462536B2 (en) Integrated circuit structures having asymmetric source and drain structures
KR102099195B1 (ko) 다층형 순응성 기판들을 갖는 비-평면형 반도체 디바이스들
CN111755509A (zh) 具有锗纳米线沟道结构的栅极环绕式集成电路结构
KR20150038419A (ko) 트랜치-구속 에피택셜 성장 디바이스 층(들)
EP3084812B1 (en) Nmos and pmos strained devices without relaxed substrates
KR20160098187A (ko) 반도체 디바이스를 위한 듀얼 스트레인된 클래딩층
US11329162B2 (en) Integrated circuit structures having differentiated neighboring partitioned source or drain contact structures
TW202105676A (zh) 具有嵌入式ＧｅＳｎＢ源極或汲極結構的環繞式閘極積體電路結構
CN113053879A (zh) 去除了衬底的栅极全包围集成电路结构
CN112992897A (zh) 具有子鳍电接触的相邻结构的环栅集成电路结构
CN107924944B (zh) 磷化铝铟子鳍状物锗沟道晶体管
KR20180096589A (ko) 핀 기반 iii-v족/si 또는 ge cmos sage 통합
US20220392896A1 (en) Integrated circuit structures with backside gate cut or trench contact cut
TW202213625A (zh) 用於製造先進積體電路結構之閘極與鰭片微調隔離
US20220416022A1 (en) Substrate-less nanowire-based lateral diode integrated circuit structures
US20220415881A1 (en) Substrate-less silicon controlled rectifier (scr) integrated circuit structures
US20220415925A1 (en) Substrate-less lateral diode integrated circuit structures
US20230290825A1 (en) Integrated circuit structures with backside self-aligned conductive source or drain contact
US20230299157A1 (en) Integrated circuit structures with deep via structure
CN116314189A (zh) 具有自对准到外延源极的后侧接触部的全环绕栅极集成电路结构