TW201405827A - 薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置 - Google Patents

薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置 Download PDF

Info

Publication number
TW201405827A
TW201405827A TW101126829A TW101126829A TW201405827A TW 201405827 A TW201405827 A TW 201405827A TW 101126829 A TW101126829 A TW 101126829A TW 101126829 A TW101126829 A TW 101126829A TW 201405827 A TW201405827 A TW 201405827A
Authority
TW
Taiwan
Prior art keywords
layer
disposed
thin film
film transistor
substrate
Prior art date
Application number
TW101126829A
Other languages
English (en)
Other versions
TWI478354B (zh
Inventor
Hung-Ming Shen
Wan-Ling Huang
Kai-Neng Yang
Tsau-Hua Hsieh
Original Assignee
Innocom Tech Shenzhen Co Ltd
Chimei Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innocom Tech Shenzhen Co Ltd, Chimei Innolux Corp filed Critical Innocom Tech Shenzhen Co Ltd
Priority to TW101126829A priority Critical patent/TWI478354B/zh
Priority to US13/945,450 priority patent/US20140027763A1/en
Publication of TW201405827A publication Critical patent/TW201405827A/zh
Application granted granted Critical
Publication of TWI478354B publication Critical patent/TWI478354B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一種薄膜電晶體基板，包括一基板、一閘極、一閘極介電層、一通道層、一源極、一汲極及一光遮蔽層。閘極設置於基板。閘極介電層設置於閘極及基板上。通道層設置於閘極介電層上。源極與汲極設置於通道層上並與通道層接觸，且汲極與源極之間具有一間隔。光遮蔽層遮蔽間隔。通道層包括一氧化物半導體。另外，本發明亦揭露一種顯示裝置。

Description

薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置
本發明係關於一種薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置。
隨著科技的進步，顯示裝置已經廣泛的被運用在各種領域，尤其是液晶顯示裝置，因具有體型輕薄、低功率消耗及無輻射等優越特性，已經漸漸地取代傳統陰極射線管顯示裝置，而應用至許多種類之電子產品中，例如行動電話、可攜式多媒體裝置、筆記型電腦、液晶電視及液晶螢幕等等。
就液晶顯示裝置而言，習知之多晶矽薄膜電晶體具有約100cm 2/Vs左右的遷移率，但其必須於450℃以上的溫度下進行製造，因而僅能形成於高耐熱性的基板上，而不適合應用於大面積或可撓性的基板。此外，習知之非晶矽薄膜電晶體雖然能以較低之溫度，約300℃，進行製造，但由於此種非晶矽薄膜電晶體僅具有約1 cm2/Vs左右的遷移率，因而無法適用於高精細度之面板。
對此，有業者提出以金屬氧化物半導體，例如是非結晶氧化銦鎵鋅(amorphous indium gallium zinc oxide，a-IGZO)，作為薄膜電晶體之通道層。雖然，非結晶氧化銦鎵鋅薄膜電晶體具有優於非晶矽薄膜電晶體之遷移率的優點，且其在製程上也較多晶矽薄膜電晶體的製程簡 單，但由於非結晶氧化銦鎵鋅對於光、水及氧氣皆十分的敏感。
因此，如何提供一種薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置，使其能夠有效隔絕光線的照射，以提升薄膜電晶體之穩定性，並同時能夠提高開口率，已成為重要課題之一。
有鑑於上述課題，本發明之目的為提供一種能夠有效隔絕光線的照射，以提升薄膜電晶體之穩定性，並同時能夠提高開口率之薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置。
為達上述目的，依據本發明依之一種薄膜電晶體基板包括一基板、一閘極、一閘極介電層、一通道層、一源極、一汲極及一光遮蔽層。閘極設置於基板。閘極介電層設置於閘極及基板上。通道層設置於閘極介電層上。源極與汲極設置於通道層上並與通道層接觸，且汲極與源極之間具有一間隔。光遮蔽層遮蔽間隔。通道層包括一氧化物半導體。
為達上述目的，依據本發明之一種顯示裝置包括一薄膜電晶體基板、一對向基板、一液晶層及一背光模組。薄膜電晶體基板具有一基板、一閘極、一閘極介電層、一通道層、一源極、一汲極及一光遮蔽層。閘極設置於基板。閘極介電層設置於閘極及基板上。通道層設置於閘極介電 層上。源極與汲極設置於通道層上並與通道層接觸，且汲極與源極之間具有一間隔。光遮蔽層遮蔽間隔。通道層包括一氧化物半導體。對向基板與薄膜電晶體基板相對設置。液晶層設置於薄膜電晶體基板與對向基板之間。背光模組設置於薄膜電晶體基板相對於對向基板之另一側。
承上所述，因依據本發明之一種薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置，係藉由設置於光遮蔽層於源極和汲極之間的間隔，阻絕光線行進至通道層的路徑。從而實現能夠有效隔絕光線的照射，以提升薄膜電晶體之穩定性，並同時能夠提高開口率。
以下將參照相關圖式，說明依本發明較佳實施例之薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置，其中相同的元件將以相同的參照符號加以說明。
首先，請參照圖1A所示，其係本發明較佳實施例之一種薄膜電晶體基板1A。薄膜電晶體基板1A包括一基板S1、一閘極11、一閘極介電層12、一通道層13、一源極14、一汲極15及一光遮蔽層16。在實施上，基板S1係可為一可透光之材質，用於穿透式顯示裝置，例如是玻璃、石英或類似物、塑膠、橡膠、玻璃纖維或其他高分子材料，較佳的可為一硼酸鹽無鹼玻璃基板(alumino silicate glass substrate)。基板S1亦可為一不透光之材質，用於自發光或反射式顯示裝置，例如是金屬-玻璃纖維複合板、金屬- 陶瓷複合板。
閘極11設置於基板S1上，且閘極11之材質例如是金屬(例如鋁、銅、銀、鉬、鈦)或其合金所構成的單層或多層結構。部分用以傳輸驅動訊號之導線，可以使用與閘極11同層且同一製程之結構，彼此電性相連，例如掃描線(scan line)。閘極介電層12設置於閘極11上，且閘極介電層12係可為有機材質如有機矽氧化合物，或無機材質如氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、或上述材質之多層結構。閘極介電層12需完整覆蓋閘極11，並可選擇部分或全部覆蓋基板S1。
通道層13相對閘極11位置設置於閘極介電層12上。在實施上，通道層13包括一氧化物半導體。其中，前述之氧化物半導體包括氧化物，且氧化物包括銦、鋅及錫的至少其中之一，較佳的是氧化物半導體為非結晶氧化銦鎵鋅。
源極14與汲極15分別設置於通道層13上，且源極14和汲極15分別與通道層13接觸，於薄膜電晶體之通道層未導通時，兩者電性分離。源極14與汲極15之材質可為金屬(例如鋁、銅、銀、鉬、鈦)或其合金所構成的單層或多層結構。此外，源極14與汲極15之間具有一間隔I。部分用以傳輸驅動訊號之導線，可以使用與源極14與汲極15同層且同一製程之結構，例如資料線(data line)。
光遮蔽層16設置於間格I上，並遮蔽間隔I。光遮蔽層16的材質包括鉻(chromium)、壓克力樹脂(acrylic resin) 或氧化鈦(TiO2)。其中，當光遮蔽層16的材質是包括壓克力樹脂時，光遮蔽層16的材質則更包括碳黑(carbon)或黑色染料。
在實際運用時，光遮蔽層16的厚度較佳是介於0.15微米至1.2微米，且其光密度值(optical density，OD，或稱之為吸光值)較佳的是介於4至6。此外，為了避免光線照射到通道層13，並有效阻絕光線行進至通道層13之路徑，光遮蔽層16於垂直方向之投影是超出通道層13之外緣，且超出的距離至少為1微米，較佳的是介於1微米至2微米。此外，由於光遮蔽層16之材質及製程的因素，光遮蔽層16之外緣係為一朝向基板S1之表面延伸的斜面，換言之，光遮蔽層16之外緣係具有一斜角，且此斜角與水平方向之間的角度為25度至60度。
值得一提的是，在本實施例是以源極14與汲極15直接設置於通道層13上，並與通道層13接觸為例，然而，如圖1B所示，在其他的製程方式下，薄膜電晶體基板1B之源極14與汲極15係可設置於一蝕刻終止(etch stop)層ES上，且源極14與汲極15之一端係分別自蝕刻終止層ES之開口與通道層13接觸。蝕刻終止層ES係可為單層無機材質如氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、或上述材質之多層結構。
接著，請參照圖2A至圖2C，以進一步說明本發明較佳實施例之薄膜電晶體基板的多種變化態樣。如圖2A所示，薄膜電晶體基板2A與薄膜電晶體基板1B相較，其區 別在於，薄膜電晶體基板2A更包括一第一鈍化層21、一光吸收層22、一第二鈍化層23及一透明導電圖案層24。
在本實施例中，第一鈍化層21設置於光遮蔽層16上。光吸收層22設置於第一鈍化層上21，且光吸收層22的厚度是介於1微米至2.5微米。第二鈍化層23設置於光吸收層22上。透明導電圖案層24設置於第二鈍化層23上，且其材質可為銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鎘錫氧化物(CTO)、氧化錫(SnO2)、或氧化鋅(ZnO)等透明導電材料。此外，光吸收層22之材質係例如是有機介電材質，其係可吸收波長為400奈米以下之光線，特別是用於吸收背光模組(圖未顯示)反射於光遮蔽層16的光線，以更進一步地阻絕光線照射到通道層13，從而避免通道層13產生電特性的劣化。光吸收層22可選擇彩色濾光片材質。
再如圖2B所示，其係為本發明之另一種較佳實施例的薄膜電晶體基板2B，與薄膜電晶體基板2A相較，薄膜電晶體基板2B之第一鈍化層21是設置於源極14與汲極15上。光吸收層22設置於光遮蔽層16上。第二鈍化層23設置於光吸收層22上。透明導電圖案層24則設置於第二鈍化層23上。此外，如圖2C所示，薄膜電晶體基板2C之第一鈍化層21設置於源極14與汲極15上。光吸收層22設置於第一鈍化層21上。第二鈍化層23設置於光遮蔽層16上。透明導電圖案層24設置於第二鈍化層23上。
此外，需特別注意的是，以上為了方便說明，圖1A、 圖1B及圖2A至圖2C所顯示之各元件的高度及寬度的尺寸關係(比例)僅為示意，並不代表實際的尺寸關係。其次，在實施時，薄膜電晶體基板係更包括一共同電極(common electrode)及一導電層。如圖2A至圖2C所示，共同電極25設置於基板S1上，導電層26是設置於第二鈍化層23與光吸收層22之間，並沿光吸收層22向共同電極25延伸，且與共同電極25電性連接。由於，此處所述的共同電極25與導電層26的材料與設置方式，皆為本發明所屬技術領域具有通常知識者所熟知，故此處不再贅述。
接著，請參照圖3，其係為本發明較佳實施例之一種顯示裝置3。顯示裝置3包括一薄膜電晶體基板31、一對向基板S2、一液晶層32及一背光模組33。
薄膜電晶體基板31包括一基板S1、一閘極310、一閘極介電層311、一通道層312、一源極313、一汲極314、一光遮蔽層315、一第一鈍化層316、一光吸收層317、一第二鈍化層318及一透明導電圖案層319。閘極310設置於基板S1上。其中，前述之基板S1係可為一可透光之材質所構成，例如是玻璃、石英或類似物。
閘極介電層311設置於閘極310上。通道層312設置於閘極介電層311上，且通道層312係包括一氧化物半導體。其中，前述之氧化物半導體包括氧化物，且氧化物包括銦、鋅及錫的至少其中之一，較佳的是氧化物半導體為非結晶氧化銦鎵鋅。
源極313與汲極314分別設置於通道層312上，並分別與通道層312接觸。其中，閘極310、源極313與汲極314之材質可為金屬、合金或金屬與合金所構成的多層結構。此外，源極313與汲極314之間具有一間隔I。光遮蔽層315設置於間格I上，並遮蔽間隔I。光遮蔽層315的材質包括鉻、壓克力樹脂或氧化鈦。其中，當光遮蔽層315的材質是包括壓克力樹脂時，光遮蔽層315的材質則更包括碳黑或黑色染料。
在實施上，光遮蔽層315的厚度較佳是介於0.15微米至1.2微米，且其光密度值較佳的是介於4至6。此外，為了避免光線照射到通道層312，並有效阻絕光線行進至通道層312之路徑，光遮蔽層315於垂直方向之投影是超出通道層312之外緣，且超出的距離至少為1微米，且較佳的是介於1微米至2微米。
第一鈍化層316設置於光遮蔽層315上。光吸收層317設置於第一鈍化層上316，且光吸收層317的厚度是介於1微米至2.5微米。第二鈍化層318設置於光吸收層317上。透明導電圖案層319設置於第二鈍化層318上，且其材質可為銦錫氧化物、銦鋅氧化物、鋁鋅氧化物、鎘錫氧化物、氧化錫、或氧化鋅等透明導電材料。此外，光吸收層317係可吸收波長為400奈米以下之光線。光吸收層317可選擇彩色濾光片材質。
對向基板S2與薄膜電晶體基板31相對設置，並具有一電極層E及一光配向膜A。對向基板S2係可為一可透 光之材質，例如是玻璃、石英或類似物。其中，在實際運用時，薄膜電晶體基板31之基板S1與對向基板S2係可選用不同之材質，例如是對向基板S2使用鉀玻璃基板，而基板S1使用硼酸鹽無鹼玻璃基板。此外，電極層E是設置於對向基板S2面對薄膜電晶體基板31之一側，而光配向膜A則設置於電極層E。對向基板S2與電極層E之間亦可挿入彩色濾光片F作為彩色化顯示之用。
液晶層32設置於薄膜電晶體基板31與對向基板S2之間。背光模組33設置於薄膜電晶體基板31相對於對向基板S2之另一側，並發出光線，使光線自薄膜電晶體基板31之基板S1通過液晶層32，再由對向基板S2射出。此外，針對背光模組33所發出並反射於光遮蔽層315的光線，係可藉由光吸收層317予以吸收，以更進一步地阻絕光線照射到通道層312，從而避免通道層312產生電特性的劣化。
需特別注意的是，當在使用其他的製程方式時，顯示裝置之薄膜電晶體基板之組成可更包含一蝕刻終止層，且薄膜電晶體基板之源極和汲極係可設置於蝕刻終止層上，源極與汲極之一端則可分別自蝕刻終止層之開口與通道層接觸。
接著，請參照圖4A至圖4C，以說明依據本發明較佳實施例之顯示裝置的多種變化態樣。如圖4A所示，顯示裝置4A與顯示裝置3相較，顯示裝置4A係採用薄膜電晶體基板2A之組成結構。在本實施例中，薄膜電晶體基板 2A之源極14和汲極15係設置於蝕刻終止層ES上，且薄膜電晶體基板2A之第一鈍化層21設置於光遮蔽層16上。光吸收層22設置於第一鈍化層上21，且光吸收層22的厚度是介於1微米至2.5微米。第二鈍化層23設置於光吸收層22上。透明導電圖案層24設置於第二鈍化層23上。光吸收層22係用以吸收波長為400奈米以下之光線，特別是用於吸收背光模組33反射於光遮蔽層16的光線，以更進一步地阻絕光線照射到通道層13。光吸收層22可選擇彩色濾光片材質。
此外，如圖4B和圖4C所示，顯示裝置4B與顯示裝置4C與顯示裝置4A之區別在於，顯示裝置4B及顯示裝置4C係分別具有薄膜電晶體基板2B與薄膜電晶體基板2C。由於顯示裝置4B及顯示裝置4C係與上述實施例之與顯示裝置4A、薄膜電晶體基板2B和薄膜電晶體基板2C具有相同的技術特徵，故於此不再贅述。
綜上所述，因依據本發明之一種薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置，係藉由設置於光遮蔽層於源極和汲極之間的間隔，以遮蔽間隔，並阻絕光線行進至通道層的路徑。從而實現能夠有效隔絕光線的照射，以提升薄膜電晶體之穩定性，並同時能夠提高開口率。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
1A、1B、2A、2B、2C、31‧‧‧薄膜電晶體基板
11、310‧‧‧閘極
12、311‧‧‧閘極介電層
13、312‧‧‧通道層
14、313‧‧‧源極
15、314‧‧‧汲極
16、315‧‧‧光遮蔽層
21、316‧‧‧第一鈍化層
22、317‧‧‧光吸收層
23、318‧‧‧第二鈍化層
24、319‧‧‧透明導電圖案層
25‧‧‧共同電極
26‧‧‧導電層
3、4A、4B、4C‧‧‧顯示裝置
32‧‧‧液晶層
33‧‧‧背光模組
A‧‧‧光配向膜
E‧‧‧電極層
ES‧‧‧蝕刻終止層
F‧‧‧彩色濾光片
I‧‧‧間隔
S1‧‧‧基板
S2‧‧‧對向基板
圖1A為依據本發明較佳實施例之一種薄膜電晶體基板的剖面示意圖；圖1B為依據本發明較佳實施例之另一種薄膜電晶體基板的剖面示意圖；圖2A至圖2C為依據本發明較佳實施例之薄膜電晶體基板之多種變化態樣的剖面示意圖；圖3為依據本發明較佳實施例之一種顯示裝置的剖面示意圖；以及圖4A至圖4C為依據本發明較佳實施例之顯示裝置之多種變化態樣的剖面示意圖。
1A‧‧‧薄膜電晶體基板
11‧‧‧閘極
12‧‧‧閘極介電層
13‧‧‧通道層
14‧‧‧源極
15‧‧‧汲極
16‧‧‧光遮蔽層
I‧‧‧間隔
S1‧‧‧基板

Claims (20)

  1. 一種薄膜電晶體基板，包括：一基板；一閘極，設置於該基板；一閘極介電層，設置於該閘極及該基板上；一通道層，設置於該閘極介電層上；一源極，設置於該通道層上並與該通道層接觸；一汲極，設置於該通道層上並與該通道層接觸，且與該源極之間具有一間隔；以及一光遮蔽層，遮蔽該間隔，其中該通道層包括一氧化物半導體。
  2. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該氧化物半導體包括氧化物，且該氧化物包括銦、鋅及錫的至少其中之一。
  3. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該光遮蔽層的材質包括鉻、壓克力樹脂或氧化鈦。
  4. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該光遮蔽層的厚度介於0.15微米至1.2微米。
  5. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該光遮蔽層的光密度值介於4至6。
  6. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該光遮蔽層於垂直方向之投影超出該通道層之外緣1微米至2微米。
  7. 如申請專利範圍第1項所述之薄膜電晶體基板，更包 括：一第一鈍化層，設置於該光遮蔽層上；一光吸收層，設置於該第一鈍化層上；一第二鈍化層，設置於該光吸收層上；以及一透明導電圖案層，設置於該第二鈍化層上。
  8. 如申請專利範圍第1項所述之薄膜電晶體基板，更包括：一第一鈍化層，設置於該源極與該汲極上；一光吸收層，設置於該光遮蔽層上；一第二鈍化層，設置於該光吸收層上；以及一透明導電圖案層，設置於該第二鈍化層上。
  9. 如申請專利範圍第1項所述之薄膜電晶體基板，更包括：一第一鈍化層，設置於該源極與該汲極上；一光吸收層，設置於該第一鈍化層上；一第二鈍化層，設置於該光遮蔽層上；以及一透明導電圖案層，設置於該第二鈍化層上。
  10. 如申請專利範圍第7項、第8項或第9項所述之薄膜電晶體基板，其中該光吸收層吸收波長為400奈米以下之光線。
  11. 一種顯示裝置，包括：一薄膜電晶體基板，具有一基板、一閘極、一閘極介電層、一通道層、一源極、一汲極及一光遮蔽層，該閘極設置於該基板，該閘極介電層設置於該閘極 及該基板上，該通道層設置於該閘極介電層上，該源極設置於該通道層上並與該通道層接觸，該汲極設置於該通道層上並與該通道層接觸，且該汲極與該源極之間具有一間隔，該光遮蔽層遮蔽該間隔，其中該通道層包括一氧化物半導體；一對向基板，與該薄膜電晶體基板相對設置；一液晶層，設置於該薄膜電晶體基板與該對向基板之間；以及一背光模組，設置於該薄膜電晶體基板相對於該對向基板之另一側。
  12. 如申請專利範圍第11項所述之顯示裝置，其中該氧化物半導體包括氧化物，且該氧化物包括銦、鋅及錫的至少其中之一。
  13. 如申請專利範圍第11項所述之顯示裝置，其中該光遮蔽層的材質包括鉻、壓克力樹脂或氧化鈦。
  14. 如申請專利範圍第11項所述之顯示裝置，其中該光遮蔽層的厚度介於0.15微米至1.2微米，且該光遮蔽層的光密度值介於4至6。
  15. 如申請專利範圍第11項所述之顯示裝置，其中該光遮蔽層於垂直方向之投影超出該通道層之外緣1微米至2微米。
  16. 如申請專利範圍第11項所述之顯示裝置，其中該薄膜電晶體基板更包括：一第一鈍化層，設置於該光遮蔽層上； 一光吸收層，設置於該第一鈍化層上；一第二鈍化層，設置於該光吸收層上；以及一透明導電圖案層，設置於該第二鈍化層上。
  17. 如申請專利範圍第11項所述之顯示裝置，其中該薄膜電晶體基板更包括：一第一鈍化層，設置於該源極與該汲極上；一光吸收層，設置於該光遮蔽層上；一第二鈍化層，設置於該光吸收層上；以及一透明導電圖案層，設置於該第二鈍化層上。
  18. 如申請專利範圍第11項所述之顯示裝置，其中該薄膜電晶體基板更包括：一第一鈍化層，設置於該源極與該汲極上；一光吸收層，設置於該第一鈍化層上；一第二鈍化層，設置於該光遮蔽層上；以及一透明導電圖案層，設置於該第二鈍化層上。
  19. 如申請專利範圍第16項、第17項或第18項所述之顯示裝置，其中該光吸收層吸收波長為400奈米以下之光線。
  20. 如申請專利範圍第11項所述之顯示裝置，其中該對向基板之一側具有一電極層及一光配向膜，該光配向膜設置於該電極層。
TW101126829A 2012-07-25 2012-07-25 薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置 TWI478354B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101126829A TWI478354B (zh) 2012-07-25 2012-07-25 薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置
US13/945,450 US20140027763A1 (en) 2012-07-25 2013-07-18 Thin film transistor substrate and display device having the thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101126829A TWI478354B (zh) 2012-07-25 2012-07-25 薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置

Publications (2)

Publication Number Publication Date
TW201405827A true TW201405827A (zh) 2014-02-01
TWI478354B TWI478354B (zh) 2015-03-21

Family

ID=49994023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126829A TWI478354B (zh) 2012-07-25 2012-07-25 薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置

Country Status (2)

Country Link
US (1) US20140027763A1 (zh)
TW (1) TWI478354B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110275333A (zh) * 2018-03-14 2019-09-24 群创光电股份有限公司 显示设备以及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140137922A (ko) * 2013-05-24 2014-12-03 삼성디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN109471307A (zh) * 2018-09-11 2019-03-15 惠科股份有限公司 一种显示面板及其第一基板的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617038B1 (ko) * 2003-12-29 2006-08-30 엘지.필립스 엘시디 주식회사 액정표시장치
TWI362530B (en) * 2008-02-26 2012-04-21 Au Optronics Corp Pixel unit, liquid crystal display panel, electro-optical apparatus, and methods of manufacturing the same
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
TWI613489B (zh) * 2008-12-03 2018-02-01 半導體能源研究所股份有限公司 液晶顯示裝置
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5140018B2 (ja) * 2009-02-24 2013-02-06 株式会社ジャパンディスプレイイースト 入力機能付き液晶表示装置
TWM434228U (en) * 2012-02-24 2012-07-21 Chunghwa Picture Tubes Ltd Thin film transistor substrate
KR20140031671A (ko) * 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110275333A (zh) * 2018-03-14 2019-09-24 群创光电股份有限公司 显示设备以及其制造方法
CN110275333B (zh) * 2018-03-14 2022-11-25 群创光电股份有限公司 显示设备以及其制造方法

Also Published As

Publication number Publication date
US20140027763A1 (en) 2014-01-30
TWI478354B (zh) 2015-03-21

Similar Documents

Publication Publication Date Title
CN106684103B (zh) 阵列基板、显示面板及显示装置
JP6850540B2 (ja) 表示パネル及び表示装置
TWI463229B (zh) 畫素陣列及具有此畫素陣列的顯示面板
CN105446031B (zh) 显示面板及显示装置
TWI552321B (zh) 顯示面板及顯示裝置
TWI533055B (zh) 顯示面板
TWI564769B (zh) 觸控顯示裝置及其製造方法
KR102182482B1 (ko) 산화물 반도체 박막 트랜지스터 및 이를 구비한 표시장치용 어레이 기판
TWI532154B (zh) 顯示面板及顯示裝置
JP2009223896A (ja) 表示装置
US10490593B2 (en) Active matrix image sensing device
TWI678579B (zh) 顯示面板以及顯示裝置
TWI469360B (zh) 顯示面板及顯示裝置
US10203578B2 (en) Display panel having higher transmittance and manufacturing method thereof
KR102278876B1 (ko) 표시 장치 및 이의 제조 방법
KR20150014656A (ko) 편광 소자를 포함하는 표시 패널
KR102503756B1 (ko) 표시 장치 및 그 제조 방법
CN113544855B (zh) 显示面板及显示装置
TWI478354B (zh) 薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置
CN103744224A (zh) 阵列基板及用该阵列基板的液晶显示面板
CN103579354B (zh) 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
TWI581317B (zh) 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
TWI513003B (zh) 液晶顯示面板及液晶顯示裝置
CN103744240A (zh) 阵列基板及用该阵列基板的液晶显示面板
CN105759523B (zh) 显示面板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees