TW201336606A - 晶片壓合裝置及方法 - Google Patents

晶片壓合裝置及方法 Download PDF

Info

Publication number
TW201336606A
TW201336606A TW101108506A TW101108506A TW201336606A TW 201336606 A TW201336606 A TW 201336606A TW 101108506 A TW101108506 A TW 101108506A TW 101108506 A TW101108506 A TW 101108506A TW 201336606 A TW201336606 A TW 201336606A
Authority
TW
Taiwan
Prior art keywords
gas
wafer
upper chamber
source
pressure
Prior art date
Application number
TW101108506A
Other languages
English (en)
Other versions
TWI501828B (zh
Inventor
Chih-Horng Horng
Original Assignee
Ableprint Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ableprint Technology Co Ltd filed Critical Ableprint Technology Co Ltd
Priority to TW101108506A priority Critical patent/TWI501828B/zh
Priority to US13/585,773 priority patent/US9196600B2/en
Priority to KR1020120106855A priority patent/KR101402703B1/ko
Priority to JP2013027320A priority patent/JP5680684B2/ja
Publication of TW201336606A publication Critical patent/TW201336606A/zh
Application granted granted Critical
Publication of TWI501828B publication Critical patent/TWI501828B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing

Abstract

本發明係關於晶片壓合裝置。在一實施例中，該晶片壓合裝置包含：一底部；一頂部，能夠與該底部閉合或分離，並且具有一間隔部、一上腔室、以及一下腔室，其中該上腔室係藉由該間隔部而與該下腔室隔開，該上腔室具有一或多個氣體通道，該下腔室具有一或多個氣體入口以及一或多個氣體出口，以及該間隔部具有一或多個穿孔；一或多個壓合頭，可動地套設在該穿孔中；一或多個氣壓源，連接至該上腔室之至少一該氣體通道，其中透過與該氣壓源連接的該氣體通道，對該上腔室進行充壓；及一或多個加熱氣體源，連接至該下腔室的該一或多個氣體入口，其中當該底部與該頂部閉合時，該頂部的該下腔室能夠與該底部緊密閉合。本發明亦係關於晶片壓合方法。

Description

晶片壓合裝置及方法
本發明有關於壓合裝置及方法，尤其有關於晶片壓合裝置及方法。
在晶片封裝期間，往往會採取各種方式使晶片與載板接合，其中一種方式為利用晶片接合機來達成此種晶片接合處理。在進行此種晶片接合時，通常會對晶片施加壓力與溫度，而在晶片與載板之間會塗佈一層黏著劑。在習知晶片接合機中，對於使晶片能夠接合在載板上所需的壓合力與溫度，皆由晶片吸取頭來提供，其通常係使用機械加壓方式使晶片與載板緊密貼合，並且透過已藉由加熱線圈或電熱管所加熱之晶片吸取頭的熱傳導來對晶片進行加熱。然而，利用上述加壓與加熱方式的習知晶片接合機具有下列缺點：機構較為複雜；無法同時對晶片與載板提供均勻、快速的加熱或冷卻；晶片吸取頭容易因為長期加熱而損壞或變形。
為解決上述習知問題，本發明提供能夠一次對多片晶片進行快速壓合處理且成本更為低廉的晶片壓合裝置及方法。
概略而言，本發明係藉由氣體加壓方式使承受氣壓之壓合頭對載板上的晶片施加壓力，以及藉由氣體對流方式使具有預定溫度之氣體對晶片及載板進行加熱或冷卻。
以氣體加壓方式控制壓合頭施力的優點可包含但不限於：以單一氣壓源來控制多組壓合頭的施力、使晶片壓合機構更為簡化。因此，可大幅降低生產成本(包含設備、製程時間等成本)並且提高產能。以氣體對流方式來加熱或冷卻晶片及載板的優點可包含但不限於：可使加熱或冷卻更為均勻、可快速對多片晶片進行加熱或冷卻。因此，亦可達到降低生產成本之效果。
在一實施例中，本發明所提供的晶片壓合裝置包含：一底部；一頂部，能夠與該底部閉合或分離，並且具有一間隔部、一上腔室、以及一下腔室，其中該上腔室係藉由該間隔部而與該下腔室隔開，該上腔室具有一或多個氣體通道，該下腔室具有一或多個氣體入口以及一或多個氣體出口，以及該間隔部具有一或多個穿孔；一或多個壓合頭，可動地套設在該穿孔中；一或多個氣壓源，連接至該上腔室之至少一該氣體通道，其中透過與該氣壓源連接的該氣體通道，對該上腔室進行充壓；及一或多個加熱氣體源，連接至該下腔室的該一或多個氣體入口，其中當該底部與該頂部閉合時，該頂部的該下腔室能夠與該底部緊密閉合。
在另一實施例中，本發明所提供的晶片壓合方法係使用如上述之晶片壓合裝置，該方法包含下列步驟：將一載有晶片的載板放置在該晶片壓合裝置的該底部上；將該晶片壓合裝置的該底部與該頂部閉合，以使該壓合頭與該載板上的晶片接觸；透過該氣壓源，將加壓氣體導入到該上腔室內進行充壓，以對該壓合頭施加壓力，藉以使該晶片緊密壓合於該載板上；及透過該加熱氣體源，將加熱氣體導入到該下腔室內，以對該晶片及該載板進行加熱。
本發明之其他實施樣態以及優點可從以下與用以例示本發明原理範例之隨附圖式相結合的詳細說明而更顯明白。此外，為了不對本發明造成不必要的混淆，在本說明書中將不再贅述為人所熟知的元件與原理。
對於下列所定義的用語，除非在申請專利範圍中或在本說明書中之他處賦予不同定義，否則均將使用該等定義。無論是否明確指示，所有數值均於此定義為受到「大約」一詞所修飾。「大約」一詞通常係意指在本技術領域中具有通常知識者將視為與所述之數值相等以產生實質上相同性質、功能、結果等的數量範圍。
由低值及高值所指出的數值範圍係定義成包含數值範圍內所納入的所有數目及數值範圍內所納入的所有次範圍。例如，10至15的範圍包含但不侷限於：10、10.1、10.47、11、11.75至12.2、12.5、13至13.8、14、14.025、及15。
「氣體」一詞於此係意指任何可通用於習知封裝壓合處理的氣體或其混合物。
「晶片」一詞於此係意指任何可通用於習知封裝製程的各種型式之晶片。
本發明現將參考如示於隨附圖式中的若干實施例加以詳細描述。在下列描述內容中，為了提供本發明之完整理解，將提出眾多具體細節。然而，本發明可在不具有一些或全部的這些具體細節的情況下加以實施。此外，為了不使本技術領域中具有通常知識者對本發明產生非必要地混淆，在此將不再詳述為人所熟知的處理步驟及/或結構。
以下將參考隨附圖式來說明本發明之晶片壓合裝置的實施例。
圖1顯示依據本發明之一實施例的晶片壓合裝置100之側視示意圖。圖2顯示圖1之晶片壓合裝置100之俯視示意圖。晶片壓合裝置100包含：底部102、頂部104、一或多個壓合頭106、氣壓源108及加熱氣體源110。在圖1例示的實施例中，底部102可用以容納載有晶片132的載板130，且頂部104能夠與底部102閉合或分離。底部102可具有第一定位部112，以及頂部104可具有與第一定位部112匹配的第二定位部114。吾人可藉由底部102之第一定位部112與頂部104之第二定位部114的匹配，而促進頂部104與底部102之間的定位。第一定位部112與第二定位部114可為所屬技術領域中具有通常知識者所熟知能夠互相匹配的任何定位裝置或結構，例如，在圖1之實施例中，第一定位部112為定位柱，而第二定位部114則為定位孔，但本發明並不限於此種配置，例如在一範例中，第一定位部112可為定位孔，而第二定位部114則可為定位柱。
參考圖1及圖2，頂部104具有間隔部116、上腔室118、以及下腔室120，其中上腔室118係藉由間隔部116而與下腔室120隔開。上腔室118具有氣體通道122；下腔室120具有氣體入口124以及氣體出口126；以及間隔部116具有穿孔128，而壓合頭106能夠可動地套設在穿孔128中。此外，當底部102與頂部104閉合時，頂部104的下腔室120能夠與底部102緊密閉合而形成一包圍空間。
仍參考圖1及圖2，氣壓源108連接至上腔室118之氣體通道122，其中透過與氣壓源108連接的氣體通道122，對上腔室118進行充壓。在對上腔室118進行充壓時，由於壓合頭106係可動地套設在穿孔128中，所以壓合頭106可受到上腔室118內之壓力的推擠而往下位移，進而對所接觸的晶片132施加壓力，藉以使晶片132緊密壓合於載板130上。雖然在圖式中僅顯示一個氣體通道122以及一個氣壓源108，但實際上並不限於此種配置。例如，吾人可視製程需求而設置多個氣體通道122及/或多個氣壓源108。舉例來說但不限於此，在一範例中，一個氣體通道122可與多個氣壓源108連接；在另一範例中，一個氣壓源108可與多個氣體通道122連接。
仍參考圖1及圖2，加熱氣體源110乃連接至下腔室120的氣體入口124，藉此將加熱氣體自加熱氣體源110導入到下腔室120內，並且透過氣體出口126來回收加熱氣體，以使下腔室120內之溫度因加熱氣體之熱對流而迅速達到預定溫度，俾能促進晶片132與載板130間之黏著劑的受熱。配合上述上腔室118的充壓動作，可進一步提升晶片132與載板130的壓合效果。雖然在圖式中顯示一個加熱氣壓源110與兩個氣體入口124以及兩個氣體出口126，但實際上可設置成一或多個加熱氣壓源與一或多個氣體入口124以及一或多個氣體出口126。
藉由控制氣體溫度及氣體壓力的手段，本發明可達到同時快速進行複數個晶片壓合的效果，藉以提高產能並且降低製程設備所需的成本。
圖3顯示依據本發明之另一實施例的晶片壓合裝置300之側視示意圖。圖4顯示圖3之晶片壓合裝置300的頂部304之側視剖面示意圖。晶片壓合裝置300包含：底部302、頂部304、壓合頭306、氣壓源308及加熱氣體源310。圖3所顯示的晶片壓合裝置300大致與圖1所顯示的晶片壓合裝置100類似，故以下不再贅述類似的元件及配置，而僅著重於說明相異的元件及其相應之配置。
參考圖3及圖4，晶片壓合裝置300更包含冷卻氣體源330，該冷卻氣體源330亦連接至下腔室320的氣體入口。透過冷卻氣體源330，將冷卻氣體導入到下腔室320內，以對晶片及載板進行冷卻。雖然在圖式中僅顯示一個冷卻氣體源330，但實際上可視製程需求而設置多個冷卻氣體源330。
雖然在圖式中並未顯示，但在本發明之另一實施例中，氣壓源308不僅連接至上腔室318，同時亦連接至下腔室320的氣體入口，藉以將加壓氣體供應到下腔室320內，以使下腔室320之壓力維持在期望狀態。
仍參考圖3及圖4，在頂部304中，上腔室318的氣體通道322可具有一或多個氣體出口332，氣體出口332可連接至開關或控制閥(未圖示)；當對上腔室318充壓時，將連接至氣體出口332的開關或控制閥關閉，而當對上腔室318洩壓時，則將此開關或控制閥開啟。
仍參考圖3及圖4，在頂部304中，間隔部316包含一或多個具有至少一氣體入口334與至少一氣體出口336的間隔腔室338。舉例而言，間隔腔室338之氣體入口334可與一或多個冷卻氣體源340連接，藉此將冷卻氣體導入到間隔腔室338內，以降低壓合頭306的溫度，藉以增加間隔部316之穿孔處的壽命及穩定性。
圖5顯示依據本發明之又另一實施例的晶片壓合裝置500之側視示意圖。圖6顯示圖5之晶片壓合裝置500的頂部504之側視剖面示意圖。晶片壓合裝置500包含：底部502、頂部504、壓合頭506、氣壓源508及加熱氣體源510。圖5所顯示的晶片壓合裝置500大致與圖3所顯示的晶片壓合裝置300類似，故以下不再贅述類似的元件及配置，而僅著重於說明相異的元件及其相應之配置。
在圖5例示的實施例中，氣壓源508設有加熱器542，該加熱器542可用以將氣壓源508內之加壓氣體加熱至一預定溫度，此預定溫度可例如介於約40℃與約800℃之間。
參考圖5及圖6，晶片壓合裝置500更包含一或多個壓力感測器544，該壓力感測器544可設置在上腔室518內，藉此可對上腔室518內的壓力進行監控。此外，壓力感測器544能夠將其感測訊號傳遞至氣壓源508，藉此可控制氣壓源508對上腔室518的氣體供應。
仍參考圖5及圖6，晶片壓合裝置500更包含一或多個溫度感測器546，該溫度感測器546可設置在下腔室520內，藉此可對下腔室520內的溫度進行監控。此外，溫度感測器546能夠將其感測訊號傳遞至加熱氣體源510及/或與下腔室520之氣體入口連接的冷卻氣體源530，藉此可控制加熱氣體源510及/或冷卻氣體源530對下腔室520的氣體供應。
當然，上述壓力感測器與溫度感測器亦可應用在本發明之其他實施例上，例如應用在圖1與圖3之晶片壓合裝置上。
仍參考圖5及圖6，在頂部504中，上腔室518具有一或多個氣體出口548，氣體出口548可連接至開關或控制閥(未圖示)；當對上腔室518充壓時，將連接至氣體出口548的開關或控制閥關閉，而當對上腔室518洩壓時，則將此開關或控制閥開啟。當然，圖6之上腔室518的氣體通道522亦可如圖4之氣體通道322般具有一或多個氣體出口，因此，吾人可利用上腔室518的氣體出口548及/或氣體通道522的氣體出口來對上腔室518進行洩壓。
仍參考圖5及圖6，在頂部504中，間隔部516包含一或多個具有至少一氣體入口534與至少一氣體出口536的間隔腔室538。在圖5與圖6所示之實施例中，間隔腔室538係連接至真空源550，而使間隔腔室538維持在小於1 atm的真空狀態，藉此達到絕熱的效果，以降低壓合頭506的溫度，藉以增加間隔部516穿孔處之壽命及穩定性。在本發明之一實施例中，為了提供多種製程選擇，間隔腔室可連接至真空源以及冷卻氣體源兩者。
在本發明之實施例中，氣壓源可為固定壓力式氣壓源，藉以對上腔室提供恆定的壓力；或者，氣壓源可為可調壓式氣壓源，藉以根據不同情況來調整上腔室的壓力。此處之氣壓源為可提供壓力大於或等於1 atm且小於或等於50 atm之氣壓源。
在本發明之實施例中，加熱氣體源可為固定壓力式加熱氣體源或可調壓式加熱氣體源，藉以提供具有一預定壓力的加熱氣體，此預定壓力可大於或等於1 atm且小於或等於50 atm。
以下將參考隨附圖式來說明本發明之晶片壓合方法的實施例。
圖7為依據本發明之一實施例之晶片壓合方法的流程圖700，該晶片壓合方法係使用如上所述之晶片壓合裝置。如圖7所示，流程圖700包含下列步驟：晶片載入步驟702、裝置閉合步驟704、上腔室充壓步驟706及下腔室加熱步驟708。
在步驟702中，將一載有晶片的載板放置在晶片壓合裝置的底部上。
在步驟704中，將晶片壓合裝置的底部與頂部閉合，以使壓合頭與載板上的晶片接觸。於本發明之一實施例中，在壓合頭與晶片接觸之前，可透過氣壓源將加壓氣體導入到上腔室內進行充壓，以對壓合頭施加壓力而使壓合頭位移至一預定位置。
在步驟706中，透過氣壓源，將加壓氣體導入到上腔室內進行充壓，以對壓合頭施加壓力，藉以使晶片緊密壓合於載板上。上述充壓的壓力例如可大於或等於1 atm且小於或等於50 atm。
在步驟708中，透過加熱氣體源，將加熱氣體導入到下腔室內，以對晶片及載板進行加熱。此加熱氣體的溫度可例如介於約40℃與約800℃之間。
在步驟708之後可更包含上腔室洩壓步驟。舉例而言，在對晶片及載板進行加熱之後，可利用上腔室的氣體出口及/或氣體通道的氣體出口來對上腔室進行洩壓。
在本發明之實施例中，晶片壓合裝置可包含一或多個氣壓源。當晶片壓合裝置包含多個氣壓源時，透過多個氣壓源，俾能分別將具有不同壓力的氣體導入到上腔室內，藉以執行多段壓合頭加壓控制。
在本發明之實施例中，晶片壓合裝置可包含一或多個加熱氣體源。當晶片壓合裝置包含多個加熱氣體源時，透過多個加熱氣體源，俾能分別將具有不同溫度的加熱氣體導入到下腔室內，藉以執行多段溫度加熱控制。
此外，在本發明之實施例中，晶片壓合裝置可更包含連接至下腔室之氣體入口的一或多個冷卻氣體源，當晶片壓合裝置包含多個冷卻氣體源時，透過多個冷卻氣體源，俾能分別將具有不同溫度的冷卻氣體導入到下腔室內，藉以執行多段溫度冷卻控制。
雖然本發明已參考較佳實施例及圖式詳加說明，但熟習本項技藝者可瞭解在不離開本發明之精神與範疇的情況下，可進行各種修改、變化以及等效替代，然而這些修改、變化以及等效替代仍落入本發明所附的申請專利範圍內。此外，除非在申請專利範圍中或在本說明書中之他處明確指出步驟的特定順序，否則該等步驟之順序不一定要受到敘述順序的限制。
100．．．晶片壓合裝置
102．．．底部
104．．．頂部
106．．．壓合頭
108．．．氣壓源
110．．．加熱氣體源
112．．．第一定位部
114．．．第二定位部
116．．．間隔部
118．．．上腔室
120．．．下腔室
122．．．氣體通道
124．．．氣體入口
126．．．氣體出口
128．．．穿孔
130．．．載板
132．．．晶片
300．．．晶片壓合裝置
302．．．底部
304．．．頂部
306．．．壓合頭
308．．．氣壓源
310．．．加熱氣體源
316．．．間隔部
318．．．上腔室
320．．．下腔室
322．．．氣體通道
330．．．冷卻氣體源
332．．．氣體出口
334．．．氣體入口
336．．．氣體出口
338．．．間隔腔室
340．．．冷卻氣體源
500．．．晶片壓合裝置
502．．．底部
504．．．頂部
506．．．壓合頭
508．．．氣壓源
510．．．加熱氣體源
516．．．間隔部
518．．．上腔室
520．．．下腔室
522．．．氣體通道
530．．．冷卻氣體源
534．．．氣體入口
536．．．氣體出口
538．．．間隔腔室
542．．．加熱器
544．．．壓力感測器
546．．．溫度感測器
548．．．氣體出口
550．．．真空源
700．．．流程圖
702．．．晶片載入步驟
704．．．裝置閉合步驟
706．．．上腔室充壓步驟
708．．．下腔室加熱步驟
圖1顯示依據本發明之一實施例的晶片壓合裝置之側視示意圖。
圖2顯示圖1之晶片壓合裝置之俯視示意圖。
圖3顯示依據本發明之另一實施例的晶片壓合裝置之側視示意圖。
圖4顯示圖3之晶片壓合裝置的頂部之側視剖面示意圖。
圖5顯示依據本發明之又另一實施例的晶片壓合裝置之側視示意圖。
圖6顯示圖5之晶片壓合裝置的頂部之側視剖面示意圖。
圖7為依據本發明之一實施例之晶片壓合方法的流程圖。
100．．．晶片壓合裝置
102．．．底部
104．．．頂部
106．．．壓合頭
108．．．氣壓源
110．．．加熱氣體源
112．．．第一定位部
114．．．第二定位部
116．．．間隔部
118．．．上腔室
120．．．下腔室
122．．．氣體通道
130．．．載板
132．．．晶片

Claims (39)

  1. 一種晶片壓合裝置，包含：一底部；一頂部，能夠與該底部閉合或分離，並且具有一間隔部、一上腔室、以及一下腔室，其中該上腔室係藉由該間隔部而與該下腔室隔開，該上腔室具有一或多個氣體通道，該下腔室具有一或多個氣體入口以及一或多個氣體出口，以及該間隔部具有一或多個穿孔；一或多個壓合頭，可動地套設在該穿孔中；一或多個氣壓源，連接至該上腔室之至少一該氣體通道，其中透過與該氣壓源連接的該氣體通道，對該上腔室進行充壓；及一或多個加熱氣體源，連接至該下腔室的該一或多個氣體入口，其中當該底部與該頂部閉合時，該頂部的該下腔室能夠與該底部緊密閉合。
  2. 如申請專利範圍第1項所述之晶片壓合裝置，更包含：一或多個冷卻氣體源，連接至該下腔室的該一或多個氣體入口。
  3. 如申請專利範圍第1項所述之晶片壓合裝置，其中該氣壓源同時連接至該下腔室的該一或多個氣體入口。
  4. 如申請專利範圍第1項所述之晶片壓合裝置，其中該氣體通道具有一或多個氣體出口，透過該氣體通道的該氣體出口，對該上腔室進行洩壓。
  5. 如申請專利範圍第1項所述之晶片壓合裝置，其中該上腔室具有一或多個氣體出口，透過該上腔室的該氣體出口，對該上腔室進行洩壓。
  6. 如申請專利範圍第1項所述之晶片壓合裝置，其中該間隔部包含一或多個具有至少一氣體入口與至少一氣體出口的間隔腔室。
  7. 如申請專利範圍第6項所述之晶片壓合裝置，其中該間隔腔室之該氣體入口係與一或多個冷卻氣體源連接。
  8. 如申請專利範圍第1項所述之晶片壓合裝置，其中該氣壓源為一固定壓力式氣壓源。
  9. 如申請專利範圍第1項所述之晶片壓合裝置，其中該氣壓源為一可調壓式氣壓源。
  10. 如申請專利範圍第1項所述之晶片壓合裝置，更包含：一或多個壓力感測器，設置在該上腔室內。
  11. 如申請專利範圍第10項所述之晶片壓合裝置，其中該一或多個壓力感測器能夠將其感測訊號傳遞至該氣壓源。
  12. 如申請專利範圍第1項所述之晶片壓合裝置，更包含：一或多個溫度感測器，設置在該下腔室內。
  13. 如申請專利範圍第12項所述之晶片壓合裝置，其中該一或多個溫度感測器能夠將其感測訊號傳遞至該加熱氣體源。
  14. 如申請專利範圍第1項所述之晶片壓合裝置，其中該氣壓源設有一加熱器。
  15. 如申請專利範圍第1項所述之晶片壓合裝置，其中該加熱氣體源為一可調壓式加熱氣體源或為一固定壓力式加熱氣體源。
  16. 如申請專利範圍第6項所述之晶片壓合裝置，更包含：一真空源，與該間隔腔室連接。
  17. 如申請專利範圍第1至16項其中任一項所述之晶片壓合裝置，其中該底部具有一第一定位部，以及該頂部具有與該第一定位部匹配的一第二定位部。
  18. 一種晶片壓合方法，該方法係使用如申請專利範圍第1項所述之晶片壓合裝置，該方法包含下列步驟：將一載有晶片的載板放置在該晶片壓合裝置的該底部上；將該晶片壓合裝置的該底部與該頂部閉合，以使該壓合頭與該載板上的晶片接觸；透過該氣壓源，將加壓氣體導入到該上腔室內進行充壓，以對該壓合頭施加壓力，藉以使該晶片緊密壓合於該載板上；及透過該加熱氣體源，將加熱氣體導入到該下腔室內，以對該晶片及該載板進行加熱。
  19. 如申請專利範圍第18項所述之晶片壓合方法，更包含下列步驟：在對該晶片及該載板進行加熱之後，對該上腔室進行洩壓。
  20. 如申請專利範圍第19項所述之晶片壓合方法，其中該晶片壓合裝置之該上腔室的該氣體通道具有一或多個氣體出口，在對該晶片及該載板進行加熱之後，透過該氣體通道的該一或多個氣體出口對該上腔室進行洩壓。
  21. 如申請專利範圍第19項所述之晶片壓合方法，其中該晶片壓合裝置的該上腔室具有一或多個氣體出口，在對該晶片及該載板進行加熱之後，透過該上腔室的該一或多個氣體出口對該上腔室進行洩壓。
  22. 如申請專利範圍第18項所述之晶片壓合方法，更包含下列步驟：在該壓合頭與該晶片接觸之前，透過該氣壓源，將加壓氣體導入到該上腔室內進行充壓，以對該壓合頭施加壓力而使該壓合頭位移至一預定位置。
  23. 如申請專利範圍第18項所述之晶片壓合方法，其中該晶片壓合裝置更包含連接至該下腔室之該一或多個氣體入口的一或多個冷卻氣體源，其中透過該冷卻氣體源，將冷卻氣體導入到該下腔室內，以對該晶片及該載板進行冷卻。
  24. 如申請專利範圍第18項所述之晶片壓合方法，其中將加壓氣體導入到該上腔室內進行充壓，以對該壓合頭施加壓力，藉以使該晶片緊密壓合於該載板上，該充壓的壓力係大於或等於1 atm且小於或等於50 atm。
  25. 如申請專利範圍第18項所述之晶片壓合方法，其中將加熱氣體導入到該下腔室內，以對該晶片及該載板進行加熱，該加熱氣體的溫度係介於40℃與800℃之間。
  26. 如申請專利範圍第18項所述之晶片壓合方法，其中當該晶片壓合裝置包含多個加熱氣體源時，透過該多個加熱氣體源，俾能分別將具有不同溫度的加熱氣體導入到該下腔室內，藉以執行多段溫度加熱控制。
  27. 如申請專利範圍第18項所述之晶片壓合方法，其中當該晶片壓合裝置包含多個氣壓源時，透過該多個氣壓源，俾能分別將具有不同壓力的氣體導入到該上腔室內，藉以執行多段壓合頭加壓控制。
  28. 如申請專利範圍第27項所述之晶片壓合方法，其中該多個氣壓源為可調壓式氣壓源。
  29. 如申請專利範圍第18項所述之晶片壓合方法，其中該氣壓源同時連接至該下腔室的該一或多個氣體入口，藉以將加壓氣體供應到該下腔室內。
  30. 如申請專利範圍第18項所述之晶片壓合方法，其中該晶片壓合裝置之該間隔部包含一或多個具有至少一氣體入口與至少一氣體出口的間隔腔室。
  31. 如申請專利範圍第30項所述之晶片壓合方法，其中將該間隔腔室之該氣體入口連接至一或多個冷卻氣體源，藉以將冷卻氣體導入到該間隔腔室內。
  32. 如申請專利範圍第30項所述之晶片壓合方法，其中該晶片壓合裝置更包含與該間隔腔室連接的一真空源，藉以使該間隔腔室維持在小於1 atm的真空狀態。
  33. 如申請專利範圍第18項所述之晶片壓合方法，其中該晶片壓合裝置更包含一或多個壓力感測器，該壓力感測器係設置在該上腔室內。
  34. 如申請專利範圍第33項所述之晶片壓合方法，其中該一或多個壓力感測器能夠將其感測訊號傳遞至該氣壓源。
  35. 如申請專利範圍第18項所述之晶片壓合方法，其中該晶片壓合裝置更包含一或多個溫度感測器，該溫度感測器設置在該下腔室內。
  36. 如申請專利範圍第35項所述之晶片壓合方法，其中該一或多個溫度感測器能夠將其感測訊號傳遞至該加熱氣體源。
  37. 如申請專利範圍第18項所述之晶片壓合方法，其中該氣壓源設有一加熱器，藉以將加壓氣體加熱至一預定溫度，該預定溫度係介於40℃與800℃之間。
  38. 如申請專利範圍第18項所述之晶片壓合方法，其中該加熱氣體源為可調壓式加熱氣體源或為一固定壓力式加熱氣體源，藉以提供具有一預定壓力的加熱氣體，該預定壓力係大於或等於1 atm且小於或等於50 atm。
  39. 如申請專利範圍第18至38項其中任一項所述之晶片壓合方法，其中該晶片壓合裝置的該底部具有一第一定位部，以及該頂部具有與該第一定位部匹配的一第二定位部，藉以促進該底部與該頂部之間的定位。
TW101108506A 2012-03-13 2012-03-13 晶片壓合裝置及方法 TWI501828B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101108506A TWI501828B (zh) 2012-03-13 2012-03-13 晶片壓合裝置及方法
US13/585,773 US9196600B2 (en) 2012-03-13 2012-08-14 Device and method for chip pressing
KR1020120106855A KR101402703B1 (ko) 2012-03-13 2012-09-26 칩 압착을 위한 디바이스 및 방법
JP2013027320A JP5680684B2 (ja) 2012-03-13 2013-02-15 チップ圧着装置およびその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101108506A TWI501828B (zh) 2012-03-13 2012-03-13 晶片壓合裝置及方法

Publications (2)

Publication Number Publication Date
TW201336606A true TW201336606A (zh) 2013-09-16
TWI501828B TWI501828B (zh) 2015-10-01

Family

ID=49156550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101108506A TWI501828B (zh) 2012-03-13 2012-03-13 晶片壓合裝置及方法

Country Status (4)

Country Link
US (1) US9196600B2 (zh)
JP (1) JP5680684B2 (zh)
KR (1) KR101402703B1 (zh)
TW (1) TWI501828B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI589206B (zh) * 2015-08-10 2017-06-21 Cooling press with uniform cooling effect
TWI644374B (zh) * 2014-02-28 2018-12-11 美商庫利克和索夫工業公司 用於接合半導體元件的熱壓接合系統及其操作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008021240B4 (de) * 2008-04-28 2012-11-22 Ersa Gmbh Vorrichtung zur thermischen Behandlung von Werkstücken und Verfahren zur Bestimmung der thermischen Prozessstabilität in einer solchen Vorrichtung
WO2013095362A1 (en) 2011-12-20 2013-06-27 Intel Corporation High performance transient uniform cooling solution for thermal compression bonding process
US9093549B2 (en) * 2013-07-02 2015-07-28 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
US9282650B2 (en) * 2013-12-18 2016-03-08 Intel Corporation Thermal compression bonding process cooling manifold
US10192847B2 (en) * 2014-06-12 2019-01-29 Asm Technology Singapore Pte Ltd Rapid cooling system for a bond head heater
IT201700000191A1 (it) * 2017-01-02 2018-07-02 Amx Automatrix S R L Pressa e metodo di sinterizzazione di componenti elettronici su un substrato
KR102481474B1 (ko) 2018-01-10 2022-12-26 삼성전자 주식회사 레이저 본딩 장치, 반도체 장치들의 본딩 방법, 및 반도체 패키지의 제조 방법
CN108581168B (zh) * 2018-05-09 2020-06-26 西安君信电子科技有限责任公司 一种散热芯片的固体焊接工艺

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441230A (en) * 1987-08-06 1989-02-13 Mitsubishi Electric Corp Die-bonding device
US5578159A (en) * 1993-06-29 1996-11-26 Hitachi Techno Engineering Co., Ltd. Hot press for producing multilayer circuit board
US5772835A (en) * 1996-05-29 1998-06-30 Ibm Corporation Vacuum oven chamber for making laminated integrated circuit devices
AU1222299A (en) * 1998-12-02 2000-06-19 Ismeca Holding Sa Device for grasping and aligning an electronic component on a spindle
JP3686567B2 (ja) * 2000-02-15 2005-08-24 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法および高周波電力増幅装置の製造方法
JP2002110744A (ja) * 2000-09-26 2002-04-12 Matsushita Electric Ind Co Ltd 半導体実装装置、および半導体実装方法
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP4014481B2 (ja) * 2002-04-30 2007-11-28 東レエンジニアリング株式会社 ボンディング方法およびその装置
EP1508428A1 (de) * 2003-08-22 2005-02-23 Leister Process Technologies Vorrichtung zum Verbinden von flächigen Kunststoffmaterialien
JP2007012874A (ja) * 2005-06-30 2007-01-18 Omron Corp 基板加熱方法、基板加熱装置および熱風式リフロー装置
KR100662820B1 (ko) 2005-09-27 2006-12-28 삼성테크윈 주식회사 플립칩 본더
KR101367661B1 (ko) * 2006-08-25 2014-02-27 엘아이지에이디피 주식회사 척의 평행도 및 평편도 조절유닛을 가진 기판 합착장치
KR101165029B1 (ko) 2007-04-24 2012-07-13 삼성테크윈 주식회사 칩 가열장치, 이를 구비한 플립 칩 본더 및 이를 이용한플립 칩 본딩 방법
JP2009130269A (ja) * 2007-11-27 2009-06-11 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
KR100950755B1 (ko) * 2008-01-10 2010-04-05 주식회사 하이닉스반도체 몰딩 장치 및 이를 이용한 반도체 패키지의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644374B (zh) * 2014-02-28 2018-12-11 美商庫利克和索夫工業公司 用於接合半導體元件的熱壓接合系統及其操作方法
TWI589206B (zh) * 2015-08-10 2017-06-21 Cooling press with uniform cooling effect

Also Published As

Publication number Publication date
KR101402703B1 (ko) 2014-06-03
US9196600B2 (en) 2015-11-24
US20130240115A1 (en) 2013-09-19
KR20130105256A (ko) 2013-09-25
JP2013191840A (ja) 2013-09-26
JP5680684B2 (ja) 2015-03-04
TWI501828B (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
TWI501828B (zh) 晶片壓合裝置及方法
US10415136B2 (en) Substrate processing apparatus including heating and cooling device, and ceiling part included in the same
US9620476B2 (en) Bonding head and die bonding apparatus having the same
CN101365823B (zh) 成膜装置和成膜方法
EP2324991B1 (en) Sheet bonding method and sheet bonding apparatus
KR101560612B1 (ko) 단열 구조체 및 반도체 장치의 제조 방법
CN104988472B (zh) 半导体镀膜设备控温系统
KR102433967B1 (ko) 전자부품 테스트용 핸들러
JPH10156853A (ja) 真空多段積層装置
CN102956510A (zh) 制造结合体和功率半导体模块的方法
CN107282474A (zh) 用于测试电子部件的分选机
CA2650508A1 (en) Method and device for heat treatment, especially connection by soldering
KR20160088426A (ko) 정전척, 챔버 및 정전척의 제조 방법
JP7050912B2 (ja) 基板を処理するための方法及び装置
KR20130096133A (ko) 라미네이팅 장치
JP2021132101A5 (zh)
JP6184843B2 (ja) 基板接合方法、及び基板接合装置
JP5658083B2 (ja) 温度変更システム
JP2013197421A5 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP2011165952A5 (zh)
TW201535563A (zh) 基板處理裝置、噴淋板及基板處理方法
KR19990079264A (ko) 다층 피씨비용 기판적층체의 가압, 가열경화방법 및 장치
KR20110065896A (ko) 라미네이션 방법 및 라미네이션 장치
CN108321425A (zh) 压力化成设备
KR20220026370A (ko) 본딩 헤드 및 이를 포함하는 다이 본딩 장치