TW201336080A - 用於高電壓應用具有改良終端結構之凹槽雙擴散金氧半導體裝置 - Google Patents
用於高電壓應用具有改良終端結構之凹槽雙擴散金氧半導體裝置 Download PDFInfo
- Publication number
- TW201336080A TW201336080A TW101149761A TW101149761A TW201336080A TW 201336080 A TW201336080 A TW 201336080A TW 101149761 A TW101149761 A TW 101149761A TW 101149761 A TW101149761 A TW 101149761A TW 201336080 A TW201336080 A TW 201336080A
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- recess
- layer
- guard ring
- termination
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 27
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910001922 gold oxide Inorganic materials 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000002161 passivation Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 16
- 230000005684 electric field Effects 0.000 description 11
- 238000013461 design Methods 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
針對半導體裝置設置有終端結構。此終端結構包含具有主動區域和終端區域的半導體基板。終端凹槽位於終端區域內，且由主動區域邊界延伸至半導體基板邊緣。金氧半導體閘極形成於鄰近邊界的終端凹槽之側壁。至少一保護環凹槽形成於終端區域，其位在遠離主動區域的終端凹槽側邊。終端結構之氧化層形成於終端凹槽和保護環凹槽上。第一導電層形成於半導體基板之背板表面上。第二導電層形成於主動區域和終端區域之上。
Description
本發明一般是關於半導體裝置，且特別是關於凹槽金氧半導體裝置之終端結構。
習知上來說，蕭特基二極體包含重摻雜半導體基板，其典型由單晶矽製成。第二層覆蓋基板。被稱作漂移區的第二層是較少的以具有和基板相同導電類型的載子之雜質來重摻雜。金屬層或金屬矽化物層形成與輕摻雜漂移區的蕭特基接觸，且形成二極體陽極。
當形成像蕭特基二極體的單極部件，會發生兩個相對的限制條件。特別是，當有一高崩潰電壓時，該部件應顯示出最低的可能導通狀態電阻(Ron)。最小化導通狀態電阻迫使較少摻雜層的厚度最小化和該層的摻雜濃度最大化。相反地，為了獲得高反向崩潰電壓，同時避免在其中有等電位表面強烈彎曲之區域的產生，較少摻雜層之摻雜濃度必須最小化且其厚度必須最大化。
提出了不同的解決方法以協調這些相對的限制條件，其已導致了凹槽金氧半導體電容蕭特基二極體結構的發展，該結構被參照為凹槽金氧半導體能障蕭特基二極體(TMBS diode)。在此種裝置的一個例子中，凹槽區域形成於厚漂移層的上部，其比底下的基板較少的以相同導電類型的雜質摻雜進行重摻雜。凹槽區域填入MOS結構。
陽極金屬被蒸鍍以覆蓋整個表面，並且與下方的漂移區域形成蕭特基接觸。
當施加反向偏壓時，絕緣的導電區域造成漂移區內的側向電荷空乏，其改變了這層等電位表面的分布。這使得能夠增加了漂移區的摻雜，因而降低了導通狀態電阻，但對逆向崩潰電壓卻沒有不利的影響。
達成高電壓蕭特基整流器的一個主要關鍵是它的終端區域設計。同其他電壓設計，終端區域因為自身多單元保護和曲率效應的缺乏而傾向於高電場。結果，崩潰電壓一般從其理想值顯著的降低。為了避免崩潰電壓的降低，終端區域應該設計為降低在裝置(靠近主動區域)邊緣的電場之裝置群聚。減少電場群聚的習知方法包括具有矽局部氧化(LOCOS；local oxidation of silicon)區、場板、保護環、凹槽和其各式各樣組合等的終端結構。舉例來說，在一些裝置中已使用多個保護環凹槽。一個包含習知終端區域的蕭特基二極體的例子顯現在美國專利號碼6,396,090中。
圖1顯示TMBS蕭特基二極體之主動區域和終端區域簡化截面圖，該二極體型式顯示於美國專利應用號碼12/724,771。主動區域包含以第一型導電型摻雜質(如n+型)進行重摻雜之半導基板100B。第一層100A形成於基板100B上，且為較輕的以第一導電型摻雜質(如n-型)進行摻雜。凹槽110(只顯示出其中一個)形成於第一層100A。凹槽110襯底以絕緣層125，且填充以如摻雜
多晶矽的導電材料140。金屬層165形成於導電材料140和第一層100A的暴露表面上，因此在介於金屬層165和第一層100A之間的界面上形成蕭特基接觸160。陰極電極(未繪示)位於半導體基板100B之背側。
如圖1所示之TMBS蕭特基二極體的終端區域包含由具有主動區域的邊界112延伸至半導體基板100B的邊緣的終端凹槽120。MOS閘極122形成於鄰近具有主動區域的邊界112之終端區域側壁上。MOS閘極122包含絕緣材料128和導電材料140。絕緣材料128襯底於對著在MOS閘極122所在之側壁與及鄰近側壁的第一層100A的部分。導電材料140覆蓋在絕緣材料128。終端氧化層150形成於終端凹槽120中，且由MOS閘極122延伸直到裝置邊緣。位於主動區域的金屬層165延伸至終端區域且覆蓋MOS閘極122和一部分的終端氧化層150，由此界定了場板。
不幸地，這些為了高電壓應用，習知終端區域設計只具有有限的成果，其係因為在終端區域表面的電場分布仍然遠不及理想。由於漂移區域之有限的長度，在主動區域尾端的電場會由於不對稱性而快速增加。結果是，裝置邊緣崩潰主導了裝置的崩潰。
如圖1所示的習知裝置雖已被驅動至200伏特，但因為終端區域表面的早期崩潰，在此點上其性能已經衰退。因此該設計的可靠度非常依賴在終端區域中場板165的末端位置。一般來說，用於場板165之形成的金屬濕蝕刻製
程只能被控制在約±6微米(μm)的精確度，此變異性對裝置的反向阻斷電壓有重大影響。舉例來說，短的場板會增大最後主動單元角落附近的電場，造成過早的崩潰。另一方面，延伸到接近遠端隔離層(spacer)的定點之較長的場板亦能降低崩潰電壓，同時也會在它伸長的金屬端造成機械應力。
表1顯示崩潰電壓的變異是金屬場板長度的函數。數據由漂移層的模擬而得，該漂移層是設計給具有20微米終端凹槽的高崩潰電壓TMBS裝置。應該注意的是，具有相同漂移區域參數之單元胞的崩潰電壓是375伏特(V)，如表所示，以習知終端設計可達到的最高崩潰電壓為理想值的74%。
依照本發明，提供給半導體裝置終端結構。該終端結構包含具有主動區域和終端區域的半導體基板。終端凹槽位於終端區域，且由主動區域邊界延伸至半導體基板邊
緣。MOS閘極形成於鄰近於邊界的終端凹槽側壁。至少一保護環凹槽形成於遠離主動區域的終端凹槽側邊上之終端區域。終端結構氧化層形成在終端凹槽和保護環凹槽上。第一導電層形成於半導體基板之背板表面上。第二導電層形成在主動區域和終端區域頂上。
依照本發明另一態樣，提供一蕭特基二極體，該二極體包含形成在半導體基板的主動區域具有複數個互相間隔的凹槽MOS裝置之半導體基板。終端凹槽位於終端區域，且由主動區域邊界延伸至半導體基板邊緣。至少一個保護環凹槽形成在遠離主動區域的終端凹槽側邊上之終端區域。MOS閘極形成在鄰近邊界的終端凹槽側壁。終端結構氧化層形成於終端凹槽上，其覆蓋一部分的MOS閘極和保護環凹槽，且延伸在保護環凹槽上並延伸到基板邊緣。第一導電層形成於半導體基板之背板表面。第二導電層形成於主動區域頂上以界定位在凹槽MOS裝置鄰近者之間之一或多的基板的部分之一或多個蕭特基能障(Schottky barrier)。場板延伸在MOS閘極暴露部分上及在位於終端凹槽和保護環凹槽的一部分的終端結構氧化層上。
如以下詳列，提出降低前面所提及問題的終端結構。該終端結構包含終端凹槽和延伸到終端溝槽外作為保護環的一個或多個額外溝槽胞。延長的金屬場板皆覆蓋終端凹
槽和一或多個的保護環兩者。這樣的終端結構能夠延伸電場輪廓的邊界，而額外的保護環能夠進一步降低由場板長度變異引起的電場分布影響。將提出模擬結果顯示多達四個保護環對崩潰電壓的影響。
圖2繪示依照本發明的一個例子建構的TMBS蕭特基二極體之主動區域和終端區域截面圖。主動區域包含重摻雜以第一導電型摻雜質(如n+型)之半導體基板100B。第一層100A形成於基板100B，且較輕的摻雜以第一導電型摻雜質(如n-型)。凹槽110(圖上只顯示其中一個)形成於第一層100A。凹槽110襯底以絕緣層125和填充以如摻雜多晶矽的導電材料140。金屬層165形成於導電層140的暴露表面和第一層100A之上，從而金屬層165和第一層100A間之界面處形成蕭特基接觸160。陰極電極(未繪示)位於半導體基板100B之背側上。
在圖2所示之TMBS蕭特基二極體的終端區域包含在具有主動區域的邊界112處開始的終端凹槽120並且延伸到半導體基板100B的邊緣。在終端凹槽120之外，較靠近漂移區域100A的邊緣是一或多個凹槽胞111，其為終端區域的部分。在這個例子中，顯示兩個凹槽胞111。
MOS閘極122形成於鄰近具有主動區域之邊界112的終端凹槽120側壁上。MOS閘極122包含絕緣材料128和導電材料123。絕緣材料128對齊在對著MOS閘極122所在處的側壁及鄰近側壁的部分第一層100A之部分。導電材料123覆蓋絕緣材料128。
凹槽胞111襯底以絕緣層126且填充以如摻雜多晶矽的導電材料141。終端氧化層150形成於終端凹槽120上，且由MOS閘極122延伸到裝置裝置邊緣，並在終端凹槽120的遠端側壁113上且覆蓋保護環凹槽111。位於主動區域的金屬層165延伸入終端區域，並覆蓋終端凹槽120和保護環凹槽111。充當場板的金屬層165可在保護環凹槽111之外延伸到裝置邊緣。
圖3描述在不同金屬場板長度影響下崩潰電壓的變動。圖中描述的崩潰電壓顯示對一無終端的TMBS主動胞之理想崩潰電壓的百分比。三條曲線分屬於三個裝置：兩個用於如圖2實施例的裝置，但具有一個或四個保護環凹槽。另一個裝置具有如在圖1中之習知的TMBS終端結構。如所示，與具有多個保護環凹槽結合的終端凹槽不只可以增強崩潰電壓，而且可以降低BV對金屬長度的敏感度。在此圖中的最大崩潰電壓能夠達到其理想值的94%，而習知的終端在最高值處只達到75%。
圖4比較圖1和圖2顯示的終端結構，在250伏特反向偏壓下沿y軸分布的電場。在習知的TMBS，峰值場發生在陽極金屬末尾。可以觀察到保護環凹槽的添加沿伸了電場分布，因此增加了反向的能力。
如圖2所示的結構一項重要的優勢是其製造不需要任何額外的製程步驟(其超越那些過去製造習知如圖1所示的TMBS裝置)。和傳統的邊緣終端技術相較，不需要擴散製程的額外控制，或是複合多場(multi-field)板的設
定。舉例來說，用於保護環的凹槽可以和主動區域內的凹槽彼此同時形成。此外，絕緣層125和126彼此也能夠同時形成，而導電材料140和141彼此能夠同時沉積。
用來形成圖2的TMBS蕭特基二極體方法的例子將參照圖5~8來說明。在此例子中，蕭特基二極體和其終端結構是同時形成，雖然這不需要總是此情形。
圖5是一半導體基板100的截面圖，其包含具有第一導電型摻雜質(如n-型)的第一層100A和有較重的摻雜以第一導電型摻雜質(如n+型)的基底基板100B。藉由例如至厚度大約2,000-10,000埃(angstroms)的化學氣相沉積(CVD)形成氧化層101於第一基板100A上。下一步，光阻(未繪示)塗佈在氧化層101上以界定主動區域中複數個主動區域凹槽110、終端區域中的終端凹槽120和終端凹槽後的保護環凹槽111。在此例中顯示兩個保護環凹槽，雖然通常技術之一可識別使用相同製程去形成帶有任何數量保護環凹槽之裝置。凹槽110彼此被凸形115分隔開，保護環凹槽111彼此分隔開而終端凹槽120則是藉由凸形116分隔開。在一例中，每個主動區域凹槽110寬度大約是0.2-2.0微米(microns)之間。終端凹槽120由主動區域邊緣的邊界形成到半導體基板100(或一顆晶粒)的邊緣且界定出終端區域。在一例中，終端凹槽120具有12微米(μm)的寬度，保護環凹槽具有0.5微米(μm)的寬度。
參照圖6，在移除氧化層101之後，施行高溫氧化製
程以形成閘極氧化層125。在某些例子中厚度約150到3,000埃(angstroms)的閘極氧化層125形成在側壁110A、120A和第一及第二凹槽110、120的底部110B、120B以及凸形115的表面上。閘極氧化層125也形成在保護環凹槽111之側壁111A和111B上。襯底於所有各種凹槽的閘極氧化層125可同時形成於單一製程。取代氧化製程，閘極氧化層125可藉由高溫沉積以形成高溫氧化沉積層(HTO)。
下一步，仍參照圖6，第一導電層140由化學氣相沉積(CVD)形成於閘極氧化層125上和且填充主動凹槽110、終端凹槽120和保護環凹槽111。第一導電層140具有厚度以致其延伸在凸形115及116上。第一導電層140可為任何合適的材料，如金屬、摻雜多晶矽(doped-polysilicon)或摻雜非晶矽(doped-amorphous silicon)。第一導電層140可具有約0.5到3.0微米(microns)的厚度。為了防止來自形成於凹槽110內部的空隙，第一導電層140可為由低壓化學氣相沉積(LPCVD)製程形成的多晶矽，該製程有良好的步驟涵蓋。然而，在一些情形中，非晶矽也許比多晶矽較能消除空隙。為了使非晶矽導電，可使用再結晶(recrystallization)製程。
現在參照圖7，非等向性蝕刻(anisotropic etching)施用來移除過量的第一導電層140。在蝕刻製程之後，至少一個類隔離層(spacer-like)的MOS閘極122由導電材料形成在襯底在終端凹槽120側壁上的氧化層125上。如
圖所示，MOS閘極122也可形成在終端凹槽120的相對向側壁。在一些例子中，類隔離層的MOS閘極122具有(沿著所示的截面圖)約等同於終端凹槽120的高度的寬度。
介電層150為使用蝕刻製程而下一個形成於終端區域內。舉例來說，介電層150可為TEOS層，諸如LPTEOS或PETEOS或O3-TEOS或高溫氧化(HTO)層。在一些例子中，介電層150的厚度可在約0.2-1.0微米之間。介電層150部分覆蓋在MOS閘極122和終端凹槽120剩餘部分，以及覆蓋保護環凹槽111及終端凹槽120和保護環凹槽111之間部分的第一層100A的氧化層125。
下一步，在圖8中，濺鍍或其他適合製程施用以沉積導電層165在整個結構上以便在凸形115中形成蕭特基接觸區域115A。導電層165能夠由任何材料形成，該材料可和下方第一層100A形成蕭特基二極體。舉例來說，第二導電層165可以是金屬矽化層。最後，陰極電極170沉積在基板100B之背側。
圖9描述一本發明的替代實施例。主要結構類似於圖2描述之實施例，除了陽極金屬在保護環區域上方部分的蝕刻將分段場板形成為浮動電極(floating electrode)。
藉由敘述，針對包含四保護環之本發明的特定實施例，各種的結構維度和參數將會明確說明。在此實施例
中，終端凹槽120具有範圍從10到50微米之間的寬度，以及具有可能等同或不同於主動區域內凹槽110深度之深度。取決於特別設計和需求裝置特性(如電壓能力、速度、漏電流等)，終端凹槽120深度可定範圍在0.5到10微米之間。位於終端凹槽120之介電層150可為具有約1,500至15,000埃之間厚度的二氧化矽層(silicon dioxide)，其視需要的阻斷電壓和材料的成分而定。
保護環凹槽具有在0.2到2.0微米之間的寬度，以及在0.5到10微米之間的深度。保護環凹槽的寬度和深度彼此可以相同或不同。由到終端區域導電層165之延伸所界定的場板可具有在終端凹槽120中介於5到50微米之間的長度。
應該注意上述之終端結構可使用相關於除TMBS蕭特基二極體以外的裝置，其已僅藉由說明的方式提出。舉例來說，終端結構可以應用在任何功率電晶體上，如雙擴散金氧半導體場效電晶體(DMOSFET)，絕緣閘極雙極電晶體(IGBT)和其他凹槽金氧半導體裝置。
100‧‧‧半導體基板
100B‧‧‧半導體基板
100A‧‧‧第一層
101‧‧‧氧化層
110‧‧‧凹槽
110A‧‧‧側壁
110B‧‧‧底部
111‧‧‧凹槽胞
111A‧‧‧側壁
111B‧‧‧側壁
112‧‧‧邊界
113‧‧‧側壁
115‧‧‧凸形
115A‧‧‧蕭特基接觸
116‧‧‧凸形
120‧‧‧終端凹槽
120A‧‧‧側壁
120B‧‧‧底部
122‧‧‧金氧半導體閘極
123‧‧‧導電材料
125‧‧‧絕緣層
126‧‧‧絕緣層
128‧‧‧絕緣材料
140‧‧‧導電材料
141‧‧‧導電材料
150‧‧‧終端氧化層
160‧‧‧蕭特基接觸
165‧‧‧金屬層
170‧‧‧陰極電極
圖1是一個習知的TMBS蕭特基二極體或整流器的部分簡化視圖。
圖2顯示一依照本發明建構的TMBS蕭特基二極體之主動區域和終端區域截面圖。
圖3顯示圖2和習知的TMBS蕭特基二極體的比較，
比較崩潰電壓(BV)和裝置金屬長度的函數關係。
圖4顯示同時在250伏特反向偏壓下，圖2實施例中和習知的TMBS蕭特基二極體沿y軸的電場分布。
圖5到8描述一個可用於製造圖2裝置的製程步驟例子。
圖9描述一替代實施例，具有分段的金屬場板之終端結構。
100B‧‧‧半導體基板
100A‧‧‧第一層
110‧‧‧凹槽
111‧‧‧凹槽胞
112‧‧‧邊界
113‧‧‧側壁
120‧‧‧終端凹槽
122‧‧‧金氧半導體閘極
123‧‧‧導電材料
125‧‧‧絕緣層
126‧‧‧絕緣層
128‧‧‧絕緣材料
140‧‧‧導電材料
141‧‧‧導電材料
150‧‧‧終端氧化層
160‧‧‧蕭特基接觸
165‧‧‧金屬層
Claims (22)
- 一種用於半導體裝置之終端結構，該終端結構包含：具有主動區域和終端區域之半導體基板；位於該終端區域內的終端凹槽，且該終端凹槽由該主動區域邊界延伸至該半導體基板邊緣；金氧半導體閘極，形成於鄰近該邊界的該終端凹槽側壁上；至少一保護環凹槽，形成於遠離該主動區域的該終端凹槽側邊上的該終端區域內；終端結構氧化層，形成於該終端凹槽及該保護環凹槽上；第一導電層，形成於該半導體基板之背板表面上；及第二導電層，形成在該主動區域和該終端區域頂上。
- 根據申請專利範圍第1項之終端結構，其中該金氧半導體閘極包含導電層和閘極氧化層，該閘極氧化層形成於該終端凹槽之底部和該導電層之間。
- 根據申請專利範圍第1項之終端結構，其中該半導體裝置為蕭特基二極體。
- 根據申請專利範圍第3項之終端結構，其中該蕭特基二極體為凹槽金氧半導體能障(TMBS)蕭特基二極體，其包括至少一個位在該基板主動區域的凹槽。
- 根據申請專利範圍第4項之終端結構，其中該至少一個凹槽襯底以氧化層且填充導電材料。
- 根據申請專利範圍第3項之終端結構，其中該至少一個保護環凹槽包含至少一個凹槽襯底以氧化層且填充導電材料。
- 根據申請專利範圍第1項之終端結構，其中該第二導電層延伸為一連續層，延伸到在該終端凹槽和該保護環凹槽上之該終端區域內。
- 根據申請專利範圍第1項之終端結構，其中該終端結構被使用在裝置中，該裝置選自於由功率電晶體和整流器所組成的群組中。
- 根據申請專利範圍第1項之終端結構，其中該至少一保護環凹槽包括複數個保護環凹槽及該終端結構氧化層及作為場板的該第二導電層，該第二導電層延伸在至少一些複數個保護環溝槽上。
- 一種蕭特基二極體，包含：半導體基板，具有複數個凹槽金氧半導體裝置，其在該半導體基板的主動區域中互相間隔而形成；終端凹槽，位於終端區域且由該主動區域邊界朝該半導體基板邊緣延伸；至少一個保護環凹槽，形成於遠離該主動區域的該終端凹槽側邊上之該終端區域內；金氧半導體閘極，形成於鄰近該邊界的該終端凹槽側壁上；終端結構氧化層形成於該終端凹槽上，並覆蓋一部份的金氧半導體閘極，且在至少一個保護環凹槽上且朝該基 板邊緣延伸；第一導電層，形成於該半導體基板之背側表面上；及形成於該主動區域頂上的第二導電層，以該些位在凹槽金氧半導體裝置之相鄰者間一或多部分的該基板定義出一個或多個蕭特基能障；及場板，延伸在該金氧半導體閘極暴露部分上，及延伸在該終端結構氧化層之部分上，該終端結構氧化層配置在終端凹槽及至少一保護環凹槽上。
- 根據申請專利範圍第10項之蕭特基二極體，其中該場板包含延伸至該終端區域的該第二導電層的一部分。
- 根據申請專利範圍第10項之蕭特基二極體，其中該半導體基板包含第一層及基座基板，且該第一層具有輕摻雜之第一型導電雜質，而該基座基板具有重摻雜的該第一型導電雜質。
- 根據申請專利範圍第10項之蕭特基二極體，其中該保護環包括形成於半導體基板上的保護環凹槽，其對齊以氧化層，且填充以導電材料。
- 根據申請專利範圍第13項之蕭特基二極體，其中該些凹槽金氧半導體裝置及該終端凹槽形成於深度介於約0.5-10.0微米間的該第一層。
- 根據申請專利範圍第13項之蕭特基二極體，其中該終端凹槽寬度介於約10-50微米之間。
- 根據申請專利範圍第10項之蕭特基二極體，其 中該些凹槽金氧半導體裝置及該金氧半導體閘極包括選自以金屬、多晶矽、非晶矽組成之群組的材料。
- 一種形成半導體裝置的方法，包含：在具有第一型導電性基板的主動區域形成至少一個凹槽金氧半導體裝置；在該基板的終端區域形成終端凹槽和至少一個保護環凹槽，在鄰近該終端凹槽側壁處形成金氧半導體閘極；在該終端凹槽及該保護環凹槽上形成鈍化氧化層；在該半導體基板之背板表面上形成第一導電層；及在該主動區域頂上形成第二導電層，且在該終端區域頂上形成第三導電層。
- 根據申請專利範圍第17項之方法，進一步包含：在該凹槽金氧半導體裝置的凹槽中形成第一絕緣層；在該保護環凹槽中形成第二絕緣層；在該凹槽金氧半導體的凹槽中沉積第一導電材料，且在該保護環凹槽中沉積第二導電材料。
- 根據申請專利範圍第18項之方法，其中該第一絕緣層和該第二絕緣層是彼此同時形成，且該第一導電材料和該第二導電材料是彼此同時沉積。
- 根據申請專利範圍第17項之方法，其中該第二導電層和第三導電層包含一連續層，其在該終端凹槽和該保護環凹槽二者上，由該主動區域延伸至該終端區域。
- 根據申請專利範圍第10項之蕭特基二極體，進一步包含一段或多段金屬區域位在該些保護環凹槽上的氧化層上，且與該場板相間隔。
- 根據申請專利範圍第17項之蕭特基二極體，進一步包含至少兩段金屬區域，該些金屬區域彼此間隔介於約0.3-10微米之間。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/343,435 US20130168765A1 (en) | 2012-01-04 | 2012-01-04 | Trench dmos device with improved termination structure for high voltage applications |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201336080A true TW201336080A (zh) | 2013-09-01 |
| TWI517396B TWI517396B (zh) | 2016-01-11 |
Family
ID=48694155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101149761A TWI517396B (zh) | 2012-01-04 | 2012-12-25 | 用於高電壓應用具有改良終端結構之凹槽雙擴散金氧半導體裝置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US20130168765A1 (zh) |
| EP (1) | EP2801114B1 (zh) |
| JP (1) | JP6287857B2 (zh) |
| KR (1) | KR101966148B1 (zh) |
| CN (1) | CN104145341A (zh) |
| ES (1) | ES2812544T3 (zh) |
| HU (1) | HUE050211T2 (zh) |
| TW (1) | TWI517396B (zh) |
| WO (1) | WO2013103491A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9490134B2 (en) | 2014-05-13 | 2016-11-08 | Super Group Semiconductor Co., Ltd. | Termination structure of semiconductor device and method for manufacturing the same |
| TWI576920B (zh) * | 2015-11-20 | 2017-04-01 | 敦南科技股份有限公司 | 二極體元件及其製造方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030618A (ja) | 2011-07-28 | 2013-02-07 | Rohm Co Ltd | 半導体装置 |
| TWM435722U (en) * | 2012-03-22 | 2012-08-11 | Excelliance Mos Corp | Power MOSFET |
| DE102013108518B4 (de) | 2013-08-07 | 2016-11-24 | Infineon Technologies Ag | Halbleitervorrichtung und verfahren zum herstellen derselben |
| US9178015B2 (en) * | 2014-01-10 | 2015-11-03 | Vishay General Semiconductor Llc | Trench MOS device having a termination structure with multiple field-relaxation trenches for high voltage applications |
| US20170018657A1 (en) * | 2015-07-14 | 2017-01-19 | United Silicon Carbide, Inc. | Vertical jfet made using a reduced mask set |
| JP2017045969A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社タムラ製作所 | ショットキーバリアダイオード |
| US9818862B2 (en) | 2016-01-05 | 2017-11-14 | Nxp Usa, Inc. | Semiconductor device with floating field plates |
| JP6681809B2 (ja) * | 2016-09-14 | 2020-04-15 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
| US11081554B2 (en) | 2017-10-12 | 2021-08-03 | Semiconductor Components Industries, Llc | Insulated gate semiconductor device having trench termination structure and method |
| US10439075B1 (en) | 2018-06-27 | 2019-10-08 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
| US10566466B2 (en) | 2018-06-27 | 2020-02-18 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
| CN110047944A (zh) * | 2019-04-25 | 2019-07-23 | 江阴新顺微电子有限公司 | 一种低成本的tmbs器件结构及制造方法 |
| JP7415537B2 (ja) * | 2019-12-18 | 2024-01-17 | Tdk株式会社 | ショットキーバリアダイオード |
| JP7371484B2 (ja) * | 2019-12-18 | 2023-10-31 | Tdk株式会社 | ショットキーバリアダイオード |
| TWI743818B (zh) * | 2020-06-02 | 2021-10-21 | 台灣半導體股份有限公司 | 具有多保護環結構之蕭特基二極體 |
| EP4075518A1 (en) * | 2021-04-14 | 2022-10-19 | Nexperia B.V. | Semiconductor device trench termination structure |
| CN113690234A (zh) * | 2021-08-25 | 2021-11-23 | 威星国际半导体(深圳)有限公司 | 电力电子半导体器件 |
| CN115472497A (zh) * | 2022-07-28 | 2022-12-13 | 桑德斯微电子器件（南京）有限公司 | 一种改善沟槽型mos肖特基高温反偏老化性能的方法及器件 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396090B1 (en) * | 2000-09-22 | 2002-05-28 | Industrial Technology Research Institute | Trench MOS device and termination structure |
| US6420768B1 (en) * | 2000-12-15 | 2002-07-16 | General Semiconductor, Inc. | Trench schottky barrier rectifier and method of making the same |
| JP4357753B2 (ja) * | 2001-01-26 | 2009-11-04 | 株式会社東芝 | 高耐圧半導体装置 |
| US6621107B2 (en) * | 2001-08-23 | 2003-09-16 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
| US7323402B2 (en) * | 2002-07-11 | 2008-01-29 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
| US7973381B2 (en) * | 2003-09-08 | 2011-07-05 | International Rectifier Corporation | Thick field oxide termination for trench schottky device |
| US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| JP2009505433A (ja) * | 2005-08-17 | 2009-02-05 | インターナショナル レクティファイアー コーポレイション | ゲートトレンチで相互接続されたパワー半導体デバイス |
| JP5050329B2 (ja) * | 2005-08-26 | 2012-10-17 | サンケン電気株式会社 | トレンチ構造半導体装置及びその製造方法 |
| JP2007123570A (ja) * | 2005-10-28 | 2007-05-17 | Toyota Industries Corp | 半導体装置 |
| JP5188037B2 (ja) * | 2006-06-20 | 2013-04-24 | 株式会社東芝 | 半導体装置 |
| US8017494B2 (en) * | 2007-01-31 | 2011-09-13 | International Rectifier Corporation | Termination trench structure for mosgated device and process for its manufacture |
| JP5315638B2 (ja) * | 2007-07-24 | 2013-10-16 | サンケン電気株式会社 | 半導体装置 |
| US8174067B2 (en) * | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| JP5531620B2 (ja) * | 2010-01-05 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
| US8928065B2 (en) * | 2010-03-16 | 2015-01-06 | Vishay General Semiconductor Llc | Trench DMOS device with improved termination structure for high voltage applications |
-
2012
- 2012-01-04 US US13/343,435 patent/US20130168765A1/en not_active Abandoned
- 2012-12-13 ES ES12864072T patent/ES2812544T3/es active Active
- 2012-12-13 EP EP12864072.9A patent/EP2801114B1/en active Active
- 2012-12-13 WO PCT/US2012/069440 patent/WO2013103491A1/en active Application Filing
- 2012-12-13 CN CN201280070873.9A patent/CN104145341A/zh active Pending
- 2012-12-13 KR KR1020147018571A patent/KR101966148B1/ko active IP Right Grant
- 2012-12-13 JP JP2014551253A patent/JP6287857B2/ja active Active
- 2012-12-13 HU HUE12864072A patent/HUE050211T2/hu unknown
- 2012-12-25 TW TW101149761A patent/TWI517396B/zh active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9490134B2 (en) | 2014-05-13 | 2016-11-08 | Super Group Semiconductor Co., Ltd. | Termination structure of semiconductor device and method for manufacturing the same |
| US9722035B2 (en) | 2014-05-13 | 2017-08-01 | Super Group Semiconductor Co., Ltd. | Method for manufacturing termination structure of semiconductor device |
| TWI576920B (zh) * | 2015-11-20 | 2017-04-01 | 敦南科技股份有限公司 | 二極體元件及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015507849A (ja) | 2015-03-12 |
| ES2812544T3 (es) | 2021-03-17 |
| EP2801114A1 (en) | 2014-11-12 |
| KR20140114356A (ko) | 2014-09-26 |
| HUE050211T2 (hu) | 2020-11-30 |
| EP2801114A4 (en) | 2015-08-26 |
| KR101966148B1 (ko) | 2019-04-05 |
| WO2013103491A1 (en) | 2013-07-11 |
| CN104145341A (zh) | 2014-11-12 |
| EP2801114B1 (en) | 2020-06-03 |
| TWI517396B (zh) | 2016-01-11 |
| US20130168765A1 (en) | 2013-07-04 |
| JP6287857B2 (ja) | 2018-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI517396B (zh) | 用於高電壓應用具有改良終端結構之凹槽雙擴散金氧半導體裝置 | |
| US11257944B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US6396090B1 (en) | Trench MOS device and termination structure | |
| TWI565064B (zh) | 用於高壓應用的具有改良終止結構之溝渠ｄｍｏｓ裝置 | |
| US9059284B2 (en) | Semiconductor device | |
| US6309929B1 (en) | Method of forming trench MOS device and termination structure | |
| US9178015B2 (en) | Trench MOS device having a termination structure with multiple field-relaxation trenches for high voltage applications | |
| US8704292B2 (en) | Vertical capacitive depletion field effect transistor | |
| US20120241849A1 (en) | Semiconductor device and method for manufacturing same | |
| JP2012069991A (ja) | 超接合デバイスの製造方法 | |
| KR20130019392A (ko) | 개선된 종단 구조 기술로 설계된 고전압 트렌치 dmos 소자 | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| US8159021B2 (en) | Trench MOSFET with double epitaxial structure | |
| JP2013069783A (ja) | 電力用半導体装置 | |
| US20230290815A1 (en) | Trench-gate transistor device |