TW201331915A - 像素電路及顯示裝置 - Google Patents

像素電路及顯示裝置 Download PDF

Info

Publication number
TW201331915A
TW201331915A TW101147932A TW101147932A TW201331915A TW 201331915 A TW201331915 A TW 201331915A TW 101147932 A TW101147932 A TW 101147932A TW 101147932 A TW101147932 A TW 101147932A TW 201331915 A TW201331915 A TW 201331915A
Authority
TW
Taiwan
Prior art keywords
circuit
transistor
light
signal line
pixel circuit
Prior art date
Application number
TW101147932A
Other languages
English (en)
Other versions
TWI567714B (zh
Inventor
Yoshimitsu Yamauchi
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201331915A publication Critical patent/TW201331915A/zh
Application granted granted Critical
Publication of TWI567714B publication Critical patent/TWI567714B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明提供一種可高精度且穩定地保持控制有機EL元件之發光電流之n通道型驅動電晶體之閘極與源極間之電壓且可高精度地控制發光之像素電路。像素電路2具備：發光元件3；n通道型驅動電晶體T1，其源極連接於發光元件3之陽極，閘極連接於像素節點Np，且根據閘極與源極間之發光控制電壓而控制流動於發光元件3之發光電流；傳送電晶體T2，其介裝於資料信號線SL與像素節點Np間，且閘極連接於掃描信號線GL；控制用電晶體T3，其介裝於驅動電晶體T1之源極與汲極間，且閘極連接於掃描信號線GL，並與傳送電晶體T2同時成為導通狀態，選擇性使驅動電晶體T1之源極與汲極間短路；及電容元件C1，其介裝於驅動電晶體T1之閘極與源極間，用以保持發光控制電壓。

Description

像素電路及顯示裝置
本發明係關於像素電路及具備該像素電路之顯示裝置，特別係關於具備藉由發光電流自陽極電極流向陰極電極而發光之發光元件與控制該發光電流之n通道型絕緣閘極型薄膜電晶體之像素電路，及具備矩陣狀配置該像素電路之像素電路陣列之顯示裝置，更詳細而言係關於主動矩陣型之有機EL顯示裝置。
有機EL顯示裝置中，藉由控制流動於有機EL元件即OLED(Organic Light Emitting Diode：有機發光二極體)之發光電流而調整發光亮度。主動矩陣型之有機EL顯示裝置中，像素電路內具備驅動電晶體，其係以閘極電壓控制該發光電流而驅動OLED，及傳送電晶體，其將用於多灰階地調整自資料信號線供給之發光亮度之亮度電壓傳送至該驅動電晶體之閘極電極。驅動電晶體與傳送電晶體係由絕緣閘極型之薄膜電晶體(TFT)形成。
驅動電晶體有使用p通道型TFT之情形與使用n通道型TFT之情形；使用n通道型TFT之情形中，例如如圖13所示，一般成為源極電極連接於OLED之陽極電極之源極隨耦電路(例如，參照下述專利文獻1及2等)。於TFT基板上形成OLED之情形中，自上側出射發光之頂部發光型之情形時，因微空腔效應，需將由反射金屬與透明電極之積層結構(於反射金屬層上積層透明電極)構成之下部電極配置 於TFT基板上，且，自下側出射發光之底部發射型之情形時，因下部電極需使來自發光元件之發光得以透射，故將由透明電極構成之下部電極配置於TFT基板上。然而，因透明電極之功函數較大，為高效率且穩定實現OLED之發光，期望將該透明電極用作陽極電極。因此，驅動電晶體為n通道型TFT之情形時，將源極電極連接於配置於TFT基板側之陽極電極。另一方面，為避免成為源極隨耦電路，代替透明電極而將使用功函數較小之鹼金屬之陰極電極配置於TFT基板上。該情形中，因需將該陰極電極形成為非常薄之薄膜，故產生難以於陰極電極上形成優良之有機膜及陰極電極之電阻變高之問題。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2007-310311號公報
[專利文獻2]日本特開2007-148129號公報
雖OLED之發光亮度係由發光電流控制，但將該發光電流調整為特定之電流值時，為使驅動電晶體在飽和區域進行動作，汲極電流成為特定之電流值，需以源極電極為基準而設定汲極電極與閘極電極之各電壓位準。圖13中之介裝於驅動電晶體T1之源極電極與閘極電極間之電容元件C1係為使源極電極與閘極電極間之電壓VGS1於發光期間中穩定地保持者。
另一方面，將電容元件設置於汲極電極與閘極電極間之情形時，雖汲極電極與閘極電極間之電壓VGD1於發光期間中穩定地保持，但因源極電極之電壓係根據兩元件之特性由驅動電晶體T1之汲極電流與OLED之發光電流相等之電壓(動作點)而決定，由於若任一個元件之特性變動則該動作點將隨之移動，而使發光電流產生變動，故需抑制該元件之特性變動。
將p通道型TFT用作驅動電晶體之情形時成為源極接地電路，由於驅動電晶體之源極電極之電位固定，故成為恒定電流電路。另一方面，如圖13所示，驅動電晶體T1為n通道型TFT之源極隨耦電路時，驅動電晶體T1之源極電極之電位VS1隨著OLED之電流電壓特性及驅動電晶體之電晶體特性而變動，故為抑制該電位之變動，以於上述電容元件C1穩定地保持源極電極與閘極電極間之電壓VGS1，需補償上述OLED及驅動電晶體之特性不均或經時變化。
上述專利文獻1之中所說明之要旨如下：如圖13所示之像素電路中，為補償驅動電晶體T1之閾值電壓及遷移率之不均及變動，如圖14之時序圖(相當於專利文獻1之圖4A)所示，藉由自外部控制傳送電晶體T2之閘極電位VG2、驅動電晶體T1之汲極電位VD1、及傳送電晶體T2之汲極電位VD2，如以下之數1所示般，可將像素電路之內部節點即驅動電晶體T1之源極電極與閘極電極間之電壓VGS1(=VG1-VS1)調整為自亮度電壓Vin與驅動電晶體T1之閾值電壓Vt1之和減去驅動電晶體T1之遷移率之變動之修 正量△V之值。且，專利文獻1中，亮度電壓Vin並非為絕對值，而係作為傳送電晶體T2導通期間中之電壓變化(相對值)而賦予。
(數1)VGS1=Vin+Vt1-△V
然而，實際之像素電路中，除電容元件C1之外，驅動電晶體T1之源極電極中存在OLED之陽極電極與陰極電極間之寄生電容Cp；驅動電晶體T1之閘極電極中存在驅動電晶體T1之閘極電極與汲極電極間之寄生電容Cg1與傳送電晶體T2之閘極電極與源極電極間之寄生電容Cg2等之合計寄生電容Cg。
專利文獻1之說明中，因修正量△V係隨著驅動電晶體T1之遷移率之像素電路間之不均而變化，故進行遷移率不均之修正。但，因伴隨著驅動電晶體T1之閘極電位VG1變化Vin，驅動電晶體T1之源極電位VS1承受經由電容元件C1之靜電感應所引起之電位變動{C1/(C1+Cp)×Vin}，故需對修正量△V加上該電位變動。因該電位變動與遷移率之不均無關，而係分別產生於各像素電路中，故對閾值電壓Vt1之補償為誤差(第1誤差E1)。且，修正量△V係於驅動電晶體T1之閘極電位VG1變化Vin之後至傳送電晶體T2斷開之修正期間，藉由驅動電晶體T1對電容元件C1與寄生電容Cp充電而產生，故其係依存於該修正期間之長短、寄生電容Cp之大小、驅動電晶體T1之電晶體特性(閾值電壓、遷移率等)及亮度電壓Vin之大小而變化。因此，修正 量△V相對閾值電壓Vt1之補償亦成為誤差(第2誤差E2)。進而，傳送電晶體T2自導通狀態轉換為斷開狀態而開始下一發光期間時，若驅動電晶體T1之源極電位VS1上昇，則因經由電容元件C1之靜電感應，驅動電晶體T1之閘極電位VG1亦上昇。專利文獻1之說明中，因忽略寄生電容Cg之存在，故假設驅動電晶體T1之源極電位VS1之上昇量△VS1與閘極電位VG1之上昇量△VG1相等。即，雖假設驅動電晶體T1之源極電極與閘極電極間之電壓VGS1並未變動，但若考慮寄生電容Gg之存在，則因該上昇量△VG1較上昇量△VS1減少{Cg/(C1+Cg)}×△VS1，故該減少量相對閾值電壓Vt1之補償成為誤差(第3誤差E3)。因此，合計誤差E係如以下數2所示般，除預設之誤差E2(=△V)外，亦產生誤差E1與誤差E3。因此，驅動電晶體T1之源極電極與閘極電極間之電壓VGS1實際上係如以下數3所示。
(數2)E=E1+E2+E3=C1/(C1+Cp)×Vin+△V+Cg/(C1+Cg)×△Vs1
(數3)VGS1=Vin+Vt1-△V-(E1+E3)=Vin+Vt1-E
此處，問題點為，上述誤差E1極大依存於寄生電容Cp，而該寄生電容Cp因有機EL材料之特性或OLED之形狀尺寸等之不均而變動，且上述誤差E3之上昇量△VS1亦依照亮度電壓Vin與OLED之電流電壓特性而變動。進而，由於上述誤差E3之上昇量△VS1之源極電位VS1之上昇前之 電位係依存於閾值電壓Vt1與誤差E1及E2而變化，因此上昇量△VS1中亦包含依存於閾值電壓Vt1與誤差E1及E2之誤差，故誤差E3中亦包含對依存於閾值電壓Vt1與誤差E1及E2之誤差乘以Cg/(C1+Cg)之係數之誤差。因此，數3之右側之閾值電壓Vt1之係數不是1，而係C1/(C1+Cg)，而產生依存於閾值電壓Vt1之大小之誤差。進而，如上述，誤差E2(=△V)亦依存於上述修正期間之長短、寄生電容Cp之大小、驅動電晶體T1之電晶體特性(閾值電壓、遷移率等)及亮度電壓Vin之大小而變化。如此，因過渡至下一發光期間後之驅動電晶體T1之源極電極與閘極電極間之電壓VGS1係按照亮度電壓Vin以外之條件而變動，故有即使輸入相同之亮度電壓Vin而OLED中仍無法流動相同之發光電流之虞。根據以上說明，由於發光期間中保持於電容元件C1之驅動電晶體T1之源極電極與閘極電極間之電壓VGS1，相對相同之亮度電壓Vin因上述變動要因而大幅且複雜地變動，故需計算該變動而個別修正輸入之亮度電壓Vin。
因此，具備圖13所示之2個n通道型TFT之源極隨耦電路型之像素電路中，發光電流受到寄生於驅動電晶體T1之源極電極與閘極電極之寄生電容Cp、Cg之極大影響。即，雖專利文獻1之補償驅動電晶體之特性不均或經時變化之大前提為寄生電容Cp遠大於電容元件C1(Cp»C1)，寄生電容Cg遠小於電容元件C1(Cg«C1)，但隨著像素之高精細化之進展，上述前提將不成立，補償精度將大幅降低。
如圖15所示，專利文獻2所揭示之像素電路係與圖13所示之像素電路同樣地，為驅動電晶體T1為n通道型TFT之源極隨耦電路型之像素電路，並設置有與驅動電晶體T1串聯地控制發光電流之導通斷開之追加之電晶體T5。但，即使該像素電路中，補償驅動電晶體T1之特性不均或經時變化之基本構思仍相同；與專利文獻1之情形同樣地，因相對驅動電晶體T1之閾值電壓Vt1之不均補償而產生數1所示之誤差E，故與圖13所示之像素電路同樣地，受到寄生於驅動電晶體T1之源極電極與閘極電極之寄生電容Cp、Cg之極大影響，若有機EL顯示裝置朝高精細化進展，則補償精度將大幅降低。
此處，由於寄生電容Cp、Cg各具有固定值，故若電容元件C1變大則誤差E1變大，誤差E3變小。反之，若電容元件C1變小則誤差E1亦變小，而誤差E3變大。因此，例如，若並未產生誤差E1，並設電容元件C1大於寄生電容Cg，則可抑制誤差E。
本發明係鑒於上述問題點而完成者，其目的在於提供一種不受像素電路之內部節點之寄生電容之多寡之影響而高精度並穩定地保持控制發光電流之n通道型絕緣閘極型薄膜電晶體之閘極電極與源極電極間之電壓，從而可高精度地進行發光控制之像素電路及使用該像素電路之顯示裝置。
為達成上述目的，本發明提供一種像素電路，其第1特 徵在於具備以下而構成：發光元件，其藉由發光電流自陽極電極流向陰極電極而發光；n通道型絕緣閘極型薄膜電晶體之第1電晶體元件，其源極電極連接於上述發光元件之陽極電極，閘極電極連接於像素節點，並根據閘極電極與源極電極間之發光控制電壓而控制上述發光電流；第1開關電路，其介裝於資料信號線與上述像素節點之間，根據連接於掃描信號線之第1控制端子之電壓位準予以控制導通非導通；第2開關電路，其介裝於上述第1電晶體元件之源極電極與汲極電極之間，根據連接於上述掃描信號線之第2控制端子之電壓位準予以控制導通非導通，根據上述掃描信號線之電壓位準，於上述第1開關電路導通時成為導通狀態，並選擇性地使上述第1電晶體元件之源極電極與汲極電極間短路；及電容元件，其介裝於上述第1電晶體元件之閘極電極與源極電極之間，並保持上述發光控制電壓。
進而，較佳為，上述第1特徵之像素電路係上述陰極電極連接於基準電壓供給線，上述第1電晶體元件之汲極電極連接於發光電壓供給線；於根據上述掃描信號線之電壓位準而使上述第1開關電路成為導通狀態，從而對上述像素節點傳送與自上述資料信號線供給之上述發光元件之亮度相對應之亮度電壓之傳送期間，以上述基準電壓供給線之電壓為基準，使供給至上述發光電壓供給線之電壓位準維持在不會使上述發光元件發光之第1電壓位準； 於根據上述掃描信號線之電壓位準而使上述第1開關電路成為非導通狀態，於上述電容元件保持上述發光控制電壓，並藉由流動與上述發光控制電壓相應之上述發光電流而使上述發光元件發光之發光期間，以上述基準電壓供給線之電壓為基準，使供給至上述發光電壓供給線之電壓位準維持在足以於上述發光元件流動上述發光電流之第2電壓位準。
進而，上述第1特徵之像素電路之第2特徵在於：上述第1開關電路係閘極電極為上述第1控制端子之n通道型絕緣閘極型薄膜電晶體之第2電晶體元件；上述第2電晶體元件之源極電極連接於上述像素節點，上述第2電晶體元件之汲極電極連接於上述資料信號線；上述第2開關電路係閘極電極為上述第2控制端子之n通道型絕緣閘極型薄膜電晶體之第3電晶體元件；上述第3電晶體元件之源極電極連接於上述第1電晶體元件之源極電極，上述第3電晶體元件之汲極電極連接於上述第1電晶體元件之汲極電極。
進而，較佳為，上述第1或第2特徵之像素電路之上述第1電晶體元件為氧化物半導體電晶體。且，較佳為，上述第2特徵之像素電路係至少上述第1至第3電晶體元件中之上述第1電晶體元件與上述第2電晶體元件為氧化物半導體電晶體。
進而，為達成上述目的，本發明提供一種顯示裝置，其第1特徵在於：於列方向及行方向上分別配置複數個上述任一特徵之像 素電路而構成像素電路陣列；配置於同一行之上述像素電路中，上述第1開關電路之一端連接於配置於上述同一行且朝行方向延伸之上述資料信號線；配置於同一列之上述像素電路中，上述第1開關電路之上述第1控制端子與上述第2開關電路之上述第2控制端子連接於配置於上述同一列且朝列方向延伸之上述掃描信號線；上述第1電晶體元件之汲極電極連接於配置於上述同一列且朝列方向延伸之發光電壓供給線；且該顯示裝置具備分別驅動上述資料信號線之資料信號線驅動電路、分別驅動上述掃描信號線之掃描信號線驅動電路、及分別驅動上述發光電壓供給線之發光電壓供給線驅動電路。
進而，上述第1特徵之顯示裝置之第2特徵在於具備：監視電路，其具有以自上述像素電路至少去掉上述發光元件而構成之虛設像素電路，藉由檢測流動於上述虛設像素電路所具備之上述第1電晶體元件之汲極電極與源極電極間之電流，而虛擬監視上述像素電路之上述第1電晶體元件之電氣特性之變動；及修正電路，其基於上述監視電路所檢測到之電流量或與該電流量等價之值，修正藉由上述資料信號線驅動電路驅動之上述資料信號線之電壓位準。
進而，本發明提供一種顯示裝置，其第3特徵在於：於列方向及行方向上分別配置複數個像素電路而構成像素電路陣列； 上述像素電路至少具備以下而構成：發光元件，其藉由發光電流自陽極電極流向陰極電極而發光；n通道型絕緣閘極型薄膜電晶體之第1電晶體元件，其係源極電極連接於上述發光元件之陽極電極，閘極電極連接於像素節點，並根據閘極電極與源極電極間之發光控制電壓而控制上述發光電流；第1開關電路，其介裝於資料信號線與上述像素節點之間，根據連接於掃描信號線之第1控制端子之電壓位準予以控制導通非導通；及電容元件，其介裝於上述第1電晶體元件之閘極電極與上述第1電晶體元件之源極電極或汲極電極之間；配置於同一行之上述像素電路中，上述第1開關電路之一端連接於配置於上述同一行且朝行方向延伸之上述資料信號線；配置於同一列之上述像素電路中，上述第1開關電路之上述第1控制端子連接於配置於上述同一列且朝列方向延伸之上述掃描信號線；上述第1電晶體元件之汲極電極直接或經由其他電路元件連接於配置於上述同一列且朝列方向延伸之發光電壓供給線；且該顯示裝置具備：分別驅動上述資料信號線之資料信號線驅動電路；分別驅動上述掃描信號線之掃描信號線驅動電路；分別驅動上述發光電壓供給線之發光電壓供給線驅動電路；監視電路，其具有以自上述像素電路至少去掉上述發光元件而構成之虛設像素電路，藉由檢測流動於上述虛設像素電路所具備之上述第1電晶體元件之汲極電極與 源極電極間之電流，而虛擬監視上述像素電路之上述第1電晶體元件之電氣特性之變動；及修正電路，其基於上述虛設電路所檢測到之電流量或與該電流量等價之值，修正藉由上述資料信號線驅動電路驅動之上述資料信號線之電壓位準。
進而，上述第2或第3特徵之顯示裝置之第4特徵在於：上述監視電路具備至少一個上述虛設像素電路，其上述第1開關電路之一端連接於至少1條上述資料信號線；上述虛設像素電路之上述第1開關電路之上述第1控制端子連接於虛設掃描信號線。
進而，上述第4特徵之顯示裝置之第5特徵在於：為使同一列之上述像素電路之上述第1開關電路同時成為導通狀態，每當藉由上述掃描信號線驅動電路依序驅動複數列之上述掃描信號線時，則每次驅動上述虛設掃描信號線。
進而，上述第4或第5特徵之顯示裝置之第6特徵在於：上述虛設像素電路係自上述像素電路至少去掉上述發光元件，且具備第3開關電路而構成，該第3開關電路係介裝於對應之上述資料信號線與上述第1電晶體之汲極電極間，根據連接於監視控制信號線之第3控制端子之電壓位準予以控制導通非導通。
進而，上述第4至第6中任一特徵之顯示裝置之第7特徵在於：上述監視電路於每一上述資料信號線上各具備1個上述第1開關電路之一端連接於上述資料信號線之上述虛設像素電路；上述虛設像素電路之各上述第1開關電路之 上述第1控制端子連接於朝列方向延伸之上述虛設掃描信號線。
進而，上述第2或第3特徵之顯示裝置之第8特徵在於：上述虛設像素電路係自上述像素電路至少去掉上述發光元件與上述第1開關電路而構成；上述監視電路具備至少1個上述虛設像素電路，其上述第1電晶體元件之閘極電極連接於至少1條上述資料信號線。
進而，上述第8特徵之顯示裝置之第9特徵在於：上述監視電路於每一上述資料信號線上各具備1個上述虛設像素電路，其上述第1電晶體元件之閘極電極連接於上述資料信號線。
進而，上述第7或第9特徵之顯示裝置之第10特徵在於：上述修正電路按照每一上述資料信號線，基於分別自連接於上述資料信號線之上述虛設像素電路之上述第1電晶體元件之源極電極輸出之電流之電流量或與該電流量等價之值，分別修正藉由上述資料信號線驅動電路驅動之對應之上述資料信號線之電壓位準。
進而，上述第7或第9特徵之顯示裝置之第11特徵在於：上述修正電路基於分別自與上述資料信號線數目相同之上述虛設像素電路之上述第1電晶體元件之源極電路輸出之電流之電流量或與該電流量等價之值之合計、平均或其他統計值，統一修正藉由上述資料信號線驅動電路驅動之所有上述資料信號線之電壓位準。
進而，上述第2至第11中任一特徵之顯示裝置之第12特 徵在於：於垂直消隱期間內，檢測自上述虛設像素電路所具備之上述第1電晶體元件之源極電極輸出之電流。
進而，上述第12特徵之顯示裝置之第13特徵在於：於上述垂直消隱期間內，在設定於由上述監視電路檢測自上述虛設像素電路之上述第1電晶體元件之源極電極輸出之電流之前之虛設傳送期間，上述資料信號線驅動電路對上述虛設像素電路之上述第1開關電路之一端所連接之上述資料信號線供給監視用之基準亮度電壓，將上述虛設像素電路之上述第1開關電路控制在導通狀態，且自上述資料信號線對上述虛設像素電路之上述像素節點傳送上述基準亮度電壓。
根據上述特徵之像素電路，藉由僅使第1開關電路與第2開關電路同時成為導通狀態或非導通狀態，與該導通狀態與非導通狀態之間之轉換同步而改變上述第1電晶體元件之汲極電極之電壓之簡單控制，於上述第1開關電路與上述第2開關電路導通之傳送期間，不論寄生於第1電晶體元件之源極電極之寄生電容之大小，皆可於電容元件確實地保持自外部施加至第1電晶體元件之閘極電極與汲極電極間之電壓，即使於第1開關電路與第2開關電路轉換為非導通狀態而開始發光期間之後，仍可於電容元件保持該電壓，故即使發光元件之電流電壓特性變動，仍可穩定且高精度地維持與傳送期間讀入之亮度電壓相應之發光電流。且，上述特徵之像素電路之第1電晶體元件與第1開關電路 各相當於圖13及圖15所示之先前之像素電路之驅動電晶體與傳送電晶體。
然而，上述特徵之像素電路仍係與圖13及圖15所示之先前之像素電路同樣地，於開始發光期間之後，隨著第1電晶體元件之源極電極之電位上昇，閘極電極之電位經由電容元件而上昇時，會產生與上述數2所示之誤差E3相同之誤差，但與先前之像素電路不同的是，因其並未產生上述數2所示之誤差E1及E2，由於可相對寄生於第1電晶體元件之電極之寄生電容而大幅增加電容元件之電容，故可將與該誤差E3相同之誤差抑制在最小限度。
然而，上述特徵之像素電路中，第1電晶體元件之閾值電壓之補償並未在像素電路內進行。因此，該閾值電壓之不均及經時變化成為問題之情形時則需另行補償該不均或變化。相對於此，藉由將氧化物半導體電晶體用作第1電晶體元件，因可抑制閾值電壓之不均及經時變化，故無需再以複雜之電路構成或誤差重疊之複雜時序控制於像素電路內進行閾值電壓之補償。進而，藉由構成第1開關電路之第2電晶體元件亦係由氧化物半導體電晶體構成，由於大幅抑制該電晶體元件之洩漏電流，故可進一步抑制第1電晶體元件之閘極電極之電位變動。
另一方面，根據第2至第13特徵之顯示裝置，藉由以監視電路監視第1電晶體元件之電氣特性(閾值電壓、遷移率等)之經時變化，並藉由以修正電路根據該變化而予以修正後之電壓位準驅動資料信號線，以消除該變化地修正第 1電晶體元件之閘極電極與源極電極間之電壓，可抑制伴隨該變化之發光亮度之不均。
此處，根據第5特徵之顯示裝置，因每當依序驅動像素電路陣列內之一般掃描信號線時，皆每次驅動連接於監視電路內之虛設像素電路之虛設掃描信號線，故虛設像素電路之第1電晶體元件之閘極電極之電位係於每次驅動虛設掃描信號線時成為與像素電路陣列內之被驅動之掃描信號線對應之像素電路內之第1電晶體元件之閘極電極相同之電位，因隨時變化，故成為像素電路陣列內之像素電路之第1電晶體元件之閘極電極之電位之平均電位；虛設像素電路相對像素電路陣列內之像素電路所承受之應力而承受平均應力。且，第7特徵之顯示裝置亦同樣地，虛設像素電路相對像素電路陣列內之像素電路所承受之應力而承受平均應力。因此，藉由監視監視電路內之虛設像素電路之第1電晶體元件之電流，可監視像素電路陣列內之像素電路之平均之第1電晶體元件之電氣特性(閾值電壓、遷移率等)之經時變化。
進而，根據第6特徵之顯示裝置，可自連接於該虛設像素電路之資料信號線經由第3開關電路而供給流動於虛設像素電路所具備之第1電晶體元件之汲極電極與源極電極間之電流，且由於可於該資料信號線中予以檢測，故無需個別設置電流檢測用之配線。
以下，參照圖式，對本發明之像素電路及顯示裝置之各 實施形態進行說明。
[第1實施形態]
第1實施形態中，對本發明之顯示裝置(以下，僅稱作顯示裝置)與本發明之像素電路(以下，僅稱作像素電路)之電路構成及其動作進行說明。
圖1顯示顯示裝置1之概略構成。顯示裝置1具備像素電路陣列10、顯示控制電路11、源極驅動器12、閘極驅動器13及陽極驅動器14。像素電路陣列10係以於主動矩陣基板上在列方向及行方向各配置複數個像素電路2而構成。且，圖1中，為避免圖式煩雜，像素電路2顯示成區塊狀。
圖2顯示像素電路2之等價電路圖。如圖2所示，像素電路2構成為具備有機EL元件(OLED)3、驅動電晶體T1、傳送電晶體T2、控制用電晶體T3、及電容元件C1。構成各像素電路2之上述各元件形成於同一主動矩陣基板上。
驅動電晶體T1係根據閘極電極與源極電極間之發光控制電壓Vgs1而控制流動於OLED3之發光電流之電晶體，係汲極電極連接於發光電壓供給線VSL、源極電極連接於OLED3之陽極電極、閘極電極連接於像素節點Np。傳送電晶體T2係於導通狀態下將自源極線SL供給之亮度電壓Vs傳送至像素節點Np之開關元件，係汲極電極連接於源極線SL、源極電極連接於像素節點Np、閘極電極連接於閘極線GL。控制用電晶體T3係於傳送電晶體T2成為導通狀態時同時成為導通狀態，並使驅動電晶體T1之汲極電極與源極電極間短路之開關元件，係汲極電極連接於驅動電晶體 T1之汲極電極、源極電極連接於驅動電晶體T1之源極電極、閘極電極連接於閘極線GL。電容元件C1介裝於驅動電晶體T1之閘極電極與源極電極間。且，亮度電壓Vs係根據像素電路2之顯示圖像之灰階即OLED3之發光亮度而設定之對像素電路2之圖像輸入電壓。且，以下說明中，為方便起見，將OLED3之陽極電極與驅動電晶體T1之源極電極之連接點稱作「基準節點Ns」。
本實施形態中，驅動電晶體T1、傳送電晶體T2及控制用電晶體T3皆為形成於主動矩陣基板(TFT基板)上之n通道型之絕緣閘極型薄膜電晶體，特別是由InGaZnO等氧化物半導體之薄膜電晶體構成。且，驅動電晶體T1係與「第1電晶體元件」對應、傳送電晶體T2相當於「第1開關電路(第2電晶體元件)」、控制用電晶體T3相當於「第2開關電路(第3電晶體元件)」。
圖3示意性顯示各像素電路2之OLED3之概略之積層結構。圖3中，例示有對鄰接之3個像素電路2劃分3原色(R、G、B)之各色而進行全彩顯示之情形。各像素電路2之OLED3係於主動矩陣基板20上以自下而上之順序而具有反射金屬層21、ITO(氧化銦錫)陽極電極層22、有機EL材料層23、半透明之陰極電極層24之積層結構；陰極電極層24之上部配置有彩色濾光片25。陰極電極層24於鄰接之像素電路2間相互連接，並於像素電路陣列10內一體化。經由基準電壓供給線VRL自像素電路陣列10之外部對陰極電極層24供給特定之基準電壓VE0(例如接地電壓)。如圖3所 示，3原色(R、G、B)之各色間，ITO陽極電極層22之膜厚不同，自反射金屬層21之表面至陰極電極層24之背面之光路長度係根據各色之波長而設定。各像素電路2之有機EL材料層23上發光之光係合成直接通過陰極電極層24之光與經反射金屬層21反射後通過陰極電極層24之光，通過彩色濾光片25而朝圖中之上方出射。且，反射金屬層21與ITO陽極電極層22係歐姆接觸，雖未圖示，但反射金屬層21電性連接於形成於同一主動矩陣基板20上之驅動電晶體T1之源極電極。
如圖1所示，像素電路陣列10上分別形成有朝行方向延伸之m條源極線SL(SL1、SL2、…、SLm)、朝列方向延伸之n條閘極線GL(GL1、GL2、…、GLn)、及朝列方向延伸之n條發光電壓供給線VSL(VSL1、VSL2、…、VSLn)。又，於朝行方向延伸之m條源極線SL(SL1、SL2、…、SLm)與朝列方向延伸之n條閘極線GL(GL1、GL2、…、GLn)所交叉之位置形成有複數個矩陣狀之像素電路2。且，m、n分別為2以上之自然數。且，為方便起見，將各源極線(SL1、SL2、…、SLm)總稱為源極線SL，將各閘極線(GL1、GL2、…、GLn)總稱為閘極線GL，將各發光電壓供給線(VSL1、VSL2、…、VSLn)總稱為發光電壓供給線VSL。
顯示控制電路11係控制寫入與各像素電路2之對像素節點Np之顯示圖像相應之亮度電壓Vs之動作(寫入動作)之電路。進行寫入動作時，顯示控制電路11自外部信號源接收 表示應顯示之圖像之資料信號Dv與時序信號Ct，基於該信號Dv、Ct，分別生成作為用於將圖像顯示於像素電路陣列10之信號，即賦予源極驅動器12之數位圖像信號DA及資料側時序控制信號Stc、及賦予閘極驅動器13與陽極驅動器14之掃描側時序控制信號Gtc。且，較佳為，顯示控制電路11係於源極驅動器12或閘極驅動器13內形成其一部分或全部電路。
源極驅動器12係藉由來自顯示控制電路11之控制而對各源極線SL施加特定時序及特定電壓值之源極信號的電路。源極驅動器12係於進行寫入動作時，基於數位圖像信號DA及資料側時序控制信號Stc，每1水平期間(亦稱作「1H期間」)生成作為源極信號Sc1、Sc2、……、Scm之相當於數位信號DA所表示之1顯示線之像素值之各行之亮度電壓Vsij(i=1~n、j=1~m)。該亮度電壓Vsij係多灰階之類比電壓(相互離散之複數個電壓值)，其電壓範圍為最小亮度電壓Vsmin以上且最大亮度電壓Vsmax以下。又，源極驅動器12將該等源極信號Scj(j=1~m)施加至各自所對應之源極線SL1、SL2、……、SLm。
閘極驅動器13係在來自顯示控制電路11之控制下，對各閘極線GL施加特定時序及特定電壓振幅之閘極信號的電路。閘極驅動器13為基於掃描側時序控制信號Gtc而將源極信號Sc1、Sc2、……、Scm寫入各像素電路2，於數位圖像信號DA之各幀期間，大致每一水平期間依序選擇閘極線GL1、GL2、……、GLn。且，閘極驅動器13亦可與像 素電路2同樣地形成於主動矩陣基板20上。
陽極驅動器14係在來自顯示控制電路11之控制下，基於掃描側時序控制信號Gtc，以與閘極信號之產生時序相同之時序，對各發光電壓供給線VSL施加2種不同電壓位準之發光用電源電壓之電路。且，陽極驅動器14亦可與像素電路2同樣地形成於主動矩陣基板20上。
再者，源極線SL與「資料信號線」對應、閘極線GL與「掃描信號線」對應。源極驅動器12與「資料信號線驅動電路」對應、閘極驅動器13與「掃描信號線驅動電路」對應、陽極驅動器14與「發光電壓供給線驅動電路」對應。
接著，對相對像素電路2之寫入動作進行說明。圖4顯示對像素電路陣列10內之任意行(第j行)之第1列、第2列及第n列之3個像素電路2(1、j)、2(2、j)、2(n、j)進行寫入動作之情形時之3條閘極線GL1、GL2、GLn、源極線SLj、3條發光電壓供給線VSL1、VSL2，VSLn之各信號電壓之電壓波形及3個像素電路2(1、j)、2(2、j)、2(n、j)之各像素節點Np(1、j)、Np(2、j)、Np(n、j)與各基準節點Ns(1、j)、Ns(2、j)、Ns(n、j)之節點電壓之電壓波形。其中，j=1~m。
自時刻t0至時刻t0'之期間為1幀期間；1幀期間係由n個水平期間Th1~Thn與垂直消隱期間Tvb構成。於水平期間Th1對第1列之各像素電路2(1、j)進行寫入動作；於水平期間Th2對第2列之各像素電路2(2、j)進行寫入動作；於水平期間Thn對第n列之各像素電路2(n、j)進行寫入動作。因各 列之寫入動作以完全相同之要領進行，故以第2列為例進行說明。
時刻t1中，施加至閘極線GL2之閘極信號之電壓位準自低電壓位準VGL0轉換為高電壓位準VGL1；施加至發光電壓供給線VSL2之發光用電源電壓之電壓位準自第2電壓位準VE2轉換為第1電壓位準VE1；施加至源極線SLj之源極信號Scj之電壓位準自相當於第1列第j行之像素值之亮度電壓Vs1j轉換為相當於第2列第j行之像素值之亮度電壓Vs2j。自時刻t1經過特定傳送期間Tt後之時刻t2之前，施加至閘極線GL2之閘極信號之電壓位準自高電壓位準VGL1回到低電壓位準VGL0；施加至發光電壓供給線VSL2之發光用電源電壓之電壓位準自第1電壓位準VE1回到第2電壓位準VE2。自傳送期間Tt之結束時點至下一幀之傳送期間Tt之開始時點為發光期間。
閘極信號之低電壓位準VGL0與高電壓位準VGL1係源極信號Scj之電壓位準在亮度電壓Vsij之電壓範圍內之足以使傳送電晶體T2分別成為斷開狀態與導通狀態之電壓位準，且為足以使控制用電晶體T3分別成為斷開狀態與導通狀態之電壓位準。因此，上述傳送期間Tt中，傳送電晶體T2與控制用電晶體T3皆為導通狀態，而於傳送期間Tt後之發光期間則各自維持斷開狀態。發光用電源電壓之第1電壓位準VE1設定為即使將該電壓位準施加至OLED3之陽極電極，藉由其與施加至陰極電極之基準電壓VE0之電壓差(VE1-VE0)，OLED3中並未流動閾值電流以上之發光電 流；本實施形態中，作為一例，將其設為與基準電壓VE0相同之電壓。且，閾值電流係指若其以上之發光電流流動於OLED3，則OLED3以與該發光電流之大小相應之亮度發光之電流。
傳送期間Tt中，對像素電路2(2、j)之像素節點Np寫入亮度電壓Vs2j、對基準節點Ns寫入第1電壓位準VE1(=VE0)。此處，應注意之處是，因基準節點Ns之電壓位準係由導通狀態之控制用電晶體T3直接驅動，故其並未受寄生於基準節點Ns之寄生電容Cp之影響，而係正確地設定為第1電壓位準VE1。同樣地，因像素節點Np之電壓位準係由導通狀態之傳送電晶體T2直接驅動，故其並未受寄生於像素節點Np之寄生電容Cg之影響，而係正確地設定為亮度電壓Vs2j。因此，於傳送期間Tt之結束時點，電容元件C1之兩端保持有發光控制電壓VGS1(=Vs2j-VE1)。
經過傳送期間Tt之後，因傳送電晶體T2與控制用電晶體T3皆成為斷開狀態，發光用電源電壓之電壓位準自第1電壓位準VE1回到第2電壓位準VE2，故驅動電晶體T1自斷開狀態變化至導通狀態。第2電壓位準VE2與基準電壓VE0之電壓差設定為即使亮度電壓Vs2j為最大亮度電壓Vsmax時，仍為足以使驅動電晶體T1於飽和區域動作之汲極電極與源極電極間之電壓、與作為發光電流之該飽和動作時之汲極電流流動於OLED3之情形時之OLED3之陽極電極與陰極電極間之電壓之合計以上之電壓。因此，於驅動電晶體T1轉換為第2電壓位準VE2之後，因驅動電晶體T1中流動 與發光控制電壓Vgs1(=Vs2j-VE1)相應之飽和動作時之汲極電流，故基準節點Ns之電壓位準因該汲極電流而上昇至由OLED3之電流電壓特性所決定之動作點Vx。若基準節點Ns之電壓自第1電壓位準VE1上昇至動作點Vx，則其電壓變化量(Vx-VE1)經由電容元件C1而傳達至像素節點Np，像素節點Np之電壓位準亦轉換為自亮度電壓Vs2j上昇該電壓變化量(Vx-VE1)之值。
此處，於經過傳送期間Tt之時點使閘極信號之電壓位準降低，發光用電源電壓之電壓位準上昇，而於像素節點Np產生傳送電晶體T2之閘極電極與源極電極間之第1寄生電容所致之第1電壓變動、與驅動電晶體T1之閘極電極與汲極電極間之第2寄生電容所致之第2電壓變動，且於基準節點Ns產生控制用電晶體T3之閘極電極與源極電極間之第3寄生電容所致之第3電壓變動。但，因第1及第2電壓變動相對於第1及第2寄生電容而大幅增加電容元件C1之電容，故可予以忽略。且，因第3電壓變動相對於第3寄生電容而大幅增加電容元件C1之電容與OLED3之陽極電極與陰極電極間之寄生電容之合計，故可予以忽略。此處，應注意之處為，即使增大電容元件C1之電容而使相對於基準節點Ns之總電容之電容元件C1之電容比增大，仍不會對基準節點Ns之電壓位準之變動造成不良影響。因此，即使於基準節點Ns之電壓上昇至動作點Vx之後，因發光控制電壓Vgs1可維持與傳送期間Tt之結束時點大致相同之電壓，故仍可於發光期間內以相同發光電流穩定地驅動OLED3。
因發光電流由驅動電晶體T1之發光控制電壓Vgs1決定，故在像素電路2間，即使OLED3之電流電壓特性存在不均，動作點Vx變動，但只要在OLED3中發光控制電壓Vgs1相同，因流動有相同之發光電流，故OLED3之發光亮度仍不會產生變動。
再者，本實施形態中，像素電路2之電容元件C1中保持之發光控制電壓Vgs1並未包含驅動電晶體T1之閾值電壓，由於並未對閾值電壓之不均或經時變化進行補償，故有因該不均等致使發光電流產生不均之虞。因此，本實施形態中，至少驅動電晶體T1使用該閾值電壓之不均等較小之氧化物半導體之薄膜電晶體。
[第2實施形態]
第2實施形態中，對如下電路構成進行說明：其並非於各個像素電路2內而是於像素電路陣列10之外部進行驅動電晶體T1之電晶體特性(閾值電壓、遷移率等)因重複進行上述寫入動作所施加之電性應力而產生變動之情形時之補償。
圖5顯示第2實施形態之顯示裝置4之概略構成。顯示裝置4除像素電路陣列10、顯示控制電路11、源極驅動器12、閘極驅動器13及陽極驅動器14外，進而具備監視電路30與修正電路31。因像素電路陣列10、顯示控制電路11、源極驅動器12．、閘極驅動器13、陽極驅動器14及構成像素電路陣列10之像素電路2係與第1實施形態所說明之顯示裝置1相同之電路構成，且進行寫入動作時之控制亦相 同，故重複之說明予以省略。
圖6顯示監視電路30與修正電路31之概略構成。監視電路30構成為具備與像素電路陣列10之行數m數目相同之m個虛設像素電路32與m個電流計33。本實施形態中，虛設像素電路32係自圖2所示之像素電路2去掉OLED3之電路構成，其構成為具備驅動電晶體T1、傳送電晶體T2、控制用電晶體T3及電容元件C1。驅動電晶體T1之源極電極並非連接於OLED3而係連接於電流計33。由m個虛設像素電路32形成1列×m行之虛設像素電路陣列34，其係鄰接像素電路陣列10而配置。虛設像素電路陣列34內之第j行之虛設像素電路32之傳送電晶體T2之汲極電極連接於對應之第j行之源極線SLj。且，各虛設像素電路17之傳送電晶體T2之閘極電極連接於虛設閘極線GLd，驅動電晶體T1之汲極電極連接於虛設發光電壓供給線VSLd。本實施形態中，雖構成為虛設閘極線GLd由閘極驅動器13驅動，虛設發光電壓供給線VSLd由陽極驅動器14驅動，但亦可構成為至少任一者係由顯示控制電路11直接控制。
修正電路31構成為具備查找表(LUT)35，其對應記憶電流計33之檢測值與相對施加至源極線SLj之亮度電壓Vsij之修正量△Vadj，及LUT控制電路36，其相對m行之檢測值依序讀寫LUT35而讀出對應之各行之修正量△Vadj，並輸出至源極驅動器12。本實施形態中，源極驅動器12自LUT控制電路36收到各行之修正量△Vadj，基於該修正量△Vadj而對施加至所對應之行(第j行)之源極線SLj之亮度電 壓Vsij，對全部列施加相同之修正量△Vadj。
如以下之數4所示，因驅動電晶體T1之飽和動作時之汲極電流Id1係與閘極電極與源極電極間之發光控制電壓Vgs1與閾值電壓Vt1之差之平方成比例，故汲極電流Id1之平方根與發光控制電壓Vgs1成為線形之關係。且，數4中之β係驅動電晶體T1之跨導。
(數4)Id1=β×(Vgs1-Vt1)2/2 Id11/2=(β/2)1/2×(Vgs1-Vt1)
因此，若自電流計33之檢測值求取汲極電流Id1之平方根與其目標值間之誤差，則可知相對發光控制電壓Vgs1之修正量。LUT35係基於該線形關係而事先記憶來自汲極電流Id1之平方根之目標值之誤差與修正量之關係者。圖7示意性顯示上述修正處理之原理與處理程序。
接著，對相對虛設像素電路32之寫入動作與監視電路30與修正電路31之動作進行說明。圖8中分別顯示對像素電路陣列10內之任意行(第j行)之第1列、第2列及第n列之3個像素電路2(1、j)、2(2、j)、2(n、j)及同行之行(第j行)之虛設像素電路32j進行寫入動作之情形之3條閘極線GL1、GL2、GLn、源極線SLj、3條發光電壓供給線VSL1、VSL2、VSLn、虛設閘極線GLd、及虛設發光電壓供給線VSLd之各信號電壓之電壓波形。
虛設閘極線GLd於全部水平期間Th1~Thn之各傳送期間Tt中維持在高電壓位準VGL1，虛設像素電路32之傳送電晶體T2成為導通狀態，而於各水平期間Thi施加至源極線 SLj之亮度電壓Vsij則被施加至像素節點Np。全部水平期間Th1~Thn之各傳送期間Tt以外，因虛設像素電路32之傳送電晶體T2與控制用電晶體T3成為斷開狀態而於驅動電晶體T1中流動與發光控制電壓Vgs1相應之發光電流。且，各水平期間Thi中，該發光電流並未由電流計33檢測。若僅就一個水平期間Thi而言，則對虛設像素電路32之來自外部之動作與對選定之像素電路2之來自外部之動作相同。
於結束最後之水平期間Thn後之垂直消隱期間Tvb設有虛設傳送期間Ttd；於該虛設傳送期間Ttd，虛設閘極線GLd轉換為高電壓位準VGL1，虛設像素電路32之傳送電晶體T2與控制用電晶體T3成為導通狀態；於虛設傳送期間Ttd施加至源極線SLj之基準亮度電壓Vs0則被施加至像素節點Np。設基準亮度電壓Vs0設定為亮度電壓Vsij之電壓範圍內之特定值(例如，該電壓範圍之中央值、最大亮度電壓值Vsmax等)。
於虛設傳送期間Ttd之結束時點，虛設像素電路32之傳送電晶體T2與控制用電晶體T3成為斷開狀態而於驅動電晶體T1中流動與基準發光控制電壓V0gs1(=Vsoj-VE1)相應之虛設發光電流。監視電路30之m個電流計33於垂直消隱期間Tvb內之虛設傳送期間Ttd之後，按各源極線SLj分別檢測各自所對應之該虛設發光電流。
接著，修正電路31之LUT控制電路36基於m行之所檢測之虛設發光電流自LUT35讀出各行之修正量△Vadj，並輸出至源極驅動器12。若源極驅動器12開始新的幀期間，則 於其後之各水平期間Thi，基於更新後之修正量△Vadj而對施加至所對應之行(第j行)之源極線SLj之亮度電壓Vsij，對全部列施加相同之修正量△Vadj。
圖8所例示之時序圖中，雖假設於每幀期間之垂直消隱期間Tvb進行虛設發光電流之檢測與修正量△Vadj之抽出及更新(將該等一併稱作「外部補償動作」)之情形，但該外部補償動作不必各幀期間每次執行。例如，於每k幀(k為2以上之整數)執行外部補償動作時，控制成於執行外部補償動作後之第1次幀期間，僅於選定將列數i除以值k所得之餘數mod(i、k)為0之列之水平期間Thi(mod(i、k)=0)之傳送期間Tt，使虛設像素電路32之傳送電晶體T2與控制用電晶體T3為導通狀態，其以外之水平期間Thi(mod(i、k)≠0)，使虛設像素電路32之傳送電晶體T2與控制用電晶體T3為導通狀態；於進行外部補償動作後之第2次至第k次之幀期間，每幀期間逐一增加該餘數，於第k'幀期間，僅將列數i除以值k所得之餘數mod(i、k)成為k'-1之水平期間Thi(mod(i、k)=k'-1)之傳送期間Tt，使虛設像素電路32之傳送電晶體T2與控制用電晶體T3為導通狀態，而其以外之水平期間Thi(mod(i、k)≠k'-1)，使虛設像素電路32之傳送電晶體T2與控制用電晶體T3為導通狀態。又，亦可於第k次前之幀期間之最後水平期間Thn後之垂直消隱期間Tvb進行上述外部補償動作。
[其他實施形態]
以下，對其他實施形態進行說明。
〈1〉上述各實施形態中，假設構成像素電路2及虛設像素電路32之3個薄膜電晶體T1至T3皆由n通道型之氧化物半導體薄膜電晶體形成；特別地，假設以InGaZnO作為氧化物半導體。但，薄膜電晶體T2、T3之導電型未必限定於n通道型。薄膜電晶體T2、T3亦可為p通道型。且，上述實施形態中，雖假設將電晶體特性之不均較少之電晶體用作驅動電晶體T1，但該電晶體特性之不均較少之電晶體未必限定於氧化物半導體薄膜電晶體。
〈2〉上述各實施形態中，雖假設將有機EL元件(OLED)用作設置於像素電路2內之發光元件，但作為該發光元件，只要為藉由驅動電晶體T1控制自該發光元件之陽極電極流向陰極電極之發光電流而控制發光亮度之發光元件，則並非限定於有機EL元件。且，該發光元件具有整流性並非為必要條件。
〈3〉上述第2實施形態之顯示電路4所使用之虛設像素電路32未必限定於如圖6所示般之僅自圖2所示之像素電路2去掉OLED3之電路構成。例如，如圖9所示，亦可為自圖2所示之像素電路2去掉OLED3與控制用電晶體T3之電路構成；或，如圖10所示，亦可為自圖2所示之像素電路2去掉OLED3、傳送電晶體T2及控制用電晶體T3之電路構成。
虛設像素電路32為圖9所示之電路構成時，於虛設像素電路32之傳送電晶體T2成為導通狀態之傳送期間Tt中，亦可以成為基準電壓VE0地自各電流計33側驅動驅動電晶體T1之源極電極。該情形中，亦可時常對虛設發光電壓供給 線VSLd施加第2電壓位準VE2；且，亦可於傳送期間T1中施加第1電壓位準VE1(=VE0)，而於傳送期間Tt以外則施加第2電壓位準VE2。
再者，虛設像素電路32為圖10所示之電路構成時，亦可使第j行之虛設像素電路32之驅動電晶體T1之閘極電極直接連接於對應之源極線SLj，以成為基準電壓VE0地自各電流計33側驅動驅動電晶體T1之源極電極。該情形中，亦可時常對虛設發光電壓供給線VSLd施加第2電壓位準VE2；且，亦可於傳送期間Tt中施加第1電壓位準VE1(=VE0)，而於傳送期間Tt以外施加第2電壓位準VE2。
〈4〉進而，上述第2實施形態之顯示電路4中所使用之虛設像素電路32亦可並非為圖6所示之電路構成，而係構成為自圖2所示之像素電路2去掉OLED3、控制用電晶體T3及電容元件C1中之至少OLED3，且具備第3開關電路，其介裝於同一虛設像素電路32之傳送電晶體T2之汲極電極所連接之源極線SL與第1電晶體T1之汲極電極間，根據連接於監視控制信號線MCL之第3控制端子之電壓位準予以控制導通非導通。具體而言，例如如圖11所示，該虛設像素電路32構成為具備驅動電晶體T1、傳送電晶體T2、作為第3開關電路之監視控制用電晶體T4、及電容元件C1。驅動電晶體T1之源極電極並非連接於OLED3而係供給有經由基準電壓供給線VRL而供給像素電路陣列10之基準電壓VE0(例如接地電壓)。監視控制用電晶體T4係與其他電晶體T1至T3同樣地，由n通道型之絕緣閘極型薄膜電晶體形 成，且汲極電極連接於源極線SL、閘極電極連接於監視控制信號線MCL、源極電極連接於驅動電晶體T1之汲極電極。且，電容元件C1亦可由寄生於驅動電晶體T1之閘極電極之電容取代。
用m個圖11所示之虛設像素電路32構成監視電路30時，如圖12所示，由m個虛設像素電路32形成有1列×m行之虛設像素電路陣列34，其鄰接像素電路陣列10而配置。虛設像素電路陣列34中之第j行之虛設像素電路32之監視控制用電晶體T4之汲極電極連接於對應之第j行之源極線SLj。且，各虛設像素電路17之傳送電晶體T2之閘極電極連接於虛設閘極線GLd，監視控制用電晶體T4之閘極電極連接於監視控制信號線MCL。本實施形態中，雖構成為虛設閘極線GLd由閘極驅動器13驅動、監視控制信號線MCL由陽極驅動器14驅動，但亦可構成為至少任一者係由顯示控制電路11直接控制。
各水平期間Th1~Thn及垂直消隱期間Tvb之虛設閘極線GLd之驅動係與圖8所示之第2實施形態之情形相同。且，各水平期間Th1~Thn及垂直消隱期間Tvb之虛設傳送期間Ttd之各源極線SLj之驅動係與圖8所示之第2實施形態之情形相同。監視控制信號線MCL之電壓位準與虛設閘極線GLd之電壓位準為反相位，控制成於傳送電晶體T2為斷開狀態時監視控制用電晶體T4為導通狀態，於傳送電晶體T2為導通狀態時監視控制用電晶體T4為斷開狀態。於垂直消隱期間Tvb之虛設傳送期間Ttd之後，因由連接於源極線 SLj之電流計33檢測流動於驅動電晶體T1之電流，故控制成源極線SLj之電壓位準使驅動電晶體T1在飽和區域進行動作。
〈5〉上述第2實施形態中，雖構成為修正電路31之LUT控制電路36自m個電流計33分別接受m行之檢測值，依序讀寫LUT35而讀出與各檢測值所對應之各行之修正量△Vadj，並輸出至源極驅動器12；源極驅動器12基於該每行之修正量△Vadj而對施加至對應之行(第j行)之源極線SLj之亮度電壓Vsij，對全部列進行增加相同之修正量△Vadj之修正處理，即進行每行獨立之修正處理(行單位修正處理)，但亦可對全部行或複數行之行組進行相同之修正處理(統一修正處理)。上述其他實施形態(3)及(4)亦同樣。具體而言，對全部行進行統一修正處理時，LUT控制電路36自m個電流計33分別接受m行之檢測值，例如求取該等檢測值之平均值(亦可為中央值、最大值、最小值、合計等其他統計值)，對該平均值，讀寫LUT35而讀出1個修正量△Vad，並輸出至源極驅動器12；源極驅動器12基於該1個修正量△Vad而對施加至所有源極線SLj之亮度電壓Vsij，進行全部列施加相同之修正量△Vad之修正處理。以行組單位進行該統一修正處理時，將像素電路陣列10沿列方向劃分為複數個子陣列(列數係與像素電路陣列10相同之n)，以子陣列為單位求取各行之修正量△Vadj之平均值，對與子陣列數目相同之該平均值，讀寫LUT35而分別讀出修正量△Vad，並輸出至源極驅動器12；源極驅動器12基於與 該子陣列數目相同之修正量△Vad而按每子陣列對施加至所對應之源極線SLj之亮度電壓Vsij，進行同一子陣列內之全部列之施加相同修正量△Vad之修正處理。
〈6〉進而，上述第2實施形態中，雖假設控制成於每1幀期間進行外部補償動作時，於所有水平期間Th1至Thn之各傳送期間Tt中虛設閘極線GLd維持在高電壓位準VGL1，虛設像素電路32之傳送電晶體T2成為導通狀態；但，例如，亦可構成為設置2條虛設閘極線GLd，偶數行之虛設像素電路32連接於一虛設閘極線GLde，奇數行之虛設像素電路32連接於另一虛設閘極線GLdo，且控制成僅於第偶數列之水平期間Thi(i=偶數)之傳送期間Tt，一虛設閘極線GLde維持在高電壓位準VGL1，而偶數行之虛設像素電路32之傳送電晶體T2成為導通狀態，且僅於第奇數列之水平期間Thi(i=奇數)之傳送期間Tt，另一虛設閘極線GLdo維持在高電壓位準VGL1，而奇數行之虛設像素電路32之傳送電晶體T2成為導通狀態。上述其他實施形態〈3〉(但，圖10所示之虛設像素電路32之情形除外)及上述另一實施形態〈4〉亦相同。且，虛設閘極線GLd亦可並非為2條而係3條以上，與傳送電晶體T2同時成為導通狀態之虛設像素電路32之組數亦可增至3個以上。
〈7〉進而，上述第2實施形態中，雖已對虛設像素電路32係分別設置於所有源極線SL之情形予以說明，但虛設像素電路32亦可僅設置於m條源極線SL之一部分(例如1條)之源極線SL上。上述其他實施形態〈3〉及〈4〉亦相同。
〈8〉進而，上述第2實施形態中，雖已對虛設像素電路陣列34僅對1個像素電路陣列10設置1個之情形予以說明，但，例如，亦可為將像素電路陣列10沿行方向一分為二，對其中一半側設置1個虛設像素電路陣列34，其鄰接像素電路陣列10之該一半側之端部而配置，而對另一半側設置1個虛設像素電路陣列34，其鄰接像素電路陣列10之該另一半側之端部而配置。又，基於自一半側之虛設像素電路陣列34所檢測之虛設發光電流，對像素電路陣列10之該一半側進行修正處理，基於另一半側之虛設像素電路陣列34所檢測之虛設發光電流，對像素電路陣列10之該另一半側進行修正處理。且，亦可基於自一半側與另一半側之虛設像素電路陣列34所檢測之虛設發光電流，對像素電路陣列10全體進行修正處理。上述其他實施形態〈3〉及〈4〉亦相同。
〈9〉進而，上述第2實施形態中，雖構成為虛設像素電路陣列34係對1條源極線SL設置1個虛設像素電路32，但亦可對1條源極線SL設置2個以上之虛設像素電路32。例如，亦可構成為虛設像素電路陣列34構成2列×m行時，第1列之虛設像素電路32之傳送電晶體T2之閘極電極連接於虛設閘極線GLdo，驅動電晶體T1之汲極電極連接於虛設發光電壓供給線VSLdo；第2列之虛設像素電路32之傳送電晶體T2之閘極電極連接於虛設閘極線GLde，驅動電晶體T1之汲極電極連接於虛設發光電壓供給線VSLde，且控制成僅於第偶數列之水平期間Thi(i=偶數)之傳送期間Tt，一虛設 閘極線GLde維持在高電壓位準VGL1，偶數行之虛設像素電路32之傳送電晶體T2成為導通狀態，且僅於第奇數列之水平期間Thi(i=奇數)之傳送期間Tt，另一虛設閘極線GLdo維持在高電壓位準VGL1，奇數行之虛設像素電路32之傳送電晶體T2成為導通狀態。
〈10〉進而，上述第2實施形態中，雖修正電路31採用使用LUT35讀出修正量△Vadj之構成，即藉由數位處理而導出修正量△Vadj，但亦可取代LUT35而設置以電流計33之檢測值為輸入，輸出修正量△Vadj之類比電路。該情形中，進行行單位修正處理時，於每行設置該類比電路，進行統一修正處理時，於成為統一修正處理之單位之每行組設置該類比電路。上述其他實施形態〈3〉及〈4〉亦相同。
〈11〉再者，上述第2實施形態中，雖構成為自LUT控制電路36對源極驅動器12輸出修正量△Vadj，源極驅動器12對亮度電壓Vsij進行實際修正處理，但亦可代替該構成而構成為LUT35不儲存亮度電壓Vsij之修正量△Vadj而係事先儲存相對用於導出亮度電壓Vsij之數位圖像信號DA之修正量，LUT控制電路36將自LUT35讀出之該修正量輸出至顯示控制電路11，顯示控制電路11基於該修正量而修正數位圖像信號DA後，將其輸出至源極驅動器12。上述其他實施形態〈3〉及〈4〉亦同樣。
〈12〉再者，上述第2實施形態中，雖為修正電路31設置於顯示裝置4內之構成，但亦可將修正電路31中之至少 LUT35設置於顯示裝置4之外部。進而，將修正電路31設置於顯示裝置4之外部時，源極驅動器12不對施加至源極線SLj之亮度電壓Vsij進行修正處理，而係於外部電路對輸入至顯示裝置4之資料信號Ds進行修正處理。上述其他實施形態〈3〉及〈4〉亦同樣。
〈13〉再者，上述第2實施形態中，雖構成為將第1實施形態中所說明之圖2所示之等價電路之電路構成之像素電路2用作使用於像素電路陣列10中之像素電路2，對像素電路陣列10設置監視電路30與修正電路31而進行上述外部補償動作，但即使對使用與像素電路2同樣地由n通道型驅動電晶體形成源極隨耦電路之類似之電路構成之像素電路之像素電路陣列10，藉由設置相同之監視電路30與修正電路31，仍可進行對該類似之電路構成之像素電路之驅動電晶體T1之電晶體特性之經時變化之補償。
例如，即使對由如圖13及圖15所示之先前之像素電路構成之像素電路陣列，藉由設置監視電路30與修正電路31進行上述外部補償動作，仍可進行對驅動電晶體T1之電晶體特性之經時變化之補償。即使為該情形，較佳為，與上述另一實施形態<4>同樣地，在對應之源極線SL上設置電流計33，自源極線SL側檢測流動於虛設像素電路32之驅動電晶體T1之電流。
1‧‧‧顯示裝置
2‧‧‧像素電路
3‧‧‧有機EL元件(OLED)
10‧‧‧像素電路陣列
11‧‧‧顯示控制電路
12‧‧‧源極驅動器
13‧‧‧閘極驅動器
14‧‧‧陽極驅動器
20‧‧‧主動矩陣基板
21‧‧‧反射金屬層
22‧‧‧ITO陽極電極層
23‧‧‧有機EL材料層
24‧‧‧陰極電極層
25‧‧‧彩色濾光片
30‧‧‧監視電路
31‧‧‧修正電路
32‧‧‧虛設像素電路
33‧‧‧電流計
34‧‧‧虛設像素電路陣列
35‧‧‧查找表(LUT)
36‧‧‧LUT控制電路
C1‧‧‧電容元件
Cp‧‧‧驅動電晶體之源極電極(基準節點)之寄生電容
Ct‧‧‧時序信號
D1‧‧‧二極體
DA‧‧‧數位圖像信號
Dv‧‧‧資料信號
GL‧‧‧閘極線
GL1‧‧‧閘極線
GL2‧‧‧閘極線
GLn‧‧‧閘極線
GLd‧‧‧虛設閘極線
Gtc‧‧‧掃描側時序控制信號
Np‧‧‧像素節點(驅動電晶體之閘極電極)
Ns‧‧‧基準節點(驅動電晶體之源極電極)
OLED‧‧‧有機發光元件
SL‧‧‧源極線
SL1‧‧‧源極線
SL2‧‧‧源極線
SLm‧‧‧源極線
Stc‧‧‧資料側時序控制線
T1‧‧‧驅動電晶體(第1電晶體元件)
T2‧‧‧傳送電晶體(第2電晶體元件、第1開關電路)
T3‧‧‧控制用電晶體(第3電晶體元件、第2開關電路)
T4‧‧‧監視控制用電晶體(第3開關電路)
Th1‧‧‧水平期間
Th2‧‧‧水平期間
Thn‧‧‧水平期間
Tt‧‧‧傳送期間
Ttd‧‧‧虛設傳送期間
Tvd‧‧‧垂直消隱期間
VE0‧‧‧施加至OLED之陰極電極之基準電壓
VE1‧‧‧施加至發光電壓供給線之發光用電源電壓之第1電壓位準
VE2‧‧‧施加至發光電壓供給線之發光用電源電壓之第2電壓位準
VGL0‧‧‧閘極信號之低電壓位準
VGL1‧‧‧閘極信號之高電壓位準
Vgs1‧‧‧電壓
VRL‧‧‧基準電壓供給線
VSL‧‧‧發光電壓供給線
VSL1‧‧‧發光電壓供給線
VSL2‧‧‧發光電壓供給線
VSLd‧‧‧虛設發光電壓供給線
VSLn‧‧‧發光電壓供給線
Vx‧‧‧基準節點之動作點
圖1係顯示本發明之顯示裝置之一實施形態之概略構成的方塊圖。
圖2係顯示本發明之像素電路之一實施形態的等價電路圖。
圖3係示意性顯示圖2所示之像素電路所使用之有機EL元件之積層結構之一例的要部剖面圖。
圖4係顯示對圖1所示之像素電路陣列之寫入動作之動作程序的時序圖。
圖5係顯示本發明之顯示裝置之另一實施形態之概略構成的方塊圖。
圖6係顯示圖5所示之顯示裝置中所使用之監視電路與修正電路之概略構成的電路方塊圖。
圖7係示意性顯示圖6所示之修正電路所實施之修正處理之原理與處理程序的圖。
圖8係顯示對圖6所示之虛設像素電路陣列之寫入動作與監視電路與修正電路之動作之動作程序的時序圖。
圖9係顯示構成圖6所示之監視電路之虛設像素電路之電路構成之另一實施例的等價電路圖。
圖10係顯示構成圖6所示之監視電路之虛設像素電路之電路構成之另一實施例的等價電路圖。
圖11係顯示虛設像素電路之電路構成之另一實施例的等價電路圖。
圖12係顯示使用圖11所示之虛設像素電路之監視電路與修正電路之概略構成的電路方塊圖。
圖13係顯示先前之有機EL顯示裝置之像素電路之一例的等價電路圖。
圖14係顯示圖13所示之像素電路之動作程序的時序圖。
圖15係顯示先前之有機EL顯示裝置之像素電路之一例的等價電路圖。
2‧‧‧像素電路
3‧‧‧有機EL元件(OLED)
C1‧‧‧電容元件
Cp‧‧‧驅動電晶體之源極電極(基準節點)之寄生電容
GL‧‧‧閘極線
Np‧‧‧像素節點(驅動電晶體之閘極電極)
Ns‧‧‧基準節點(驅動電晶體之源極電極)
SL‧‧‧源極線
T1‧‧‧驅動電晶體(第1電晶體元件)
T2‧‧‧傳送電晶體(第2電晶體元件、第1開關電路)
T3‧‧‧控制用電晶體(第3電晶體元件、第2開關電路)
VE0‧‧‧施加至OLED之陰極電極之基準電壓
Vgs1‧‧‧電壓
VSL‧‧‧發光電壓供給線

Claims (18)

  1. 一種像素電路，其特徵在於具備以下而構成：發光元件，其藉由發光電流自陽極電極流向陰極電極而發光；n通道型絕緣閘極型薄膜電晶體之第1電晶體元件，其源極電極連接於上述發光元件之陽極電極，閘極電極連接於像素節點，根據閘極電極與源極電極間之發光控制電壓而控制上述發光電流；第1開關電路，其介裝於資料信號線與上述像素節點之間，根據連接於掃描信號線之第1控制端子之電壓位準予以控制導通非導通；第2開關電路，其介裝於上述第1電晶體元件之源極電極與汲極電極之間，根據連接於上述掃描信號線之第2控制端子之電壓位準予以控制導通非導通，根據上述掃描信號線之電壓位準，於上述第1開關電路導通時成為導通狀態，並選擇性地使上述第1電晶體元件之源極電極與汲極電極間短路；及電容元件，其介裝於上述第1電晶體元件之閘極電極與源極電極之間，並保持上述發光控制電壓。
  2. 如請求項1之像素電路，其中：上述陰極電極連接於基準電壓供給線，上述第1電晶體元件之汲極電極連接於發光電壓供給線；於根據上述掃描信號線之電壓位準使上述第1開關電路成為導通狀態，而對上述像素節點傳送與自上述資料 信號線供給之上述發光元件之亮度相應之亮度電壓之傳送期間，以上述基準電壓供給線之電壓為基準，使供給至上述發光電壓供給線之電壓位準維持在不使上述發光元件發光之第1電壓位準；且於根據上述掃描信號線之電壓位準使上述第1開關電路成為非導通狀態，在上述電容元件保持上述發光控制電壓，並藉由流動與上述發光控制電壓相應之上述發光電流而使上述發光元件發光之發光期間，以上述基準電壓供給線之電壓為基準，使供給至上述發光電壓供給線之電壓位準維持在足以於上述發光元件中流動上述發光電流之第2電壓位準。
  3. 如請求項1或2之像素電路，其中：上述第1開關電路係閘極電極為上述第1控制端子即n通道型絕緣閘極型薄膜電晶體之第2電晶體元件；上述第2電晶體元件之源極電極連接於上述像素節點，上述第2電晶體元件之汲極電極連接於上述資料信號線；且上述第2開關電路係閘極電極為上述第2控制端子即n通道型絕緣閘極型薄膜電晶體之第3電晶體元件；上述第3電晶體元件之源極電極連接於上述第1電晶體元件之源極電極，上述第3電晶體元件之汲極電極連接於上述第1電晶體元件之汲極電極。
  4. 如請求項1至3中任一項之像素電路，其中：上述第1電晶體元件係氧化物半導體電晶體。
  5. 如請求項3之像素電路，其中上述第1至第3電晶體元件 之中，至少上述第1電晶體元件與上述第2電晶體為氧化物半導體電晶體。
  6. 一種顯示裝置，其特徵在於：於列方向及行方向上分別配置複數個如請求項1至5中任一項之像素電路而構成像素電路陣列；配置於同一行之上述像素電路中，上述第1開關電路之一端連接於配置於上述同一行且朝行方向延伸之上述資料信號線；配置於同一列之上述像素電路中，上述第1開關電路之上述第1控制端子與上述第2開關電路之上述第2控制端子連接於配置於上述同一列且朝列方向延伸之上述掃描信號線；上述第1電晶體元件之汲極電極連接於配置於上述同一列且朝列方向延伸之發光電壓供給線；且該顯示裝置具備：分別驅動上述資料信號線之資料信號線驅動電路；分別驅動上述掃描信號線之掃描信號線驅動電路；及分別驅動上述發光電壓供給線之發光電壓供給線驅動電路。
  7. 如請求項6之顯示裝置，其進而具備：監視電路，其具有自上述像素電路至少去掉上述發光元件而構成之虛設像素電路，藉由檢測流動於上述虛設像素電路所具備之上述第1電晶體元件之汲極電極與源極電極間之電流，而虛擬監視上述像素電路之上述第1 電晶體元件之電氣特性之變動；及修正電路，其基於上述監視電路所檢測到之電流量或與該電流量等價之值，修正藉由上述資料信號線驅動電路驅動之上述資料信號線之電壓位準。
  8. 一種顯示裝置，其特徵在於：於列方向及行方向上分別配置複數個像素電路而構成像素電路陣列；上述像素電路至少具備以下而構成：發光元件，其藉由發光電流自陽極電極流向陰極電極而發光；n通道型絕緣閘極型薄膜電晶體之第1電晶體元件，其係源極電極連接於上述發光元件之陽極電極，閘極電極連接於像素節點，根據閘極電極與源極電極間之發光控制電壓而控制上述發光電流；第1開關電路，其介裝於資料信號線與上述像素節點之間，根據連接於掃描信號線之第1控制端子之電壓位準予以控制導通非導通；及電容元件，其介裝於上述第1電晶體元件之閘極電極與上述第1電晶體元件之源極電極或汲極電極之間；配置於同一行之上述像素電路中，上述第1開關電路之一端連接於配置於上述同一行且朝行方向延伸之上述資料信號線；配置於同一列之上述像素電路中，上述第1開關電路之上述第1控制端子連接於配置於上述同一列且朝列方 向延伸之上述掃描信號線；上述第1電晶體元件之汲極電極直接或經由其他電路元件而連接於配置於上述同一列且朝列方向延伸之發光電壓供給線；且該顯示裝置具備：資料信號線驅動電路，其分別驅動上述資料信號線；掃描信號線驅動電路，其分別驅動上述掃描信號線；發光電壓供給線驅動電路，其分別驅動上述發光電壓供給線；監視電路，其具有自上述像素電路至少去掉上述發光元件而構成之虛設像素電路，藉由檢測流動於上述虛設像素電路所具備之上述第1電晶體元件之汲極電極與源極電極間之電流，而虛擬監視上述像素電路之上述第1電晶體元件之電氣特性之變動；及修正電路，其基於上述監視電路所檢測到之電流量或與該電流量等價之值，修正藉由上述資料信號線驅動電路驅動之上述資料信號線之電壓位準。
  9. 如請求項7或8之顯示裝置，其中上述監視電路具備至少1個上述虛設像素電路，其上述第1開關電路之一端連接於至少一條上述資料信號線；上述虛設像素電路之上述第1開關電路之上述第1控制端子連接於虛設掃描信號線。
  10. 如請求項9之顯示裝置，其中為使同一列之上述像素電 路之上述第1開關電路同時成為導通狀態，每當藉由上述掃描信號線驅動電路依序驅動複數列上述掃描信號線時，則每次驅動上述虛設掃描信號線。
  11. 如請求項9或10之顯示裝置，其中上述虛設像素電路係自上述像素電路至少去掉上述發光元件，且具備第3開關電路而構成，上述第3開關電路係介裝於對應之上述資料信號線與上述第1電晶體之汲極電極間，根據連接於監視控制信號線之第3控制端子之電壓位準予以控制導通非導通。
  12. 如請求項9至11中任一項之顯示裝置，其中上述監視電路於每一上述資料信號線上各具備一個上述第1開關電路之一端連接於上述資料信號線之上述虛設像素電路；上述虛設像素電路之各上述第1開關電路之上述第1控制端子連接於朝列方向延伸之上述虛設掃描信號線。
  13. 如請求項7或8之顯示裝置，其中：上述虛設像素電路係自上述像素電路至少去掉上述發光元件與上述第1開關電路而構成；且上述監視電路具備至少一個上述虛設像素電路，其上述第1電晶體元件之閘極電極連接於至少一條上述資料信號線。
  14. 如請求項13之顯示裝置，其中上述監視電路於每一上述資料信號線上各具備一個上述虛設像素電路，其上述第1電晶體元件之閘極電極連接於上述資料信號線。
  15. 如請求項12或14之顯示裝置，其中上述修正電路係按照 每一上述資料信號線，基於自連接於上述資料信號線之上述虛設像素電路之上述第1電晶體元件之源極電極分別輸出之電流之電流量或與該電流量等價之值，分別修正藉由上述資料信號線驅動電路驅動之對應之上述資料信號線之電壓位準。
  16. 如請求項12或14之顯示裝置，其中上述修正電路基於自與上述資料信號線數目相同之上述虛設像素電路之上述第1電晶體元件之源極電極分別輸出之電流之電流量或與該電流量等價之值之合計、平均或其他統計值，統一修正藉由上述資料信號線驅動電路驅動之所有上述資料信號線之電壓位準。
  17. 如請求項7至16中任一項之顯示裝置，其中上述監視電路於垂直消隱期間內，檢測自上述虛設像素電路所具備之上述第1電晶體元件之源極電極輸出之電流。
  18. 如請求項17之顯示裝置，其中於上述垂直消隱期間內，在設定於由上述監視電路檢測自上述虛設像素電路之上述第1電晶體元件之源極電極輸出之電流之前之虛設傳送期間，上述資料信號線驅動電路對上述虛設像素電路之上述第1開關電路之一端所連接之上述資料信號線供給監視用之基準亮度電壓，將上述虛設像素電路之上述第1開關電路控制在導通狀態，且自上述資料信號線將上述基準亮度電壓傳送至上述虛設像素電路之上述像素節點。
TW101147932A 2011-12-21 2012-12-17 Display device TWI567714B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011279284 2011-12-21

Publications (2)

Publication Number Publication Date
TW201331915A true TW201331915A (zh) 2013-08-01
TWI567714B TWI567714B (zh) 2017-01-21

Family

ID=48668319

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147932A TWI567714B (zh) 2011-12-21 2012-12-17 Display device

Country Status (3)

Country Link
US (1) US9460660B2 (zh)
TW (1) TWI567714B (zh)
WO (1) WO2013094422A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511111B (zh) * 2013-11-08 2015-12-01 Himax Tech Ltd 有機發光顯示裝置及其驅動方法
TWI736637B (zh) * 2016-06-17 2021-08-21 南韓商三星顯示器有限公司 像素、使用其之有機發光顯示裝置以及驅動有機發光顯示裝置的方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014042116A1 (ja) * 2012-09-11 2014-03-20 シャープ株式会社 半導体装置および表示装置
KR101661016B1 (ko) * 2013-12-03 2016-09-29 엘지디스플레이 주식회사 유기발광 표시장치와 그의 화질 보상방법
KR20150108994A (ko) * 2014-03-18 2015-10-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2015197477A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 信号処理方法、表示装置、及び電子機器
KR102212772B1 (ko) * 2014-07-31 2021-02-08 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 유기 발광 표시 장치
KR102368079B1 (ko) * 2015-09-25 2022-02-25 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 이용한 표시 장치
FR3044097A1 (fr) * 2015-11-20 2017-05-26 Commissariat Energie Atomique Procede et systeme de determination de caracteristiques courant-tension d'une installation photovoltaique
JP2018151449A (ja) * 2017-03-10 2018-09-27 セイコーエプソン株式会社 電気光学装置、および電子機器
KR102439001B1 (ko) * 2017-07-31 2022-08-31 엘지디스플레이 주식회사 유기 발광 표시 장치
JP7009923B2 (ja) * 2017-10-31 2022-01-26 セイコーエプソン株式会社 物理量測定装置、電子機器及び移動体
KR20240091114A (ko) * 2018-04-26 2024-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN108630140A (zh) * 2018-05-11 2018-10-09 京东方科技集团股份有限公司 像素电路、像素电路感测方法及显示面板
TWI734421B (zh) * 2019-03-19 2021-07-21 矽創電子股份有限公司 顯示面板之驅動電路
CN112837652B (zh) * 2020-04-15 2022-08-30 成都利普芯微电子有限公司 一种灰度数据显示驱动模块及灰度数据传输方法
CN114067742B (zh) 2020-08-06 2023-03-31 上海和辉光电股份有限公司 显示装置的驱动方法以及显示装置
KR20220050591A (ko) * 2020-10-16 2022-04-25 엘지디스플레이 주식회사 표시장치, 구동회로 및 구동방법
WO2022131373A1 (ja) * 2020-12-18 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 表示装置、電子機器および表示装置の駆動方法
WO2023218497A1 (ja) * 2022-05-09 2023-11-16 シャープディスプレイテクノロジー株式会社 表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806497B2 (en) * 2002-03-29 2004-10-19 Seiko Epson Corporation Electronic device, method for driving the electronic device, electro-optical device, and electronic equipment
GB0218170D0 (en) 2002-08-06 2002-09-11 Koninkl Philips Electronics Nv Electroluminescent display devices
JP4534031B2 (ja) * 2003-03-06 2010-09-01 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機ｅｌ表示装置
JP2006065284A (ja) * 2004-07-26 2006-03-09 Seiko Epson Corp 発光装置及び電子機器
JP2007072162A (ja) * 2005-09-07 2007-03-22 Mitsubishi Electric Corp 表示装置
JP2007148129A (ja) 2005-11-29 2007-06-14 Sony Corp 表示装置及びその駆動方法
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP2008250069A (ja) * 2007-03-30 2008-10-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
KR20090123562A (ko) 2008-05-28 2009-12-02 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP4775408B2 (ja) * 2008-06-03 2011-09-21 ソニー株式会社 表示装置、表示装置における配線のレイアウト方法および電子機器
JP4605261B2 (ja) * 2008-06-23 2011-01-05 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
KR101056302B1 (ko) * 2009-03-26 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20110013693A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511111B (zh) * 2013-11-08 2015-12-01 Himax Tech Ltd 有機發光顯示裝置及其驅動方法
TWI736637B (zh) * 2016-06-17 2021-08-21 南韓商三星顯示器有限公司 像素、使用其之有機發光顯示裝置以及驅動有機發光顯示裝置的方法

Also Published As

Publication number Publication date
TWI567714B (zh) 2017-01-21
US9460660B2 (en) 2016-10-04
US20140361960A1 (en) 2014-12-11
WO2013094422A1 (ja) 2013-06-27

Similar Documents

Publication Publication Date Title
TWI567714B (zh) Display device
US10545592B2 (en) Touch display module, method for driving the same, touch display panel and touch display device
KR102091485B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
TWI415076B (zh) 有機發光二極體之像素驅動電路
KR101935955B1 (ko) 유기발광다이오드 표시장치
KR101938880B1 (ko) 유기발광다이오드 표시장치
TWI424412B (zh) 有機發光二極體之像素驅動電路
KR101646812B1 (ko) 표시 장치 및 그 구동 방법
US20190012948A1 (en) Pixel circuit, and display device and driving method therefor
US8872740B2 (en) Display apparatus and display apparatus driving method
KR20160007900A (ko) 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치
US8878753B2 (en) Display apparatus
KR20130050490A (ko) 유기발광다이오드 표시장치
US10074310B2 (en) Display device and display device control method
US20120154682A1 (en) Display apparatus and display apparatus driving method
KR20130053660A (ko) 유기발광다이오드 표시장치
JP2012242838A (ja) 画素ユニット回路及びｏｌｅｄ表示装置
KR20170060214A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR20160007786A (ko) 표시장치
JP5756865B2 (ja) 表示装置及びその制御方法
JPWO2011061800A1 (ja) 表示パネル装置、表示装置及びその制御方法
KR101907962B1 (ko) 유기발광다이오드 표시장치
KR20150079247A (ko) 유기발광표시장치 및 그 구동방법
JP2014219521A (ja) 画素回路及びその駆動方法
TW201333922A (zh) 顯示裝置及其驅動方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees