TW201329943A - 驅動裝置 - Google Patents

驅動裝置 Download PDF

Info

Publication number
TW201329943A
TW201329943A TW101101381A TW101101381A TW201329943A TW 201329943 A TW201329943 A TW 201329943A TW 101101381 A TW101101381 A TW 101101381A TW 101101381 A TW101101381 A TW 101101381A TW 201329943 A TW201329943 A TW 201329943A
Authority
TW
Taiwan
Prior art keywords
module
multiplexer
channel
data line
output
Prior art date
Application number
TW101101381A
Other languages
English (en)
Other versions
TWI459364B (zh
Inventor
Kai-Lan Chuang
Chien-Ru Chen
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to TW101101381A priority Critical patent/TWI459364B/zh
Priority to CN201210072794.3A priority patent/CN103208261B/zh
Priority to US13/740,055 priority patent/US8866722B2/en
Publication of TW201329943A publication Critical patent/TW201329943A/zh
Application granted granted Critical
Publication of TWI459364B publication Critical patent/TWI459364B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一種應用於液晶顯示器之驅動裝置，其第一通道包含第一鎖存模組、第一位準移位模組、P型數位/類比轉換模組、第一電阻梯形轉換模組及P型放大模組，第二通道包含第二鎖存模組、第二位準移位模組、N型數位/類比轉換模組、第二電阻梯形轉換模組及N型放大模組。P型及N型數位/類比轉換模組分別選擇性地耦接至第一或第二電阻梯形轉換模組。第一鎖存模組接收第一數位訊號且由第一電阻梯形轉換模組輸出對應第一數位訊號之第一類比訊號。第二鎖存模組接收第二數位訊號且由第二電阻梯形轉換模組輸出對應第二數位訊號之第二類比訊號。

Description

驅動裝置
本發明係與液晶顯示器有關，特別是關於一種應用於具有鋸齒狀面板(ZigZag panel)之液晶顯示器的驅動裝置。
近年來，隨著顯示技術不斷進步，市面上出現了各種具有不同功能及優點之新型態顯示裝置。舉例而言，常見的液晶顯示器即可採用所謂的鋸齒狀面板作為其顯示面板。
相較於一般的面板，鋸齒狀面板將會額外多出一條資料線，並且應用於具有鋸齒狀面板之液晶顯示器的源極驅動器(source driver)亦需額外設置有一個接觸墊(pad)及兩個通道(channel)才能滿足多出一條資料線的鋸齒狀面板之需求。此外，傳統應用於具有鋸齒狀面板之液晶顯示器的源極驅動器由於無法達到消除偏差(offset cancel)之功效，使得具有鋸齒狀面板之液晶顯示器的顯示品質無法獲得提昇。
因此，本發明提出一種應用於液晶顯示器之驅動裝置，以解決上述問題。
根據本發明之第一具體實施例為一種驅動裝置。於此實施例中，該驅動裝置包含2N個通道，係分為N組通道，N為正整數，每一組通道包含相鄰的一第一通道及一第二通道，該第一通道包含有至少一第一鎖存模組、一第一位準移位模組、一P型數位/類比轉換模組、一第一電阻梯形轉換模組及一P型放大模組，該第二通道包含有至少一第二鎖存模組、一第二位準移位模組、一N型數位/類比轉換模組、一第二電阻梯形轉換模組及一N型放大模組。
其中，該第一通道之該第一位準移位模組係耦接於該至少一第一鎖存模組與該P型數位/類比轉換模組之間，且該第二通道之該第二位準移位模組係耦接於該至少一第二鎖存模組與該N型數位/類比轉換模組之間；該第一通道之該P型數位/類比轉換模組及該第二通道之該N型數位/類比轉換模組係分別選擇性地耦接至該第一通道之該第一電阻梯形轉換模組或該第二通道之該第二電阻梯形轉換模組。該P型放大模組及該N型放大模組係分別選擇性地耦接至該第一通道之該第一電阻梯形轉換模組或該第二通道之該第二電阻梯形轉換模組。該第一通道之該至少一第一鎖存模組接收一第一數位訊號且由該第一電阻梯形轉換模組輸出一第一類比訊號，該第一類比訊號係對應於該第一數位訊號；該第二通道之該至少一第二鎖存模組接收一第二數位訊號且由該第二電阻梯形轉換模組輸出一第二類比訊號，該第二類比訊號係對應於該第二數位訊號。
於一實施例中，該液晶顯示器係包含有鋸齒狀之一面板，且該面板包含有2N條資料線。
於一實施例中，驅動裝置進一步包含2N+1個二對一多工器，該2N+1個二對一多工器中之一第一個二對一多工器係耦接該第一通道之該第一電阻梯形轉換模組與外部訊號以及該面板之該2N條資料線中之一第一條資料線，一第二個二對一多工器係耦接該第一通道之該第一電阻梯形轉換模組與該第二通道之該第二電阻梯形轉換模組以及該面板之該2N條資料線中之一第二條資料線，一第2N+1個二對一多工器係耦接第2N通道之該第2N電阻梯形轉換模組與外部訊號以及下一個第一條資料線。
於一實施例中，驅動裝置進一步包含N個二對三多工器，該N個二對三多工器中之一第一個二對三多工器係耦接該第一通道之該第一電阻梯形轉換模組與該第二通道之該第二電阻梯形轉換模組以及該面板之該2N條資料線中之一第一條資料線、一第二條資料線及一第三條資料線，一第N個二對三多工器係耦接第2N-1通道之該第2N-1電阻梯形轉換模組與第2N通道之該第2N電阻梯形轉換模組以及該面板之該2N條資料線中之一第2N-1條資料線、一第2N條資料線及下一個第一條資料線。
根據本發明的驅動裝置係應用於具有鋸齒狀面板之液晶顯示器且不需如同先前技術一樣額外多出兩個通道即可滿足鋸齒狀面板之需求。相較於先前技術，本發明係藉由鋸齒狀面板之同一列子像素(sub-pixel)於不同時間下自驅動裝置的相同通道接收輸入電壓，以實現消除偏差(offset cancel)之功效，進而提升液晶顯示器的顯示品質。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
根據本發明之第一具體實施例為一種驅動裝置。於此實施例中，該驅動裝置可以是應用於液晶顯示器之源極驅動器，但不以此為限。該液晶顯示器可以是鋸齒狀(ZigZag)面板，若其同一列子像素(sub-pixel)於不同時間下係自源極驅動器的相同通道接收輸入電壓，則可實現消除偏差(offset cancel)之功效，進而提升液晶顯示器的顯示品質。請參照圖1，圖1係繪示此實施例之驅動裝置的結構示意圖。
如圖1所示，驅動裝置1包含有2N個通道(channel)CH1~CH2N，可分為CH1與CH2、CH3與CH4、...、CH2N-1與CH2N等N組通道。以第1組通道CH1與CH2為例，通道CH1包含有第一鎖存模組La11、第二鎖存模組La21、位準移位模組LS1、P型數位/類比轉換模組PDAC1、電阻梯形轉換模組R2R1及P型放大模組POP1；通道CH2包含有第一鎖存模組La12、第二鎖存模組La22、位準移位模組LS2、N型數位/類比轉換模組NDAC2、電阻梯轉換模組R2R2及N型放大模組NOP2。
其中，通道CH1的第一鎖存模組La11係選擇性地耦接至通道CH1的第二鎖存模組La21或通道CH2的第二鎖存模組La22；通道CH2的第一鎖存模組La12係選擇性地耦接至通道CH2的第二鎖存模組La22或通道CH1的第二鎖存模組La21；通道CH1的位準移位模組LS1係耦接於第二鎖存模組La21與P型數位/類比轉換模組PDAC1之間；通道CH2的位準移位模組LS2係耦接於第二鎖存模組La22與N型數位/類比轉換模組NDAC2之間；通道CH1的P型數位/類比轉換模組PDAC1係選擇性地耦接至通道CH1的電阻梯形轉換模組R2R1或通道CH2的電阻梯形轉換模組R2R2；通道CH2的N型數位/類比轉換模組NDAC2係選擇性地耦接至通道CH2的電阻梯形轉換模組R2R2或通道CH1的電阻梯形轉換模組R2R1；通道CH1的電阻梯形轉換模組R2R1係選擇性地耦接至通道CH1的P型放大模組POP1或通道CH2的N型放大模組NOP2；通道CH2的電阻梯形轉換模組R2R2係選擇性地耦接至通道CH2的N型放大模組NOP2或通道CH1的P型放大模組POP1。
需注意的是，於此實施例中，驅動裝置1亦包含有2N+2個二對一多工器2T11~2T12N+2及N+1個輸出多工器MUX1~MUXN+1。其中，每個二對一多工器2T11~2T12N+2分別具有兩個輸入端及一個輸出端；每個輸出多工器MUX1~MUXN+1分別具有兩個輸入端及兩個輸出端。以二對一多工器2T11~2T14為例，二對一多工器2T11的兩個輸入端分別耦接通道CH1的P型放大模組POP1及外部訊號NC；二對一多工器2T12的兩個輸入端分別耦接通道CH2的N型放大模組NOP2及外部訊號NC；二對一多工器2T13的兩個輸入端分別耦接通道CH3的P型放大模組POP3及通道CH1的P型放大模組POP1；二對一多工器2T14的兩個輸入端分別耦接通道CH4的N型放大模組NOP4及通道CH2的N型放大模組NOP2；依此類推，二對一多工器2T12N+1的兩個輸入端分別耦接通道CH2N-1的P型放大模組POP2N-1及外部訊號NC；二對一多工器2T12N+2的兩個輸入端分別耦接通道CH2N的N型放大模組NOP2N。
至於輸出多工器MUX1的兩個輸入端分別耦接二對一多工器2T11及2T12的輸出端；輸出多工器MUX2的兩個輸入端分別耦接二對一多工器2T13及2T14的輸出端；依此類推，輸出多工器MUXN的兩個輸入端分別耦接二對一多工器2T12N-1及2T12N的輸出端；輸出多工器MUXN+1的兩個輸入端分別耦接二對一多工器2T12N+1及2T12N+2的輸出端。
鋸齒狀(ZigZag)面板Z包含有2N條資料線L1~L2N。需說明的是，鋸齒狀面板Z的每一列子像素(sub-pixel)並非全部都耦接至同一條資料線，而是交錯地耦接至位於兩側之兩條資料線。以圖1中之鋸齒狀面板Z的第一列子像素R1為例，第一個與第三個子像素R1係耦接至第一條資料線L1，而第二個與第四個子像素R1則耦接至第二條資料線L2。同理，第二列子像素G1亦同，第一個與第三個子像素G1係耦接至第二條資料線L2，而第二個與第四個子像素G1則耦接至第三條資料線L3。其餘依此類推。
接著，請參照圖2A至圖2D，圖2A至圖2D係分別繪示圖1中之驅動裝置1於不同運作模式下之訊號傳輸路徑的示意圖。
如圖2A所示，於驅動裝置1之第一種運作模式下，當通道CH1的第一鎖存模組La11接收到第一數位訊號DS1時，第一鎖存模組La11係將第一數位訊號DS1傳送至同樣位於通道CH1的第二鎖存模組La21。接著，第一數位訊號DS1依序經過通道CH1的位準移位模組LS1、P型數位/類比轉換模組PDAC1、電阻梯形轉換模組R2R1及P型放大模組POP1之處理後變為第一類比訊號AS1傳送至二對一多工器2T11，再經由輸出多工器MUX1輸出至鋸齒狀(ZigZag)面板Z之第一條資料線L1。
當通道CH2的第一鎖存模組La12接收到第二數位訊號DS2時，第一鎖存模組La12係將第二數位訊號DS2傳送至同樣位於通道CH2的第二鎖存模組La22。接著，第二數位訊號DS2依序經過通道CH2的位準移位模組LS2、N型數位/類比轉換模組NDAC2、電阻梯形轉換模組R2R2及N型放大模組NOP2之處理後變為第二類比訊號AS2傳送至二對一多工器2T12，再經由輸出多工器MUX1輸出至鋸齒狀面板Z之第二條資料線L2。
同理，當通道CH3的第一鎖存模組La13接收到第三數位訊號DS3時，第一鎖存模組La13係將第三數位訊號DS3傳送至同樣位於通道CH3的第二鎖存模組La23。接著，第三數位訊號DS3依序經過通道CH3的位準移位模組LS3、P型數位/類比轉換模組PDAC3、電阻梯形轉換模組R2R3及P型放大模組POP3之處理後變為第三類比訊號AS3傳送至二對一多工器2T13，再經由輸出多工器MUX2輸出至鋸齒狀面板Z之第三條資料線L3。當通道CH4的第一鎖存模組La14接收到第四數位訊號DS4時，第一鎖存模組La14係將第四數位訊號DS4傳送至同樣位於通道CH4的第二鎖存模組La24。接著，第四數位訊號DS4依序經過通道CH4的位準移位模組LS4、N型數位/類比轉換模組NDAC4、電阻梯形轉換模組R2R4及N型放大模組NOP4之處理後變為第四類比訊號AS4傳送至二對一多工器2T14，再經由輸出多工器MUX2輸出至鋸齒狀面板Z之第四條資料線L4。其餘依此類推。
需說明的是，由於分別輸入至通道CH1~CH2N的第一數位訊號DS1~第2N數位訊號DS2N經驅動裝置1處理後已分別透過二對一多工器2T11~2T12N及輸出多工器MUX1~MUXN輸出至鋸齒狀面板Z的第一條資料線L1~第2N條資料線L2N，使得二對一多工器2T12N+1~2T12N+2接收外部訊號NC而非第一數位訊號DS1~第2N數位訊號DS2N，並且輸出多工器MUXN+1係耦接至下一個第一條資料線L1’。
如圖2B所示，於驅動裝置1之第二種運作模式下，當通道CH1的第一鎖存模組La11接收到第一數位訊號DS1時，第一鎖存模組La11係將第一數位訊號DS1傳送至另一通道CH2的第二鎖存模組La22。接著，第一數位訊號DS1依序經過通道CH2的位準移位模組LS2及N型數位/類比轉換模組NDAC2之處理後，又切換回通道CH1的電阻梯形轉換模組R2R1，接著又切換至通道CH2的N型放大模組NOP2經處理後變為第一類比訊號AS1傳送至二對一多工器2T12，再經由輸出多工器MUX1輸出至鋸齒狀面板Z之第二條資料線L2。
當通道CH2的第一鎖存模組La12接收到第二數位訊號DS2時，第一鎖存模組La12係將第二數位訊號DS2傳送至另一通道CH1的第二鎖存模組La21。接著，第二數位訊號DS2依序經過通道CH1的位準移位模組LS1及P型數位/類比轉換模組PDAC1之處理後，又切換回通道CH2的電阻梯形轉換模組R2R2，接著又切換至通道CH1的P型放大模組POP1經處理後變為第二類比訊號AS2傳送至二對一多工器2T13，再經由輸出多工器MUX2輸出至鋸齒狀面板Z之第三條資料線L3。
同理，當通道CH3的第一鎖存模組La13接收到第三數位訊號DS3時，第一鎖存模組La13係將第三數位訊號DS3傳送至另一通道CH4的第二鎖存模組La24。接著，第三數位訊號DS3依序經過通道CH4的位準移位模組LS4及N型數位/類比轉換模組NDAC4之處理後，又切換回通道CH3的電阻梯形轉換模組R2R3，接著又切換至通道CH4的N型放大模組NOP4經處理後變為第三類比訊號AS3傳送至二對一多工器2T14，再經由輸出多工器MUX2輸出至鋸齒狀面板Z之第四條資料線L4。
當通道CH4的第一鎖存模組La14接收到第四數位訊號DS4時，第一鎖存模組La14係將第四數位訊號DS4傳送至另一通道CH3的第二鎖存模組La23。接著，第四數位訊號DS4依序經過通道CH3的位準移位模組LS3及P型數位/類比轉換模組PDAC3之處理後，又切換回通道CH4的電阻梯形轉換模組R2R4，接著又切換至通道CH3的P型放大模組POP3經處理後變為第四類比訊號AS4傳送至二對一多工器2T15，再經由輸出多工器MUX3輸出至鋸齒狀面板Z之第五條資料線L5。其餘依此類推。
需說明的是，由於分別輸入至通道CH1~CH2N的第一數位訊號DS1~第2N數位訊號DS2N經驅動裝置1處理後已分別透過二對一多工器2T12~2T12N+1及輸出多工器MUX1~MUXN輸出至鋸齒狀面板Z的第二條資料線L2~第2N條資料線L2N以及下一個第一條資料線L1’，使得二對一多工器2T11及2T12N+2接收外部訊號NC而非第一數位訊號DS1~第2N數位訊號DS2N，並且輸出多工器MUXN+1係耦接至下一個第一條資料線L1’，使得二對一多工器2T12N+1所接收之外部訊號NC可透過輸出多工器MUXN+1輸出至下一個第一條資料線L1’。二對一多工器2T11所接收之外部訊號NC透過輸出多工器MUX1輸出至鋸齒狀面板Z的第一條資料線L1。
比較圖2A與圖2B可知：圖2A中之驅動裝置1於第一種運作模式下所輸出的第一類比訊號AS1~第2N類比訊號AS2N係分別傳送至鋸齒狀面板Z的第一條資料線L1~第2N條資料線L2N；圖2B中之驅動裝置1於第二種運作模式下所輸出的第一類比訊號AS1~第2N類比訊號AS2N係分別傳送至鋸齒狀面板Z的第二條資料線L2~第2N條資料線L2N及下一個第一條資料線L1’。
如圖2C所示，於驅動裝置1之第三種運作模式下，當通道CH1的第一鎖存模組La11接收到第一數位訊號DS1時，第一鎖存模組La11係將第一數位訊號DS1傳送至另一通道CH2的第二鎖存模組La22。接著，第一數位訊號DS1依序經過通道CH2的位準移位模組LS2及N型數位/類比轉換模組NDAC2之處理後，又切換回通道CH1的電阻梯形轉換模組R2R1，接著又切換至通道CH2的N型放大模組NOP2經處理後變為第一類比訊號AS1傳送至二對一多工器2T12，再經由輸出多工器MUX1輸出至鋸齒狀面板Z之第一條資料線L1。
當通道CH2的第一鎖存模組La12接收到第二數位訊號DS2時，第一鎖存模組La12係將第二數位訊號DS2傳送至另一通道CH1的第二鎖存模組La21。接著，第二數位訊號DS2依序經過通道CH1的位準移位模組LS1及P型數位/類比轉換模組PDAC1之處理後，又切換回通道CH2的電阻梯形轉換模組R2R2，接著又切換至通道CH1的P型放大模組POP1經處理後變為第二類比訊號AS2傳送至二對一多工器2T11，再經由輸出多工器MUX1輸出至鋸齒狀面板Z之第二條資料線L2。
同理，當通道CH3的第一鎖存模組La13接收到第三數位訊號DS3時，第一鎖存模組La13係將第三數位訊號DS3傳送至另一通道CH4的第二鎖存模組La24。接著，第三數位訊號DS3依序經過通道CH4的位準移位模組LS4及N型數位/類比轉換模組NDAC4之處理後，又切換回通道CH3的電阻梯形轉換模組R2R3，接著又切換至通道CH4的N型放大模組NOP4經處理後變為第三類比訊號AS3傳送至二對一多工器2T14，再經由輸出多工器MUX2輸出至鋸齒狀面板Z之第三條資料線L3。
當通道CH4的第一鎖存模組La14接收到第四數位訊號DS4時，第一鎖存模組La14係將第四數位訊號DS4傳送至另一通道CH3的第二鎖存模組La23。接著，第四數位訊號DS4依序經過通道CH3的位準移位模組LS3及P型數位/類比轉換模組PDAC3之處理後，又切換回通道CH4的電阻梯形轉換模組R2R4，接著又切換至通道CH3的P型放大模組POP3經處理後變為第四類比訊號AS4傳送至二對一多工器2T13，再經由輸出多工器MUX2輸出至鋸齒狀面板Z之第四條資料線L4。其餘依此類推。
需說明的是，由於分別輸入至通道CH1~CH2N的第一數位訊號DS1~第2N數位訊號DS2N經驅動裝置1處理後已分別透過二對一多工器2T11~2T12N及輸出多工器MUX1~MUXN輸出至鋸齒狀面板Z的第二條資料線L1~第2N條資料線L2N，使得二對一多工器2T12N+1及2T12N+2接收外部訊號NC而非第一數位訊號DS1~第2N數位訊號DS2N，並且輸出多工器MUXN+1係耦接至下一個第一條資料線L1’，使得二對一多工器2T12N+2所接收之外部訊號NC可透過輸出多工器MUXN+1輸出至下一個第一條資料線L1’。
如圖2D所示，於驅動裝置1之第四種運作模式下，當通道CH1的第一鎖存模組La11接收到第一數位訊號DS1時，第一鎖存模組La11係將第一數位訊號DS1傳送至同樣位於通道CH1的第二鎖存模組La21。接著，第一數位訊號DS1依序經過通道CH1的位準移位模組LS1、P型數位/類比轉換模組PDAC1、電阻梯形轉換模組R2R1及P型放大模組POP1之處理後變為第一類比訊號AS1傳送至二對一多工器2T11，再經由輸出多工器MUX1輸出至鋸齒狀面板Z之第二條資料線L2。
當通道CH2的第一鎖存模組La12接收到第二數位訊號DS2時，第一鎖存模組La12係將第二數位訊號DS2傳送至同樣位於通道CH2的第二鎖存模組La22。接著，第二數位訊號DS2依序經過通道CH2的位準移位模組LS2、N型數位/類比轉換模組NDAC2、電阻梯形轉換模組R2R2及N型放大模組NOP2之處理後變為第二類比訊號AS2傳送至二對一多工器2T14，再經由輸出多工器MUX2輸出至鋸齒狀面板Z之第三條資料線L3。
同理，當通道CH3的第一鎖存模組La13接收到第三數位訊號DS3時，第一鎖存模組La13係將第三數位訊號DS3傳送至同樣位於通道CH3的第二鎖存模組La23。接著，第三數位訊號DS3依序經過通道CH3的位準移位模組LS3、P型數位/類比轉換模組PDAC3、電阻梯形轉換模組R2R3及P型放大模組POP3之處理後變為第三類比訊號AS3傳送至二對一多工器2T13，再經由輸出多工器MUX2輸出至鋸齒狀面板Z之第四條資料線L4。當通道CH4的第一鎖存模組La14接收到第四數位訊號DS4時，第一鎖存模組La14係將第四數位訊號DS4傳送至同樣位於通道CH4的第二鎖存模組La24。接著，第四數位訊號DS4依序經過通道CH4的位準移位模組LS4、N型數位/類比轉換模組NDAC4、電阻梯形轉換模組R2R4及N型放大模組NOP4之處理後變為第四類比訊號AS4傳送至二對一多工器2T16，再經由輸出多工器MUX3輸出至鋸齒狀面板Z之第五條資料線L5。其餘依此類推。
需說明的是，由於分別輸入至通道CH1~CH2N的第一數位訊號DS1~第2N數位訊號DS2N經驅動裝置1處理後已分別透過二對一多工器2T11及2T13~2T12N+2及輸出多工器MUX1~MUXN輸出至鋸齒狀面板Z的第二條資料線L2~第2N條資料線L2N及下一個第一條資料線L1’，使得二對一多工器2T12及2T12N+1接收外部訊號NC而非第一數位訊號DS1~第2N數位訊號DS2N，並且輸出多工器MUXN+1係耦接至下一個第一條資料線L1’，使得二對一多工器2T12N+2所接收之第2N類比訊號AS2N可透過輸出多工器MUXN+1輸出至下一個第一條資料線L1’。至於二對一多工器2T12所接收之外部訊號NC透過輸出多工器MUX1輸出至鋸齒狀面板Z的第一條資料線L1。
比較圖2C與圖2D可知：圖2C中之驅動裝置1於第三種運作模式下所輸出的第一類比訊號AS1~第2N類比訊號AS2N係分別傳送至鋸齒狀面板Z的第一條資料線L1~第2N條資料線L2N；圖2D中之驅動裝置1於第四種運作模式下所輸出的第一類比訊號AS1~第2N類比訊號AS2N係分別傳送至鋸齒狀面板Z的第二條資料線L2~第2N條資料線L2N及下一個第一條資料線L1’。
根據本發明之第二具體實施例為一種驅動裝置。於此實施例中，該驅動裝置可以是應用於液晶顯示器之源極驅動器，但不以此為限。該液晶顯示器可以是鋸齒狀面板，若其同一列子像素於不同時間下係自源極驅動器的相同通道接收輸入電壓，則可實現消除偏差(offset cancel)之功效，進而提升液晶顯示器的顯示品質。請參照圖3，圖3係繪示驅動裝置之結構示意圖。如圖3所示，驅動裝置3包含有2N個通道(channel)CH1~CH2N，可分為CH1與CH2、CH3與CH4、...、CH2N-1與CH2N等N組通道。以第1組通道CH1與CH2為例，通道CH1包含有第一鎖存模組La11、第二鎖存模組La21、位準移位模組LS1、P型數位/類比轉換模組PDAC1、電阻梯形轉換模組R2R1及P型放大模組POP1；通道CH2包含有第一鎖存模組La12、第二鎖存模組La22、位準移位模組LS2、N型數位/類比轉換模組NDAC2、電阻梯轉換模組R2R2及N型放大模組NOP2。
其中，通道CH1的第一鎖存模組La11係選擇性地耦接至通道CH1的第二鎖存模組La21或通道CH2的第二鎖存模組La22；通道CH2的第一鎖存模組La12係選擇性地耦接至通道CH2的第二鎖存模組La22或通道CH1的第二鎖存模組La21；通道CH1的位準移位模組LS1係耦接於第二鎖存模組La21與P型數位/類比轉換模組PDAC1之間；通道CH2的位準移位模組LS2係耦接於第二鎖存模組La22與N型數位/類比轉換模組NDAC2之間；通道CH1的P型數位/類比轉換模組PDAC1係選擇性地耦接至通道CH1的電阻梯形轉換模組R2R1或通道CH2的電阻梯形轉換模組R2R2；通道CH2的N型數位/類比轉換模組NDAC2係選擇性地耦接至通道CH2的電阻梯形轉換模組R2R2或通道CH1的電阻梯形轉換模組R2R1；通道CH1的電阻梯形轉換模組R2R1係選擇性地耦接至通道CH1的P型放大模組POP1或通道CH2的N型放大模組NOP2；通道CH2的電阻梯形轉換模組R2R2係選擇性地耦接至通道CH2的N型放大模組NOP2或通道CH1的P型放大模組POP1。
需注意的是，於此實施例中，驅動裝置1亦包含有N個輸出多工器MUX1~MUXN及2N+1個二對一多工器2T11~2T12N+1。其中，每個輸出多工器MUX1~MUXN分別具有兩個輸入端及兩個輸出端；每個二對一多工器2T11~2T12N+1分別具有兩個輸入端及一個輸出端。以輸出多工器MUX1~MUX4為例，輸出多工器MUX1的兩個輸入端分別耦接通道CH1的P型放大模組POP1及通道CH2的N型放大模組NOP2；輸出多工器MUX2的兩個輸入端分別耦接通道CH3的P型放大模組POP1及通道CH4的N型放大模組NOP2；其餘依此類推。以二對一多工器2T11~2T14為例，二對一多工器2T11的兩個輸入端分別耦接通道CH1的P型放大模組POP1及外部訊號NC；二對一多工器2T12的兩個輸入端分別耦接通道CH2的N型放大模組NOP2及通道CH1的P型放大模組POP1；二對一多工器2T13的兩個輸入端分別耦接通道CH3的P型放大模組POP3及通道CH2的N型放大模組NOP2；二對一多工器2T14的兩個輸入端分別耦接通道CH4的N型放大模組NOP4及通道CH3的P型放大模組POP3；依此類推，二對一多工器2T12N+1的兩個輸入端分別耦接通道CH2N的N型放大模組NOP2N及外部訊號NC。每個二對一多工器2T12N+1的輸出端分別耦接至接觸墊PAD1~PADN+1。
接著，請參照圖4A至圖4D，圖4A至圖4D係分別繪示圖3中之驅動裝置3於不同運作模式下之訊號傳輸路徑的示意圖。
如圖4A所示，於驅動裝置3之第一種運作模式下，當通道CH1的第一鎖存模組La11接收到第一數位訊號DS1時，第一鎖存模組La11係將第一數位訊號DS1傳送至同樣位於通道CH1的第二鎖存模組La21。接著，第一數位訊號DS1依序經過通道CH1的位準移位模組LS1、P型數位/類比轉換模組PDAC1、電阻梯形轉換模組R2R1及P型放大模組POP1之處理後變為第一類比訊號AS1傳送至輸出多工器MUX1，再經由二對一多工器2T11輸出至鋸齒狀面板Z之第一條資料線L1。
當通道CH2的第一鎖存模組La12接收到第二數位訊號DS2時，第一鎖存模組La12係將第二數位訊號DS2傳送至同樣位於通道CH2的第二鎖存模組La22。接著，第二數位訊號DS2依序經過通道CH2的位準移位模組LS2、N型數位/類比轉換模組NDAC2、電阻梯形轉換模組R2R2及N型放大模組NOP2之處理後變為第二類比訊號AS2傳送至輸出多工器MUX1，再經由二對一多工器2T12輸出至鋸齒狀面板Z之第二條資料線L2。
同理，當通道CH3的第一鎖存模組La13接收到第三數位訊號DS3時，第一鎖存模組La13係將第三數位訊號DS3傳送至同樣位於通道CH3的第二鎖存模組La23。接著，第三數位訊號DS3依序經過通道CH3的位準移位模組LS3、P型數位/類比轉換模組PDAC3、電阻梯形轉換模組R2R3及P型放大模組POP3之處理後變為第三類比訊號AS3傳送至輸出多工器MUX2，再經由二對一多工器2T13輸出至鋸齒狀面板Z之第三條資料線L3。當通道CH4的第一鎖存模組La14接收到第四數位訊號DS4時，第一鎖存模組La14係將第四數位訊號DS4傳送至同樣位於通道CH4的第二鎖存模組La24。接著，第四數位訊號DS4依序經過通道CH4的位準移位模組LS4、N型數位/類比轉換模組NDAC4、電阻梯形轉換模組R2R4及N型放大模組NOP4之處理後變為第四類比訊號AS4傳送至輸出多工器MUX2，再經由二對一多工器2T14輸出至鋸齒狀面板Z之第四條資料線L4。其餘依此類推。
需說明的是，由於分別輸入至通道CH1~CH2N的第一數位訊號DS1~第2N數位訊號DS2N經驅動裝置3處理後已分別透過輸出多工器MUX1~MUXN及二對一多工器2T11~2T12N輸出至鋸齒狀面板Z的第一條資料線L1~第2N條資料線L2N，使得二對一多工器2T12N+1接收外部訊號NC而非第一數位訊號DS1~第2N數位訊號DS2N，並且二對一多工器2T12N+1係耦接至下一個第一條資料線L1’，二對一多工器2T12N+1所接收之外部訊號NC係傳送至至下一個第一條資料線L1’。
如圖4B所示，於驅動裝置3之第二種運作模式下，當通道CH1的第一鎖存模組La11接收到第一數位訊號DS1時，第一鎖存模組La11係將第一數位訊號DS1傳送至另一通道CH2的第二鎖存模組La22。接著，第一數位訊號DS1依序經過通道CH2的位準移位模組LS2及N型數位/類比轉換模組NDAC2之處理後，又切換回通道CH1的電阻梯形轉換模組R2R1，接著又切換至通道CH2的N型放大模組NOP2經處理後變為第一類比訊號AS1傳送至輸出多工器MUX1，再經由二對一多工器2T12輸出至鋸齒狀面板Z之第二條資料線L2。
當通道CH2的第一鎖存模組La12接收到第二數位訊號DS2時，第一鎖存模組La12係將第二數位訊號DS2傳送至另一通道CH1的第二鎖存模組La21。接著，第二數位訊號DS2依序經過通道CH1的位準移位模組LS1及P型數位/類比轉換模組PDAC1之處理後，又切換回通道CH2的電阻梯形轉換模組R2R2，接著又切換至通道CH1的P型放大模組POP1經處理後變為第二類比訊號AS2傳送至輸出多工器MUX1，再經由二對一多工器2T13輸出至鋸齒狀面板Z之第三條資料線L3。
同理，當通道CH3的第一鎖存模組La13接收到第三數位訊號DS3時，第一鎖存模組La13係將第三數位訊號DS3傳送至另一通道CH4的第二鎖存模組La24。接著，第三數位訊號DS3依序經過通道CH4的位準移位模組LS4及N型數位/類比轉換模組NDAC4之處理後，又切換回通道CH3的電阻梯形轉換模組R2R3，接著又切換至通道CH4的N型放大模組NOP4經處理後變為第三類比訊號AS3傳送至輸出多工器MUX2，再經由二對一多工器2T14輸出至鋸齒狀面板Z之第四條資料線L4。
當通道CH4的第一鎖存模組La14接收到第四數位訊號DS4時，第一鎖存模組La14係將第四數位訊號DS4傳送至另一通道CH3的第二鎖存模組La23。接著，第四數位訊號DS4依序經過通道CH3的位準移位模組LS3及P型數位/類比轉換模組PDAC3之處理後，又切換回通道CH4的電阻梯形轉換模組R2R4，接著又切換至通道CH3的P型放大模組POP3經處理後變為第四類比訊號AS4傳送至輸出多工器MUX2，再經由二對一多工器2T15輸出至鋸齒狀面板Z之第五條資料線L5。其餘依此類推。
需說明的是，由於分別輸入至通道CH1~CH2N的第一數位訊號DS1~第2N數位訊號DS2N經驅動裝置3處理後已分別透過輸出多工器MUX1~MUXN及二對一多工器2T12~2T12N+1輸出至鋸齒狀面板Z的第二條資料線L2~第2N條資料線L2N以及下一個第一條資料線L1’，使得二對一多工器2T11接收外部訊號NC而非第一數位訊號DS1~第2N數位訊號DS2N，並且二對一多工器2T12N+1係耦接至下一個第一條資料線L1’，使得二對一多工器2T12N+1所接收之第2N數位訊號DS2N可透過輸出多工器MUXN+1輸出至下一個第一條資料線L1’。二對一多工器2T11所接收之外部訊號NC則係輸出至鋸齒狀面板Z的第一條資料線L1。
比較圖4A與圖4B可知：圖4A中之驅動裝置3於第一種運作模式下所輸出的第一類比訊號AS1~第2N類比訊號AS2N係分別傳送至鋸齒狀面板Z的第一條資料線L1~第2N條資料線L2N；圖4B中之驅動裝置3於第二種運作模式下所輸出的第一類比訊號AS1~第2N類比訊號AS2N係分別傳送至鋸齒狀面板Z的第二條資料線L2~第2N條資料線L2N及下一個第一條資料線L1’。
如圖4C所示，於驅動裝置3之第三種運作模式下，當通道CH1的第一鎖存模組La11接收到第一數位訊號DS1時，第一鎖存模組La11係將第一數位訊號DS1傳送至另一通道CH2的第二鎖存模組La22。接著，第一數位訊號DS1依序經過通道CH2的位準移位模組LS2及N型數位/類比轉換模組NDAC2之處理後，又切換回通道CH1的電阻梯形轉換模組R2R1，接著又切換至通道CH2的N型放大模組NOP2經處理後變為第一類比訊號AS1傳送至輸出多工器MUX1，再經由二對一多工器2T12輸出至鋸齒狀面板Z之第一條資料線L1。
當通道CH2的第一鎖存模組La12接收到第二數位訊號DS2時，第一鎖存模組La12係將第二數位訊號DS2傳送至另一通道CH1的第二鎖存模組La21。接著，第二數位訊號DS2依序經過通道CH1的位準移位模組LS1及P型數位/類比轉換模組PDAC1之處理後，又切換回通道CH2的電阻梯形轉換模組R2R2，接著又切換至通道CH1的P型放大模組POP1經處理後變為第二類比訊號AS2傳送至輸出多工器MUX1，再經由二對一多工器2T12輸出至鋸齒狀面板Z之第二條資料線L2。
同理，當通道CH3的第一鎖存模組La13接收到第三數位訊號DS3時，第一鎖存模組La13係將第三數位訊號DS3傳送至另一通道CH4的第二鎖存模組La24。接著，第三數位訊號DS3依序經過通道CH4的位準移位模組LS4及N型數位/類比轉換模組NDAC4之處理後，又切換回通道CH3的電阻梯形轉換模組R2R3，接著又切換至通道CH4的N型放大模組NOP4經處理後變為第三類比訊號AS3傳送至輸出多工器MUX2，再經由二對一多工器2T13輸出至鋸齒狀面板Z之第三條資料線L3。
當通道CH4的第一鎖存模組La14接收到第四數位訊號DS4時，第一鎖存模組La14係將第四數位訊號DS4傳送至另一通道CH3的第二鎖存模組La23。接著，第四數位訊號DS4依序經過通道CH3的位準移位模組LS3及P型數位/類比轉換模組PDAC3之處理後，又切換回通道CH4的電阻梯形轉換模組R2R4，接著又切換至通道CH3的P型放大模組POP3經處理後變為第四類比訊號AS4傳送至輸出多工器MUX2，再經由二對一多工器2T14輸出至鋸齒狀面板Z之第四條資料線L4。其餘依此類推。
需說明的是，由於分別輸入至通道CH1~CH2N的第一數位訊號DS1~第2N數位訊號DS2N經驅動裝置3處理後已分別透過輸出多工器MUX1~MUXN及二對一多工器2T11~2T12N輸出至鋸齒狀面板Z的第一條資料線L1~第2N條資料線L2N，使得二對一多工器2T12N+1接收外部訊號NC而非第一數位訊號DS1~第2N數位訊號DS2N，並且二對一多工器2T12N+1係耦接至下一個第一條資料線L1’，使得二對一多工器2T12N+1所接收之外部訊號NC可輸出至下一個第一條資料線L1’。
如圖4D所示，於驅動裝置3之第四種運作模式下，當通道CH1的第一鎖存模組La11接收到第一數位訊號DS1時，第一鎖存模組La11係將第一數位訊號DS1傳送至同樣位於通道CH1的第二鎖存模組La21。接著，第一數位訊號DS1依序經過通道CH1的位準移位模組LS1、P型數位/類比轉換模組PDAC1、電阻梯形轉換模組R2R1及P型放大模組POP1之處理後變為第一類比訊號AS1傳送至輸出多工器MUX1，再經由二對一多工器2T12輸出至鋸齒狀面板Z之第二條資料線L2。
當通道CH2的第一鎖存模組La12接收到第二數位訊號DS2時，第一鎖存模組La12係將第二數位訊號DS2傳送至同樣位於通道CH2的第二鎖存模組La22。接著，第二數位訊號DS2依序經過通道CH2的位準移位模組LS2、N型數位/類比轉換模組NDAC2、電阻梯形轉換模組R2R2及N型放大模組NOP2之處理後變為第二類比訊號AS2傳送至輸出多工器MUX1，再經由二對一多工器2T13輸出至鋸齒狀面板Z之第三條資料線L3。
同理，當通道CH3的第一鎖存模組La13接收到第三數位訊號DS3時，第一鎖存模組La13係將第三數位訊號DS3傳送至同樣位於通道CH3的第二鎖存模組La23。接著，第三數位訊號DS3依序經過通道CH3的位準移位模組LS3、P型數位/類比轉換模組PDAC3、電阻梯形轉換模組R2R3及P型放大模組POP3之處理後變為第三類比訊號AS3傳送至輸出多工器MUX2，再經由二對一多工器2T14輸出至鋸齒狀面板Z之第四條資料線L4。當通道CH4的第一鎖存模組La14接收到第四數位訊號DS4時，第一鎖存模組La14係將第四數位訊號DS4傳送至同樣位於通道CH4的第二鎖存模組La24。接著，第四數位訊號DS4依序經過通道CH4的位準移位模組LS4、N型數位/類比轉換模組NDAC4、電阻梯形轉換模組R2R4及N型放大模組NOP4之處理後變為第四類比訊號AS4傳送至輸出多工器MUX2，再經由二對一多工器2T15輸出至鋸齒狀面板Z之第五條資料線L5。其餘依此類推。
需說明的是，由於分別輸入至通道CH1~CH2N的第一數位訊號DS1~第2N數位訊號DS2N經驅動裝置1處理後已分別透過輸出多工器MUX1~MUXN及二對一多工器2T12~2T12N+1輸出至鋸齒狀面板Z的第二條資料線L2~第2N條資料線L2N及下一個第一條資料線L1’，使得二對一多工器2T11接收外部訊號NC而非第一數位訊號DS1~第2N數位訊號DS2N，並且二對一多工器2T12N+1係耦接至下一個第一條資料線L1’，使得二對一多工器2T12N+1所接收之第2N類比訊號AS2N可輸出至下一個第一條資料線L1’。至於二對一多工器2T11所接收之外部訊號NC則係輸出至鋸齒狀面板Z的第一條資料線L1。
比較圖4C與圖4D可知：圖4C中之驅動裝置3於第三種運作模式下所輸出的第一類比訊號AS1~第2N類比訊號AS2N係分別傳送至鋸齒狀面板Z的第一條資料線L1~第2N條資料線L2N；圖4D中之驅動裝置1於第四種運作模式下所輸出的第一類比訊號AS1~第2N類比訊號AS2N係分別傳送至鋸齒狀面板Z的第二條資料線L2~第2N條資料線L2N及下一個第一條資料線L1’。
根據本發明之第三具體實施例為一種驅動裝置。於此實施例中，該驅動裝置可以是應用於液晶顯示器之源極驅動器，但不以此為限。該液晶顯示器可以是鋸齒狀面板，若其同一列子像素於不同時間下係自源極驅動器的相同通道接收輸入電壓，則可實現消除偏差之功效，進而提升液晶顯示器的顯示品質。請參照圖5，圖5係繪示驅動裝置之結構示意圖。如圖5所示，驅動裝置5包含有2N個通道(channel)CH1~CH2N，可分為CH1與CH2、CH3與CH4、...、CH2N-1與CH2N等N組通道。以第1組通道CH1與CH2為例，通道CH1包含有第一鎖存模組La11、第二鎖存模組La21、位準移位模組LS1、P型數位/類比轉換模組PDAC1、電阻梯形轉換模組R2R1及P型放大模組POP1；通道CH2包含有第一鎖存模組La12、第二鎖存模組La22、位準移位模組LS2、N型數位/類比轉換模組NDAC2、電阻梯轉換模組R2R2及N型放大模組NOP2。
其中，通道CH1的第一鎖存模組La11係選擇性地耦接至通道CH1的第二鎖存模組La21或通道CH2的第二鎖存模組La22；通道CH2的第一鎖存模組La12係選擇性地耦接至通道CH2的第二鎖存模組La22或通道CH1的第二鎖存模組La21；通道CH1的位準移位模組LS1係耦接於第二鎖存模組La21與P型數位/類比轉換模組PDAC1之間；通道CH2的位準移位模組LS2係耦接於第二鎖存模組La22與N型數位/類比轉換模組NDAC2之間；通道CH1的P型數位/類比轉換模組PDAC1係選擇性地耦接至通道CH1的電阻梯形轉換模組R2R1或通道CH2的電阻梯形轉換模組R2R2；通道CH2的N型數位/類比轉換模組NDAC2係選擇性地耦接至通道CH2的電阻梯形轉換模組R2R2或通道CH1的電阻梯形轉換模組R2R1；通道CH1的電阻梯形轉換模組R2R1係選擇性地耦接至通道CH1的P型放大模組POP1或通道CH2的N型放大模組NOP2；通道CH2的電阻梯形轉換模組R2R2係選擇性地耦接至通道CH2的N型放大模組NOP2或通道CH1的P型放大模組POP1。
需注意的是，於此實施例中，驅動裝置5亦包含有N個二對三多工器2T31~2T3N。顧名思義，每一個二對三多工器2T31~2T3N分別具有兩個輸入端及三個輸出端。其中，二對三多工器2T31的兩個輸入端分別耦接通道CH1的P型放大模組POP1及通道CH2的N型放大模組NOP2；二對三多工器2T32的兩個輸入端分別耦接通道CH3的P型放大模組POP3及通道CH4的N型放大模組NOP4；依此類推，二對三多工器2T3N的兩個輸入端分別耦接通道CH2N-1的P型放大模組POP2N-1及通道CH2N的N型放大模組NOP2N。至於二對三多工器2T31的三個輸出端分別耦接鋸齒狀面板Z的第一條資料線L1~第三條資料線L3；二對三多工器2T32的三個輸出端分別耦接鋸齒狀面板Z的第三條資料線L3~第五條資料線L5；依此類推，二對三多工器2T3N的三個輸出端分別耦接鋸齒狀面板Z的第2N-1條資料線L2N-1、第2N條資料線L2N及下一個第一條資料線L1’。
接著，請參照圖6A至圖6D，圖6A至圖6D係分別繪示圖5中之驅動裝置5於不同運作模式下之訊號傳輸路徑的示意圖。
如圖6A所示，於驅動裝置5之第一種運作模式下，當通道CH1的第一鎖存模組La11接收到第一數位訊號DS1時，第一鎖存模組La11係將第一數位訊號DS1傳送至同樣位於通道CH1的第二鎖存模組La21。接著，第一數位訊號DS1依序經過通道CH1的位準移位模組LS1、P型數位/類比轉換模組PDAC1、電阻梯形轉換模組R2R1及P型放大模組POP1之處理後變為第一類比訊號AS1傳送至二對三多工器2T31，再由二對三多工器2T31輸出至鋸齒狀面板Z之第一條資料線L1。
當通道CH2的第一鎖存模組La12接收到第二數位訊號DS2時，第一鎖存模組La12係將第二數位訊號DS2傳送至同樣位於通道CH2的第二鎖存模組La22。接著，第二數位訊號DS2依序經過通道CH2的位準移位模組LS2、N型數位/類比轉換模組NDAC2、電阻梯形轉換模組R2R2及N型放大模組NOP2之處理後變為第二類比訊號AS2傳送至二對三多工器2T31，再由二對三多工器2T31輸出至鋸齒狀面板Z之第二條資料線L2。
同理，當通道CH3的第一鎖存模組La13接收到第三數位訊號DS3時，第一鎖存模組La13係將第三數位訊號DS3傳送至同樣位於通道CH3的第二鎖存模組La23。接著，第三數位訊號DS3依序經過通道CH3的位準移位模組LS3、P型數位/類比轉換模組PDAC3、電阻梯形轉換模組R2R3及P型放大模組POP3之處理後變為第三類比訊號AS3傳送至二對三多工器2T32，再由二對三多工器2T32輸出至鋸齒狀面板Z之第三條資料線L3。當通道CH4的第一鎖存模組La14接收到第四數位訊號DS4時，第一鎖存模組La14係將第四數位訊號DS4傳送至同樣位於通道CH4的第二鎖存模組La24。接著，第四數位訊號DS4依序經過通道CH4的位準移位模組LS4、N型數位/類比轉換模組NDAC4、電阻梯形轉換模組R2R4及N型放大模組NOP4之處理後變為第四類比訊號AS4傳送至二對三多工器2T32，再由二對三多工器2T32輸出至鋸齒狀面板Z之第四條資料線L4。其餘依此類推。藉此，分別輸入至通道CH1~CH2N的第一數位訊號DS1~第2N數位訊號DS2N經驅動裝置5處理後可分別透過二對三多工器2T31~2T3N輸出至鋸齒狀面板Z的第一條資料線L1~第2N條資料線L2N。
如圖6B所示，於驅動裝置5之第二種運作模式下，當通道CH1的第一鎖存模組La11接收到第一數位訊號DS1時，第一鎖存模組La11係將第一數位訊號DS1傳送至另一通道CH2的第二鎖存模組La22。接著，第一數位訊號DS1依序經過通道CH2的位準移位模組LS2及N型數位/類比轉換模組NDAC2之處理後，又切換回通道CH1的電阻梯形轉換模組R2R1，接著又切換至通道CH2的N型放大模組NOP2經處理後變為第一類比訊號AS1傳送至二對三多工器2T31，再由二對三多工器2T31輸出至鋸齒狀面板Z之第二條資料線L2。
當通道CH2的第一鎖存模組La12接收到第二數位訊號DS2時，第一鎖存模組La12係將第二數位訊號DS2傳送至另一通道CH1的第二鎖存模組La21。接著，第二數位訊號DS2依序經過通道CH1的位準移位模組LS1及P型數位/類比轉換模組PDAC1之處理後，又切換回通道CH2的電阻梯形轉換模組R2R2，接著又切換至通道CH1的P型放大模組POP1經處理後變為第二類比訊號AS2傳送至二對三多工器2T31，再由二對三多工器2T31輸出至鋸齒狀面板Z之第三條資料線L3。
同理，當通道CH3的第一鎖存模組La13接收到第三數位訊號DS3時，第一鎖存模組La13係將第三數位訊號DS3傳送至另一通道CH4的第二鎖存模組La24。接著，第三數位訊號DS3依序經過通道CH4的位準移位模組LS4及N型數位/類比轉換模組NDAC4之處理後，又切換回通道CH3的電阻梯形轉換模組R2R3，接著又切換至通道CH4的N型放大模組NOP4經處理後變為第三類比訊號AS3傳送至二對三多工器2T32，再經由二對三多工器2T32輸出至鋸齒狀面板Z之第四條資料線L4。
當通道CH4的第一鎖存模組La14接收到第四數位訊號DS4時，第一鎖存模組La14係將第四數位訊號DS4傳送至另一通道CH3的第二鎖存模組La23。接著，第四數位訊號DS4依序經過通道CH3的位準移位模組LS3及P型數位/類比轉換模組PDAC3之處理後，又切換回通道CH4的電阻梯形轉換模組R2R4，接著又切換至通道CH3的P型放大模組POP3經處理後變為第四類比訊號AS4傳送至二對三多工器2T32，再經由二對三多工器2T32輸出至鋸齒狀面板Z之第五條資料線L5。其餘依此類推。
需說明的是，由於分別輸入至通道CH1~CH2N的第一數位訊號DS1~第2N數位訊號DS2N經驅動裝置5處理後已分別透過二對三多工器2T31~2T3N輸出至鋸齒狀面板Z的第二條資料線L2~第2N條資料線L2N以及下一個第一條資料線L1’，使得二對三多工器2T31需傳送外部訊號NC至鋸齒狀面板Z的第一條資料線L1。此外，由於二對三多工器2T3N係耦接至下一個第一條資料線L1’，使得二對三多工器2T3N所接收之第2N數位訊號DS2N可透過二對三多工器2T3N輸出至下一個第一條資料線L1’。
比較圖6A與圖6B可知：圖6A中之驅動裝置5於第一種運作模式下所輸出的第一類比訊號AS1~第2N類比訊號AS2N係分別傳送至鋸齒狀面板Z的第一條資料線L1~第2N條資料線L2N；圖6B中之驅動裝置5於第二種運作模式下所輸出的第一類比訊號AS1~第2N類比訊號AS2N係分別傳送至鋸齒狀面板Z的第二條資料線L2~第2N條資料線L2N及下一個第一條資料線L1’。
如圖6C所示，於驅動裝置5之第三種運作模式下，當通道CH1的第一鎖存模組La11接收到第一數位訊號DS1時，第一鎖存模組La11係將第一數位訊號DS1傳送至另一通道CH2的第二鎖存模組La22。接著，第一數位訊號DS1依序經過通道CH2的位準移位模組LS2及N型數位/類比轉換模組NDAC2之處理後，又切換回通道CH1的電阻梯形轉換模組R2R1，接著又切換至通道CH2的N型放大模組NOP2經處理後變為第一類比訊號AS1傳送至二對三多工器2T31，再由二對三多工器2T31輸出至鋸齒狀面板Z之第一條資料線L1。
當通道CH2的第一鎖存模組La12接收到第二數位訊號DS2時，第一鎖存模組La12係將第二數位訊號DS2傳送至另一通道CH1的第二鎖存模組La21。接著，第二數位訊號DS2依序經過通道CH1的位準移位模組LS1及P型數位/類比轉換模組PDAC1之處理後，又切換回通道CH2的電阻梯形轉換模組R2R2，接著又切換至通道CH1的P型放大模組POP1經處理後變為第二類比訊號AS2傳送至二對三多工器2T31，再由二對三多工器2T31輸出至鋸齒狀面板Z之第二條資料線L2。
同理，當通道CH3的第一鎖存模組La13接收到第三數位訊號DS3時，第一鎖存模組La13係將第三數位訊號DS3傳送至另一通道CH4的第二鎖存模組La24。接著，第三數位訊號DS3依序經過通道CH4的位準移位模組LS4及N型數位/類比轉換模組NDAC4之處理後，又切換回通道CH3的電阻梯形轉換模組R2R3，接著又切換至通道CH4的N型放大模組NOP4經處理後變為第三類比訊號AS3傳送至二對三多工器2T32，再經由二對三多工器2T32輸出至鋸齒狀面板Z之第三條資料線L3。
當通道CH4的第一鎖存模組La14接收到第四數位訊號DS4時，第一鎖存模組La14係將第四數位訊號DS4傳送至另一通道CH3的第二鎖存模組La23。接著，第四數位訊號DS4依序經過通道CH3的位準移位模組LS3及P型數位/類比轉換模組PDAC3之處理後，又切換回通道CH4的電阻梯形轉換模組R2R4，接著又切換至通道CH3的P型放大模組POP3經處理後變為第四類比訊號AS4傳送至二對三多工器2T32，再由二對三多工器2T32輸出至鋸齒狀面板Z之第四條資料線L4。其餘依此類推。藉此，分別輸入至通道CH1~CH2N的第一數位訊號DS1~第2N數位訊號DS2N經驅動裝置5處理後可分別透過二對三多工器2T31~2T3N輸出至鋸齒狀面板Z的第一條資料線L1~第2N條資料線L2N。
如圖6D所示，於驅動裝置5之第四種運作模式下，當通道CH1的第一鎖存模組La11接收到第一數位訊號DS1時，第一鎖存模組La11係將第一數位訊號DS1傳送至同樣位於通道CH1的第二鎖存模組La21。接著，第一數位訊號DS1依序經過通道CH1的位準移位模組LS1、P型數位/類比轉換模組PDAC1、電阻梯形轉換模組R2R1及P型放大模組POP1之處理後變為第一類比訊號AS1傳送至二對三多工器2T31，再由二對三多工器2T31輸出至鋸齒狀面板Z之第二條資料線L2。
當通道CH2的第一鎖存模組La12接收到第二數位訊號DS2時，第一鎖存模組La12係將第二數位訊號DS2傳送至同樣位於通道CH2的第二鎖存模組La22。接著，第二數位訊號DS2依序經過通道CH2的位準移位模組LS2、N型數位/類比轉換模組NDAC2、電阻梯形轉換模組R2R2及N型放大模組NOP2之處理後變為第二類比訊號AS2傳送至二對三多工器2T31，再由二對三多工器2T31輸出至鋸齒狀面板Z之第三條資料線L3。
同理，當通道CH3的第一鎖存模組La13接收到第三數位訊號DS3時，第一鎖存模組La13係將第三數位訊號DS3傳送至同樣位於通道CH3的第二鎖存模組La23。接著，第三數位訊號DS3依序經過通道CH3的位準移位模組LS3、P型數位/類比轉換模組PDAC3、電阻梯形轉換模組R2R3及P型放大模組POP3之處理後變為第三類比訊號AS3傳送至二對三多工器2T32，再由二對三多工器2T32輸出至鋸齒狀面板Z之第四條資料線L4。當通道CH4的第一鎖存模組La14接收到第四數位訊號DS4時，第一鎖存模組La14係將第四數位訊號DS4傳送至同樣位於通道CH4的第二鎖存模組La24。接著，第四數位訊號DS4依序經過通道CH4的位準移位模組LS4、N型數位/類比轉換模組NDAC4、電阻梯形轉換模組R2R4及N型放大模組NOP4之處理後變為第四類比訊號AS4傳送至二對三多工器2T32，再由二對三多工器2T32輸出至鋸齒狀面板Z之第五條資料線L5。其餘依此類推。
需說明的是，由於分別輸入至通道CH1~CH2N的第一數位訊號DS1~第2N數位訊號DS2N經驅動裝置5處理後可分別透過二對三多工器2T31~2T3N輸出至鋸齒狀面板Z的第二條資料線L2~第2N條資料線L2N及下一個第一條資料線L1’，使得二對三多工器2T31輸出外部訊號NC至鋸齒狀面板Z的第一條資料線L1，並且二對三多工器2T3N係耦接至下一個第一條資料線L1’，使得二對三多工器2T3N所接收之第2N類比訊號AS2N可輸出至下一個第一條資料線L1’。
比較圖6C與圖6D可知：圖6C中之驅動裝置5於第三種運作模式下所輸出的第一類比訊號AS1~第2N類比訊號AS2N係分別傳送至鋸齒狀面板Z的第一條資料線L1~第2N條資料線L2N；圖6D中之驅動裝置5於第四種運作模式下所輸出的第一類比訊號AS1~第2N類比訊號AS2N係分別傳送至鋸齒狀面板Z的第二條資料線L2~第2N條資料線L2N及下一個第一條資料線L1’。
圖7A及圖7B係分別繪示本發明之驅動裝置的兩種不同型式之電路佈局(layout)的示意圖。假設驅動裝置的通道數目為960個，如圖7A所示，若接腳P120與接腳P121係分別位於電路板兩側，兩者間可透過導線W1耦接，同樣地，接腳P840與接腳P841係分別位於電路板兩側，兩者間亦可透過導線W2耦接，然而這將導致額外的電阻產生，因此，電路中需要設置有補償電阻以進行補償。為了省去耦接的導線以避免產生額外的電阻，如圖7B所示，可於接腳P120旁額外設置有與另一側接腳P121同樣的接腳P121以及於接腳P840旁額外設置有與另一側接腳P841同樣的接腳P841，故不需補償電阻之設置。
根據本發明的驅動裝置係應用於鋸齒狀面板且不需如同先前技術一樣額外多出兩個通道即可滿足鋸齒狀面板之需求。相較於先前技術，本發明係藉由鋸齒狀面板之同一列子像素於不同時間下自驅動裝置的相同通道接收輸入電壓，以實現消除偏差之功效，進而提升液晶顯示器的顯示品質。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
1、3、5．．．驅動裝置
CH1~CH2N．．．通道
La11~La12N．．．第一鎖存模組
La21~La22N．．．第二鎖存模組
LS1~LS2N．．．位準移位模組
PDAC1、PDAC3、PDAC2N-1．．．P型數位/類比轉換模組
NDAC2、NDAC4、NDAC2N．．．N型數位/類比轉換模組
R2R1~R2R2N．．．電阻梯形轉換模組
POP1、POP3、POP2N-1．．．P型放大模組
NOP2、NOP4、NOP2N．．．N型放大模組
2T11~2T12N+2．．．二對一多工器
NC．．．外部訊號
MUX1~MUXN+1．．．輸出多工器
R1、G1、B1、R2、G2、B2．．．子像素
L1~L2N．．．資料線
P1~P960．．．接腳
2T31~2T3N．．．二對三多工器
W1、W2．．．導線
DS1~DS2N．．．第一數位訊號~第2N數位訊號
AS1~AS2N．．．第一類比訊號~第2N類比訊號
圖1係繪示根據本發明之第一具體實施例之驅動裝置的結構示意圖。
圖2A至圖2D係分別繪示圖1中之驅動裝置1於不同運作模式下之訊號傳輸路徑的示意圖。
圖3係繪示根據本發明之第二具體實施例之驅動裝置的結構示意圖。
圖4A至圖4D係分別繪示圖3中之驅動裝置3於不同運作模式下之訊號傳輸路徑的示意圖。
圖5係繪示根據本發明之第三具體實施例之驅動裝置的結構示意圖。
圖6A至圖6D係分別繪示圖5中之驅動裝置5於不同運作模式下之訊號傳輸路徑的示意圖。
圖7A及圖7B係分別繪示本發明之驅動裝置的兩種不同型式之電路佈局的示意圖。
1．．．驅動裝置
CH1~CH2N．．．通道
La11~La12N．．．第一鎖存模組
Z．．．面板
La21~La22N．．．第二鎖存模組
L1’．．．下一個第一資料線
LS1~LS2N．．．位準移位模組
PDAC1、PDAC3、PDAC2N-1．．．P型數位/類比轉換模組
NDAC2、NDAC4、NDAC2N．．．N型數位/類比轉換模組
R2R1~R2R2N．．．電阻梯形轉換模組
POP1、POP3、POP2N-1．．．P型放大模組
NOP2、NOP4、NOP2N．．．N型放大模組
2T11~2T12N+2．．．二對一多工器
NC．．．外部訊號
MUX1~MUXN+1．．．輸出多工器
R1、G1、B1、R2、G2、B2．．．子像素
L1~L2N．．．資料線

Claims (8)

  1. 一種驅動裝置，係應用於一液晶顯示器，該驅動裝置包含：2N個通道(channel)，係分為N組通道，N為正整數，每一組通道包含相鄰的一第一通道及一第二通道，該第一通道包含有至少一第一鎖存模組、一第一位準移位模組、一P型數位/類比轉換模組、一第一電阻梯形轉換模組及一P型放大模組，該第二通道包含有至少一第二鎖存模組、一第二位準移位模組、一N型數位/類比轉換模組、一第二電阻梯形轉換模組及一N型放大模組；其中，該第一通道之該第一位準移位模組係耦接於該至少一第一鎖存模組與該P型數位/類比轉換模組之間，且該第二通道之該第二位準移位模組係耦接於該至少一第二鎖存模組與該N型數位/類比轉換模組之間；該第一通道之該P型數位/類比轉換模組及該第二通道之該N型數位/類比轉換模組係分別選擇性地耦接至該第一通道之該第一電阻梯形轉換模組或該第二通道之該第二電阻梯形轉換模組；該P型放大模組及該N型放大模組係分別選擇性地耦接至該第一通道之該第一電阻梯形轉換模組或該第二通道之該第二電阻梯形轉換模組；其中，該第一通道之該至少一第一鎖存模組接收一第一數位訊號且由該第一電阻梯形轉換模組輸出一第一類比訊號，該第一類比訊號係對應於該第一數位訊號；該第二通道之該至少一第二鎖存模組接收一第二數位訊號且由該第二電阻梯形轉換模組輸出一第二類比訊號，該第二類比訊號係對應於該第二數位訊號。
  2. 如申請專利範圍第1項所述之驅動裝置，其中該液晶顯示器係包含有鋸齒狀(ZigZag)之一面板，且該面板包含有2N條資料線。
  3. 如申請專利範圍第2項所述之驅動裝置，進一步包含2N+2個二對一多工器及N+1個輸出多工器，該第一通道之該P型放大模組係分別耦接至該2N+2個二對一多工器之一第一個二對一多工器及一第三個二對一多工器，且該第二通道之該N型放大模組係分別耦接至該2N+2個二對一多工器之一第二個二對一多工器及一第四個二對一多工器，該第一個二對一多工器及該第三個二對一多工器分別耦接一外部訊號，該N+1個輸出多工器中之一第一輸出多工器係耦接該第一個二對一多工器與該第二個二對一多工器以及該面板之該2N條資料線中之一第一條資料線與一第二條資料線，一第二輸出多工器係耦接該第三個二對一多工器與該第四個二對一多工器以及該面板之該2N條資料線中之一第三條資料線與一第四條資料線，一第N+1個輸出多工器係耦接第2N-1個二對一多工器與第2N個二對一多工器以及下一個第一條資料線。
  4. 如申請專利範圍第3項所述之驅動裝置，其中於第一運作模式下，該第一通道之該第一電阻梯形轉換模組係耦接於該第一通道之該P型數位/類比轉換模組與該P型放大模組之間，該第二通道之該第二電阻梯形轉換模組係耦接於該第二通道之該N型數位/類比轉換模組與該N型放大模組之間，該第一輸出多工器係耦接於該第一個二對一多工器與該第一條資料線之間並且耦接於該第二個二對一多工器與該第二條資料線之間，該第一電阻梯形轉換模組所輸出之該第一類比訊號經該P型放大模組放大後透過該第一個二對一多工器及該第一輸出多工器輸出至該第一條資料線，該第二電阻梯形轉換模組所輸出之該第二類比訊號經該N型放大模組放大後透過該第二個二對一多工器及該第一輸出多工器輸出至該第二條資料線，且該第N+1個輸出多工器將該第2N-1個二對一多工器所接收之外部訊號輸出至該下一個第一條資料線；於第二運作模式下，該第一通道之該第一電阻梯形轉換模組係耦接於該第二通道之該N型數位/類比轉換模組與該N型放大模組之間，該第二通道之該第二電阻梯形轉換模組係耦接於該第一通道之該P型數位/類比轉換模組與該P型放大模組之間，該第一輸出多工器係耦接於該第一個二對一多工器與該第一條資料線之間並且耦接於該第二個二對一多工器與該第二條資料線之間，該第一電阻梯形轉換模組所輸出之該第一類比訊號經該N型放大模組放大後透過該第二個二對一多工器及該第一輸出多工器輸出至該第二條資料線，該第二電阻梯形轉換模組所輸出之該第二類比訊號經該P型放大模組放大後透過該第三個二對一多工器及該第二輸出多工器輸出至該第三條資料線，該第一輸出多工器將該第一個二對一多工器所接收之外部訊號輸出至該第一條資料線，且該第N+1個輸出多工器將該第2N-1個二對一多工器所接收之第2N個類比訊號輸出至該下一個第一條資料線；於第三運作模式下，該第一通道之該第一電阻梯形轉換模組係耦接於該第二通道之該N型數位/類比轉換模組與該N型放大模組之間，該第二通道之該第二電阻梯形轉換模組係耦接於該第一通道之該P型數位/類比轉換模組與該P型放大模組之間，該第一輸出多工器係耦接於該第一個二對一多工器與該第二條資料線之間並且耦接於該第二個二對一多工器與該第一條資料線之間，該第一電阻梯形轉換模組所輸出之該第一類比訊號經該N型放大模組放大後透過該第二個二對一多工器及該第一輸出多工器輸出至該第一條資料線，該第二電阻梯形轉換模組所輸出之該第二類比訊號經該P型放大模組放大後透過該第一個二對一多工器及該第一輸出多工器輸出至該第二條資料線，且該第N+1個輸出多工器將該第2N+2個二對一多工器所接收之外部訊號輸出至該下一個第一條資料線；於第四運作模式下，該第一通道之該第一電阻梯形轉換模組係耦接於該第一通道之該P型數位/類比轉換模組與該P型放大模組之間，該第二通道之該第二電阻梯形轉換模組係耦接於該第二通道之該N型數位/類比轉換模組與該N型放大模組之間，該第一輸出多工器係耦接於該第一個二對一多工器與該第二條資料線之間並且耦接於該第二個二對一多工器與該第一條資料線之間，該第一電阻梯形轉換模組所輸出之該第一類比訊號經該P型放大模組放大後透過該第一個二對一多工器及該第一輸出多工器輸出至該第二條資料線，該第二電阻梯形轉換模組所輸出之該第二類比訊號經該N型放大模組放大後透過該第四個二對一多工器及該第二輸出多工器輸出至該第三條資料線，該第一輸出多工器將該第二個二對一多工器所接收之外部訊號輸出至該第一條資料線且該第N+1個輸出多工器將該第2N+2個二對一多工器所接收之第2N個類比訊號輸出至該下一個第一條資料線。
  5. 如申請專利範圍第2項所述之驅動裝置，進一步包含N個輸出多工器及2N+1個二對一多工器，該第一通道之該P型放大模組及該第二通道之該N型放大模組均耦接至該N個輸出多工器中之一第一個輸出多工器，且該2N+1個二對一多工器中之一第一個二對一多工器係耦接該第一個輸出多工器與外部訊號以及該第一條資料線，一第二個二對一多工器係耦接該第一個輸出多工器以及該第二條資料線，一第三個二對一多工器係耦接該第一個輸出多工器及該第二個輸出多工器以及該第三條資料線，第2N+1個二對一多工器係耦接該第N個輸出多工器以及下一個第一條資料線。
  6. 如申請專利範圍第5項所述之驅動裝置，其中於第一運作模式下，該第一通道之該第一電阻梯形轉換模組係耦接於該第一通道之該P型數位/類比轉換模組與該P型放大模組之間，該第二通道之該第二電阻梯形轉換模組係耦接於該第二通道之該N型數位/類比轉換模組與該N型放大模組之間，該第一輸出多工器係耦接於該P型放大模組與該第一個二對一多工器之間並且耦接於該N型放大模組與該第二個二對一多工器之間，該第一電阻梯形轉換模組所輸出之該第一類比訊號經該P型放大模組放大後透過該第一輸出多工器及該第一個二對一多工器輸出至該第一條資料線，該第二電阻梯形轉換模組所輸出之該第二類比訊號經該N型放大模組放大後透過該第一輸出多工器及該第二個二對一多工器輸出至該第二條資料線，且該第2N+1個二對一多工器接收外部訊號並將其輸出至該下一個第一條資料線；於第二運作模式下，該第一通道之該第一電阻梯形轉換模組係耦接於該第二通道之該N型數位/類比轉換模組與該N型放大模組之間，該第二通道之該第二電阻梯形轉換模組係耦接於該第一通道之該P型數位/類比轉換模組與該P型放大模組之間，該第一輸出多工器係耦接於該P型放大模組與該第三個二對一多工器之間並且耦接於該N型放大模組與該第二個二對一多工器之間，該第一電阻梯形轉換模組所輸出之該第一類比訊號經該N型放大模組放大後透過該第一輸出多工器及該第二個二對一多工器輸出至該第二條資料線，該第二電阻梯形轉換模組所輸出之該第二類比訊號經該P型放大模組放大後透過該第一輸出多工器及該第三個二對一多工器輸出至該第三條資料線，該第一個二對一多工器接收外部訊號並將其輸出至該第一條資料線，且該第2N+1個二對一多工器將來自第N個輸出多工器之第2N個類比訊號輸出至該下一個第一條資料線；於第三運作模式下，該第一通道之該第一電阻梯形轉換模組係耦接於該第二通道之該N型數位/類比轉換模組與該N型放大模組之間，該第二通道之該第二電阻梯形轉換模組係耦接於該第一通道之該P型數位/類比轉換模組與該P型放大模組之間，該第一輸出多工器係耦接於該P型放大模組與該第二個二對一多工器之間並且耦接於該N型放大模組與該第一個二對一多工器之間，該第一電阻梯形轉換模組所輸出之該第一類比訊號經該N型放大模組放大後透過該第一輸出多工器及該第一個二對一多工器輸出至該第一條資料線，該第二電阻梯形轉換模組所輸出之該第二類比訊號經該P型放大模組放大後透過該第一輸出多工器及該第二個二對一多工器輸出至該第二條資料線，且該第2N+1個二對一多工器接收外部訊號並將其輸出至該下一個第一條資料線；於第四運作模式下，該第一通道之該第一電阻梯形轉換模組係耦接於該第一通道之該P型數位/類比轉換模組與該P型放大模組之間，該第二通道之該第二電阻梯形轉換模組係耦接於該第二通道之該N型數位/類比轉換模組與該N型放大模組之間，該第一輸出多工器係耦接於該P型放大模組與該第二個二對一多工器之間並且耦接於該N型放大模組與該第三個二對一多工器之間，該第一電阻梯形轉換模組所輸出之該第一類比訊號經該P型放大模組放大後透過該第一輸出多工器及該第二個二對一多工器輸出至該第二條資料線，該第二電阻梯形轉換模組所輸出之該第二類比訊號經該N型放大模組放大後透過該第一輸出多工器及該第三個二對一多工器輸出至該第三條資料線，該第一個二對一多工器接收外部訊號並將其輸出至該第一條資料線且該第2N+1個二對一多工器將來自該第N個輸出多工器之第2N個類比訊號輸出至該下一個第一條資料線。
  7. 如申請專利範圍第2項所述之驅動裝置，進一步包含N個二對三多工器，該第一通道之該P型放大模組及該第二通道之該N型放大模組均耦接至該N個二對三多工器中之一第一個二對三多工器，且該第一個二對三多工器係耦接至該第一條資料線、該第二條資料線及該第三條資料線，一第二個二對三多工器係耦接至該第三條資料線、該第四條資料線及該第五條資料線，一第N個二對三多工器係耦接至該第2N-1條資料線、該第2N條資料線及下一個第一條資料線。
  8. 如申請專利範圍第7項所述之驅動裝置，其中於第一運作模式下，該第一通道之該第一電阻梯形轉換模組係耦接於該第一通道之該P型數位/類比轉換模組與該P型放大模組之間，該第二通道之該第二電阻梯形轉換模組係耦接於該第二通道之該N型數位/類比轉換模組與該N型放大模組之間，該第一個二對三多工器係耦接於該P型放大模組與該第一條資料線之間並且耦接於該N型放大模組與該第二條資料線之間，該第一電阻梯形轉換模組所輸出之該第一類比訊號經該P型放大模組放大後透過該第一個二對三多工器輸出至該第一條資料線，該第二電阻梯形轉換模組所輸出之該第二類比訊號經該N型放大模組放大後透過該第一個二對三多工器輸出至該第二條資料線；於第二運作模式下，該第一通道之該第一電阻梯形轉換模組係耦接於該第二通道之該N型數位/類比轉換模組與該N型放大模組之間，該第二通道之該第二電阻梯形轉換模組係耦接於該第一通道之該P型數位/類比轉換模組與該P型放大模組之間，該第一個二對三多工器係耦接於該P型放大模組與該第三條資料線之間並且耦接於該N型放大模組與該第二條資料線之間，該第一電阻梯形轉換模組所輸出之該第一類比訊號經該N型放大模組放大後透過該第一個二對三多工器輸出至該第二條資料線，該第二電阻梯形轉換模組所輸出之該第二類比訊號經該P型放大模組放大後透過該第一個二對三多工器輸出至該第三條資料線，該第一個二對三多工器輸出外部訊號至該第一條資料線，且該第N個二對三多工器將第2N個類比訊號輸出至該下一個第一條資料線；於第三運作模式下，該第一通道之該第一電阻梯形轉換模組係耦接於該第二通道之該N型數位/類比轉換模組與該N型放大模組之間，該第二通道之該第二電阻梯形轉換模組係耦接於該第一通道之該P型數位/類比轉換模組與該P型放大模組之間，該第一個二對三多工器係耦接於該P型放大模組與該第二條資料線之間並且耦接於該N型放大模組與該第一條資料線之間，該第一電阻梯形轉換模組所輸出之該第一類比訊號經該N型放大模組放大後透過該第一個二對三多工器輸出至該第一條資料線，該第二電阻梯形轉換模組所輸出之該第二類比訊號經該P型放大模組放大後透過該第一個二對三多工器輸出至該第二條資料線，且該第N個二對三多工器輸出外部訊號至該下一個第一條資料線；於第四運作模式下，該第一通道之該第一電阻梯形轉換模組係耦接於該第一通道之該P型數位/類比轉換模組與該P型放大模組之間，該第二通道之該第二電阻梯形轉換模組係耦接於該第二通道之該N型數位/類比轉換模組與該N型放大模組之間，該第一個二對三多工器係耦接於該P型放大模組與該第二條資料線之間並且耦接於該N型放大模組與該第三條資料線之間，該第一電阻梯形轉換模組所輸出之該第一類比訊號經該P型放大模組放大後透過該第一個二對三多工器輸出至該第二條資料線，該第二電阻梯形轉換模組所輸出之該第二類比訊號經該N型放大模組放大後透過該第一個二對三多工器輸出至該第三條資料線，該第一個二對三多工器輸出外部訊號至該第一條資料線且該第N個二對三多工器將第2N個類比訊號輸出至該下一個第一條資料線。
TW101101381A 2012-01-13 2012-01-13 驅動裝置 TWI459364B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101101381A TWI459364B (zh) 2012-01-13 2012-01-13 驅動裝置
CN201210072794.3A CN103208261B (zh) 2012-01-13 2012-03-19 驱动装置
US13/740,055 US8866722B2 (en) 2012-01-13 2013-01-11 Driving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101101381A TWI459364B (zh) 2012-01-13 2012-01-13 驅動裝置

Publications (2)

Publication Number Publication Date
TW201329943A true TW201329943A (zh) 2013-07-16
TWI459364B TWI459364B (zh) 2014-11-01

Family

ID=48755471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101101381A TWI459364B (zh) 2012-01-13 2012-01-13 驅動裝置

Country Status (3)

Country Link
US (1) US8866722B2 (zh)
CN (1) CN103208261B (zh)
TW (1) TWI459364B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788934B (zh) * 2020-07-31 2023-01-01 聯詠科技股份有限公司 用於顯示裝置的驅動方法以及顯示裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464597B (zh) 2014-12-23 2018-01-05 厦门天马微电子有限公司 多路选择电路和显示装置
TW201709191A (zh) * 2015-08-21 2017-03-01 瑞鼎科技股份有限公司 應用於顯示裝置之驅動器
KR102521356B1 (ko) * 2017-12-19 2023-04-13 삼성디스플레이 주식회사 표시 장치
TWI703541B (zh) * 2018-03-08 2020-09-01 瑞鼎科技股份有限公司 源極驅動模組、顯示裝置以及顯示面板驅動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3605829B2 (ja) * 1997-04-18 2004-12-22 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及びこれを用いた電子機器
JP2003224477A (ja) * 2002-01-28 2003-08-08 Sharp Corp Ｄ／ａコンバータ回路およびそれを備えた携帯端末装置ならびにオーディオ装置
KR100894643B1 (ko) * 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100889234B1 (ko) * 2002-12-16 2009-03-16 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US8487859B2 (en) * 2002-12-30 2013-07-16 Lg Display Co., Ltd. Data driving apparatus and method for liquid crystal display device
TWI285362B (en) * 2005-07-12 2007-08-11 Novatek Microelectronics Corp Source driver and the internal data transmission method thereof
TWI340371B (en) * 2006-04-25 2011-04-11 Himax Tech Ltd Panel driver
US20080001898A1 (en) * 2006-06-30 2008-01-03 Himax Technologies, Inc. Data bus power down for low power lcd source driver
US20080117190A1 (en) * 2006-11-22 2008-05-22 Chien-Ru Chen Method and driver for driving a display
JP5035835B2 (ja) * 2007-03-01 2012-09-26 ルネサスエレクトロニクス株式会社 表示パネルのデータ側駆動回路、及びそのテスト方法
KR100855995B1 (ko) * 2007-05-23 2008-09-02 삼성전자주식회사 디스플레이 패널 구동 장치 및 방법
JP4475300B2 (ja) * 2007-07-26 2010-06-09 ブラザー工業株式会社 多機能周辺装置
JP2011018020A (ja) * 2009-06-12 2011-01-27 Renesas Electronics Corp 表示パネルの駆動方法、ゲートドライバ及び表示装置
JP2012008197A (ja) * 2010-06-22 2012-01-12 Renesas Electronics Corp 駆動回路、駆動方法、及び表示装置、
JP5754845B2 (ja) * 2011-03-31 2015-07-29 ラピスセミコンダクタ株式会社 表示装置用駆動回路及びドライバセル

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788934B (zh) * 2020-07-31 2023-01-01 聯詠科技股份有限公司 用於顯示裝置的驅動方法以及顯示裝置
TWI817801B (zh) * 2020-07-31 2023-10-01 聯詠科技股份有限公司 用於顯示裝置的驅動方法以及顯示裝置

Also Published As

Publication number Publication date
CN103208261B (zh) 2015-05-20
CN103208261A (zh) 2013-07-17
US20130181963A1 (en) 2013-07-18
US8866722B2 (en) 2014-10-21
TWI459364B (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
CN107180594B (zh) 一种显示面板和显示装置
TWI459364B (zh) 驅動裝置
JP4907797B2 (ja) 半導体集積回路および液晶表示装置
US20170110041A1 (en) Display panel
US10726787B2 (en) Chip on film and display device including the same
US20080204434A1 (en) Display Device
US11069320B2 (en) Chip-on-film and display device
KR20100037505A (ko) 액정표시소자
JP2007067377A (ja) 基板の両面に実装可能な集積回路装置及び電子機器
CN111435207A (zh) 一种显示装置及电子设备
US20090201053A1 (en) Layout structure of source driver and method thereof
JP5250525B2 (ja) 表示装置
TWI459363B (zh) 驅動裝置
JP4472937B2 (ja) 液晶表示装置
US9262976B2 (en) Chip on glass type liquid crystal display
CN114283749B (zh) 源极驱动器、显示面板、显示装置和数据驱动方法
TWI818786B (zh) 顯示裝置
CN114546165B (zh) 触控显示面板及显示装置
TW201833739A (zh) 顯示模組及其驅動控制電路
CN113849086B (zh) 触控显示面板及显示装置
TWI699752B (zh) 顯示驅動器、顯示面板及資訊處理裝置
US20230096095A1 (en) Touch display panel and display device
TWI566563B (zh) Sending devices, receiving devices, delivery systems and portrait display systems
JP2003066475A (ja) 表示装置
CN117437868A (zh) 显示面板