TW201329473A - 產生積體電路模型的方法 - Google Patents

Abstract

根據電路連接佈局、隔離單元拓樸、埠電壓規格檔案來產生積體電路測試模型，可使產生模型的過程擺脫人為因素造成的耗時或錯誤等缺點。除此以外，在追蹤電路連接佈局內節點之電流路徑的過程中，加上部分限制，可使得所產生之積體電路測試模擬模型更為精確。

Description

產生積體電路模型的方法

本發明揭露一種產生積體電路模型的方法，尤指一種藉由追蹤電路連接佈局中各節點之電流路徑來產生積體電路模型的方法。

一般對積體電路進行的測試或模擬中，包含確定積體電路中介面埠(Interface Pin)的電源域(Power Domain)、該電源域的隔離資訊(Isolation Information)、以及該電源域的正確操作電壓。

然而，在這些對積體電路的測試或模擬中，上述電源域以及操作電壓等資訊常需要以人工方式設定，亦即需要根據設計其測試或模擬方式的工程師所知之資料來判斷並輸入該些資訊。這麼做的缺點包含：(1)部分由介面埠至其對應之電源節點與接地節點的路徑可能會誤漏；(2)測試或模擬每一個介面埠的時間太長；(3)在建立介面埠清單時，可能會漏失部分介面埠。

而在這些對積體電路的測試或模擬中，上述隔離資訊也同樣需要以人工方式來設定，而人工方式設定隔離資訊所帶來的缺點包含：(1)測試或模擬每一個介面埠的時間太長；(2)極易在所建立的積體電路電壓模型中漏失部分被隔離元件的資訊，導致測試或模擬結果產生錯誤。除此以外，在根據人工設定之隔離資訊來實際對積體電路進行隔離測試或模擬時，也會導致準備模擬電路的過程耗時，甚至可能需要至少二次以上的模擬才能夠確保模擬中應該要被關閉電源的部份元件可在正確的時間內被關閉電源，故根據人工設定之隔離資訊來實際對積體電路進行隔離測試或模擬將難以避免耗時這個缺點。

為了解決先前技術中測試或模擬積體電路時所導致發生之資訊不正確或是過於耗時的問題，本發明揭露了一種產生積體電路模型的方法。該方法包含根據一電路連接佈局與一隔離單元拓樸(Isolation Cell Topology)產生一電路隔離節點檔案；根據該電路連接佈局與一埠電壓規格檔案，產生一介面節點電壓佈局；及根據該電路隔離節點檔案與該介面節點電壓佈局，產生一積體電路電壓模型。

請參閱第1圖，其為根據本發明之一實施例所揭露之產生積體電路模型的方塊圖。如第1圖所示，本發明所產生之積體電路模型主要包含有積體電路電壓測試模型170與積體電路功能方塊測試模型180。

在第1圖中，電路連接佈局104記錄受測試積體電路中的元件及元件間的連接佈局，隔離單元拓撲102則是記錄隔離元件的元件連結特徵及受測試積體電路中的隔離點，以輔助判斷受測試積體電路中各元件是否為隔離元件或受測試積體電路中是否具有隔離元件，而埠電壓規格檔案106則是記錄受測試積體電路中各介面埠會出現的電位，例如上限電位、下限電位、或是不同操作模式下的相異電位值等。

指令集程式110會對應於電路連接佈局104與隔離單元拓撲102來擷取出部份指令，並將電路連接佈局104與隔離單元拓撲102當作輸入參數而載入於所擷取之該些指令來進行測試，以產生出同時具有受測試積體電路之介面埠電位值資訊與電路佈局資訊的介面節點電壓佈局140。

同樣地，指令集程式110會對應於隔離單元拓樸102與電路連接佈局104載入部分指令，並將隔離單元拓樸102與電路連接佈局104當作輸入參數而載入於所擷取之該些指令來進行測試，以產生出同時具有受測試積體電路之電路佈局資訊與隔離元件資訊的電路隔離節點檔案130。

根據本發明之一實施例，上述以測試產生電路隔離節點檔案130與介面節點電壓佈局140的過程，主要是以追蹤受測試積體電路內各節點在電路連接佈局104的電流路徑來進行。

首先，在產生介面節點電壓佈局140的過程中對各節點在電路連接佈局104的電流路徑所進行的追蹤，其主要目的是為每一個節點決定其對應之一電源節點與一接地節點。請參閱第2圖，其圖示在產生介面節點電壓佈局140的過程中為電路連接佈局104中之一節點P決定其對應之一電源節點VDD與一接地節點DG的示意圖。在追蹤由節點P出發之電流路徑的過程中，當電流路徑經電源節點VDD所在之電源端或接地節點DG所在之接地端時，便會停止對電流路徑的追蹤，並將節點P、電源節點VDD、以及接地節點DG的組合記錄於介面節點電壓佈局140中。如此一來，介面節點電壓佈局140便會具有節點P具有對應之電源節點VDD與接地節點DG的記錄。

在上述為電路連接佈局104之每一節點決定其電源節點與接地節點的過程中，需要遵守部份限制，而這些限制主要與所追蹤的節點被當作一輸入節點或一輸出節點來區分。首先，當所追蹤的節點被當作一輸入節點時，會禁止追蹤該輸入節點之電流路徑在電路連接佈局104中所經之金氧半電晶體的源極或汲極；而當所追蹤的節點被當作一輸出節點時，會禁止追蹤該輸出節點之電流路徑在電路連接佈局104中所經之金氧半電晶體的閘極。這些限制主要是與輸入節點是用來透過閘極控制金氧半電晶體的開關狀態，且輸出節點是接收由金氧半電晶體之汲極或源極傳輸而來的電流等特性有關。

請參閱第3圖，其為在電路連接佈局104中追蹤一輸入節點IP的電流路徑以決定其對應之電源節點與接地節點的示意圖。如第3圖所示，由輸入節點IP出發的電流在遇到P型金氧半電晶體D1之汲極時，即不再追蹤經P型金氧半電晶體D1的電流路徑，故無法將位於P型金氧半電晶體D1之源極的電源節點DVDD當作輸入節點IP的電源節點；而由輸入節點IP出發的電流在遇到P型金氧半電晶體D2之閘極與N型金氧半電晶體D3之閘極時，仍會繼續進行追蹤，故得以決定位於P型金氧半電晶體D2之源極的電源節點AV及位於N型金氧半電晶體D3之源極的接地節點AG各自當作輸入節點IP的電源節點與接地節點。

請參閱第4圖，其為在電路連接佈局104中追蹤一輸出節點OP的電流路徑以決定其對應之電源節點與接地節點的示意圖。如第4圖所示，由輸出節點OP出發的電流在遇到P型金氧半電晶體D4之閘極時，即不再追蹤經P型金氧半電晶體D4的電流路徑，故無法將位於P型金氧半電晶體D4之源極的電源節點LV當作輸出節點OP的電源節點；而由輸出節點OP出發的電流路徑在遇到P型金氧半電晶體D5之汲極與N型金氧半電晶體D6之汲極時，仍會繼續進行追蹤，故得以決定位於P型金氧半電晶體D5之源極的電源節點HV及位於N型金氧半電晶體D6之源極的接地節點HG各自當作輸出節點OP的電源節點與接地節點。

另外，為了明確定義電路連接佈局104中衍生的內部電源，在追蹤節點之電流路徑以決定對應之電源節點與接地節點的過程中，也需要找出在電路連接佈局104內代表上述內部電源之低壓降線性穩壓器(Low Dropout Regulator，LDO Regulator)。

請參閱第5圖，其為在電路連接佈局104中追蹤一節點TP的電流路徑以決定其對應之電源節點與接地節點的過程中以低壓降線性穩壓器510當做節點TP之電源節點的示意圖。請參閱第6圖，其為第5圖將低壓降線性穩壓器510當做節點TP之電源節點後，重新以位於低壓降線性穩壓器510之輸入端的節點NSP當作新節點來追蹤其電流路徑的示意圖。請注意，在第5圖與第6圖之電路方塊500內部所示之元件可為任意元件之組合，且低壓降線性穩壓器510內部包含之元件亦可以其他同樣可實施低壓降線性穩壓器的元件組合所替代，而皆不受第5圖與第6圖所示電路元件組合的限制。

在第5圖中，當以節點TP為起點的電流路徑通過電路方塊500後到達了節點NSP，並透過電路連接佈局104而得知低壓降線性穩壓器510的存在，則本發明會如第5圖所示將節點TP之電流路徑的追蹤停止於節點NSP，並將節點NSP當作是節點TP的電源節點。接著在第6圖中，會重新以節點NSP為起點來追蹤其電流路徑，以決定節點NSP的電源節點與接地節點。在本發明之另一實施例中，低壓降線性穩壓器510的輸出端節點也可以拿來當作新的起點來追蹤其電流路徑，而未受限於第5圖與第6圖所示位於低壓降線性穩壓器510之輸入端的節點NSP。

另外，在產生電路隔離節點檔案130的過程中對各節點在電路連接佈局104的電流路徑所進行的追蹤，其主要目的是找出在電路連接佈局104中符合隔離單元拓樸102記錄之隔離元件連結特徵的元件，且上述符合隔離元件連結特徵的元件即可被判定為隔離元件。在電路連接佈局104中判斷隔離元件的條件為，當由一節點追蹤其電流路徑並途經一元件，且該元件之一輸入端連接於隔離單元拓樸102所記錄之一隔離點時，該元件即可被認定為隔離元件。請參閱第7圖，其為本發明在追蹤節點Intp之電流路徑時判定該電流路徑經過之一測試元件520是否為隔離元件的示意圖，其中第7圖所示之隔離元件連結特徵與隔離點位置已事先儲存於隔離單元拓樸102。如第7圖所示，由於測試元件520之一輸入端連接於隔離單元拓樸102所記錄之一隔離點Isoc，故測試元件520滿足了上述的判定條件而被判定為隔離元件。在判定測試元件520為隔離元件以後，測試元件520為隔離元件之事件也會被記錄於電路隔離節點檔案130。請注意，在本發明之其他實施例中，第7圖之測試元件520內部所示之元件可為任意元件之組合，而不受第7圖所示測試元件520內包含之電路元件的限制。

在電路隔離節點檔案130與介面節點電壓佈局140被產生後，即可再根據電路隔離節點檔案130與介面節點電壓佈局140產生出待測試積體電路的積體電路電壓測試模型170，其中積體電路電壓測試模型170包含有待測試積體電路中的隔離元件資訊與每一節點的電源節點與接地節點等資訊。

在本發明之一實施例中，在根據電路隔離節點檔案130與介面節點電壓佈局140產生出待測試積體電路的積體電路電壓測試模型170之過程中，介面節點電壓佈局140會另外加入電路連接佈局104中部分在測試時被設定為電源關閉狀態的元件或節點等資訊。如第1圖所示，其可再以電源關閉節點檔案160更新介面節點電壓佈局140，以使所產生的積體電路電壓測試模型170可另外包含不同測試狀態下不同節點或元件被關閉電源的測試結果。請注意，電源關閉節點檔案160包含上述電路連接佈局104中在測試時被設定為電源關閉狀態的元件或節點等資訊，且該些資訊可由工程師或根據不同的測試需要來動態地直接進行設定。

另外，在產生積體電路功能方塊測試模型180時，主要是先根據介面節點電壓佈局140與埠電壓規格檔案106來產生複數個節點群集(Node Group)的模擬電壓150，其中此處所述之節點群集即為上述第3圖中所提及輸入節點IP與其對應之電源節點AV與接地節點AG的組合或是第4圖中所提及輸出節點OP與其對應之電源節點HV與接地節點FG的組合。將節點群集中節點與其對應之電源節點及接地節點的資訊與埠電壓規格檔案106中受測試積體電路之各介面埠會出現的電位資訊加以結合起來，就可以得到該節點與其對應之電源節點與接地節點在受測試積體電路運作時會出現的模擬電位值。最後，在將複數個節點群集的模擬電壓150之資訊與受測試模擬電路內各電路功能方塊的資訊加以結合，即可產生積體電路功能方塊測試模型180。在積體電路功能方塊測試模型180中，包含有受測試積體電路內各電路功能方塊在運作時的模擬電壓資訊。

藉由本發明所揭露產生積體電路測試模型的方法，可以將積體電路的測試模型針對不同的需要來進行直接或自動的設定而產生，故相對於先前技術非常的省時且有效率，也不容易出現人為造成的錯誤。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

102．．．隔離單元拓樸

104．．．電路連接佈局

106．．．埠電壓規格檔案

110．．．指令集程式

130．．．電路隔離節點檔案

140．．．介面節點電壓佈局

150．．．節點群集之模擬電壓

160．．．電源關閉節點檔案

170．．．積體電路電壓測試模型

180．．．積體電路功能方塊測試模型

500．．．電路方塊

510．．．低壓降線性穩壓器

520．．．測試元件

P、TP、NSP、Intp．．．節點

VDD、DVDD、AV．．．電源節點

DG、AG．．．接地節點

IP．．．輸入節點

OP．．．輸出節點

Isoc．．．隔離點

D1、D2、D4、D5．．．P型金氧半電晶體

D3、D6．．．N型金氧半電晶體

第1圖為根據本發明之一實施例所揭露之產生積體電路模型的方塊圖。

第2圖為在產生介面節點電壓佈局的過程中為電路連接佈局中之一節點決定其對應之一電源節點與一接地節點的示意圖。

第3圖為在電路連接佈局中追蹤一輸入節點的電流路徑以決定其對應之電源節點與接地節點的示意圖。

第4圖為在電路連接佈局中追蹤一輸出節點的電流路徑以決定其對應之電源節點與接地節點的示意圖。

第5圖為在電路連接佈局中追蹤一節點的電流路徑以決定其對應之電源節點與接地節點的過程中以低壓降線性穩壓器當做該節點之電源節點的示意圖。

第6圖為第5圖將低壓降線性穩壓器當做原節點之電源節點後，重新以低壓降線性穩壓器之輸入端當作新節點來追蹤其電流路徑的示意圖。

第7圖為本發明在追蹤節點之電流路徑時判定該電流路徑經過之一測試元件是否為隔離元件的示意圖。

102．．．隔離單元拓樸

104．．．電路連接佈局

106．．．埠電壓規格檔案

110．．．指令集程式

130．．．電路隔離節點檔案

140．．．介面節點電壓佈局

150．．．節點群集之模擬電壓

160．．．電源關閉節點檔案

170．．．積體電路電壓測試模型

180．．．積體電路功能方塊測試模型

Claims (10)

1. 一種產生積體電路模型的方法，包含：根據一電路連接佈局與一隔離單元拓樸(Isolation Cell Topology)產生一電路隔離節點檔案；根據該電路連接佈局與一埠電壓規格檔案，產生一介面節點電壓佈局；及根據該電路隔離節點檔案與該介面節點電壓佈局，產生一積體電路電壓模型。
2. 如請求項1所述之方法，其中根據該電路連接佈局與該隔離單元拓樸產生該電路隔離節點檔案包含：執行一指令集程式中包含之至少一第一指令，並以該電路連接佈局與該隔離單元拓樸作為該至少一第一指令的輸入參數，以產生該電路隔離節點檔案；及其中根據該電路連接佈局與該埠電壓規格檔案，產生該介面節點電壓佈局包含：執行該指令集程式中包含之至少一第二指令，並以該電路連接佈局與該埠電壓規格檔案作為該至少一第二指令的輸入參數，以產生該介面節點電壓佈局。
3. 如請求項1所述之方法，其中根據該電路連接佈局與該埠電壓規格檔案，產生該介面節點電壓佈局包含：追蹤該電路連接佈局所包含之一節點在該電路連接佈局中的電流路徑，並根據該埠電壓規格檔案中所記錄該電路連接佈局所包含之各節點的電壓規格，決定該節點對應之一電源節點與一接地節點；及記錄該節點以及其所對應之該電源節點與該接地節點，以產生該介面節點電壓佈局。
4. 如請求項3所述之方法，其中追蹤該電路連接佈局所包含之該節點在該電路連接佈局中的電流路徑，並根據該埠電壓規格檔案中所記錄該電路連接佈局所包含之各節點的電壓規格，決定該節點對應之該電源節點與該接地節點包含：當該節點被設定為一輸入節點時，禁止追蹤該節點之電流路徑在該電路連接佈局中所經之金氧半電晶體的源極或汲極。
5. 如請求項3所述之方法，其中追蹤該電路連接佈局所包含之該節點在該電路連接佈局中的電流路徑，並根據該埠電壓規格檔案中所記錄該電路連接佈局所包含之各節點的電壓規格，決定該節點對應之該電源節點與該接地節點包含：當該節點被設定為一輸出節點時，禁止追蹤該節點之電流路徑在該電路連接佈局中所經之金氧半電晶體的閘極。
6. 如請求項3所述之方法，其中追蹤該電路連接佈局所包含之該節點在該電路連接佈局中的電流路徑，並根據該埠電壓規格檔案中所記錄該電路連接佈局所包含之各節點的電壓規格，決定該節點對應之該電源節點與該接地節點包含：當該節點之電流路徑在該電路連接佈局中經在該電路連接佈局中之一低壓降線性穩壓器(Low Dropout Regulator，LDO Regulator)時，將該低壓降線性穩壓器之一輸入端或一輸出端設定為該節點之該電源節點；及追蹤該低壓降線性穩壓器之該輸入端或該輸出端在該電路連接佈局中的電流路徑。
7. 如請求項1所述之方法，其中根據該電路連接佈局與該隔離單元拓樸產生該電路隔離節點檔案包含：追蹤該電路連接佈局所包含之一節點在該電路連接佈局中的電流路徑，並根據該隔離單元拓樸所記錄之隔離元件的元件連結特徵以及至少一個隔離點，確認該節點在該電路連接佈局中的電流路徑是否經一隔離元件；及當確認該節點在該電路流經佈局中的電流路徑流經一隔離元件時，記錄該隔離元件，以產生該電路隔離節點檔案。
8. 如請求項7所述之方法，其中追蹤該電路連接佈局所包含之該節點在該電路連接佈局中的電流路徑，並根據該隔離單元拓樸中所記錄之隔離元件的元件連結特徵以及該至少一個隔離點，確認該節點在該電路連接佈局中的電流路徑是否經一隔離元件包含：當該節點在該電路連接佈局中的電流路徑所經之一元件具有連接至該至少一個隔離點之其中之一隔離點的一輸入端時，判斷該元件符合該隔離單元拓樸所記錄之隔離元件的元件連結特徵而為一隔離元件。
9. 如請求項1所述之方法，另包含：根據該介面節點電壓佈局與該埠電壓規格檔案，決定該介面節點電壓佈局包含之複數組節點群集之模擬電壓，其中該複數組節點群集之每一節點群集包含一節點及該節點對應之一電源節點與一接地節點；及根據該複數組節點群集之模擬電壓，產生一積體電路功能方塊測試模型。
10. 如請求項1所述之方法，其中根據該電路隔離節點檔案與該介面節點電壓佈局，產生該積體電路電壓測試模型包含：以一電源關閉節點檔案更新該介面節點電壓佈局，以產生已更新之一介面節點電壓佈局；及根據該電路隔離節點檔案與已更新之該介面節點電壓佈局，產生該積體電路電壓測試模型。