TW201308622A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201308622A
TW201308622A TW101124087A TW101124087A TW201308622A TW 201308622 A TW201308622 A TW 201308622A TW 101124087 A TW101124087 A TW 101124087A TW 101124087 A TW101124087 A TW 101124087A TW 201308622 A TW201308622 A TW 201308622A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
main surface
layer
manufacturing
adhesive tape
Prior art date
Application number
TW101124087A
Other languages
English (en)
Inventor
Hiroyuki Kitabayashi
Taku Horii
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201308622A publication Critical patent/TW201308622A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明之半導體裝置之製造方法係包括如下步驟：準備至少包含一個主面之區域係包含單晶碳化矽之基板；於一個主面上形成活性層(23)；研磨包含基板之與上述一個主面為相反側之另一個主面之區域；除去於研磨包含另一個主面之區域之步驟中形成之損傷層(22C)；及以接觸於藉由除去損傷層(22C)而露出之主面之方式形成背面電極；且一個主面相對於{0001}面之偏離角成為50°以上65°以下。

Description

半導體裝置之製造方法
本發明係關於一種半導體裝置之製造方法，更特定而言，本發明係關於一種可降低導通電阻之碳化矽半導體裝置之製造方法。
近年來，為了使半導體裝置之高耐壓化、低損失化及高溫環境下之使用等成為可能，而推進採用碳化矽(SiC)作為構成半導體裝置之材料。碳化矽與自先前作為構成半導體裝置之材料而廣泛使用之矽相比具有如下特徵：碳化矽係帶隙較大之寬帶隙半導體，且為絕緣破壞電壓較大之材料。因此，藉由採用碳化矽作為構成半導體裝置之材料，可同時達成半導體裝置之高耐壓化及導通電阻之降低。又，採用碳化矽作為材料之半導體裝置與採用矽作為材料之半導體裝置相比，具有於在高溫環境下使用之情形時之特性降低較小之優點。
關於將此種碳化矽用作材料之半導體裝置之製造方法，提出有藉由研磨碳化矽基板之背面(與活性層為相反側之主面)而使基板之厚度較小之後，於經研磨之主面上形成電極(例如參照美國專利第7,547,578號說明書(專利文獻1))。
[先前技術文獻] [專利文獻]
[專利文獻1]美國專利第7,547,578號說明書
然而，即便於使基板之厚度較小之情形時，亦存在基板與電極之接觸電阻變高而半導體裝置之導通電阻無法充分降低之情形。
本發明係為了應對此種問題而成者，其目的在於提供一種可充分降低導通電阻之半導體裝置之製造方法。
本發明之半導體裝置之製造方法係包括如下步驟：準備包含至少一個主面之區域係包含單晶碳化矽之基板；於該一個主面上形成活性層；研磨包含基板之與上述一個主面為相反側之另一個主面之區域；除去於研磨包含該另一個主面之區域之步驟中形成之損傷層；及以接觸於藉由除去損傷層而露出之主面之方式形成背面電極。而且，上述一個主面相對於{0001}面之偏離角成為50°以上65°以下。
本發明者係針對基板與電極之接觸電阻變高之上述問題之產生原因及對策進行了詳細之研究，結果獲得如以下之見解，從而想出本發明。
即，於研磨基板而使厚度較小之情形時，於經研磨之主面上由於加工之影響而形成缺陷。而且，存在該缺陷係沿碳化矽之{0001}面而形成並進展之傾向。因此，於使用主面接近{0001}面之基板、具體而言為包含相對於{0001}面之偏離角為8°以下左右之主面之通常之基板之情形時，形成上述缺陷之區域係限定於經研磨而露出之表面附近之極 其薄之區域中。其結果為該缺陷對電極與基板之接觸電阻帶來之影響較小。
另一方面，藉由使用相對於{0001}面之偏離角較大之基板、具體而言為相對於{0001}面之偏離角為50°以上65°以下之基板，存在可獲得半導體裝置之通道移動率之提高或洩漏電流之降低等效果之情形。而且，於為了獲得此種效果而使用相對於{0001}面之偏離角為50°以上65°以下之基板之情形時，沿{0001}面而形成且進展之上述缺陷成為存在至較經研磨而露出之面更深之區域。而且，若以接觸此種表面之方式形成電極，則會產生基板與電極之接觸電阻變大而半導體裝置之導通電阻無法充分降低之問題。
對此，於本發明之半導體裝置之製造方法中，研磨與相對於{0001}面之偏離角為50°以上65°以下之一個主面為相反側之另一個主面之後，除去藉由研磨而形成之損傷層之後形成背面電極。因此，即便於缺陷形成至較深之區域中之情形時，由於除去包含該缺陷之區域後形成背面電極，因此亦可使基板與背面電極之接觸電阻變小，從而半導體裝置之導通電阻得以充分降低。如此，根據本發明之半導體裝置之製造方法，可提供一種可充分降低導通電阻之半導體裝置之製造方法。
此處，除去損傷層之步驟係指並非為物理性地而主要為化學性地除去受到損傷之表層部之步驟，即藉由RIE(Reactive Ion Etching，反應式離子蝕刻)等乾式蝕刻或濕式蝕刻而除去表層部之步驟，或雖為物理性，但不使用鑽 石或CBN(Cubic Boron Nitride，立方晶氮化硼)等具有碳化矽以上之硬度之研磨粒等而藉由例如使用金屬氧化物等之乾式拋光等而除去表層部之步驟。
於上述半導體裝置之製造方法中，亦可於除去上述損傷層之步驟中藉由乾式拋光而除去損傷層。可抑制對基板造成新損傷並可除去表層部之乾式拋光係較佳作為上述損傷層之除去方法。又，由於乾式拋光易於接續於先前之研磨步驟而實施，因此可抑制損傷層之除去引起之製造製程之複雜化，並可有助於製造成本之降低。
於上述半導體裝置之製造方法中，亦可於除去上述損傷層之步驟中藉由乾式蝕刻而除去損傷層。可抑制對基板造成新損傷並可除去表層部之乾式蝕刻係較佳作為上述損傷層之除去方法。
於上述半導體裝置之製造方法中，亦可於準備基板之步驟中，準備如下之複合晶圓：於包含單晶碳化矽之複數個SiC基板於俯視觀察中係複數並列地配置之狀態下，藉由支持層連接作為上述一個主面之複數個SiC基板之與第1主面為相反側之第2主面側，且於研磨包含另一個主面之區域之步驟中除去上述支持層。
包含單晶碳化矽之基板係難以維持高品質並且進行大口徑化。與此相對，平面地複數排列地配置採取自易於高品質化之小口徑之碳化矽單晶之SiC基板後，藉由大口徑之支持層連接該等，藉此可獲得可作為結晶性優異之大口徑碳化矽基板處理之複合晶圓。而且，藉由使用該大口徑之 複合晶圓，可高效地製造半導體裝置。此時，作為上述支持層，可採用例如包含與上述SiC基板相比結晶性等品質較低之碳化矽基板之層、或包含金屬之層。而且，藉由於製造製程中除去支持層，可抑制包含低品質之碳化矽等之支持層對最終獲得之半導體裝置之特性產生不良影響。
於上述半導體裝置之製造方法中，進而包括以下步驟：於活性層上形成表面電極；藉由將表面電極側貼附於黏著帶而將複數個SiC基板以俯視觀察為複數並列地配置之狀態由黏著帶支持；亦可於研磨包含另一個主面之區域之步驟中，將上述複數個SiC基板以俯視觀察為複數並列地配置之狀態由黏著帶支持，並除去支持層。而且，亦可於上述半導體裝置之製造方法中，進而包括以下步驟：於形成有背面電極之側貼附黏著帶，並且除去形成有表面電極之側之黏著帶，藉此將上述複數個SiC基板以俯視觀察為複數並列地配置之狀態由黏著帶支持；於將上述複數個SiC基板藉由形成有背面電極之側之黏著帶而於俯視觀察中複數並列地支持之狀態下，於厚度方向切斷SiC基板，藉此獲得複數個半導體裝置。
若不採取任何對策地如上述般地除去連接複數個SiC基板之支持層，則複數個SiC基板會相互分離而妨礙高效率之半導體裝置之製造。與此相對，將複數個SiC基板以俯視觀察為複數並列地配置之狀態由黏著帶支持並除去支持層，其後藉由於厚度方向切斷SiC基板而獲得複數個半導體裝置之步驟，到此為止，將複數個SiC基板以俯視觀察 為複數並列地配置之狀態藉由黏著帶支持，藉此得以避免複數個SiC基板相互分離，因此可達成半導體裝置之製造之效率化。
於上述半導體裝置之製造方法中，形成背面電極之步驟亦可包括以接觸於藉由除去損傷層而露出之主面之方式形成金屬層之步驟、及加熱金屬層之步驟。藉此，可容易地形成可與基板形成歐姆接觸之背面電極。
於上述半導體裝置之製造方法中，亦可於加熱金屬層之步驟中，局部地加熱金屬層。即，亦可於加熱金屬層之步驟中，一面抑制鄰接於金屬層之區域之溫度上升，一面加熱金屬層。
藉此，即便於形成包含融點相對較低之Al(鋁)等金屬之配線後形成背面電極之情形時，亦可抑制上述配線之損傷。
於上述半導體裝置之製造方法中，亦可於加熱金屬層之步驟中，藉由對金屬層照射雷射，從而局部地加熱金屬層。金屬層之局部加熱可藉由採用易於限定照射範圍之雷射照射而容易地達成。
自以上之說明可知，根據本發明之半導體裝置之製造方法，可提供一種可充分降低導通電阻之半導體裝置之製造方法。
以下，基於圖式說明本發明之實施形態。再者，於以下 之圖式中，於相同或相當之部分標註相同之參照編號而不重複其說明。又，於本說明書中，分別以[]表示個別方位，以<>表示集合方位，以()表示個別面，以{}表示集合面。又，關於負指數，結晶學上於數字上標註「-」(橫桿)，於本說明書中，於數字前標註負號。
參照圖1，於本發明之一實施形態之半導體裝置之製造方法中，首先實施複合晶圓準備步驟作為步驟(S10)。於該步驟(S10)中，參照圖2，準備如下之複合晶圓10：於包含單晶碳化矽之複數個SiC基板22於俯視觀察中複數並列地配置之狀態下，藉由支持層21連接複數個SiC基板22之與第1主面22A為相反側之第2主面22B側。作為SiC基板22，例如可採用包含4H-SiC等六方晶碳化矽之基板。又，雖作為支持層21亦可採用包含金屬之基板，但自抑制熱膨脹係數等物性之差異引起之翹曲等觀點而言，較佳為採用包含碳化矽之基板。雖作為構成支持層21之碳化矽亦可採用多晶碳化矽或非晶碳化矽，但更佳為採用4H-SiC等六方晶碳化矽即單晶碳化矽。
又，SiC基板22之第1主面22A相對於{0001}面之偏離角成為50°以上65°以下。更具體而言，例如第1主面22A及第2主面22B與{03-38}面所成之角成為5°以內之面，且第1主面22A為碳化矽單晶之碳面側之面，第2主面22B成為矽面側之面。
其次，實施活性層形成步驟作為步驟(S20)。於該步驟(S20)中，參照圖2及圖3，藉由於複合晶圓10之SiC基板22 之第1主面22A上形成活性層23而製作第1中間晶圓11。具體而言，例如於SiC基板22上形成包含碳化矽之磊晶成長層。其後，於磊晶成長層中，形成藉由例如離子植入而導入雜質之區域。然後，藉由實施活化退火，而於磊晶成長層中形成導電型不同之複數個區域。藉此，獲得有助於半導體裝置之特定動作之活性層23。
繼而，實施表面電極形成步驟作為步驟(S30)。於該步驟(S30)中，參照圖3及圖4，藉由於第1中間晶圓11之活性層23上形成表面電極24而製作第2中間晶圓12。具體而言，例如於活性層23上形成夾持閘極絕緣膜而配置且包含聚矽之閘極電極、與活性層23接觸而配置且包含鎳之源極電極、及連接於源極電極且包含Al等之源極配線等。
繼而，實施表面側黏著帶貼附步驟作為步驟(S40)。於該步驟(S40)中，藉由將第2中間晶圓12之形成有表面電極24之側之主面貼附於黏著帶上而將複數個SiC基板22以俯視觀察為複數排列地配置之狀態由黏著帶支持。具體而言，參照圖5，首先準備環狀之包含金屬之環狀肋骨72。繼而，以閉合貫通環狀肋骨72之孔之方式將黏著帶71安裝並保持於環狀肋骨72上。如此藉由黏著帶71由環狀肋骨72保持而確保黏著帶71之平坦性。然後，於黏著帶71之黏著面上，以接觸形成有表面電極24之側之主面之方式將第2中間晶圓12貼附於黏著帶71上。其結果為，第2中間晶圓12係於貼附於黏著帶71上之狀態下保持於由環狀肋骨72之內周面包圍之位置。再者，雖作為黏著帶71可採用具有各 種構成者，但可採用例如將聚酯用作基材、將丙烯酸黏系著劑用作黏著劑、及將聚酯用作分隔件者。又，較佳為將黏著帶71之厚度設為150 μm以下。
繼而，實施研磨步驟作為步驟(S50)。於該步驟(S50)中，第2中間晶圓12之複數個SiC基板22係以俯視觀察中複數並列地配置之狀態由黏著帶71支持，並藉由研磨加工而除去支持層21。具體而言，參照圖6，藉由推壓構件73將黏著帶71中與保持第2中間晶圓12之側為相反側之主面向環狀肋骨72之軸方向推壓。藉此，黏著帶71彈性變形，而藉由該黏著帶71保持之第2中間晶圓12之至少支持層21從由環狀肋骨72之內周面包圍之位置脫離。然後，藉由將研磨盤(未圖示)等研磨裝置之研磨面抵壓於支持層21而研磨支持層21。藉此，如圖7所示除去支持層21。此時，自確實地除去支持層21之觀點而言，亦可藉由研磨而除去SiC基板22之一部分。
繼而，實施損傷層除去步驟作為步驟(S60)。於該步驟(S60)中，參照圖7及圖8，除去於上述步驟(S50)中形成於SiC基板22上之損傷層22C。損傷層22C之除去可藉由例如乾式拋光或乾式蝕刻而實施。乾式拋光可例如使用氧化金屬研磨粒而實施。藉此，可抑制對SiC基板22造成新損傷並且可除去損傷層22C。
繼而，實施黏著帶更換貼附步驟作為步驟(S70)。於該步驟中，至步驟(S60)完成、藉由推壓構件73推壓黏著帶71結束後，更換貼附黏著帶71。雖該步驟(S70)於本發明 之半導體裝置之製造方法中並非為必需之步驟，但藉由更換可能於步驟(S50)及(S60)中由於進行彈性變形等而損傷之黏著帶71，可事先避免黏著帶71之損傷引起之不良狀況。
繼而，參照圖1，實施背面電極形成步驟。於該步驟中，於藉由於步驟(S50)中除去支持層21並於步驟(S60)中除去損傷層22C而露出之SiC基板22之主面上形成背面電極。該背面電極形成步驟係包含作為步驟(S80)而實施之金屬層形成步驟、作為步驟(S90)而實施之黏著帶更換貼附步驟、作為步驟(S100)而實施之退火步驟、及作為步驟(S110)而實施之背面保護電極形成步驟。於步驟(S80)中，參照圖9，於SiC基板22之與形成有活性層23之側為相反側之主面上形成包含鎳等金屬之金屬層。該金屬層之形成可藉由例如濺鍍而實施。此時，亦可根據需要藉由冷卻機構(未圖示)實施黏著帶71、環狀肋骨72及晶圓之冷卻。
繼而，於步驟(S90)中，更換貼附步驟(S80)結束後之黏著帶71。雖該步驟(S90)於本發明之半導體裝置之製造方法中並非為必需之步驟，但藉由更換可能於至步驟(S80)之前之製程中損傷之黏著帶71，或藉由更換為適合於下述步驟(S100)之其他黏著帶71，可事先避免黏著帶71之損傷等引起之不良狀況。
繼而，於步驟(S100)中，加熱於步驟(S80)中形成之金屬層。具體而言，參照圖9，例如於在步驟(S80)中形成包含鎳之金屬層之情形時，藉由步驟(S100)之加熱而使至少與 SiC基板22接觸之金屬層之區域矽化，從而獲得與SiC基板22形成歐姆接觸之背面接觸電極。
繼而，於步驟(S110)中，於在步驟(S80)~(S100)中形成之背面接觸電極上形成例如包含Al等之背面保護電極。該背面保護電極之形成例如可藉由蒸鍍法而實施。藉由以上之步驟(S80)~(S110)，形成背面電極25。
繼而，實施反轉步驟作為步驟(S120)。於該步驟(S120)中，參照圖9及圖10，藉由於形成有背面電極25之側貼附黏著帶並且除去形成有表面電極24之側之黏著帶，而將複數個SiC基板22以俯視觀察為複數並列地配置之狀態由黏著帶71支持。藉此，如圖10所示，晶圓於相對於步驟(S110)之狀態反轉之狀態下，藉由黏著帶71而保持。其結果為，晶圓之表面側成為可觀察之狀態，從而後續步驟(S130)之實施變得容易。
繼而，實施切割步驟作為步驟(S130)。於該步驟(S130)中，參照圖10，於藉由形成有背面電極25之側之黏著帶71俯視觀察為複數並列地支持之狀態下，於厚度方向上切斷(切割)SiC基板22，從而獲得複數個半導體裝置1。再者，該切斷亦可藉由雷射切割、劃線等而實施。根據以上之順序，本實施形態之半導體裝置1之製造方法結束。
此處，於本實施形態之半導體裝置1之製造方法中，與相對於{0001}面之偏離角為50°以上65°以下之一個主面(第1主面22A)為相反側之另一個主面經研磨之後，除去藉由研磨而形成之損傷層22C後形成背面電極25。因此，即便 於缺陷形成至較深之區域之情形時，由於除去包含該缺陷之區域後形成背面電極25，因此亦使SiC基板22與背面電極25之接觸電阻變小，從而半導體裝置1之導通電阻得以充分降低。
又，於本實施形態之半導體裝置1之製造方法中，準備如下之複合晶圓10：於包含單晶碳化矽之複數個SiC基板22係俯視觀察中為複數並列地配置之狀態下，藉由支持層21連接複數個SiC基板22之一個主面側(參照圖2)。如此，藉由使用可作為結晶性優異之大口徑之碳化矽基板處理之複合晶圓10，可高效地製造半導體裝置1。
進而，於本實施形態之半導體裝置1之製造方法中，於使用黏著帶71支持第2中間晶圓12之狀態下除去支持層21。然後，直至於後續步驟(S130)中切斷SiC基板22而獲得複數個半導體裝置1為止，將複數個SiC基板22以俯視觀察中複數並列地配置之狀態下藉由黏著帶71持續支持。其結果為，複數個SiC基板22之相互分離得以避免，因此可使半導體裝置1之製造效率化。
又，由於除去支持層21而變薄且強度降低之晶圓(SiC基板22)係於上述製造方法中於藉由黏著帶71而加強之狀態下被保持，因此製程中之晶圓之破損之產生得以抑制。進而，除去支持層21而變薄之晶圓係於貼附於由環狀肋骨72保持之黏著帶71上之狀態下，於用以實施上述各步驟之裝置間搬送。因此，可順利地實施晶圓之裝置間之搬送。
如此，由於本實施形態之半導體裝置之製造方法係製程 簡便且製造效率優異，因此成為適合量產之半導體裝置之製造方法。
此處，上述步驟(S70)及(S90)之黏著帶71之更換貼附可如以下般地實施。首先，於俯視觀察中為複數並列地配置之狀態下，藉由吸附構件保持複數個SiC基板22。其後，剝離黏著帶後貼附新黏著帶，其後解除藉由吸附構件之吸附。
又，於上述步驟(S100)中，亦可將表面電極24之溫度維持為180℃以下。藉此，由於上述黏著帶無需具有較高之耐熱性，因此黏著帶之材質選擇範圍變寬，例如可採用通常之樹脂帶作為上述黏著帶。
又，於上述步驟(S100)中，較佳為局部地加熱金屬層。藉此，可抑制對於步驟(S30)中形成之配線或黏著帶71等產生損傷。而且，該局部加熱亦可藉由對於金屬層進行雷射照射而達成。藉此，可容易地達成局部加熱。
進而，較佳為上述雷射之波長為355 nm。藉此，即便於金屬層中存在針孔等缺陷部之情形時，亦可抑制對表面電極24或周圍之裝置等造成損傷，並可適當地加熱金屬層。
進而，本實施形態之黏著帶亦可使用藉由照射紫外線而使黏著力降低之黏著帶(UV(ultra-violet，紫外線)黏著帶)、或藉由加熱而使黏著力降低之黏著帶。如此，藉由根據需要採用可容易使黏著力降低之黏著帶，可順利地實施上述製造製程。
再者，可藉由本發明之半導體裝置之製造方法而製造之 半導體裝置只要為包含表面電極及背面電極之半導體裝置則無特別限定，例如可藉由本發明之製造方法而製造MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應電晶體)、IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極性電晶體)、JFET(Junction Field Effect Transistor，接面場效電晶體)、及二極體等。
又，於上述實施形態中就準備複合晶圓10作為基板之情形進行了說明，但亦可準備包含單晶碳化矽之基板而不使用上述黏著帶地製造半導體裝置。
(實施例)
進行調查藉由基板之背面研磨而形成之損傷層之除去、與基板與電極之接觸電阻之關係之實驗。實驗之順序係如下所述。
首先，準備載子密度Nd為1×1018 cm-3且主面之面方位為(000-1)面之碳化矽基板及主面之面方位為(03-38)面之碳化矽基板。然後，藉由#2000之砥石及/或#7000之砥石實施研磨後，為了除去損傷層而對一部分基板實施乾式蝕刻或乾式拋光。其後，於經研磨之主面上使用Ni(鎳)形成TLM(Transmission Line Model，傳輸線模型)圖案，使用燈退火設備加熱至1000℃，藉此實施合金化退火從而形成電極。然後，於橫向上流通電流，根據I-V特性評價電極之接觸電阻。再者，關於TLM評價，例如採用如IEEE Electron Device Letters,Vol.3,p.111,1982年中記載之 通常之評價方法。將實驗結果示於表1。
參照表1，於主面之面方位為(000-1)之基板之情形時，即便於研磨後未實施損傷層之除去之情形時亦可獲得充分低之接觸電阻。認為該原因在於，存在如上述之缺陷沿碳化矽之{0001}面而形成、進展之傾向，而缺陷未以自表面到達較深之區域之方式形成。另一方面，於主面之面方位為(03-38)之基板之情形時，於研磨後未實施損傷層之除去之情形時接觸電阻變高。與此相對，即便為主面之面方位為(03-38)之基板，藉由於研磨後除去損傷層亦可獲得足夠低之接觸電阻。
根據以上之實驗結果，藉由於研磨後實施損傷層之除去後形成電極(背面電極)之本發明之半導體裝置之製造方法，確認可降低基板與電極之接觸電阻。
應認為此次揭示之實施形態及實施例於所有方面均為例示而並非限制者。本發明之範圍並非藉由上述之說明而藉由申請專利範圍表示，意在包含與申請專利範圍均等之意 義、及範圍內之所有變更。
[產業上之可利用性]
本發明之半導體裝置之製造方法係尤其可有利地使用於追求降低導通電阻之半導體裝置之製造方法中。
1‧‧‧半導體裝置
10‧‧‧複合晶圓
11‧‧‧第1中間晶圓
12‧‧‧第2中間晶圓
21‧‧‧支持層
22‧‧‧SiC基板
22A‧‧‧第1主面
22B‧‧‧第2主面
22C‧‧‧損傷層
23‧‧‧活性層
24‧‧‧表面電極
25‧‧‧背面電極
71‧‧‧黏著帶
72‧‧‧環狀肋骨
73‧‧‧推壓構件
圖1係表示半導體裝置之製造方法之概略之流程圖。
圖2係用以說明半導體裝置之製造方法之概略剖面圖。
圖3係用以說明半導體裝置之製造方法之概略剖面圖。
圖4係用以說明半導體裝置之製造方法之概略剖面圖。
圖5係用以說明半導體裝置之製造方法之概略剖面圖。
圖6係用以說明半導體裝置之製造方法之概略剖面圖。
圖7係用以說明半導體裝置之製造方法之概略剖面圖。
圖8係用以說明半導體裝置之製造方法之概略剖面圖。
圖9係用以說明半導體裝置之製造方法之概略剖面圖。
圖10係用以說明半導體裝置之製造方法之概略剖面圖。
22‧‧‧SiC基板
22C‧‧‧損傷層
23‧‧‧活性層
24‧‧‧表面電極
71‧‧‧黏著帶
72‧‧‧環狀肋骨
73‧‧‧推壓構件

Claims (8)

  1. 一種半導體裝置(1)之製造方法，其包括如下步驟：準備包含至少一個主面之區域係包含單晶碳化矽之基板(10)；於上述一個主面上形成活性層(23)；研磨包含上述基板(10)之與上述一個主面為相反側之另一個主面之區域；除去於研磨包含上述另一個主面之區域之步驟中形成之損傷層(22C)；及以接觸於藉由除去上述損傷層(22C)而露出之主面之方式形成背面電極(25)；且上述一個主面相對於{0001}面之偏離角成為50°以上65°以下。
  2. 如請求項1之半導體裝置(1)之製造方法，其中於除去上述損傷層(22C)之步驟中，藉由乾式拋光而除去上述損傷層(22C)。
  3. 如請求項1之半導體裝置(1)之製造方法，其中於除去上述損傷層(22C)之步驟中，藉由乾式蝕刻而除去上述損傷層(22C)。
  4. 如請求項1至3中任一項之半導體裝置(1)之製造方法，其中於準備上述基板(10)之步驟中，準備如下之複合晶圓(10)：於包含單晶碳化矽之複數個SiC基板(22)俯視觀察為複數並列地配置之狀態下，藉由支持層(21)而連接作為上述一個主面之上述複數個SiC基板(22)之與第1主面 為相反側的第2主面側，且於研磨包含上述另一個主面之區域之步驟中，除去上述支持層(21)。
  5. 如請求項4之半導體裝置(1)之製造方法，其進而包括如下步驟：於上述活性層(23)上形成表面電極(24)；及藉由將上述表面電極(24)側貼附於黏著帶(71)上而將上述複數個SiC基板(22)以俯視觀察為複數並列地配置之狀態藉由黏著帶(71)支持；且於研磨包含另一個主面之區域之步驟中，將上述複數個SiC基板(22)以俯視觀察為複數並列地配置之狀態藉由黏著帶(71)支持，並除去上述支持層(21)，且該半導體裝置(1)之製造方法進而包括如下步驟：於形成有上述背面電極(25)之側貼附黏著帶(71)，並且藉由除去形成有上述表面電極(24)之側之黏著帶(71)，而將上述複數個SiC基板(22)以俯視觀察為複數並列地配置之狀態由黏著帶(71)支持；及藉由形成有上述背面電極(25)之側之黏著帶(71)於將上述複數個SiC基板(22)俯視觀察為複數並列地支持之狀態下，藉由於厚度方向切斷上述SiC基板(22)，從而獲得複數個半導體裝置(1)。
  6. 如請求項1至3中任一項之半導體裝置(1)之製造方法，其中形成上述背面電極(25)之步驟包含如下步驟：以接觸於藉由除去上述損傷層(22C)而露出之主面之方 式形成金屬層；及加熱上述金屬層。
  7. 如請求項6之半導體裝置(1)之製造方法，其中於加熱上述金屬層之步驟中，局部地加熱上述金屬層。
  8. 如請求項7之半導體裝置(1)之製造方法，其中於加熱上述金屬層之步驟中，藉由對上述金屬層照射雷射，可局部地加熱上述金屬層。
TW101124087A 2011-07-15 2012-07-04 半導體裝置之製造方法 TW201308622A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011156226A JP2013026247A (ja) 2011-07-15 2011-07-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201308622A true TW201308622A (zh) 2013-02-16

Family

ID=47519139

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124087A TW201308622A (zh) 2011-07-15 2012-07-04 半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US20130017671A1 (zh)
JP (1) JP2013026247A (zh)
TW (1) TW201308622A (zh)
WO (1) WO2013011759A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014001822T5 (de) 2013-04-04 2015-12-24 Fuji Electric Co., Ltd. Verfahren zum Fertigen einer Halbleitervorrichtung
JP6221710B2 (ja) 2013-12-10 2017-11-01 住友電気工業株式会社 半導体装置の製造方法
JP6237489B2 (ja) * 2014-06-23 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN114551323B (zh) * 2022-02-25 2023-06-16 广东芯粤能半导体有限公司 半导体器件及形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JP2003115471A (ja) * 2001-10-03 2003-04-18 Sony Corp 半導体チップの裏面研削方法および裏面研削システム
US7018554B2 (en) * 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
EP1935007B1 (en) * 2005-09-16 2023-02-22 Wolfspeed, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
JP2009123724A (ja) * 2007-11-12 2009-06-04 Hitachi Ltd 半導体装置の製造方法
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP5271611B2 (ja) * 2008-06-13 2013-08-21 日本ミクロコーティング株式会社 研磨装置及び研磨方法
JP5564902B2 (ja) * 2008-11-12 2014-08-06 富士電機株式会社 半導体装置およびその製造方法
JP2011124482A (ja) * 2009-12-14 2011-06-23 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
CN102687238A (zh) * 2010-09-16 2012-09-19 住友电气工业株式会社 用于制造半导体器件的方法

Also Published As

Publication number Publication date
JP2013026247A (ja) 2013-02-04
WO2013011759A1 (ja) 2013-01-24
US20130017671A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
US9728612B2 (en) Silicon carbide substrate, semiconductor device and methods for manufacturing them
US10741683B2 (en) Semiconductor device and method for manufacturing same
JP6136731B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP5803979B2 (ja) 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
WO2011161976A1 (ja) 炭化珪素基板の製造方法および製造装置
WO2011096109A1 (ja) 炭化珪素基板の製造方法
CN104871288A (zh) 制造碳化硅半导体器件的方法
US8609513B2 (en) Method for manufacturing semiconductor device
TW201308622A (zh) 半導體裝置之製造方法
TW201131756A (en) Silicon carbide substrate
JPWO2011161906A1 (ja) 炭化珪素半導体素子の製造方法と製造装置
KR20110120335A (ko) 탄화규소 기판의 제조 방법
JP2019096652A (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
JP2008251579A (ja) 静電チャックおよび半導体装置の製造方法
US20120273800A1 (en) Composite substrate having single-crystal silicon carbide substrate
JP2015065289A (ja) 炭化珪素半導体装置の製造方法
JP2017183729A (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
US20110272087A1 (en) Method for manufacturing silicon carbide substrate
US20110275224A1 (en) Method for manufacturing silicon carbide substrate
JP2011146570A (ja) 炭化珪素基板
JP2016028009A (ja) 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法