TW201301439A - 在影像感測器內形成摻雜隔離區域之摻雜物植入之硬罩 - Google Patents

在影像感測器內形成摻雜隔離區域之摻雜物植入之硬罩 Download PDF

Info

Publication number
TW201301439A
TW201301439A TW100146035A TW100146035A TW201301439A TW 201301439 A TW201301439 A TW 201301439A TW 100146035 A TW100146035 A TW 100146035A TW 100146035 A TW100146035 A TW 100146035A TW 201301439 A TW201301439 A TW 201301439A
Authority
TW
Taiwan
Prior art keywords
layer
opening
forming
hard mask
mask layer
Prior art date
Application number
TW100146035A
Other languages
English (en)
Inventor
Duli Mao
Hsin-Chih Tai
Vincent Venezia
Keh-Chiang Ku
Yin Qian
Gang Chen
Rongsheng Yang
Howard Rhodes
Original Assignee
Omnivision Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Tech Inc filed Critical Omnivision Tech Inc
Publication of TW201301439A publication Critical patent/TW201301439A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

在一影像感測器之製造期間在一基板中形成一摻雜隔離區域。一態樣之一方法包括在該基板上形成一硬罩層及在該硬罩層上形成一光阻層。在該摻雜隔離區域之一意欲位置上在該光阻層中形成一開口。藉由經由該開口將該硬罩層暴露至一或多種蝕刻劑以在該硬罩層中蝕刻一開口。該硬罩層中之該開口可具有一小於0.4微米之寬度。可藉由執行經由該硬罩層中之該開口引入摻雜物之一摻雜物植入而在該硬罩層中的該開口下方在該基板中形成該摻雜隔離區域。一態樣之該方法可包括在該硬罩層中的該開口之側壁上形成側壁間隔物及使用該等側壁間隔物作為一摻雜物植入遮罩。

Description

在影像感測器內形成摻雜隔離區域之摻雜物植入之硬罩
本發明大體係關於摻雜隔離區域，且詳言之而非排他性地，係關於形成用於影像感測器之摻雜隔離區域。
影像感測器通常包括像素陣列，該等像素陣列包括在鄰近像素之間的隔離區域以幫助將該等鄰近像素彼此電隔離或電絕緣。圖1為包括隔離區域103的像素陣列100之簡單二像素實例之橫截面側視圖。該像素陣列具有一第一像素102-1及一第二像素102-2。該等像素形成於基板101內。該像素陣列亦包括一第一隔離區域103-1、一第二隔離區域103-2及一第三隔離區域103-3。如所示，第二隔離區域103-2安置於第一像素102-1與第二像素102-2之間。類似地，第一隔離區域103-1可安置於第一像素102-1與定位於第一像素的左側之另一像素(未圖示)之間，且第三隔離區域103-3可安置於第二像素102-2與定位於第二像素的右側之另一像素(未圖示)之間。
第一、第二及第三隔離區域中之每一者包括對應的摻雜隔離區域104-1、104-2、104-3及對應的淺溝槽隔離(STI)105-1、105-2、105-3。該等摻雜隔離區域表示形成於基板101內之摻雜區域或井，該等摻雜區域或井包括可操作以製造將鄰近像素之光生載流子電分離的摻雜隔離區域之類型之摻雜物。摻雜隔離區域開始於基板之上表面附近且通常向深處延伸至基板內以便改良鄰近像素之隔離量。STI表示在摻雜隔離區域中之通常填充有絕緣材料或介電材料之溝槽。在存在STI結構之情況下，隔離區域用以將光生載流子與STI區域分離。
多年來，在影像感測器中的像素之大小已顯著減小。像素的大小之減小部分地由諸如提供增加的影像感測器解析度、減小的影像感測器大小、減少的影像感測器製造成本、減少的影像感測器功率消耗及類似者之需求之因素推動。像素的大小之進一步減小係合乎需要的。進一步減小像素的大小之方式為減小隔離區域103之大小及/或摻雜隔離區域104之大小。然而，用以形成此等摻雜隔離區域之已知方法傾向於限制其大小之進一步減小。
圖2A至圖2C為表示在影像感測器的製造期間在半導體基板201中形成摻雜隔離區域204之已知方法的不同階段之基板之橫截面側視圖。圖2A展示形成於半導體基板201的頂部主表面上之薄二氧化矽層206。圖2B展示形成於二氧化矽層206上的圖案化之厚光阻層207。該圖案化之厚光阻層具有形成於其中之溝槽及其他開口208。如所示，該溝槽具有橫截面寬度W1。
圖2C展示在半導體基板201中形成摻雜隔離區域204。該摻雜隔離區域係藉由經由開口208將摻雜物210引入至半導體基板中來形成。通常，使摻雜隔離區域形成至半導體基板中深處以便改良在待隨後形成於摻雜隔離區域的相對兩側上之鄰近像素之間的隔離量。為了在該半導體基板內在深處形成摻雜隔離區域，通常使用高能摻雜物植入製程209。代表性地，該高能摻雜物植入製程可使用至少約一百萬電子伏特(MeV)至約數百萬電子伏特(MeV)之植入能量使摻雜物離子加速朝向基板201，使得將該等摻雜物離子深深地載入至基板201中。植入能量為判定將摻雜物離子置放於基板201的表面下方之深度的主要因素中之一者。
形成摻雜隔離區域204之前述方法的一潛在缺點為通常需要具有大於所需要厚度的厚度之厚圖案化之光阻層207以便終止將額外摻雜物211植入至半導體基板之在摻雜隔離區外的非意欲區域中。若此額外摻雜物211未終止，則其可導致缺陷及/或降低的影像感測器效能。然而，儘管光阻提供便利的遮罩介質，但用以終止摻雜物的植入之光阻材料的固有能力係有限的，且因此光阻層207常需要不合需要地厚。一所得挑戰為在此厚光阻層207中以光微影方式圖案化具有對於當今極小像素所需要之小寬度的開口208傾向於相對困難。在開口208之寬度趨近0.4微米(μm)或更小時及/或在使用約一百萬至數百萬電子伏特(MeV)之高能摻雜物植入被使用時，尤其如此，此等情形推動使用厚層。結果，關於摻雜隔離區域形成之此已知方法的一潛在缺點為，相對厚光阻層207可能傾向於限制開口208及/或摻雜隔離區域之進一步的大小減小，此情形可能限制進一步的像素大小減小。
使用圖案化之光阻層207來遮蔽摻雜物植入之另一潛在缺點為開口208之構形及/或形狀可能傾向於在烘烤、顯影中之一或多者期間改變及/或在摻雜物植入之初始階段期間改變。光阻通常為諸如在經受烘烤、顯影及/或摻雜物植入時可能不按所需要大量地保留溝槽或開口之形狀的有機聚合材料之相對「軟」材料。舉例而言，開口208之垂直側壁可能傾向於自其初始或意欲形狀變形或改變形狀。此情形可非意欲地變更摻雜隔離區域204之大小、形狀或摻雜物濃度。
使用圖案化之光阻層207來遮蔽摻雜物植入之又另一潛在缺點為，該摻雜物植入製程可能使得光阻層相對難以剝離或以其他方式移除。在該高能離子轟擊可能傾向於將光阻結合或黏附至底層或底層材料之狀況下，可能尤其如此。
因此，在半導體基板中形成摻雜隔離區域之其他方法將適用。
可藉由參照用以說明本發明的實施例之以下描述及隨附圖式來最佳理解本發明。
在以下描述中，闡述眾多特定細節。然而，應理解，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，尚未詳細展示熟知電路、結構及技術以便不使對此描述之理解難懂。
圖3A至圖3H為表示在半導體基板320中形成摻雜隔離區域332之方法之一實例實施例之不同階段的基板之橫截面側視圖。在一些實施例中，可在影像感測器之製造期間執行該方法。該方法可用以形成前照式(FSI)或背照式(BSI)影像感測器。在FSI抑或BSI影像感測器之狀況下，可視情況自半導體基板之前側摻雜該等摻雜隔離區域。
圖3A展示在半導體基板320之頂部主表面上形成可選薄半導體氧化物層321。半導體氧化物層包括半導體之氧化物。可藉由沈積半導體之氧化物、生長半導體之氧化物或兩者之組合來形成該薄半導體氧化物層。在一實施例中，半導體基板320之頂部主表面包括矽，且半導體之氧化物包括自半導體基板的矽生長之二氧化矽(SiO2)。
圖3B展示在薄半導體氧化物層321上形成可選蝕刻終止層322的實施例。如下文將進一步描述，該蝕刻終止層可幫助終止對隨後形成的上覆層執行之蝕刻。蝕刻終止層為可選的且不作要求。
圖3C展示在可選蝕刻終止層322上及/或在半導體基板320上形成硬罩層323之一實施例。該硬罩層包括相對「硬」材料，該相對「硬」材料比通常用於抗蝕劑的「軟」有機聚合材料相對硬。通常硬罩層包括，主要為或實質上全部為無機固體材料(與有機聚合材料相對)。無機固體材料可為非晶材料、結晶材料或非晶材料與結晶材料之組合。在一實施例中，可使用實質上非晶硬罩材料以便提供針對所植入的摻雜物或離子之更好的終止能力。如在本文中所使用，實質上非晶硬罩材料或層為具有以體積計小於30%的結晶材料之材料或層。
用於硬罩層的合適材料之實例包括(但不限於)半導體(例如，矽)、非晶半導體(例如，非晶矽)、多晶矽、半導體之氧化物(例如，二氧化矽及其他矽之氧化物)、半導體之氮化物(例如，氮化矽及其他矽之氮化物)、半導體之氮氧化物(例如，矽之氮氧化物)、玻璃、旋塗式玻璃、金屬、金屬氮化物、金屬氧化物、金屬氮氧化物等等及其組合。在一些實施例中，硬罩層可包括矽的氧化物之層及非晶矽之層(例如，多晶矽之層)中之一或多者，且蝕刻終止層322可包括矽之氮化物。若需要，則可將此等材料中之多者混合或組合於同一層內及/或可視情況使用各自具有不同類型之材料的多個不同層。
可視特定材料而定藉由習知方法(諸如，化學氣相沈積(CVD)、物理氣相沈積(PVD)、原子層沈積(ALD)、旋塗製程等等)在半導體基板上形成硬罩層323。硬罩層之厚度應足夠防止摻雜物因相關聯之摻雜物植入製程而植入於半導體基板的除了意欲之摻雜物隔離區域外之非意欲區域中。通常，相比於厚光阻層207之厚度，硬罩層323之厚度可減小，此係因為硬罩層通常具有較大的摻雜物植入終止能力。作為一實例，適合於使用1 MeV的高能硼摻雜物植入之二氧化矽層的厚度為約2 μm。作為另一實例，適合於使用1 MeV的高能硼摻雜物植入之多晶矽層的厚度為約2 μm。藉由比較，適合於使用1 MeV的高能硼摻雜物植入之光阻層的厚度為約3 μm。
圖3D展示在硬罩層323上形成薄光阻層324。薄光阻層可藉由在該硬罩層上施配及旋塗或以其他方式沈積光阻材料來形成。薄光阻層可具有典型光阻層之習知厚度，該典型光阻層之習知厚度通常顯著地比在圖2B中展示之厚圖案化之光阻層207薄。在一態樣中，該厚度不需要大於約一微米。
圖3E展示圖案化或以其他方式形成溝槽或其他開口326以形成圖案化之薄光阻層325。可以光微影方式在薄光阻層324中形成該開口。舉例而言，可使用經由微影遮蔽之微影曝光來圖案化在光阻層中之開口，可接著視情況烘烤所曝光之光阻層，且可接著顯影所曝光的光阻層以便移除該光阻層之對應於開口的一部分。視抗蝕劑之類型而定，所移除之部分可為曝光部分或非曝光部分。
如所示，溝槽或其他開口可具有橫截面寬度W2。在一些實施例中，寬度W2可小於約0.4 μm，小於約0.3 μm，小於約0.25 μm或小於約0.2 μm。在一實施例中，寬度W2可處於在約0.2 μm至約0.4 μm之間的範圍中。相比於厚光阻層207的厚度之光阻層325之減小的厚度可幫助促進此等小開口之形成。然而，本發明之範疇不限於形成此等小開口。
圖3F展示藉由經由圖案化之光阻層325中的開口326將硬罩層323暴露至一或多種蝕刻劑來在硬罩層323中蝕刻溝槽或其他開口328以形成圖案化之硬罩層327。在硬罩層中的開口之蝕刻可包括接觸由開口326露出且與開口326共延伸的硬罩層之頂部表面或將硬罩層之頂部表面暴露至一或多種蝕刻劑。視特定硬罩層而定，蝕刻劑可包括一或多種溶液、一或多種氣體、一或多種電漿或其組合，該等蝕刻劑足夠來蝕刻或移除硬罩層之材料。在圖案化之薄光阻層中之開口326用以允許進入蝕刻介質，且可將寬度W2大致地再現於圖案化之硬罩層327中的開口328內。
作為一特定實例，在硬罩層為二氧化矽層之實施例中，可藉由基於氟離子之蝕刻劑來蝕刻溝槽。作為另一特定實例，在該硬罩層為多晶矽層之實施例中，可藉由基於溴離子或基於氯離子之蝕刻劑來蝕刻溝槽。適合於上文提及的蝕刻適合於硬罩層的其他材料之其他蝕刻劑為此項技術者已知，且可易於由熟習此項技術且具有本發明之益處者來選擇。
如所示，可經由硬罩層327之實質上全部厚度來蝕刻開口328且終止於蝕刻終止層322之頂部表面處或附近處。該蝕刻終止層可操作以促進終止該蝕刻。舉例而言，該蝕刻終止層可具有比硬罩層大的對彼特定蝕刻之耐蝕刻性(例如，蝕刻終止層之蝕刻速率可比硬罩層之蝕刻速率小)。然而，蝕刻終止層為可選的且不作要求。對蝕刻之計時的精確控制及/或準確的蝕刻結束點偵測可或者用以在適當時間終止該蝕刻，而無需蝕刻終止層。此外，對於適合於硬罩層之某些材料而言，半導體氧化物層321可提供足夠的蝕刻終止，使得可省略蝕刻終止層。
圖3G展示視情況自圖案化之硬罩層327之頂部表面上移除圖案化之薄光阻層325。藉由實例，可藉由習知抗蝕劑剝離方法來移除薄的圖案化之光阻層。在摻雜物植入前移除薄光阻層325可為有利的，此係因為光阻傾向於在摻雜物植入前比在摻雜物植入後容易移除，因為摻雜物植入傾向於將光阻黏附至底層材料。然而，在替代實施例中，可使圖案化之薄光阻層325在隨後的摻雜物引入製程期間保持於圖案化之硬罩層上。
圖3H展示藉由執行經由圖案化之硬罩層327中之開口328引入摻雜物之摻雜物植入來在圖案化之硬罩層327中的開口328下方在半導體基板320中形成摻雜隔離區域332。可將摻雜物引入至大致由在圖案化之硬罩層中的開口之垂直側壁界限之半導體基板的頂部表面內且在別處摻雜物可由圖案化之遮罩層之剩餘部分遮罩。垂直側壁可表示固體無機材料之蝕刻表面，且通常可比光阻良好地保留其構形。
已知，可用摻雜物來摻雜半導體以更改其電性質。摻雜物可為受體或供體。受體摻雜物元素在原子被其替換之半導體中產生過多電洞，此藉由自彼等半導體原子接受電子。用於矽之合適受體包括硼、銦、鎵、鋁及其組合。供體摻雜物元素藉由將電子供給至半導體原子來在其替換原子之半導體中產生過多電子。用於矽之合適供體包括磷、砷、銻及其組合。「p型半導體」、「p型傳導性之半導體」或其類似者指代摻雜有受體且電洞之濃度大於自由電子之濃度的半導體。「n型半導體」、「n型傳導性之半導體」或其類似者指代摻雜有供體且自由電子之濃度大於電洞之濃度的半導體。在一實施例中，將摻雜隔離區域摻雜為p型半導體或p型傳導性之半導體。舉例而言，其可摻雜有硼。
在一些實施例中，可使用高能摻雜物植入製程329來經由開口328將摻雜物330植入至摻雜隔離區域內以便在半導體基板的頂部表面下深處形成摻雜隔離區域。代表性地，高能摻雜物植入製程可使用具有數微米之噴射範圍之至少約一百萬電子伏特(MeV)至約數百萬電子伏特(MeV)，但本發明之範疇不受如此限制。如在本文中使用，至少約1 MeV意謂至少0.85 MeV。在一特定實例實施例中，植入能量可為1 MeV且劑量可處於1013個離子/平方公分至1015個離子/平方公分之間的範圍中。在一些實施例中，所植入之離子可視情況為多樣帶電離子。
圖案化之硬罩層可終止額外摻雜物331進入半導體基板之非意欲區域。圖案化之硬罩層327之硬材料常具有比厚光阻層207之軟材料大的終止摻雜物植入之固有能力。舉例而言，硬材料之摻雜物植入終止能力常為軟光阻材料的摻雜物植入終止能力之至少50%，或至少100%，或高達大約300%，或更多。此可允許圖案化之硬罩層327視情況比厚光阻層207薄，同時仍防止額外摻雜物331以相同程度滲透至半導體基板之非意欲區域中。例如，二氧化矽層之厚度可處於提供相同遮蔽能力所需要的光阻層之厚度之約三分之一至三分之二之間。使用較薄硬罩層可促進較小尺寸之開口的圖案化。
在圖3A至圖3H中所展示之形成摻雜隔離區域332的方法可比在圖2A至圖2C中所展示之方法提供一或多個優點。一方面，因為圖3E之薄圖案化之光阻層325不需要厚以終止額外摻雜物331，所以其可視情況明顯地比在圖2B中所展示之厚圖案化之光阻層207薄。相比於此厚光阻層207，在此類薄光阻層325中更容易以光微影方式圖案化小寬度開口。當在光阻層中之溝槽或其他開口208的寬度趨近0.4 μm或更小時及/或在使用利用至少約1 MeV至數MeV之高能摻雜物植入時尤其如此。結果，一潛在優勢為開口328及/或摻雜隔離區域332的進一步大小減小之可能性，此可助於促進進一步的像素大小減小。
使用圖案化之硬罩層327來遮蔽摻雜物植入之另一潛在優勢為在該硬罩層中的開口328之構形及/或形狀可能傾向於避免改變/變形或比厚的圖案化之光阻層良好地固形(例如，在摻雜物植入之初始階段期間)。該硬罩層之硬材料通常比軟光阻材料良好地保留開口之初始所要形狀。此可助於減少在摻雜物濃度之非意欲改變及/或摻雜隔離區域332之非意欲形狀改變。
相比於使用厚光阻層207，使用圖案化之硬罩層327以遮蔽該摻雜物植入之又一潛在優勢為摻雜物植入可能傾向於使得光阻相對難以移除，而在摻雜物植入後，圖案化之硬罩層可能仍保持容易移除。
圖4為在基板中形成摻雜隔離區域之方法435的一實例實施例之方塊流程圖。在本發明之實施例中，可在製造影像感測器之方法期間執行該方法。
該方法可包括在區塊436處，在基板上形成一可選蝕刻終止層。形成該蝕刻終止層為可選的且非必需。
在區塊437處，在蝕刻終止層上形成一硬罩層。該硬罩層可具有先前上文所論述的硬罩層323之屬性。在一些實施例中，硬罩層可包括、主要包括或為硬性無機潛在非晶固體材料，該固體材料比相較較軟的抗蝕劑材料硬。在一些實施例中，硬罩層可為半導體的氧化物(例如，矽之氧化物)或半導體(例如，多晶矽)之層，但本發明之範疇不受如此限制。在一些實施例中，對於上述類型之材料，先前形成之蝕刻終止層可包括半導體之氮化物(例如，矽之氮化物)。
在區塊438處，在硬罩層上形成一光阻層。可視情況薄或至少比關於圖2B所提及之厚光阻層207薄地形成光阻層。
在區塊439處，在光阻層中圖案化或形成一開口。未受限制，在一些實施例中，開口之寬度可小於約0.4 μm，小於約0.3 μm，小於約0.25 μm，或小於約0.2 μm。舉例而言，在一實施例中，寬度W2可在約0.2 μm至約0.4 μm之間的範圍。然而，本發明之範疇不限於形成此等小開口。
在區塊440處，藉由經由在光阻層中的開口將硬罩層暴露至一或多種蝕刻劑或蝕刻介質來在硬罩層中蝕刻或形成開口。此可包括使由形成於光阻層中之開口露出且與該開口共延伸的硬罩層之表面暴露或接觸至可蝕刻掉硬罩層之部分的一或多種蝕刻劑。接著，若需要，可視情況移除圖案化之光阻層。
在區塊441處，藉由經由在硬罩層中的開口引入摻雜物來在蝕刻於硬罩層中的開口下方在基板中形成摻雜隔離區域。在一些實施例中，藉由執行高能摻雜物植入來形成摻雜隔離區域。圖案化之硬罩層可終止在除該開口以外的位置處所引入之摻雜物，使得防止摻雜物進入基板之非意欲區域。
有利地，遍及摻雜物植入，在硬罩層中的開口之構形可比在已知摻雜隔離區域形成製程中所使用之光阻中的開口之構形良好地得以保留。另外，摻雜物植入並不使硬罩層之移除困難，而光阻之移除傾向於較為困難。
可以相對基本的形式來描述方法435，但可視情況將操作添加至該方法及/或自該方法移除。舉例而言，可省略蝕刻終止之形成，可在摻雜物植入前在硬罩層中的開口之形成之後添加移除光阻層之額外操作，等等。可對該方法進行許多修改及調適且可預期該等修改及調適。亦應瞭解，本發明之方法亦在於所說明的實例方法435之操作集合之子集中。
此外，可將與影像感測器形成相關聯之其他操作添加至該方法。舉例而言，溝槽可形成於半導體基板中，且溝槽可填充有絕緣或介電材料以形成淺溝槽隔離(STI)、深溝槽隔離(DTI)或其他溝槽隔離。其他操作可包括藉由化學機械拋光進行之平坦化、閘極氧化、離子植入、多晶矽沈積及蝕刻。如在所說明之實施例中所展示，在一些實施例中，可在摻雜隔離區域的形成後形成溝槽隔離，使得將溝槽形成至摻雜隔離區域內。或者，在其他實施例中，可在摻雜隔離區域之形成前形成溝槽隔離，使得將摻雜物植入執行至溝槽內及/或經由溝槽來執行。或者，可在無溝槽隔離之情況下使用摻雜隔離區域，但將包括一般溝槽隔離以便幫助增加隔離量。可添加至該等方法之操作的另一實例為鄰近摻雜隔離區域或在摻雜隔離區域的相對側上形成感光元件(例如，光電二極體)及/或像素之其他部分。在一些實施例中，像素可為1.75 μm或更小像素，或1.4 μm或更小像素，但本發明之範疇不受如此限制。
如上文提及，在一些實施例中，在圖3至圖4中所展示之方法可用以減小將摻雜物引入至基板內所經由的開口之大小、摻雜隔離區域之大小及/或像素之大小。若需要，則可視情況藉由在圖5A至圖5C中所說明之方法來進一步減小開口、摻雜隔離區域及/或像素之大小。然而，應瞭解，本發明之範疇不限於形成小的開口、摻雜隔離區域或像素。相反地，在圖3至圖5中所展示之方法亦適用於避免將摻雜物引入至基板內所經由的開放開口之構形之改變及/或避免在繼摻雜物植入後需要執行困難的光阻移除。
圖5A至圖5C為表示在半導體基板520中形成摻雜隔離區域532之方法之一實例實施例之不同階段和基板之橫截面側視圖。在此實施例中，該方法包括在溝槽或其他開口553之垂直側壁552上形成側壁間隔物551。在經由摻雜物植入製程529形成摻雜隔離區域前在開口之垂直側壁上形成側壁間隔物，摻雜物植入製程529使用側壁間隔物幫助使將摻雜物引入至半導體基板內之區域變窄。
圖5A展示在具有形成於其中的溝槽或其他開口之圖案化之層527上沈積或以其他方式形成薄的大體保形層550。將該薄的大體保形層沈積於該圖案化之層之頂部表面554上，沈積於開口之垂直側壁552上及沈積於開口之底部表面555上。
在所說明之實施例中，將薄保形層550沈積或以其他方式形成於基板之圖案化之硬罩層527上，該基板與圖3G之基板類似或相同，但本發明之範疇不受如此限制。該基板包括一半導體基板520、一可選薄半導體氧化物層521、一可選蝕刻終止層522及圖案化之硬罩層527。此等組件可具有與先前所描述之組件相同之特性。如所示，可將薄保形層安置於圖案化之硬罩層上(例如，鄰接或接觸圖案化之硬罩層)。在其他實施例中，可將該薄保形層沈積於完全不同的圖案化之層及/或完全不同的基板上。
在一些實施例中，薄保形層550可包括相對「硬」材料，該相對「硬」材料相對比通常用於光阻之「軟」有機聚合材料硬。通常，薄保形層包括，主要為，或實質上全部為無機固體材料。該無機固體材料可為非晶形、結晶，或非晶形與結晶之組合。在一實施例中，可使用實質上非晶材料以便更好地終止摻雜物之植入。如在本文中所使用，實質上非晶材料為具有以體積計小於30%結晶度之材料。
用於薄保形層550之合適材料之實例包括(但不限於)半導體(例如，矽)、非晶半導體(例如，多晶矽或非晶矽)、半導體之氧化物(例如，二氧化矽及其他矽之氧化物)、半導體之氮化物(例如，氮化矽及其他矽之氮化物)、半導體之氮氧化物(例如，矽之氮氧化物)、金屬、金屬氧化物、金屬氮化物、金屬氮氧化物及其組合。在一些實施例中，薄保形層之材料可包括以下各者中之一或多者：矽的氧化物或其他半導體的氧化物(例如，二氧化矽)、矽的氮化物或其他半導體的氮化物(例如，氮化矽)、矽的氮氧化物或其他半導體的氮氧化物(例如，氮氧化矽)、非晶半導體(例如，多晶矽)及其組合。在一些狀況下，薄保形層550之材料可視情況與圖案化之硬罩層527之材料相同，使得可使用一單一製程來移除該薄保形層及該圖案化之硬罩層兩者。
在一些實施例中，可藉由原子層沈積(ALD)來沈積薄保形層550。有利地，ALD之使用可允許潛在地以對所沈積層的厚度之相對精確控制來沈積非常薄且非常保形之層。或者，可視情況使用其他沈積方法，諸如，化學氣相沈積(CVD)或物理氣相沈積(PVD)。在又一實施例中，圖案化之硬罩層527可包括半導體材料(例如，多晶矽或矽)，且薄保形層550可為生長而非沈積之生長層(例如，生長的矽或其他半導體之氧化物)。
圖5B展示視情況自圖案化之硬罩層527之頂部表面554上及自開口553之底部表面555上移除薄保形層550的部分。如所示，允許薄保形層550之部分作為側壁間隔物551保持於開口之垂直側壁552上。自開口之底部表面上移除薄保形層之部分可幫助避免經由此部分植入摻雜物530之需要，其可幫助允許將摻雜物更深地植入至半導體基板內。然而，移除薄保形層之此等部分為可選的且不作要求。
在一些實施例中，可藉由執行各向異性蝕刻或其他定向相關蝕刻來移除所沈積的薄保形層之部分，如所檢視，該蝕刻可在垂直方向上比在水平方向上快或優先地蝕刻。舉例而言，可使用各向異性電漿蝕刻，諸如，反應性離子蝕刻(RIE)。RIE可表示可使用放電來創造離子及誘發薄保形層的水平表面之離子轟擊以便蝕刻此等水平表面之乾式蝕刻製程。或者。可使用其他各向異性蝕刻或其他定向有關蝕刻。
有利地，側壁間隔物551可幫助將橫截面寬度(W3)或開口553的尺寸變窄，在一些實施例中，其可用以形成非常窄的開口。薄保形層有效地橫靠著開口的側壁添加材料。薄保形層可將開口之寬度變窄達側壁間隔物(或，若在水平方向上不存在蝕刻，則沈積之層)的厚度之約兩倍。在一些實施例中，起始開口之起始橫截面寬度(W2)(亦見(例如)在圖3F中所展示之寬度W2)可小於0.4 μm，且側壁間隔物551之厚度(T)可足夠給出所得開口之小於0.2 μm的所得橫截面寬度(W3)，但本發明之範疇不受如此限制。在一些實施例中，起始開口之起始橫截面寬度(W2)可小於0.4 μm或0.3 μm，且側壁間隔物551之厚度可處於自約5奈米(nm)至約100 nm、或自約20 nm至約70 nm、或自約30 nm至約60 nm之範圍中，但本發明之範疇不受如此限制。在一些實施例中，歸因於側壁間隔物的所得開口之所得寬度小於約0.25 μm，或小於約0.2 μm，但本發明之範疇不受如此限制。作為一特定實例，可將具有約0.2 μm之起始寬度的起始開口減小至約0.1 μm之所得寬度，其中薄保形沈積之層具有約50 nm之厚度。在一些實施例中，該等所得開口可具有經由用以圖案化初始開口的給定微影及蝕刻製程不能達成或實務上不能達成之非常窄的寬度。
圖5C展示藉由經由在圖案化之硬罩層527中的開口553引入摻雜物之摻雜物植入來在圖案化之硬罩層527中的開口553下方在半導體基板520中形成摻雜隔離區域532。在一些實施例中，可使用高能摻雜物植入製程529來經由開口553將摻雜物530植入至摻雜隔離區域內以便在半導體基板的頂部表面下深處形成摻雜隔離區域。如先前所描述，圖案化之硬罩層可阻擋額外摻雜物531進入半導體基板之非意欲區域。側壁間隔物551至少部分地判定可不需要穿過圖案化之硬罩層527的厚度之剩餘部分而引入摻雜物的半導體基板的頂部表面之區域。
圖6為展示在摻雜半導體基板620以形成光電二極體之深摻雜井668(例如，深n型摻雜井)時作為摻雜物植入遮罩的圖案化之硬罩層660之使用之一實例實施例的基板之橫截面圖。第一隔離區域603-1及第二隔離區域603-2已形成於半導體基板內。第一隔離區域具有第一摻雜隔離區域604-1及第一溝槽隔離605-1。第二隔離區域具有第二摻雜隔離區域604-2及第二溝槽隔離605-2。儘管不作要求，但可視情況來如先前描述執行摻雜隔離區域。在半導體基板上形成圖案化之硬罩層。圖案化之硬罩層可具有與先前所描述的圖案化之硬罩層類似或相同之特性(例如，相同材料、厚度等)。若需要，則可視情況在半導體基板與圖案化之硬罩層之間包括其他層(未圖示)，諸如，可選蝕刻終止層。
圖案化之硬罩層具有藉由與先前所描述的製程類似之製程(例如，藉由沈積一光阻層、以光微影方式圖案化及顯影光阻層中之一蝕刻遮罩開口及使用該蝕刻遮罩開口蝕刻硬罩層)而在其中蝕刻或以其他方式形成之一開口662。使用摻雜物植入製程664經由在圖案化之硬罩層中的開口將摻雜物665引入至半導體基板內。圖案化之硬單層防止將額外摻雜物667植入至基板之非意欲區域中(例如，隔離區域603)。有利地，相比於圖案化之光阻層，用作摻雜物植入遮罩的圖案化之硬罩層之垂直側壁較不可能脫落、塌落、以其他方式改變其構形。此外，相比於圖案化之光阻層，圖案化之硬罩層較不可能無法黏附至底層及/或較容易在摻雜之後移除。
圖7為影像感測器系統770之一實例實施例之方塊圖。該影像感測器系統之所說明的實施例包括一像素陣列700、一讀出電路772、功能邏輯773及控制電路771。該像素陣列或影像感測器陣列包括二維像素陣列(例如，像素P1、P2、P3、...Pn)。如所說明，將該影像感測器陣列之像素配置成列(例如，列R1至Ry)及行(例如，行C1至Cx)。通常存在眾多列及眾多行。在影像獲取期間，該等像素中之每一者可獲取影像資料(例如，影像電荷)。在一實施例中，每一像素為互補金屬氧化物半導體(CMOS)像素。在另一實施例中，每一像素為一電荷耦合器件(CCD)類型像素。可將該影像感測器陣列實施為前照式(FSI)影像感測器陣列或背照式(BSI)影像感測器陣列。該影像感測器陣列可為彩色的或黑白的。該影像感測器陣列可用以獲取影像資料(例如，2D影像及/或視訊)。
在每一像素已獲取其影像資料或影像電荷之後，影像資料由讀出電路772讀出且轉移至功能邏輯773。讀出電路可沿著讀出行線774一次讀出一列影像資料，或使用行讀出、順序讀出或所有像素同時的全並行讀出等等來讀出影像資料。在一態樣中，功能邏輯可僅僅儲存影像資料，或在另一態樣中，功能邏輯可使用此項技術中已知之各種方式(例如，裁切、旋轉、移除紅眼、調整亮度、調整對比度等等)來操控影像資料。可將該功能邏輯實施於硬體、軟體、韌體或組合中。控制電路771耦接至像素陣列以控制像素陣列之操作特性。舉例而言，控制電路可產生一用於控制影像獲取之快門信號。該快門信號可為全景快門信號或滾動快門信號。
在上文之描述中，出於解釋之目的，已闡述眾多特定細節以便提供對本發明之實施例的透徹理解。然而，對於熟習此項技術者將顯而易見，可在無此等特定細節中之一些的情況下實踐一或多個其他實施例。所描述之特定實施例並非為限制本發明而提供，而是為說明本發明。熟習此項技術者亦應瞭解，可對本文中所揭示之實施例進行修改，諸如，對該等實施例之組件的大小、形狀、組態、形式、功能、材料進行修改。本發明之範疇並非由上文提供之特定實例判定而僅由以下申請專利範圍判定。
在其他情況下，以方塊圖形式或未詳細展示熟知結構、器件及操作以避免使本描述之理解難懂。為了說明之簡單性及清晰性，在諸圖中所說明之元件未必按比例繪製。舉例而言，為了清晰起見，該等元件中之一些者的尺寸相對於其他元件而誇示。另外，在被認為恰當之處，已在諸圖間重複參考數字或參考數字之終端部分以指示可視情況具有類似特性之對應或相似元件。
亦應瞭解，遍及此說明書對(例如)「一個實施例」、「一實施例」或「一或多個實施例」之提及意謂特定特徵可包括於本發明之實踐中。類似地，應瞭解，在該描述中，出於使本發明簡潔流暢且輔助理解各種發明態樣之目的，各種特徵有時在單一實施例、圖或其描述中被分組在一起。然而，此揭示之方法不應被解釋為反映本發明需要比在每一請求項中明確列舉的特徵多的特徵之意圖。相反，如下列申請專利範圍反映，發明態樣可在於少於單一所揭示實施例之全部特徵的特徵。因此，在繼實施方式後之申請專利範圍在此明確地被併入至此實施方式中，其中每一請求項獨立地作為本發明之單獨實施例。
100．．．像素陣列
101．．．基板
102-1．．．第一像素
102-2．．．第二像素
103-1．．．第一隔離區域
103-2．．．第二隔離區域
103-3．．．第三隔離區域
104-1．．．摻雜隔離區域
104-2．．．摻雜隔離區域
104-3．．．摻雜隔離區域
105-1．．．淺溝槽隔離(STI)
105-2．．．淺溝槽隔離(STI)
105-3．．．淺溝槽隔離(STI)
201．．．半導體基板
204．．．摻雜隔離區域
206．．．二氧化矽層
207．．．圖案化之厚光阻層
208．．．溝槽或開口
209．．．高能摻雜物植入製程
210．．．摻雜物
211．．．額外摻雜物
320．．．半導體基板
321．．．可選薄半導體氧化物層
322．．．可選蝕刻終止層
323．．．硬罩層
324．．．薄光阻層
325．．．圖案化之薄光阻層
326．．．溝槽或開口
327．．．圖案化之硬罩層
328．．．溝槽或開口
329．．．高能摻雜物植入製程
330．．．摻雜物
331．．．額外摻雜物
332．．．摻雜隔離區域
435．．．在基板中形成摻雜隔離區域之方法
520．．．半導體基板
521．．．可選薄半導體氧化物層
522．．．可選蝕刻終止層
527．．．圖案化之硬罩層
529．．．高能摻雜物植入製程
530．．．摻雜物
531．．．額外摻雜物
532．．．摻雜隔離區域
550．．．薄保形層
551．．．側壁間隔物
552．．．垂直側壁
553．．．溝槽或開口
554．．．頂部表面
555．．．底部表面
603-1．．．第一隔離區域
603-2．．．第二隔離區域
604-1．．．第一摻雜隔離區域
604-2．．．第二摻雜隔離區域
605-1．．．第一溝槽隔離
605-2．．．第二溝槽隔離
620．．．半導體基板
660．．．圖案化之硬罩層
662．．．開口
664．．．摻雜物植入製程
665．．．摻雜物
667．．．額外摻雜物
668．．．深摻雜井
700．．．像素陣列
770．．．影像感測器系統
771．．．控制電路
772．．．讀出電路
773．．．功能邏輯
774．．．讀出行線
C1．．．行
C2．．．行
C3．．．行
C4．．．行
C5．．．行
Cx．．．行
P1．．．像素
P2．．．像素
P3．．．像素
Pn．．．像素
R1．．．列
R2．．．列
R3．．．列
R4．．．列
R5．．．列
Ry．．．列
圖1為包括隔離區域的像素陣列之簡單二像素實例之橫截面側視圖。
圖2A至圖2C為表示使用厚光阻層中之開口以允許引入摻雜物而在半導體基板中形成摻雜隔離區域之已知方法之不同階段的基板之橫截面側視圖。
圖3A至圖3H為表示使用硬罩層中之開口以允許引入摻雜物而在半導體基板中形成摻雜隔離區域之方法之一實例實施例之不同階段的基板之橫截面側視圖。
圖4為使用硬罩層中之開口以允許引入摻雜物而在基板中形成摻雜隔離區域之方法之一實例實施例之方塊流程圖。
圖5A至圖5C為表示在半導體基板中形成摻雜隔離區域之方法之一實例實施例之不同階段的基板之橫截面側視圖，該方法包括在開口之垂直側壁上形成側壁間隔物及使用側壁間隔物界定引入摻雜物之區域。
圖6為展示在摻雜半導體基板以形成光電二極體之深摻雜井時圖案化之硬罩層之使用之一實例實施例的基板之橫截面圖。
圖7為具有可藉由本文中所揭示之方法製造的像素陣列之影像感測器系統之一實例實施例之方塊圖。
435．．．在基板中形成摻雜隔離區域之方法

Claims (20)

  1. 一種在一影像感測器之製造期間在一基板中形成一摻雜隔離區域之方法，該方法包含：在該基板上形成一硬罩層；在該硬罩層上形成一光阻層；在該光阻層中形成一開口，其中該開口形成於一摻雜隔離區域之一意欲位置上；藉由經由該光阻層中之該開口將該硬罩層暴露至一或多種蝕刻劑以在該硬罩層中蝕刻一開口，其中在該硬罩層中蝕刻該開口係包括在該硬罩層中蝕刻一具有一小於0.4微米之寬度的開口；及藉由執行經由該硬罩層中之該開口引入摻雜物的一摻雜物植入以在該硬罩層中的該開口下方在該基板中形成該摻雜隔離區域。
  2. 如請求項1之方法，其中形成該硬罩層係包含形成一硬罩層，該硬罩層包含主要非晶無機材料。
  3. 如請求項2之方法，其中形成該硬罩層係包含形成一包含選自一由以下各物組成之群的至少一材料之層：實質上非晶矽、多晶矽、矽之氧化物、矽之氮化物、矽之氮氧化物及玻璃。
  4. 如請求項1之方法，其進一步包含在形成該硬罩層之前在該基板上形成一蝕刻終止層，且其中形成該硬罩層係包含在該蝕刻終止層上形成該硬罩層。
  5. 如請求項4之方法，其中形成該蝕刻終止層係包含形成一包括矽的氮化物之層，且其中形成該硬罩層係包含形成一包括矽的氧化物及多晶矽中之至少一者的層。
  6. 如請求項1之方法，其中在該硬罩層中蝕刻該開口係包含在硬罩層中蝕刻一具有一小於0.3微米之寬度的溝槽。
  7. 如請求項1之方法，其進一步包含在該硬罩層中蝕刻該開口後且在該基板中形成該摻雜隔離區域前，在該硬罩層中的該開口之側壁上形成側壁間隔物。
  8. 如請求項7之方法，其中形成該等側壁間隔物包含藉由原子層沈積(ALD)來沈積材料。
  9. 如請求項7之方法，其中形成該等側壁間隔物係包含：在該硬罩層之一頂部表面上、在該硬罩層中的該開口之該等側壁上及在該硬罩層中的該開口之一底部表面上沈積一層；及自該硬罩層之該頂部表面上及該硬罩層中的該開口之該底部上移除該沈積之層之部分。
  10. 如請求項7之方法，其中在該硬罩層中蝕刻該開口係包含蝕刻一具有一小於0.3微米之寬度的開口，且其中形成該等側壁間隔物係包含形成範圍自5奈米至100奈米厚度的該材料。
  11. 如請求項7之方法，其中形成該等側壁間隔物係包含形成具有一寬度之側壁間隔物，該寬度足以獲得在該硬罩層中的所得開口之小於0.2微米之所得寬度。
  12. 如請求項1之方法，其中執行該摻雜物植入係包含以至少約一百萬電子伏特之能量將摻雜物植入至該區域中。
  13. 如請求項1之方法，其進一步包含在該摻雜隔離區域上在該基板中形成一溝槽，且實質上用一絕緣材料填充該溝槽。
  14. 如請求項1之方法，其進一步包含在該基板中形成一光電二極體陣列。
  15. 一種在一影像感測器之製造期間在一基板中形成一摻雜隔離區域之方法，該方法包含：在該基板上形成一包括無機固體材料之硬罩層；在該硬罩層上形成一光阻層；在該光阻層中圖案化一開口，該開口具有一小於0.4微米之寬度，該開口在該摻雜隔離區域之一意欲位置上；藉由經由該光阻層中之該開口將該硬罩層暴露至一蝕刻介質以在該硬罩層中蝕刻一開口；移除該光阻層；藉由執行經由該硬罩層中的該開口引入摻雜物之一高能摻雜物植入以在該硬罩層中的該開口下方在該基板中形成該摻雜隔離區域，該高能摻雜物植入使用至少約一百萬電子伏特；及在該基板中鄰近於該摻雜隔離區域處形成一光電二極體。
  16. 如請求項15之方法，其中形成該硬罩層係包含形成一包含選自以下各物之至少一材料之層：非晶矽、多晶矽、矽之氧化物、矽之氮化物、矽之氮氧化物及玻璃。
  17. 如請求項15之方法，其進一步包含在該硬罩層中蝕刻該開口後且在該基板中形成該摻雜隔離區域前，在該硬罩層中的該開口之側壁上形成側壁間隔物。
  18. 一種裝置，其包含：一半導體基板；一在該半導體基板內之摻雜隔離區域；一在該基板上的圖案化之硬罩層；一開口，其界定於該圖案化之硬罩層內，該開口在該摻雜隔離區域上，該開口界定於該圖案化之硬罩層內，具有一小於0.4微米之寬度，其中該摻雜隔離區域包括經由界定於該圖案化之硬罩層內之該開口引入至該半導體基板中之摻雜物。
  19. 如請求項18之裝置，其中該圖案化之硬罩層包含主要無機固體材料。
  20. 如請求項18之裝置，其進一步包含在該硬罩層中的該開口之側壁上之側壁間隔物。
TW100146035A 2011-06-20 2011-12-13 在影像感測器內形成摻雜隔離區域之摻雜物植入之硬罩 TW201301439A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/164,563 US20120319242A1 (en) 2011-06-20 2011-06-20 Dopant Implantation Hardmask for Forming Doped Isolation Regions in Image Sensors

Publications (1)

Publication Number Publication Date
TW201301439A true TW201301439A (zh) 2013-01-01

Family

ID=47353026

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100146035A TW201301439A (zh) 2011-06-20 2011-12-13 在影像感測器內形成摻雜隔離區域之摻雜物植入之硬罩

Country Status (2)

Country Link
US (1) US20120319242A1 (zh)
TW (1) TW201301439A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097856A (zh) * 2014-05-23 2015-11-25 全视科技有限公司 增强型背侧照明的近红外图像传感器
US9685576B2 (en) 2014-10-03 2017-06-20 Omnivision Technologies, Inc. Back side illuminated image sensor with guard ring region reflecting structure
TWI824874B (zh) * 2022-12-12 2023-12-01 世界先進積體電路股份有限公司 影像感測器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440495B2 (en) * 2007-03-06 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing crosstalk in image sensors using implant technology
US9281336B2 (en) 2013-09-26 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming backside illuminated image sensor device structure
US9647022B2 (en) * 2015-02-12 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer structure for high aspect ratio etch
US11721774B2 (en) * 2020-02-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Full well capacity for image sensor
CN113611606B (zh) * 2021-07-28 2024-03-19 上海华虹宏力半导体制造有限公司 稳压二极管及其制作方法
CN117594624B (zh) * 2024-01-19 2024-04-09 合肥晶合集成电路股份有限公司 一种图像传感器及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177333B1 (en) * 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
JP3370298B2 (ja) * 1999-07-27 2003-01-27 シャープ株式会社 回路内蔵受光素子
US7825488B2 (en) * 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097856A (zh) * 2014-05-23 2015-11-25 全视科技有限公司 增强型背侧照明的近红外图像传感器
TWI550839B (zh) * 2014-05-23 2016-09-21 豪威科技股份有限公司 增強式背側照明近紅外線影像感測器
US9825073B2 (en) 2014-05-23 2017-11-21 Omnivision Technologies, Inc. Enhanced back side illuminated near infrared image sensor
CN105097856B (zh) * 2014-05-23 2018-06-26 豪威科技股份有限公司 增强型背侧照明的近红外图像传感器
US9685576B2 (en) 2014-10-03 2017-06-20 Omnivision Technologies, Inc. Back side illuminated image sensor with guard ring region reflecting structure
US10050168B2 (en) 2014-10-03 2018-08-14 Omnivision Technologies, Inc. Back side illuminated image sensor with guard ring region reflecting structure
TWI824874B (zh) * 2022-12-12 2023-12-01 世界先進積體電路股份有限公司 影像感測器

Also Published As

Publication number Publication date
US20120319242A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
TW201301439A (zh) 在影像感測器內形成摻雜隔離區域之摻雜物植入之硬罩
JP4051059B2 (ja) Ｃｍｏｓイメージセンサ及びその製造方法
TWI481030B (zh) 具有鰭式電晶體之系統及裝置以及其使用、製造和運作方法
TWI458045B (zh) 製備自我對準隔離區的方法
KR102583440B1 (ko) 이미지 센서를 위한 후면 딥 트렌치 격리 구조물
TW200947567A (en) Devices including fin transistors robust to gate shorts and methods of making the same
US8729655B2 (en) Etching narrow, tall dielectric isolation structures from a dielectric layer
TW201944538A (zh) 半導體裝置的形成方法
JP2010503212A (ja) シャロウ・トレンチ・アイソレーション角部の注入領域
KR20050029431A (ko) 시모스 이미지 센서 및 그 제조방법
TWI785385B (zh) 用於抑制暗電流的淺溝槽隔離（ｓｔｉ）結構及形成方法
US11031467B2 (en) Field effect transistor based on vertically integrated gate-all-round multiple nanowire channels
TW201409714A (zh) 半導體裝置及其製造方法
US8338263B1 (en) Etching narrow, tall dielectric isolation structures from a dielectric layer
US7429496B2 (en) Buried photodiode for image sensor with shallow trench isolation technology
TWI594407B (zh) 影像感測裝置及其製造方法
TWI761965B (zh) 用於互補金屬氧化物半導體(cmos)影像感測器的淺溝槽隔離(sti)結構
CN107248495B (zh) 一种高能离子注入工艺中形成高深宽比隔离的方法
US11862509B2 (en) Shallow trench isolation (STI) structure for CMOS image sensor
TW201530750A (zh) 一種透過植入氮而質變多晶矽層之方法
CN101512752A (zh) 在浅沟槽隔离拐角处的注入
US7732885B2 (en) Semiconductor structures with dual isolation structures, methods for forming same and systems including same
KR20110066331A (ko) 반도체 소자용 커패시터 및 반도체 소자용 커패시터의 제조 방법
KR100601106B1 (ko) 시모스 이미지 센서 및 그 제조방법
CN115701658A (zh) 一种图像传感器及其形成方法