TW201251337A - Signal synchronizing systems and methods - Google Patents

Signal synchronizing systems and methods Download PDF

Info

Publication number
TW201251337A
TW201251337A TW101118228A TW101118228A TW201251337A TW 201251337 A TW201251337 A TW 201251337A TW 101118228 A TW101118228 A TW 101118228A TW 101118228 A TW101118228 A TW 101118228A TW 201251337 A TW201251337 A TW 201251337A
Authority
TW
Taiwan
Prior art keywords
signal
synchronization
frequency
range
circuit
Prior art date
Application number
TW101118228A
Other languages
English (en)
Other versions
TWI511464B (zh
Inventor
Ye Li
Gang Li
guo-yong Guo
Original Assignee
O2Micro Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O2Micro Inc filed Critical O2Micro Inc
Publication of TW201251337A publication Critical patent/TW201251337A/zh
Application granted granted Critical
Publication of TWI511464B publication Critical patent/TWI511464B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

201251337 、發明說明： 【發明所屬之技術領域】 本發明係有關一種同步系統及方法，特別是有關—種 信號同步系統及方法。 【先前技術】 傳統的信號同步系統回應於被同步信號，例如：内 時脈信號回應於同步信號（例如：外部時脈信號）的任何 變化。其缺點是，該信號同步系統對外部時脈信號的任何 變化都敏感，且系統的内部時脈信號相對不穩定。 【發明内容】 本發明的目的為提供一種同步系統，包括：一比較電 路’用於將一同步信號和一輸入信號比較以產生一比較結 果；以及與比較電路相耦接的一控制電路，用於將同步信 號調整至輸入信號決定的一範圍内，且用於根據比較結果 控制該範圍。 本發明還提供了一種信號同步方法，包括：將一同步 信號和一輸入信號比較以產生一比較結果；將同步信號調 整至輸入信號決定的一範圍内；以及根據比較結果控制該 範圍。 本發明還提供了一種信號同步系統，包括：一控制電 路’用於將一同步信號調整至一輸入信號決定的一範圍 内’且用於根據同步信號和輸入信號之差控制範圍；以及 0742-TW-CH Spec+Claim(filed-20120522).doc 3 201251337 與控制電路相減的 號和輸入信號之差產生同電路，用於根據同步信 【實施方式】 明將結合實二施例給出詳細的說明。雖然本發 限定於這些實施例'二但應理解這並非意指將本發明 才反地，本發明意在涵蓋由所附權利 針射以下對本發明的詳細描述中，為了提供一個 = 發明的完全的理解，闡明了大量的具體細節。然 ㈣技術人員將理解，沒有這些具體細節，本發明 =樣Γ!實施。在另外的一些實例中，對於大家熟知財 ”爪程元件和電路未作詳細描述，以便於凸顯 之主旨。 q .在一個實施财，本發明提供了—種將同步信號（例 如·内部時脈信號/振盪信號）和輸入信號（例如：外部時 脈信號7振盈信號）同步的系統。該系統透過將同步信號的 ，率調整至-個範圍内使得同步信號和輸入信號同步。該 範圍可以以輸入信號的頻率為中心，但並不是必需的。該 系統還控制（例如：擴大或縮小）所述範圍，使得同步信 號相對比較準確地與輸入信號同步且同步信號的穩定性得 到提高。 圖1為本發明一個實施例的信號同步系統100的示例 性方塊圖。信號同步系統100 (例如：頻率同步系統）用 0742-TW-CH Spec+Claim(filed-20120522).doc 4 201251337 於將同步信號108 (例如：内部時脈/振盪信號）和輸入信 號110 (例如：外部時脈/振盪信號）同步。例如，信號同 步系統議產生同步信號⑽，且控制同步信號⑽具有 與輸入信號110接近相等的頻率。 在本實細例中，k號同步系統1〇〇包括控制電路15〇 和信號產生器電路152。控制電路15〇包括頻率比較電路 102和數位控制電路1〇4。數位控制電路1〇4包括鎖定電路 116和計數電路118。信號產生器電路152包括振 106。 k號產生器電路152產生同步信號1〇8。控制電路 接收同步信號108和輸人信號11Q，且將同步信號1〇8的 同步頻率fosc調整到由輸入信號11〇的輸入頻率加 的一個鎖定範_。該鎖定範圍可以以輸人頻率仏為中 心’但並不是必需的。如果同步頻_fGSe在該鎖定範圍内， 那麼同步頻率fGSG被認為等於或料於輸人頻率加 言之，如果同步頻率f脱在該鎖定範圍内，那麼同步虎 108被認為與輸人信號11G同步。在—個實施例中，= 步頻率fosc在該鎖定範圍内時，只要輸入頻率加的^ 不引起同步頻率fose離開該缺範圍，同步頻率f 不變。另夕卜當同步頻率f0sc被調整至該鎖定範圍内時 控制電路15〇擴大該鎖定範圍。因此，有利之處在於、 號同步系統1GG和同步信號⑽的穩定性得 。、15 更具體地說，頻率比較電路1〇2將 此虹* 2將冋步信號108的同 步頻率fosc和輸入魏110的輪入頻率仏比較 較結果112。比較結果112表示同步頻率⑽和輸入頻^ 0742-TW-CH Spec+Claim(filed-20120522).doc 5 201251337 flN之差的狀態。比較結果112 頻率—等於輪續率加。數位 控希^ _據比較結果112為振盪電路 #號114。振蓋電路106根據控制 座玍 例如，如果同步❹率 f步頻率f〇SC小於輸入頻率^域去第一頻率偏差值 0S1 ’那麼控制信號114增加同步頻率f〇sc。換言之，如果 差值fosc- fIM、於第-頻率偏差值_ f0S1，信號產生器電 路152增加同步頻率fosc。如果同步頻率f〇sc大於輸入頻 率f IN例如.同步頻率f〇sc大於輸入頻率^μ加上第二頻 2偏差值fos2，那麼控制信號114減小同步頻率f〇sc。換 吕之，如果差值fosc- flN大於第二頻率偏差值f〇S2，信號 產生器電路152減小同步頻率f0SC。以此方式，同步頻率 fosc被調整至頻率值fIN_ f〇sl到頻率值fiN+f〇s2的範圍内 (以下簡稱為：範圍（fIN- f0sl，fIN+fos2))。範圍（fIN_ fosi，flN+f〇S2)被稱為鎖定範圍。第一頻率偏差值f〇sl和 第二頻率偏差值f〇S2可以相等，但並不是必需的。當同步 頻率fosc在該鎖定範圍内時，同步頻率fosc被認為等於或 約等於輸入頻率flN。 換言之，信號產生器電路152根據比較結果112 (例 如：同步信號108和輸入信號110之差）產生同步信號 108。控制電路150透過將同步信號1〇8和輸入信號110 比較產生比較結果112，將同步信號1〇8調整到該鎖定範 圍内。 0742-TW-CH Spec+Claim(filed-20120522).d〇i 6 201251337 此外，數位控制電路1〇4根據比較結果112 (例如： 同步頻率fosc和輸入頻率fIN之差）控制該鎖定範圍。例 如’如果比較結果112表示同步信號1〇8在鎖定範圍之外， 例如.fosc- flN<- fosi 或者 f〇sc_ flN>f〇S2，那麼數位控 制電路104控制該鎖定範圍具有第一寬度（例如： f〇Sl + f〇S2)。如果比較結果112表示同步信號1〇8在鎖定範 圍之内，例如：-fosKfosc- flN<f〇S2，那麼鎖定電路116 產生上鎖/解鎖信號120來鎖住同步信號1〇8,在一實施例 中控制該鎖定範圍具有大於第一寬度的第二寬度。例如， 數位控制電路104將第一頻率偏差值從f0S1調整至f，〇si (f〇Sl<f，0S1)並且將第二頻率偏差值從f〇S2調整至f，〇s2 (f〇S2<f，OS2)，於是該鎖定範圍變成（flN_f 〇si，fiN+f， OS2)。在此例中，鎖定範圍的第二寬度厂〇si + f，的2大於 第一寬度 f〇Sl + f〇S2。 在操作過程中，當信號同步系統100啟動時，同步信 號|〇8的鎖定範圍被預設為（flN_ f〇sl，flN+f〇S2)，且該^
定範圍具有第-寬度_伽2。如果同步信號⑽在鎖定 範圍外，控制電路150朝輸入頻率flN的方向調整同步頻 率fosc。當同步頻率f0SC被調整至約等於輸入頻率fiN時， 例如：同步頻率f0SC在鎖定範圍内，鎖定電路116產生上 鎖/解鎖信號120來鎖住同步信號108，例如：增加該鎖 範圍至第二寬度f’ GS1 + f，〇S2。只要同步頻率恤在範圍 (m f’ 0S1，fIN+f’ 0S2)内，同步頻率f〇sc可以保持不 變。換&言之’如果輸入頻率fIN的變化不引起同步頻率伪叱 超出範圍（flN-f，〇S1，fIN+f’ QS2)，同步頻率f()sc保持不C 0742-TW-CH Spec+Claim(filed-20120522).doc 7 201251337 變。另外’如果輸入頻率fIN的變化引起同步頻率伪沉超 出範圍（fiN- f’ 0S1，ΠΝ+Γ 0S2)，鎖定電路116將產生 上鎖/解鎖信號120來解鎖同步信號1〇8，例如：減小該鎖 定範圍至第一寬度f〇si+fOS2。控制電路15〇可再次將同步 信號108調整至鎖定範圍之内。 在一個實施例中’與輸入頻率fIN相比，第一寬度 fosi+fos2相對比較小。另外，第二寬度f’ 〇sl+f，〇s2可二 據輸入頻率fIN的正常變化幅度來設置。例如，第二寬度 f’ 〇Sl+f’ 0S2可以大於輸入頻率flN的正常變化幅度。其 結果是，同步信號108相對比較準確地與輸入信號11〇同 步’且同步信號108的穩定性提高了。 圖2為本發明一個實施例的控制電路150的示例性電 路圖。以下將結合圖1對圖2進行描述。控制電路包 括頻率比較電路102、鎖定電路116和計數電路118。 如圖2所示’頻率比較電路1〇2包括除頻器220、脈 衝產生器224、電源230、充電開關240、放電開關242、 電容電路226’比較器236和比較器238。在圖2的實施例 中，電源230包括一頻率控制電流源，電容電路226包括 一電容。 在一個實施例中，除頻器22〇接收輸入信號11〇且產 生時脈信號DIV_IN，時脈信號DIV_IN的頻率為輸入頻率 fIN的ι/2η倍（n=〇，1，2，…）。於是，時脈信號div_in 的週期等於2n/fiN。另外，時脈信號DIV_IN的責任週期被 控制為l/2n。因此，在每個週期内，時脈信號為 邏輯高位準的時間為l/fIN。當時脈信號DIV_IN為邏輯高 0742-TW-CH Spec+Claim(filed-20120522).doc 8 201251337 位準時，充電開關240導通；當時脈信號DIV—IN為邏 位準時，充電開關240關閉。換言之，輸入信號低 控制充電開關240。脈衝產生器224在時脈信號DIV ^以 每個上升緣時產生脈衝信號PULSE以導通放電開關~^2的 電源230根據同步頻率f0SC和預設參考電壓產 電電流lose經由充電開關240對電容電路226 的充 電流lose由下列方程式給出： 。充電 I〇SC=C〇SC*VREF*f〇SC q) 其中，Cose表示振盪電路106中的電容值。在本 例中，時脈信號DIV-IN的一個週期内，充電開關24〇的^ 通時間為1/fin。所以，電容電路226因被充電而具有嵝 電壓Vosc，且由下列方程式給出： ’、 值 V〇SC=I〇SC/(CRAMP*flN) (2) 其中，Cramp表示電容電路226的電容值。根擔 (1)和方程式（2)得到下列方程式： 裎式 f osc/ f I N=(Vosc/Vref ) * ( Cramp/Cosc ) (3) 重寫方程式（3)得到： fOSC- flN=[(V〇SC/VREF)*(CRAMP/C〇SC) - l]XcfIN 可適當選擇電容值Cose和CRAMP使得二者4) Cosc/Cramp等於1。重寫方程式（3)和方程式（4)得：比值 f〇SC/flN=V〇SC/VREF (5) f〇SC- flN=(V〇SC/VREF - l)*flN (β) 因此，如果峰值電壓V〇SC等於預設參考電壓Vref，那 麼同步頻率fGSG等於輸人鮮fiN。如果峰值電壓Vo%大 於預設參考電壓V·’那麼同步頻率fGSe大於輸入頻率 0742-TW-CH Spec+Claim(fiIed-20120522).doc 9 201251337 f 。如果峰值錢V咖小於預設參考電壓v卿，那麼同步 頻率fosc小於輸入頻率fIN。 在本實施例中，在時脈信號DIV」N的每個上升緣時， 脈衝信號PULSE將放電開關242導通進而對電容電路226 放電，電容電路226上的斜波電壓VR腑可降至零伏特。此 外’在時脈信號DIVJN的每個週期中，時脈信號Mv in 使充電開關24G導通的時間為1/flN，而在該週期的其餘時 間將充電開關240關閉。所以’在時脈信號DIVj的每個 週期中，斜波電壓V_P從零伏特增加至峰值電壓_，然 持不變直到一個週期結束，例如：直到放電開請 導通。 圖3為本發明一個實施例的輸入信號110、時脈信號 DIV—IN、脈衝信號PULSE、斜波電壓Vramp和時脈 κ 的波形示意圖。以下將結合圖！和圖2對圖3進射 = ，圖3的實施例中，時脈信號DIV_IN的頻率為輸入頻率 _的1/4倍。由於時脈信號責任週期被控 1/4,所以時脈信號DIVJN在其一個週期内為 準 的時間為l/fIN。 、铒同位旱 、如圖3所示，在to時刻到tl時刻之間，時脈信號⑴v_in 為邏輯高辦，麟錢PULSE為賴餘準。於是，-充 電開關240導通，放電開關242關閉。斜波電壓v晴 電容電路226被充電而增加。在tl砗刿，铋、由帝「 … 曰加隹1:1時刻，斜波電壓Vramp 增加至峰值電壓Vgsg，例如：方程式⑵給出的值。在^ 時刻到乜時刻之間，時脈信號DIV_IN和脈衝信號p[jLsE 為邏輯低位準，充電開關240和放電開關242關閉。所以， 0742-TW-CH Spec+Claim(filed-20120522).doc 10 201251337 till ηΤν7^ϊ^Μ vosc ° ^t2 }
W 242 tiw Γ P〇LSE 被放電而降至零伏特 RAMP因為電谷電路226
VRAMP^'t27^；f I1"'1" ^ PULSE t〇時刻到t2時刻的週射的波=相Γ週期中的波形和在 分別=二電T6和比較器238將峰賴 低，參考電壓VL以及高限參考電壓Vh(Vh>v ^而缝位信號DUP和Dd_。在本實施例中，圖】 VL ^較結ί 112包括數位信號_和_。低限參考電壓 參考電壓％由方程式⑴中的預設參考電壓如 =。例如，低限參考麵VL等於預設參考電壓恤減去 電全偏差值V〇S1，高限參考電壓％等於預設參考電壓㈣ 加上電壓偏差值V〇S2。如果峰值電壓v〇SC/J、於低限參考電 (例如.位準值VREF_ V0S1)，那麼數位信號_為邏 輯南位準’數位信號D_N為邏輯低位準，即：Dup=1且 DD0WIH)。如果峰值電壓v〇sc大於高限參考電壓Vh (例如： 位準值Vref+Vos2) ’那麼數位信號Dup為邏輯低位準，數位 信號D麵為邏輯高位準，即：Dup=〇且Dd〇wn=卜如果峰 值電壓Vosc處在低限參考電壓yL和高限參考電壓Vh之間 (例如：在範圍（VREF - Vosi，VREF+V0S2 )内），那麼數位 信號DUP和Ddown為邏輯低位準，即：Dup=〇且Ddown=0。在 一個實施例中’當峰值電壓Vosc在範圍（VREF - V0S1， VREF+V0S2)内時’同步頻率 fosc 在範圍（flN - f〇Sl，flN+f〇S2) 内。根據方程式（6) ’第一頻率偏差值f0S1和第二頻率偏 0742-TW-CH Spec+Claim(filed-20120522).doc 11 201251337
差值f〇S2由下列方程式得出： f〇Sl = (V〇Sl/VREF)*flN (7a)
f〇S2=(V〇S2/VREF)*f IN 如圖2所示，控制電路15〇還 (?b) 為計數電路118產生時脈信號CU。計數電路118在= W CLK的每個上升緣（或下降緣）接收數位 Dd_。時脈信紐K為時脈信號DlVj的 ^ = CLK的延時時間可以為時__^ 位Γ時間。以圖3為例，在t〇時飾時刻 的週期内，時脈信號αΚ被延時至tl時刻。然而，本發^ 並不以此為限。時脈信號ακ的延時時間也可以大於時脈 WDIV—IN在-個週期内為邏輯高位準時的時間，並 於該週期時間。例如，在圖3的to時刻到t2時刻的週期 内，時脈信號CLK可以延時至tl時刻和t2時刻之間的任 =時刻。以此方式，當計數電路118被時脈信號ακ觸發 時’什數電路118接絲示峰值電壓_肖低限參考電壓 VL以及高限參考電· VH #比較結果的數位信號如
Ddown 。 在本實施例中，計數電路118透過累計比較結果ιΐ2 (例如：數位信號Dup和Ddown)產生控制信號114 (例如： 具，數位值Dctl的數位信號）。例如，回應於時脈信號ακ 個上升緣（或下降緣），如果數位信號_為數位 1 ’計數電路118增加數位值dctl —個預設量;如 果數位信號Ddown為數位“Γ ，計數電路118減小數位值 Dctl —個預設量△ D ;如果數位信號Dup和Dd〇to均為數位 0742-TW-CHSpec+Claini(filed-20120522).doc 12 201251337 〇 ，计數電路118保持數位值Dctl不變。另外，如果 數位值Dctl增加，圖i中的紐電路1〇6增加同步頻率 f〇sc ;如果數位值Dctl減小，振盪電路1〇6減小同步頻率 恤。因此’如果同步頻率f〇sc小於頻率值fiN__，例 如：D㈣且Ddown=0，計數電路118可透過累計數位信號 _逐步增加數位值Dm。同步鮮f咖刊應地增加。如 果同步頻率fosc大於頻率值flN+f〇S2，例如：且 Dd_=1，計數電路118可透過累計數位信號D議逐步減小 數位值Dctl。同步頻率fGse可因應地減小。如果同步頻率 f〇sc在範圍（flN—她，flN伽〇内，例如：如㈣且 Ddown-Ο’數位值dctU呆持不變用以保持同步頻率f〇sc不變。 在本實施例中，鎖定電路116透過控制比較器236和 238提供的界、線參考控制同步信號1〇8的鎖定範圍。例如， 鎖定電路116包括電壓源228、234、232和控制單元2料。 電壓源228提供預設參考電壓Vref (例如：根據方程式⑴ 確定充電電流lose的預設參考電壓VREF>電壓源232和 234为別提供電壓偏差值v〇sl和v〇S2。所以鎖定電路I” 可以為比較器236和238提供低限參考電壓Vl (例如：位 準值Vref- Vosi)和高限參考電壓Vh (例如：位準值 VREF+Vos2)。另外，電壓源232和234還可以分別提供電壓 偏差值ν’ 0S1 (例如：v，0S1>V0S1)和v，脱（例如：v， 〇S2>V〇S2)。於是鎖電路116可以為比較器236和2犯提 供低限參考電壓ν’ L (例如：位準值VREF_V’ 〇si)和高 限參考電壓v h (例如：位準值vREF+v，QS2)。更具體地 說，控制單元244產生控制信號246和248用以控制電壓 0742-TW-CH Spec+Claim(filed-20120522).doc 13 201251337 源232和234。在本實施例中，圖1中的上鎖/解鎖信號（go 包括控制信號246和248。控制信號246和248根據數位 信號Dup和Ddown控制電壓源232和234，使其提供電壓偏 差值Vosi和Vos2或者V’ osi和V’ os2。一方面，如果數位 信號Dup和Ddown表示同步信號1〇8在該鎖定範圍外，例如： Dup=1或Ddown=1 ’那麼電壓源232和234提供電壓偏差值 Vosi和Vos2 ’於是鎖定電路116為比較器236和238提供 低限參考電壓Vl和高限參考電壓Vh。同步信號1〇8的鎖定 範圍可以是範圍（fIN - f〇sl，fIN+f〇S2 )(例如：從 flN*(l-V〇Sl/VREF)到 fiN*(l+V〇S2/VREF))，且具有第一寬度 f〇Sl + f〇S2 (例如：fIN*(V〇Sl+V〇S2)/VREF)。另一方面，如果 數位信號Dup和Ddown表示同步信號108在該鎖定範圍内， 例如：Dup=0且Ddown=0，那麼電壓源232和234提供電壓 偏差值V’ osi和V，os2,於是鎖定電路116為比較器236 和238提供低限參考電壓v，l和高限參考電壓ν’ H。同步 4吕號108的鎖定範圍可以是範圍（fIN_f’ 0S1，flN+f，〇S2) (例如：從 flN*(l-V，0S1/VREF)到 flN*(l+V，0S2/VREF))， 且具有大於第一寬度f〇S1 + f〇S2的第二寬度f’ 〇S1 + f，〇S2 (例如：flN*(V’ 0S1+v，0S2)/Vref))。 圖4為本發明一個實施例的同步信號108與其鎖定範 圍之間的關係示意圖。以下將結合圖1和圖2對圖4進行 描述。在圖4的實施例中，在ta時刻到tb時刻之間，斜 波電壓Vramp的峰值電壓vosc小於低限參考電壓yL，例如： 同步頻率f〇sc小於頻率值flN - f〇Sl。在te時刻到tf時刻 之間，斜波電壓Vramp的峰值電壓v〇sc大於高限參考電壓 0742-TW-CH Spec+Claim(filed-20120522).doc 14 201251337
Vh，例如：同步頻率f〇SC大於頻率值flN+f〇S2。在tc時刻 到td時刻之間，斜波電壓VRAMP的峰值電壓V0SC在低限參 考電壓V’ L和高限參考電壓V’ Η之間，例如：同步頻率 fOSC 在範圍（flN- f’ 0S1，fIN+f’ 0S2)内。 在本實施例中，當信號同步系統100啟動時，鎖定電 路116為頻率比較電路102提供低限參考電壓VL和高限參 考電壓VH，使得同步信號108的鎖定範圍被預設為從頻率 值flN- fosi到flN+f〇S2。如果同步頻率f0SC在範圍（flN — f〇Sl，flN+f〇S2)外（例如：在ta時刻到tb時刻之間或者te 時刻到tf時刻之間）’信號同步系統1〇〇朝輸入頻率flN 的方向調整同步頻率f〇SC。當同步頻率f0SC被調整至範圍 (flN- f〇Sl，flN+f〇S2)内時（例如：在tc時刻到切時刻之 間）’鎖定電路116為頻率比較電路102提供低限參考電壓 V’ L和高限參考電壓V’ H’使得同步信號108的鎖定範圍 變為（flN-f’ OSl’flN+f’ 0S2)。如圖4所示，參數值^ V2表示的範圍（flN-Γ 〇Sl，fIN+f’ 0S2)大於參數值Δνι 表示的範圍（flN- fosi ’ flN+fos2)。另外，如果輸入頻率 flN的變化引起同步頻率f〇sc超出範圍（flN_f，吻， flN+f’ 0S2)，同步信號108的鎖定範圍可以再次變為（fiN〜 f〇Sl，flN+f〇S2)。 圖5為本發明一個實施例的信號同步系統1〇〇執行的 示例性方法流程圖500。雖然圖5描述了一些特定的步驟， 但是這些步驟是為了舉例說g月而已。也就是說，本發明適 合執行各種其他步驟或者圖5所示步驟中改變過的步驟。 以下將結合圖卜目2、圖3和圖4對圖5進行描述。 0742-TW-CH Spec+Claim(filed-20120522).doc 15 201251337 虽信號同步系、统議啟動時，同步信號⑽的鎖定範 圍=為㈤-f0S1’讀0S2)。例如，鎖定電路ιΐ6為 ，車乂器236 * 238提供低限參考電壓九和高限參考電壓 步驟5Q2巾’頻率比較電路1G2基於鎖定範圍將同 ，頻率fosc和輸人頻率flN比較進而產生數位信號
Dup和 D麵N。如果同步頻率f〇sc小於頻率值fiN-她，那麼督工 Ddown=G。如果同步頻率f咖大於頻率值fiN彻，那麼 加㈣且Dd_=1。如果同步頻率f〇sc約等於輸入頻率加， 例如·同步頻_ f咖大於頻率冑flN_ _且小於頻率值 flN+f〇S2 ’ 那麼 Dup=0 且 Dd〇WN=0。 在步驟504中，計數電路118根據數位信肋❿D酬 控制控制信號m的數位值DcTLe例如，如果Dup=l且 D膽㈣，流程轉到步驟5G6以增加數位值隨。如果加㈣ 且_㈣，流程轉到步驟5〇8以減小數位值_。如果 DUP=0且_N=〇 ’流程轉到步驟512以保持數位值Dctl不 變並且鎖住同步頻率f〇sc。 在步驟506中’計數電路118透過累計數位信號胁 增加數位值Dctl。例如’當接收到值為“丨，，的數位㈣ Dup時’計數電路118增加數位值Dctl 一個預設量△/在 步驟508中，計數電路118透過累計數位信號_ν減小數 位值Dm。例如，當接收到值為丫的數位信號〇麵時， 計數電路118減小數位值Dctl 一個預設f Δ])。在步驟51〇 中’如果數位值Dm增加’振盪電路⑽增加同步頻率 fosc，如果數位值Dctl減小，振盪電路1〇6減小同步頻率 fosc。然後’流程返回步驟5〇2中。 0742-TW-CH Spec+CIaim(filed-20120522).doc 201251337 - 中鎖疋電路116透過將該鎖定範圍從第 =fosl+fos2增加至第二寬以，⑽+f，0S2來鎖住同步 f率，f 〇SC。同步辭f 〇SC的鎖定範圍變為⑺N - f，0S1， 」N+f 0S2)。例如，鎖定電路116為比較器236和2 供低限參考電壓V’ L和高限參考電壓7, Ηβ 在步驟514中，頻率比較電路102基於範圍（fIN_f 0S1 ’ flN+f OS2)比較同步頻率f〇sc和輸入頻率fiN進而產 生數位信號DUP和DD_。如果同步鮮_小於頻率值 flN- f’ 0S1，那麼Dup=1且Dd_=〇。如果同步頻率⑽c大 於頻率值flN+f’ 0S1，那麼Dup=0且Dd〇WN=卜如果同步頻 率fosc約等於輸入頻率flN，例如：同步頻率f〇sc大於頻 率值 fiN-f’ 0S1 且小於 fIN+f，0S1，那麼 Dup=〇aDD〇wN=〇。 在步驟516中，如果同步頻率f0SC在範圍（flN_厂 〇si，ΠΝ+f 〇s2)内，例如：Dup=0且Ddown=0，流程轉到步 驟512中。如果同步頻率f0SC在範圍（flN_ f，脱，fiN+f， os2)外，例如：Dup=1或Ddown=1，流程轉到步驟5i8中。 在步驟518中，鎖定電路116透過將該鎖定範圍從第 二寬度f’ osi+f’ os2減小至第一寬度f〇si+f〇s2來解鎖同步 頻率fosc。鎖定電路116為比較器236和238提供低限參 考電壓Vl和高限參考電壓Vh，使得同步頻率f〇sc的鎖定範 圍變為（fiN - fosi，fiN+fos2)。然後，流程返回步驟5〇2 中。 透過執行流程圖500中的步驟，信號同步系統ι00可 以比較準確地將同步信號108和輸入信號110同步，並且 提高了同步信號108的穩定性。 0742-TW-CH Spec+Claim(filed-20120522).doc 17 201251337 圖6為本發明一個實施例的信號同步系統100執行的 示例性方法流程圖。以下將結合圖1、圖2、圖3、圖4和 圖5對圖6進行描述。 在步驟602中，頻率比較電路1〇2基於鎖定範圍（例 如：範圍（fiN- fosi ’ flN+f〇S2))，將同步信號1〇8的同步 頻率fosc和輸入信號11〇的輸入頻率fIN比較以產生比較 結果112 (例如：數位信號dup和Ddown)。 在步驟604中，計數電路118將同步信號1〇8調整至 輸入信號110的輸入頻率fIN決定的鎖定範圍内（例如： 鎖定範圍（fiN - f〇Sl，flN+f〇S2))。 在步驟606中，鎖定電路116根據比較結果ii2控制 該鎖定範圍。例如，如果比較結果112表示同步頻率f〇sc 在範圍（fiN - fosi，fiN+fos2)外，計數電路118朝輸入頻率 ΠΝ的方向調整同步頻率f〇sc。當同步信號1〇8被調整至 範圍（fiN- fosi，fIN+f0S2)内時，鎖定電路116將該鎖定範 圍變成範GSl’flN+f，GS2)。如果輸人頻率fIN 發生變化使得同步頻率f0SC超出範圍（flN_ f，〇sl，fiN+f 〇S2) ’鎖定電路116再次將該鎖定範圍變成範圍⑴n_ f〇Sl ’ flN+f〇S2)。 因此，本發明提供了—種錢同步祕與方法。該信 ，同步系統與方法透過將同步頻率罐至鎖定範圍内，使 得該同步鮮和輸人鮮时。#同步鮮在該鎖定範圍 外時’該鎖定範圍可以具有較小的寬度，於是同步頻率相 對比較準確地餘人信號时。此外，當財鮮在該鎖 定範圍内時，_絲圍相具有較大的寬度，使得同步 0742-TW.CHSpec+Claim(filed-20120522).doc 18 201251337 頻率更加穩定。該信號同步系統可廣泛地應用於例如汽 電子系統中的直流直流控制器等領域，但並不以此為限。 上文具體實施方式和附圖僅為本發明之常用實& 例。顯然，在賴離制要求書所界定的本發_ = 明fe圍的前提下可以有各種增補、修改和替換。本領 術人員應該理解，本發明在實際細巾可根據具體的 和工作要求在不背離發明準則的前提下在形式、結構、= 局、比例、材料、元素、元件及其它方面有所變化°。因此 在此披露之實_僅躲綱__，本 :權利要求及其合法等同物界定，而不限於此= 【圖式簡單說明】 以下結合附圖和具體實施例對本發明的技術方 行詳細的描述，以使本發明的特徵和優點更為明顯。复无進 圖1為本發明-個實關的信號同步系統的=中古 塊圖。 玍方 圖2為本發明一個實施例的圖1中柃 電路圖。 ㈣魏的示例性 圖3為本發明一個實施例的與圖1中 關的信號的波形示意圖。 ° ° '系統相 圖4為本發明一個實施例的同步信號與盆 間的關係示意圖。 W、 圖5為本發明一個實施例的信號同步▲ / 性方法流_。 $、錢行的示例 0742-TW-CH Spec+Claim(filed-20120522).doc 19 201251337 圖6為本發明一個實施例的信號同步系統執行的示例 性方法流程圖。 【主要元件符號說明】 100 :信號同步系統 102 :頻率比較電路 104 :數位控制電路 106 :振盪電路 108 :同步信號 110 :輸入信號 112 :比較結果 114 :控制信號 116 :鎖定電路 118 :計數電路 120 :上鎖/解鎖信號 150 :控制電路 152 :信號產生器電路 220 :除頻器 222 :延時器 224 :脈衝產生器 226 :電容電路 228、232、234 ··電壓源 230 :電源 236、238 :比較器 240 :充電開關 0742-TW-CH Spec+Claim(filed-20120522).doc 20 201251337 242 :放電開關 244 :控制單元 246、248 :控制信號 500 :方法流程圖 512〜518 :步驟 21 0742-TW-CH Spec+Claim(filed-20120522).doc

Claims (1)

  1. 201251337 七、申請專利範圍： 1. 一種信號同步系統，包括： 一比較電路，用於將一同步信號和一輸入信號比較以 產生一比較結果；以及 與該比較電路相耦接的一控制電路，用於將該同步信 號調整至該輸入信號決定的一範圍内，且用於根據該 比較結果控制該範圍。 2. 如申請專利範圍第1項的信號同步系統，其中，該比 較電路將該同步信號的一同步頻率和該輸入信號的 一輸入頻率比較以產生該比較結果。 3. 如申請專利範圍第1項的信號同步系統，其中，當該 比較結果表示該同步信號在該範圍外時，該範圍具有 一第一寬度；當該比較結果表示該同步信號在該範圍 内時，該範圍具有大於該第一寬度的一第二寬度。 4. 如申請專利範圍第1項的信號同步系統，其中，該比 較電路包括： 該輸入信號控制的一開關； 與該開關相耦接的一電源，用於根據該同步信號產生 一電流經由該開關對一電容電路充電；以及 與該電容電路相耦接的一比較器，用於將該電容電路 上的一電壓和一界線參考比較以產生該比較結果。 5. 如申請專利範圍第4項的信號同步系統，其中，該電 源還根據決定該界線參考的一預設參考電壓產生該 電流。 6. 如申請專利範圍第4項的信號同步系統，其中，該控 0742-TW-CH Spec+Claim(filed-20120522).doc 22 201251337 7. 8. 9. 10. 11. 12. 過控制該界線參考控制該範圍。 叫利範圍第1項的信號同步系統，其中，該控 制電路包括-計數電路，料數電歧過帛計該比較 結果產生一控制信號。 如申請專利範圍第7項的信制步祕，還包括： ，該計數電路相輪的—振盪電路，狀產生該同步 信號和根據該控制信號調整該同步信號的一同步頻 率。 如申請專利範圍第7項的信號同步系統，其中，當該 同步信號的一同步頻率小於該輸入信號的一輸入頻 率時，該控制信號增加該同步頻率；當該同步頻率大 於該輸入頻率時，該控制信號減小該同步頻率。 一種信號同步方法，包括： 將一同步信號和一輸入信號比較以產生一比較結果； 將該同步信號調整至該輸入信號決定的一範圍内；以 及 根據該比較結果控制該範圍。 如申請專利範圍第10項的信號同步方法，其中，該 比較包括： 將該同步信號的一同步頻率和該輸入信號的一輸入 頻率比較以產生該比較結果。 如申請專利範圍第10項的信號同步方法，其中，該 控制包括： 當該比較結果表示該同步信號在該範圍外時，控制該 範圍具有第一寬度；以及 0742-TW-CH Spec+Claim(filed-20120522).doc 23 201251337 當該比較結果表示該同步信號在該範圍内時，控制該 範圍具有大於該第一寬度的一第二寬度。 13. 如申請專利範圍第10項的信號同步方法，其中，該 比較包括： 利用該輸入信號控制一開關； 根據該同步信號產生一電流經由該開關對一電容電 路充電；以及 將該電容電路上的一電壓和一界線參考比較以產生 該比較結果。 14. 如申請專利範圍第13項的信號同步方法，其中，該 產生該電流包括： 根據決定該界線參考的預設參考電壓產生該電流。 15. 如申請專利範圍第13項的信號同步方法，其中，該 控制該範圍包括： 透過控制該界線參考控制該範圍。 16. 如申請專利範圍第10項的信號同步方法，其中，該 控制該範圍包括： 透過累計該比較結果產生一控制信號。 17. 如申請專利範圍第16項的信號同步方法，其中，該 控制該範圍還包括： 當該同步信號的一同步頻率小於該輸入信號的一輸 入頻率時，利用該控制信號增加該同步頻率； 當該同步頻率大於該輸入頻率，利用該控制信號減小 該同步頻率。 18. —種信號同步系統，包括： 0742-TW-CH Spec+Claim(filed-20120522).doc 24 201251337 一控制電路，用於將一同步信號調整至一輸入信號決 定的一範圍内，且用於根據該同步信號和該輸入信號 之差控制該範圍；以及 與該控制電路相耦接的一信號產生器電路，用於根據 該同步信號和該輸入信號之差產生該同步信號。 19. 如申請專利範圍第18項的信號同步系統，其中，當 該差大於一偏差值時，該範圍具有一第一寬度；當該 差小於該偏差值時，該範圍具有大於該第一寬度的一 第二寬度。 20. 如申請專利範圍第18項的信號同步系統，其中，當 該差小於一第一頻率的一偏差值，該信號產生器電路 增加該同步信號的一同步頻率；當該差大於一第二頻 率的一偏差值，該信號產生器電路減小該同步頻率。 0742-TW-CH Spec+Claim(filed-20120522).doc 25
TW101118228A 2011-06-10 2012-05-22 信號同步系統及方法 TWI511464B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/157,900 US8415997B2 (en) 2011-06-10 2011-06-10 Signal synchronizing systems

Publications (2)

Publication Number Publication Date
TW201251337A true TW201251337A (en) 2012-12-16
TWI511464B TWI511464B (zh) 2015-12-01

Family

ID=47292660

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101118228A TWI511464B (zh) 2011-06-10 2012-05-22 信號同步系統及方法

Country Status (3)

Country Link
US (1) US8415997B2 (zh)
CN (1) CN102820963B (zh)
TW (1) TWI511464B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101738875B1 (ko) * 2011-02-16 2017-05-24 삼성디스플레이 주식회사 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프
TWI668962B (zh) * 2018-10-02 2019-08-11 新唐科技股份有限公司 時脈調整裝置及其傳輸系統和方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183863B1 (en) * 1998-10-20 2007-02-27 Lucent Technologies Inc. Self-initializing frequency detector
DE10049333C2 (de) * 2000-10-05 2002-12-05 Infineon Technologies Ag Digitaler Phasenregelkreis
US6965600B2 (en) * 2000-12-29 2005-11-15 Texas Instruments Incorporated Low speed modem transmission over packet networks
US6614317B2 (en) * 2001-05-24 2003-09-02 Intel Corporation Variable lock window for a phase locked loop
JP3803805B2 (ja) * 2003-09-05 2006-08-02 日本テキサス・インスツルメンツ株式会社 ディジタル位相同期ループ回路
KR100667154B1 (ko) * 2004-10-26 2007-01-12 한국전자통신연구원 주파수 락 검출기
US7084709B1 (en) * 2004-11-19 2006-08-01 Colin Wai Mun Leong Hybrid analog/digital phase lock loop frequency synthesizer
US7180377B1 (en) * 2005-01-18 2007-02-20 Silicon Clocks Inc. Method and apparatus for a hybrid phase lock loop frequency synthesizer
JP2006203814A (ja) * 2005-01-24 2006-08-03 Kawasaki Microelectronics Kk ロック検出回路およびこれを用いたｐｌｌ回路
US7598679B2 (en) * 2005-02-03 2009-10-06 O2Micro International Limited Integrated circuit capable of synchronization signal detection
US7102446B1 (en) * 2005-02-11 2006-09-05 Silicon Image, Inc. Phase lock loop with coarse control loop having frequency lock detector and device including same
US7443761B2 (en) * 2006-02-21 2008-10-28 Micron Technology, Inc. Loop filtering for fast PLL locking
CN101098220B (zh) * 2006-06-29 2010-08-18 中兴通讯股份有限公司 一种基于数字锁相环的时钟同步方法及其系统
CN100417207C (zh) * 2006-08-18 2008-09-03 四川长虹电器股份有限公司 扩展afc控制范围的方法
JP5284131B2 (ja) * 2009-02-04 2013-09-11 株式会社東芝 位相同期回路及びこれを用いた受信機
KR101092996B1 (ko) * 2009-12-29 2011-12-12 주식회사 하이닉스반도체 지연 고정 루프
KR101631164B1 (ko) * 2010-03-18 2016-06-16 삼성전자주식회사 위상 동기 루프 회로, 락 검출 방법 및 이를 포함한 시스템
TWI390853B (zh) * 2010-04-16 2013-03-21 Novatek Microelectronics Corp 鎖住偵測器與其方法，與應用其之鎖相迴路
JP2012060395A (ja) * 2010-09-08 2012-03-22 Panasonic Corp Ｐｌｌ周波数シンセサイザ
KR101738875B1 (ko) * 2011-02-16 2017-05-24 삼성디스플레이 주식회사 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프

Also Published As

Publication number Publication date
US8415997B2 (en) 2013-04-09
CN102820963A (zh) 2012-12-12
TWI511464B (zh) 2015-12-01
US20120313681A1 (en) 2012-12-13
CN102820963B (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
US10620661B2 (en) Fine-grained clock resolution using low and high frequency clock sources in a low-power system
TWI448084B (zh) 積體電路頻率產生器
US7567134B2 (en) System and method for synchronizing multiple oscillators
US9099994B2 (en) Relaxation oscillator
US8901976B2 (en) Synchronizing circuit and clock data recovery circuit including the same
US8884676B2 (en) Clock generator with duty cycle control and method
TWI418149B (zh) 具有受控端點之鋸齒波振盪器及其方法
US6762634B1 (en) Dual-loop PLL with DAC offset for frequency shift while maintaining input tracking
JPH06197014A (ja) 位相同期回路
CN107528567B (zh) 注入锁定振荡器及包括其的半导体器件
ITTO20090334A1 (it) Dispositivo e metodo di protezione da disturbi per un segnale digitale
JP2015095860A5 (zh)
CN109039066A (zh) 自适应零电压开关控制方法
CN106656044A (zh) 用于调谐振荡器频率的系统和方法
US10812090B2 (en) Ultra-low power, real time clock generator and jitter compensation method
JP3995552B2 (ja) クロック逓倍回路
TW201251337A (en) Signal synchronizing systems and methods
JP2014110491A (ja) クロック再生回路、受光回路、光結合装置、並びに周波数シンセサイザ
JP2010258625A (ja) 自動調整発振器
TWI446719B (zh) 延遲產生器
KR100910863B1 (ko) 차지 펌핑 회로와 이를 이용한 클럭 동기화 회로
US5640316A (en) Pulse width modulation signal generating apparatus
US7276982B1 (en) High frequency digital oscillator-on-demand with synchronization
US8120330B1 (en) Amplitude lock loop for producing constant amplitude oscillator ramp signal
US6771138B1 (en) Method of forming a bi-directional synchronization controller

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees