TW201241970A - Semiconductor package with recesses in the edged leadas - Google Patents

Description

六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體封裝結構，且特別是有關 於一種改善焊接可靠性之半導體封裝結構。 【先前技術】 四側無引腳扁平封裝（Quad Flat No-lead, QFN)被廣 泛的使用’因為此封裝體相較於具有引腳從側表面伸出之 封裝體可減少平面大小。然而，四侧無引腳扁平封裝具有 焊點的可靠性不佳的問題，因為封裝體上的可焊面積是有 限的。因此，改善半導體封裝體的焊點可靠性實為業界一 致努力的目標》 【發明内容】 本發明係有關於一種半導體封裝結構，其利用凹處之 設定以改善焊接可靠性之問題。 根據本發明之第一方面，提出一種半導體封裝結構。 半導體封裝結構包括一晶片承座（die pa(j)、多個邊緣引 腳（edged leads)、一半導體晶片以及一封裝體。多個邊 緣引腳（edged leads)位於該晶片承座的周圍。其中每個 邊緣引腳具有一凹處（recess) ’該凹處位於一轉角區域。 轉角區域界於每個邊緣引腳的一下表面與一外部側表面 之間。半導體晶片安裝於晶片承座上且電性連接。至邊緣引 腳。封裝體部分地封裝晶片承座、邊緣引聊以及半導體晶 片並使凹處暴露出來，且邊緣引腳係從封裝體向下凸出。 4 201241970 1 w /u6i;r/\ 其中，每個邊緣弓丨腳之下表面低於封裝體的一底面，且每 個邊緣引腳之外部侧表面實質上係對齊封裝體的一側面。 根據本發明之第二方面’提出一種半導體封裝結構。 半導體封裝結構包括一晶片承座、多個引腳、一半導體晶 片以及一封裝體。多個引腳位於晶片承座的周圍。其中， 每個引腳具有一外部凹處與一内部凹處。外部凹處位於一 外部轉角區域，外部轉角區域界於每個引腳的一下表面與 一外部側表面之間。内部凹處位於一内部轉角區域，内部 轉角區域界於每個引腳的下表面與一内部側表面之間。半 導體晶片安裝於晶片承座上且電性連接至此些引腳。封裝 體部分地封裝晶片承座、此些引腳以及半導體晶片並使外 部凹處與内部凹處暴露出來。其中，封裝體的一側面實質 上對齊於每個引腳的外部側表面。 根據本發明之第三方面，提出一種半導體封裴結構。 半導體封裝結構包括一晶片承座、多個引腳、一半導體晶 片以及一封裝體。多個引腳位於晶片承座的周圍。其中， 每個引腳具有一凹處，凹處位於一轉角區域。轉角區域界 於每個引腳的一下表面與一外部側表面之間。半導體晶片 安裝於晶片承座上且電性連接至此些引腳。封裝體部分地 封裝晶片承座、此些引腳以及半導體晶片並使凹處在封裝 體中暴露出來。其中，凹處具有1處牆，凹處牆連接封 裝體之相鄰的二内側牆。 為了對本發明之上述及其他方面有更佳的瞭解，下文 特舉較佳實施例，並配合所附圖式，作詳細說明如下： 201241970 【實施方式】 明參照第1A圖，其繪示根據本發明之實施例之半導 體封裝結構的戴面圖。-半導體封裝結構10a包括一晶片 承座（diepad)11〇、多個邊緣引腳12〇、一半導體晶片14〇 以及封裝體150。邊緣引腳120位於晶片承座11〇的周 圍。其中每個邊緣引腳120具有一凹處（recess)126，凹 處126位於一轉角區域125。轉角區域125界於每個邊緣 引:120的一下表Φ 121與一外部侧表φ 122之間。半導 體明片140戈·裝於晶片承座ι1〇上且電性連接至邊緣引腳 12〇。封装體150部分地封裝晶片承座11〇、邊緣引腳12〇 以及半導體晶片14〇並使凹處126暴露出來，且邊緣引腳 120係從封裝體15〇向下凸出。其中，每個邊緣引腳 之下表面121低於封裝體15〇的一底面151，且每個邊緣 引腳120之外部側表面122實質上係對齊封裝體15〇的一 側面152。 在繪示的實施例中，晶片承座11〇具有一外圍邊緣區 域11卜凹座（cavity)112、下表面113與傾斜側表面114。 傾斜側表面114可完全或部分地位於晶片承座11〇之周 圍。傾斜侧表面114鄰近位於外圍邊緣區域hi的上表面 ll〇a與晶片承座110的下表面113。傾斜側表面114背向 凹座112且面向邊緣引腳12〇。傾斜侧表面114的輪廓可 為線性或曲線。在一實施例中，傾斜側表面丨14可具有凹 面形狀的上傾斜側表面114a與下傾斜側表面U4b。上傾 斜側表面114a比下傾斜側表面114b更凹，以產生封膠體 固定（mold lock)的效應。晶片承座ι10的傾斜側表面114 6 201241970

1 W7080FA 為半餘刻表面。 在本實施例中，晶片承座110具有外圍邊緣區域 111，外圍邊緣區域111在凹座112的周圍。半導體晶片 140設置於凹座112中。外圍邊緣區域111可完全圍繞凹 座112，亦可在某些實施例中部分地圍繞凹座112。半導 體晶片140藉由一黏接層（未繪示）黏接在凹座112中。黏 接層可為導電黏接層或非導電黏接層，例如為非導電環氧 樹脂。 在本實施例中，邊緣引腳120具有一下表面121、一 外部侧表面122、一傾斜側表面123與一上表面124。邊 緣引腳120具有的傾斜侧表面123可完全或部分地位於邊 緣引腳120的周圍。傾斜側表面123鄰近位於邊緣引腳120 的下表面121與上表面124。傾斜側表面123面向晶片承 座110。傾斜侧表面123的輪廓可為線性或曲線。在一實 施例中，傾斜側表面123可具有凹面形狀的一上傾斜侧表 面123a與下傾斜側表面123b。上傾斜側表面123a與下傾 斜側表面123b皆為凹面形狀的。上傾斜側表面123a比下 傾斜侧表面123b更凹，以產生封膠體固定（mold lock)的 效應。邊緣引腳120的傾斜側表面123為半蝕刻表面。此 外，一轉角區域125位於邊緣引腳120的下表面121與外 部側表面122之間。一凹處126形成於轉角區域125中， 且由轉角區域表面127形成。凹處126的形狀可為立方 體、長方體、球體、圓柱體或橢圓體之一部份。凹處126 可增加焊錫（未繪示）與邊緣引腳之間的接觸面積，用以改 善焊點的可靠性，亦可實行焊接外觀檢查。 201241970 1 ττ /vovrr\ 在本實施例中，半導體封裝結構10a更包括内部弓丨腳 130。内部引腳130具有一下表面131、傾斜侧表面132與 133、以及上表面134。傾斜侧表面132與133可完全或部 分地位於内部引腳130的周圍。傾斜側表面132與133鄰 近位於内部引腳130的下表面131與上表面134 »内部弓丨 腳130之傾斜側表面132面向晶片承座110。内部引腳ι3〇 之傾斜側表面133背向晶片承座110且面向與此内部弓丨_ 130相對應之邊緣引腳120其中之一。傾斜側表面ι32可 具有凹面形狀的上傾斜側表面132a與下傾斜側表φ 132b。上傾斜側表面132a比下傾斜側表面132b更凹，n 產生封膠體固定（mold lock)的效應。傾斜側表面133 & 上述之傾斜側表面132相似。内部引腳130設置於晶片& 座110與邊緣引腳120之間，其中内部引腳130從封 150向下凸出且電性連接至半導體晶片140。 半導體封裝結構10a更包括至少一導電線半^ 體晶片140具有主動表面141，主動表面141經由導 160電性耦合至邊緣引腳120或内部引腳130。換句話气 導電線160電性連接至金屬塗層171與主動表面i4l。封 裝體150形成於半導體晶片14〇、晶片承座11〇、邊緣弓丨 腳120與内部引腳130之上，以使封裝體150實質上填 凹座112。 半導體封裝結構10a更包括金屬塗層171與1^2 ^金 屬塗層171設置於外圍邊緣區域hi的上表面illa、邊缘 引腳120的上表面124與内部引腳130的上表面134上 金屬塗層172設置於晶片承座no的下表面113、邊緣弓丨 201241970

i w /uourA 腳120的下表面121與内部引腳i3〇之下表面i31之上e 半導體封裝結構l〇a更包括金屬塗層173，金屬塗層173 設置於轉角區域表面127上且電性連接至金屬塗層172。 金屬塗層172與173可同時或分別形成。金屬塗層172與 173之材料可為相同或不同。此些金屬塗層171、172與 Π3可使用技術’例如是電解電锻（eiectr〇lytic plating) 與化學電鍵（electroless plating)，來設置。此些金屬 塗層預期良好地附著於晶片承座110、邊緣引腳120與内 部引腳130的表面，以有效的與導電線160接合，且保護 被金屬塗層171、172與173塗佈的表面免於氧化與其他 環境條件破壞。金屬塗層171、172與173可包括一合金 層’此合金層之材質可例如為鎳，與金或把兩者或其中之 —〇 請參照第1B圖，其繪示根據本發明之另一實施例之 半導體封裝結構的截面圖。半導體封裝結構l〇a與10b的 不同之處，在於半導體封裝結構l〇b不具有半導體封裝結 構10a的金屬塗層173。其他半導體封裝結構l〇a與l〇b 相似之處，不再贅述《請參照第1C圖，其繪示根據本發 明之再一實施例之半導體封装結構的截面圖。半導體封裝 結構10b與i〇c的不同之處，在於半導體封裝結構10c更 包括金屬塗層175。金屬塗層175設置於金屬塗層172與 轉角區域表面127上。金屬塗層Π2與Π5的材料可為相 同或不同。其他半導體封裝結構1〇b與l〇c相似之處，不 再贅述。 第2A-2F圖繪示製造第1A圖中之半導體封裝結構的 201241970 方法之各步驟截面圖。在第2A圖中，準備一基板11，可 由銅製成。在第2B圖中，藉由微影技術（ph〇t〇i ithography) 可分別形成一凹座112、在基板11之上表面形成多個開口 180，以及在基板11之下表面形成多個凹處i26。在第2C 圖中，塗佈金屬塗層172於基板11之部分下表面上，位 在稍後將定義之凹座112、内部引腳13〇與部分邊緣引腳 120下。塗佈金屬塗層173於轉角區域表面127上。金屬 塗層171塗佈於基板Π之部分上表面上，位於稍後將藉 由半蝕刻程序定義之内部引腳130之上表面134與邊緣引 腳120之上表面124上。在第2D圖中，在凹座112中安 裝半導體晶片140,且經由導電線160接合半導體晶片14〇 至位於基板11之上表面上的金屬塗層171。在第2E圖中， 模塑（mold)封裝體150於基板u上以完全或部分地覆蓋 半導體晶片14〇、金屬塗層m與導電線⑽。在第那圖 中’在基板11之下表面上執行半關程序。金屬塗層172 與173可做為硬遮罩（hard邮认）以避免部分基板“被兹 =。基板11未被金屬塗層172與173塗佈的其他部分下 表面係被飯刻，直到部分封裝體1501露出來^可在半 間，形成邊緣引腳120之凹處126。在半㈣ ，咖。U上述之程序，半結構lfla可= 夕行（multi-rows)。 封裝^Γη封裝結構⑽與則製造㈣相似於半導體 a。第3A-3G圖繪示製造第1B圖與第κιιφ 之半導體封裝結構的方法之各步驟截面圖。除了凹處係在 201241970

i w /uourA 第3E圖形成，以及在第3F圖中未形成金屬塗層173之外， 第3A-3F圖之程序分別相似於第2A_2F圖之程序。因此， 第3F圖可為半導體封裝結構1〇1^更進一步，在第3g圖 中，金屬塗層175設置於金屬塗層172以及轉角區域表面 127上。因此，半導體封裝結構1〇c形成於第％圖中。 凊參照第4圖，其繪示根據本發明之另一實施例之半 導體封装結構的截面圖。半導體封裝結構2〇包括晶片承 座210、多個引腳220、半導體晶片240與封裝體25〇。引 腳220設置於晶片承座210的周圍，其中每個引腳22〇具 有一外部凹處227與一内部凹處228。外部凹處227形成 於外部轉角區域225中，内部凹處228形成於内部轉角區 域226中。半導體晶片240安裝於晶片承座210上且電性 連接至引腳220。封裝體250部分地封裝晶片承座21〇、 引腳220與半導體晶片240，以使外部凹處227與内部凹 處228暴露出來。封裝體250之侧面252實質上對齊於各 個引腳220之外部侧表面222。 ' 在實施例中，晶片承座210具有嵌入式（embedded) 轉角區域211、嵌入式凹處212、下表面213、側表面2i4 與上表面215。嵌入式凹處212形成於嵌入式轉角區域2ΐι 中，且被封裝體250填充。嵌入式轉角區域211位於晶片 承座210之下表面213與側表面214之間。半導體晶片24〇 藉由黏接層（未繪示）黏接在晶片承座21〇上。黏接層可為 導電黏接層或非導電黏接層，例如為非導電環氧樹脂。 在實施例中，引腳220具有下表面221、外部^表面 222、内部侧表面224、外部轉角區域225、内部轉角區域 201241970 226、外部凹處227與内部凹處228。每個引腳220具有外 部凹處227形成於外部轉角區域225，外部轉角區域225 界於引腳220之下表面221與外部側表面222之間。每個 引腳220具有内部凹處228形成於内部轉角區域226，内 部轉角區域226界於引腳220之下表面221與内部側表面 224之間。外部凹處227與内部凹處228藉由切割程序形 成。因此，外部凹處227具有一外部凹處牆227a實質上 垂直於引腳220的下表面221，且内部凹處228具有内部 凹處牆228a實質上垂直於引腳220之下表面221。外部凹 處227與内部凹處228可增加焊錫（未繪示）與引腳22〇之 間的接觸面積’用以改善焊點的可靠性，亦可實行焊接外 觀檢查。外部凹處227之深度與内部凹處228之深度實質 上等於引腳220之深度的一半。 在實施例中，半導體封裝結構20更包括至少一導電 線260。半導體晶片240具有主動表面241，主動表面241 經由導電線260電性耦合至引腳220。封裝體250形成於 半導體晶片240、晶片承座210與引腳220之上。 半導體封裝結構20更包括金屬塗層270。金屬塗層 270設置於晶片承座210之上表面215與引腳220之上表 面223 »此些金屬塗層可使用技術，例如是電解電鍍 (electrolytic plating)與化學電鍍（eiectr〇less plating)，來設置。此些金屬塗層預期良好地附著於晶片 承座210與引腳220的表面’以有效的與導電線26〇接合， 且保護被金屬塗層塗佈的表面免於氧化與其他環境條件 破壞。金屬塗層可包括一合金層，此合金層之材質可例如 12 201241970 1 w /uour/\ 為鎳，與金或把兩者或其中之一。 第5A-5F圖繪示製造第4圖中之半導體封裝結構的方 法之各步驟截面圖。在第5A圖中，準備基板21 ,可由銅 製成。在第5B圖中，舉例來說’藉由微影技術程序以圖 案化基板來定義晶片承座21〇與引腳220。在晶片承座210 的上表面215與引腳220的上表面223上塗佈金屬塗層 270。在第5C圖中，在晶片承座21〇上附著半導體晶片 240，且經由導電線260結合（bonding)半導體晶片240至 金屬塗層270，金屬塗層270係設置於基板21之上表面 上。在第5D圖中，模塑（m〇ld)封裝體25()部分地覆蓋半 導體晶片240、晶片承座21〇、引腳22〇與導電線26〇。在 第5E圖中，執行第一切割程序以形成凹處227與228。在 第5F圖中，執行第二切割程序以切割出半導體封裝結構 20 〇 第6A圖與第6B圖繒示根據本發明之另一實施例之半 導體封裝結構的截面圖。半導體封裝結構3〇包括晶片承 座310、多個引腳320、半導體晶片340與封裝體350。引 腳320設置於晶片承座31〇之周圍，其中每個引腳32〇具 有凹處327形成於轉角區域325中，轉角區域325界於引 腳320之下表面321與外部側表面322之間。半導體晶片 340安裝於晶片承座31〇上且電性連接至引腳32〇。封展 體350部分地封裝晶片承座31〇、引腳32〇與半導體晶片 340以使凹處327暴露出來。凹處327具有凹處牆封 裝體350之相鄰的二内侧牆35〇a連接。 在實施例中，晶片承座310具有嵌入式轉角區域 13 201241970 31ι、嵌入式凹處312、下表面313、側表面3i4。礙入式 凹 形成於欲入式轉角區域311巾，且被封裝體350 填充。嵌入式轉角區域311位於晶片承座310之下表面313 與側2 3U之間。半導體晶片34()藉由黏接層（未繪示） 黏接日日片承座310上。點接層可為導電黏接層或非導電 黏接層，例如為非導電環氧樹脂。 在實施例中’引腳320具有下表面32卜外部側表面 322上表面323、轉角區域325與凹處327。每個引腳320 具有凹處327形成於轉角區域咖中轉角區域325界於 引腳320之下表面321與外部側表面322之間。凹處奶 之凹處® 327a實質上垂直於弓丨腳⑽之下表面321。凹處 327之形狀可為立方體、長方體、球體、圓柱體或擴圓體 之一部伤。凹處327可增加焊錫（未繪示）與引腳22〇之間 的接觸面積’用以改善焊點的可靠性，亦可實行焊接外觀 檢查。 半導體封裝結構30更包括至少一導電線36〇。半導 體晶片340具有主動表面34卜主動表面341經由導電線 360電性耦合至引腳320。封装體35〇形成於半導體晶片 340、晶片承座310與引腳320之上。 半導體封裝結構30更包括一金屬塗層370。金屬塗 層370設置於晶片承座310之上表面315與引腳320之上 表面323上。此些金屬塗層可使用技術，例如是電解電鍍 (electrolytic plating)與化學電錢（electroless plating)，來設置。此些金屬塗層預期良好地附著於晶片 承座310與引腳320的表面，以有效的與導電線360接合， 201241970 1 w /uour/\ 且保護被金屬塗層塗佈的表面免於氧化與其他環境條 件。金屬塗層可包括一合金層，此合金層之材質為鎳，與 金或把兩者或其中之一。 第7A-7F圖繪示製造第6A圖中之半導體封裝結構的 方法之各步驟截面圖。在第7A圖中，準備基板31，可由 銅製成。在第7B圖中，舉例來說，藉由微影技術程序以 圖案化基板來定義晶片承座310與引腳320。在晶片承座 310的上表面315與引腳320的上表面323上塗佈金屬塗 層370。在第7C圖中，在晶片承座310上附著半導體晶片 340,且經由導電線360結合半導體晶片340至金屬塗層 370，金屬塗層370係設置於基板31之上表面上。在第7D 圖中，設置核心阻塊（core block)380於凹處327上以避 免封裝體350填充凹處327。模塑（mold)封裝體350以完 全或部分地覆蓋半導體晶片340、晶片承座310、引腳320 與導電線360。在第7E圖中’移除核心阻塊380。在第7F 圖中’執行切割程序以使半導體封裝結構3〇分離出來。 在實施例中提供如上具有不同結構的多個半導體封 裝結構。藉由在引腳中形成一些凹處以改善焊點的可靠 性，亦可實行焊接外觀檢查》 综上所述，雖然本發明已以較佳實施例揭露如上，然 其並非用以限定本發明。本發明所屬技術領域中具有通常 知識者，在不脫離本發明之精神和範圍内，當可作各種之 更動與潤飾。因此，本發明之保護範圍當視後附之申請專 利範圍所界定者為準。 201241970 Λ ▼ W § V W Α Λ & 【圖式簡單說明】 第1Α圖繪示根據本發明之實施例之半導體封裝結構 的截面圖。 第1Β圖繪示根據本發明之另一實施例之半導體封裝 結構的截面圖。 第1C圖繪示根據本發明之再一實施例之半導體封裝 結構的截面圖。 第2A-2F圖繪示製造第1Α圖中之半導體封裝結構的 方法之各步驟截面圖。 第3A-3G圖繪示製造第1Β圖與第1C圖中之半導體封 裝結構的方法之各步驟截面圖。 第4圖繪示根據本發明之另一實施例之半導體封裝 結構的截面圖。 第5A-5F圖繪示製造第4圖中之半導體封裝結構的方 法之各步驟截面圖。 第6Α圖與第6Β圖繪示根據本發明之另一實施例之半 導體封裝結構的截面圖。 第7A-7F圖繪示製造第6Α圖中之半導體封裝結構的 方法之各步驟截面圖。 【主要元件符號說明】 10a、10b、10c、20、30 :半導體封裝結構 11、21 :基板 110、210、310 :晶片承座 110a、124、134、215、223、315、323 :上表面 201241970 i w /u»uka 111 :外圍邊緣區域 112 ·•凹座 113、 121、13卜 213、221、313、321 :下表面 114、 123、132、133 :傾斜侧表面 114a、123a、132a :上傾斜側表面 114b、123b、132b :下傾斜側表面 120 :邊緣引腳 122、222、322 :外部側表面 125、 325 :轉角區域 126、 327 :凹處 127 :轉角區域表面 130 :内部引腳 140、 240、340 :半導體晶片 141、 241、341 :主動表面 150、250、350 :封裝體 151 :底面 152、252 :側面 160、260、360 :導電線 171、172、175、370 :金屬塗層 180 :開口 211、 311 ··嵌入式轉角區域 212、 312 :嵌入式凹處 214、314 :側表面 220、320 :引腳 224 :内部侧表面 17 201241970 225 :外部轉角區域 226 :内部轉角區域 227 :外部凹處 227a :外部凹處牆 228 :内部凹處 228a :内部凹處牆 250 :封裝體 270 :金屬塗層 327a :凹處牆 350a :内部侧牆 380 :核心阻塊

Claims (1)

1. 201241970 1 w /u«ur/v 七、申請專利範圍： 1. 一種半導體封裝結構，包括： 一晶片承座； 複數個邊緣引腳，位於該晶片承座的周圍，其中，各 該邊緣引腳具有一凹處，該凹處位於一轉角區域，該轉角 區域界於各該邊緣引腳的一下表面與一外部側表面之間. 一半導體晶片，安裝於該晶片承座上且電性連接至該 些邊緣引腳；以及 一封裝體，部分地封裝該晶片承座、該些邊緣引腳以 及該半導體晶片並使該凹處暴露出來，且該些邊緣引腳係 從該封裝體向下凸出； 其中，各該邊緣引腳之該下表面低於該封裝體的一底 面，且各該邊緣引腳之該外部側表面實質上係對齊該封裝 體的一側面。 2. 如申請專利範圍第i項所述之半導體封裝結構， 其中該晶片承座具有面向該些邊緣引腳的一傾斜側表 面，各該邊緣引腳具有面向該晶片承座的—傾斜側表面。 3. 如申請專利範圍第2項所述之半導體封裝結構， 其中該晶片承座的該傾斜側表面以及各該邊緣引腳的該 傾斜側表面為半飯刻表面。 4·如申請專利範圍第1項所述之半導體封裝結構， 其中該晶片承座具有一凹座以及一外圍邊緣區域，該外園 邊緣區域在該凹座周圍，且該半導體晶片設置於該凹座 中。 5·如申凊專利範圍第1項所述之半導體封裝結構’ 201241970 其中該凹處為半蝕刻凹處。 6. 如申請專利範圍第1項所述之半導體封裝結構， 更包括一第一金屬塗層，該第一金屬塗層設置於該晶片承 座之一底面上，以及該些邊緣引腳之該些下表面上。 7. 如申請專利範圍第6項所述之半導體封裝結構， 更包括一第二金屬塗層，設置於形成該凹處的表面上。 8. 如申請專利範圍第7項所述之半導體封裝結構， 其中該第二金屬塗層設置於該第一金屬塗層上。 9. 如申請專利範圍第1項所述之半導體封裝結構， 更包括至少一導電線，該導電線電性連接於該半導體晶片 以及該些邊緣引腳其中之一。 10. 如申請專利範圍第1項所述之半導體封裝結 構，更包括複數個内部引腳設置於該晶片承座與該些邊緣 引腳之間，其中該些内部引腳從該封裝體向下凸出，且電 性連接至該半導體晶片。 11. 一種半導體封裝結構，包括： 一晶片承座； 複數個引腳，位於該晶片承座的周圍，其中，各該引 腳具有一外部凹處與一内部凹處，該外部凹處位於一外部 轉角區域，該外部轉角區域界於各該引腳的一下表面與一 外部侧表面之間，該内部凹處位於一内部轉角區域，該内 部轉角區域界於各該引腳的該下表面與一内部侧表面之 間； 一半導體晶片，安裝於該晶片承座上且電性連接至該 些引腳；以及 20 201241970 1 w/u«um 半導體θ 刀地封裝該晶片承座、該些引腳以及該 =片並使該些外部凹處與該些内部凹處暴露出來； 外部側表面該封裝體的一側面實質上對齊於各該引聊的該 構，請/利㈣第11韻敎半導體封裝結 :=r她域位於該-承座的-下表二 構，其_申外;專:二圍^ 之:導體封裝結 上等於各該引腳之c該内部凹處的深度實質 構：申請專利範圍第11項所述之半導體封裝社 構，=該:卜部凹處與各該内部凹處為切割凹處 15. #申請專利範圍第u項所述之 構，其中各該外相處具有—外 封裝m 實質上垂直於該引聊的該下表面，且外部凹處牆 内部凹處牆，該内部凹處牆實質 βΛ相處具有- 面。 丨凹處牆實質上垂直於則腳的該下表 16·如申請專利範圍第u 構，更包括至少一導電線，該導㈣^導體封裝結 晶片以及該些引腳其中之―。線㈣柄於該半導體 17. —種半導體封裝結構，包括： 一晶片承座； =個⑽’位於該晶片承座㈣圍，其卜 具有一凹處’該凹處位於一轉角區域，該轉角區域= 21 201241970 各該引腳的一下表面與一外部側表面之間； 一半導體晶片，安裝於該晶片承座上且電性連接至該 些引腳；以及 一封裝體，部分地封裝該晶片承座、該些引腳以及該 半導體晶片並使該些凹處在該封裝體中暴露出來； 其中，該凹處具有一凹處牆，該凹處牆與該封裝體之 相鄰的二内侧牆連接。 18. 如申請專利範圍第17項所述之半導體封裝結 構，其中該晶片承座具有一嵌入式凹處，該嵌入式凹處位 於一嵌入式轉角區域，該嵌入式轉角區域位於該晶片承座 的一下表面與一側表面之間。 19. 如申請專利範圍第17項所述之半導體封裝結 構，其中該凹處牆實質上垂直於該引腳的該下表面。 20. 如申請專利範圍第17項所述之半導體封裝結 構，更包括至少一導電線，該導電線電性連接於該半導體 晶片以及該些引腳其中之一。 22