TW201237965A - Etched wafers and methods of forming the same - Google Patents

Etched wafers and methods of forming the same Download PDF

Info

Publication number
TW201237965A
TW201237965A TW100146986A TW100146986A TW201237965A TW 201237965 A TW201237965 A TW 201237965A TW 100146986 A TW100146986 A TW 100146986A TW 100146986 A TW100146986 A TW 100146986A TW 201237965 A TW201237965 A TW 201237965A
Authority
TW
Taiwan
Prior art keywords
wafer
layer
metal
substrate
hard mask
Prior art date
Application number
TW100146986A
Other languages
English (en)
Other versions
TWI553737B (zh
Inventor
Hong Shen
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of TW201237965A publication Critical patent/TW201237965A/zh
Application granted granted Critical
Publication of TWI553737B publication Critical patent/TWI553737B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Description

201237965 六、發明說明: 【發明所屬之技術領域】 本發明之實施例係關於半導體加工,且特定言之,係關 於姓刻。 【先前技術】 蝕刻法可用於在基板上形成通孔及其他結構。舉例而 言,蝕刻法可用於在異質接面雙極電晶體(HBT)或雙極場 效電晶體(BiFET)砷化鎵(GaAs)製程中蝕刻晶圓。 使用蝕刻法所形成之特徵的幾何形狀可能需要最小化。 此外’為提高晶圓輸送量且降低製造成本,可能需要降低 银刻器維修頻率。 - 因此,需要經改良之蝕刻晶圓特徵的方法。 【發明内容】 在某些實施例中,本發明係關於—種#刻晶圓之方法, 該方法包括使用無電極電鍍在晶圓上形成金屬硬式光罩, 圖案化該金屬硬式光罩’及在該晶圓上㈣複數個特徵。 該複數個特徵係由該金屬硬式光罩設定。 :各種實施例中’該複數個特徵包括複數個通孔。在許 ㈣例中,該複數個特徵包括複數個晶圓通孔(—ugh· 二據:i干實施例,各晶圓通孔具有介於約〜至約12。 μηι範圍内之深度。 根Si施例中’該晶圓在第一面包括複數個電晶體。 二實施例’在該晶圓上钱刻複數個特徵包含在該晶 160884.doc 201237965 圓之與該第一面相對的第二面上蝕刻該複數個特徵。 在一些實施例中,在該晶圓上形成金屬硬式光罩包括形 成晶種層,及在該晶種層上形成金屬層。在許多實施例 中’該金屬層係藉由無電極電鍍來形成。在某些實施例 中,該金屬層包括鎳(Ni)、鈀(Pd)及金(Au)中之至少一 者。根據一些實施例,該金屬層具有介於約〇 5 μιη至約1〇 μιη範圍内之厚度。 在某些實施例中’該晶種層係藉由無電極電鑛來形成。 根據一些實施例’該晶種層包括鈀(Pd)、鎳(Ni)及錄鈒 (NiV)十之至少一者《在許多實施例中,該晶種層具有介 於約0.01 μηι至約0.5 μπι範圍内之厚度。 根據若干實施例,圖案化該金屬硬式光罩包括在該金屬 硬式先罩上形成光阻層’圖案化該光阻層,及使用該圖宰 化光阻層化學蝕刻該金屬硬式光罩。 在某些實施例中’該方法進一步包括移除該圖案化光致 抗蚀層,隨後在該晶圓上姓刻該複數個特徵。 在一些實施例中,該晶圓為砷化鎵(GaAs)晶圓》根據某 些實施例’該晶圓具有大於或等於約15 〇 mm之直徑。在各 種實施例中’該晶圓具有小於約200 μηι之厚度。根據一些 實施例,該晶圓黏結於载體基板。在許多實施例中,該載 體基板為藍寶石基板。 在某些實施例中’本發明係關於一種積體電路。該積體 電路包括基板;在該基板之第一表面上形成之複數個電晶 體;在該基板之第一表面上形成之第一導電層;及在該基 160884.doc 201237965 板之與第-表面相對之第二表面上安置的金屬硬式光罩, =金屬硬式光單具有開σ。該積體電路進__步包括該基板 内之晶圓通孔,該晶圓通孔與該金屬硬式光罩之開口對 準及第一導電層,其安置於包括該晶圓通孔及該金屬硬 式光罩之該基板的第二表面上。 在-些實施例中,該金屬硬式光罩包括安置於該基板之 第一表面上的晶種層及安置於該晶種層上之金屬層。 根據許多實施例’該金屬層包括錄(Ni)。在各種實施例 中’該金屬層具有介於約〇·5 μπι至約20 μηι範圍内之厚 度。在某些實施例中’該晶種層包括鈀(Pd)。在若干實施 例中,該晶種層具有介於約〇·〇1 μηι至約0.5 μιη範圍内之厚 度。 在各種實施例中,該複數個電晶體經電連接而形成至少 一個功率放大該至少—個功率放大II經組態以向行動 裝置之天線提供射頻信號。 在一些實施例中,該複數個電晶體包括至少一個異質接 面雙極電晶體(ΗΒΤ)。 出於概述本發明之目&,本文中已描述本發明之某些態 樣、優勢及新穎特徵。應瞭解,依照本發明之任一特定實 施例,並非必須達成所有此等優勢。因此,如本文中所教 示,本發明可以實現或最佳化一個優勢或一組優勢的方式 來實施或進行’並非必須如本文中所教示或提出來實現其 他優勢。 【實施方式】 160884.doc 201237965 而提供且未必影響本發明 本文中之標題(若有)僅為方便 之範疇或意義。 间V琢如牛導體晶圓)之各種々沄及 裝置。圖1展示方法10之督相丨 义霄例,其中功能性晶圓進一步加 工而形成晶圓貫穿特徵,諸‘ 双諸如通孔及背面金屬層。如圖1 進一步所示,實例方沐1Λ 了包括將晶圓黏結於用於支撐 及/或有利於在該方法夕夂加止_ 各個步驟期間操縱的載體,且該 等步驟一完成,即將晶 1种日日圓自载體剝離。圖丨進一步展示與 載體分離之該晶圓可經谁一 , 圓·!進步加工以便產生許多晶粒。 在本文描it巾在GaAs基板晶圓的情形下描述各種實 之一些或全部特徵可在其他類 。此外’ 一些特徵亦可應用於 型 涉 例。然而,應理解本發明 半導體晶圓之加工中實現^ 及非半導體晶圓之狀況。 在本文描述中’在晶圓背面加工之情形下描述各種實 例然而,應理解本發明之一些或全部特徵可在晶圓之正 面加工中實現。
在圖1之方法10中,可提供功能性晶圓(步驟11)0圖2A 描述具有第一及第二面之該晶圓3〇的側視圖。該第一面可 正面,且該第二面為背面。 圖2B描述晶圓3〇之—部分3】的放大圖。晶圓%可包括基 板層32(例如GaAs基板層卜晶圓3〇可進一步包括在其正面 上或其正面中形成之許多特徵。在所示實例中,電晶體Μ 及金屬墊35描繪為形成於正面上且實例電晶體33描繪為具 有發射極34b、基極34a、3物及集電極34d。雖然未圖示, I60884.doc 201237965 但該電路亦可包括形成的被動元件,諸如電感器、電办 器、及用於合併平面場效電晶體(FET)與異質接面雙極^ 晶體(HBT)之源極、閘極及汲極。該等結構可 兩甘已沈 積於基板層上之磊晶層上進行各種方法來形成。 參照圖1之方法1〇,步驟u之功能性晶圓可在黏結之前 在許多方式進行測試(步驟12)。該黏結前測試可包括例如 與過程控制參數相關的DC及RF測試。 一經該測試,即可將晶圓黏結於載體(步驟13)。在某此 實施例中,該黏結可以載體位於晶圓上來實現。因此,圖 2C展示可由黏结步驟13產生之晶圓3〇與載體4〇(在晶圓上 方)之實例組件。在某些實施例中,晶圓及載體可使用短 暫黏著性黏著劑(諸如蠟或市售Crystalb〇ndTM)黏結。在圖 2C中’黏著劑描繪為黏著層38。 在某二實施例中,載體4〇可為形狀(例如圓形)類似於其 所支撐之晶W之板。載體板姆佳具有特定物理性質。舉 例而言’載體板40可相對堅硬以便為晶圓提供結構支撐。 在另一實例中,載體板40可對與各種晶圓製程相關的許多 化學試劑及環料有抗性n實财,㈣板4〇可具 有有利於許多製程的某些所要光學性質(例如適應光學對 準及檢查之透明度)。 具有一些或全部上述性質之材料可包括藍寶石、棚石夕酸 鹽(亦稱為Pyrex)、石英及玻璃(例如SCG72)。 在某些實施例中,載體板4〇經設定尺寸可大於晶圓3〇。 以1㈣形晶圓’載體板亦可具有直徑大於其所支撐 160884.doc 201237965 之晶圓之直徑的圓形。載體板之該較大尺寸可有利於所黏 著之晶圓更容易操縱,且因此可允許更有效加工該晶圓周 邊處或附近的區域。 表1A及1B列出可用於圖1之方法.10的一些實例圓形載體 板之不同實例尺寸範圍及實例尺寸。 載體板直徑範圍 载體板厚度範圍 晶圓尺寸 約 100 至 120 mm 約 500至 1500 μιη 約 100 mm 約 150 至 170 mm 約 500至 1500 μηι 約 150 mm 約 200至220 mm 約 500至2000 μηι 約 200 mm 約 300至320 mm 約 500至3000 μιη 約 300 mm
表1A 載體板直徑 載體板厚度 晶圓尺寸 約 110 mm 約 1000 μηι 約 100 mm 約 160 mm 約 1300 μιη 約 150 mm 約 210 mm 約 1600 μηι 約 200 mm 約 310 mm 約 1900 μτη 約 300 mm
表1B 圖2C中黏結組件之放大部分39描繪於圖2D中。黏結組 件可包括GaAs基板層32,在該GaAs基板層上有許多器 件,諸如電晶體(33)及金屬墊(35),如參照圖2B所述。具 有該基板(32)及器件(例如33、35)之晶圓(30)描繪為經由黏 著層38黏結於載體板40。 如圖2D中所示,基板層32在此階段具有厚度dl,且載體 板40的厚度一般為固定的(例如表1中之厚度之一)。因此, 黏結組件之總厚度(Tassembly)可依據層3 8中黏著劑之量來測 定0 160884.doc 201237965 在許多加工狀況中’較佳提供足以覆蓋最高特徵之量的 黏著劑以使得晶圓與載體板之間產生較均一的黏著,且亦 使得該高特徵不直接嚙合載體板。因此,在圖21)所示之實 例中’發射極特徵(圖2B中之34b)在實例特徵中為最高 的;且黏著層38之厚度足以覆蓋該特徵且在晶圓3〇與載體 板40之間提供相對不間斷的黏著。 參照圖1之方法1 0,可使晶圓(現黏著於載體板)薄化以 便在步驟14及15中產生所需基板厚度。在步驟14中,可磨 掉基板32背面(例如經由使用包埋粗鑽石及細鑽石之磨輪 進行的兩步式研磨),以便產生具有相對粗糙表面之中厚 度基板(具有如圖2E中所示之厚度d2)。在某些實施例中, 該研磨製程可在基板底面朝下的情況下進行。 在步驟15中,可移除相對粗糙表面以便基板32產生較平 /月煮面在某些實施例中,粗綠基板表面之該移除可藉由 〇2電漿灰化法’繼之利用採用酸或鹼化學試劑之濕式蝕刻 法來實現。該酸或鹼化學試劑可包括與^〇2及/或h2〇混合 之腦、h2so4、hno3、H3p〇4、h3cooh、nh4oh、h2o2 等。該蝕刻製程可消除晶圓上由於粗磨表面而產生的可能 應力。 在某些實施例中,上述電漿灰化及濕式蝕刻法可在基板 32背面朝下的情況下進行。因此,圖2F中之黏結組件描繪 晶圓30在載體板4〇上方。圖2G展示具有薄化且平滑化表面 及相應厚度d3之基板層32。 舉例而σ ’ ]5〇 mm(亦稱為「6吋」)GaAs基板之研磨前 160884.doc 201237965 厚度(圖2D中之dl)可介於約600 μπι至800 μιη之範圍内。由 研磨製程產生之厚度d2(圖2Ε)介於約50 μιη至200 μπι之範 圍内。灰化及蝕刻製程移除約5 [1„1至1〇 μηι之粗糙表面(圖 2G中之d3)。其他厚度為可能的。 在某些狀況中,背面表面平滑基板層之所需厚度可為重 要設計參數。因此,需要能夠監控薄化(步驟14)及應力消 除(步驟15)製程。由於當晶圓黏結於載體板且進行處理時 難以量測基板層,故可量測黏結組件之厚度以便能推測基 板層厚度。該量測可藉由例如允許在不接觸情況下偵測表 面(例如基板背面及載體板「正」面)的氣體(例如空氣)背 壓量測系統來實現。 如參照圖2D所述,可量測黏結組件之厚度(Tas_y);且 載體板40及未薄化基板32的厚度可具有已知值。因此黏 結組件隨後薄化可歸因於基板32薄化;且可估算基板”之 厚度。 參照圖1之方法10,薄化且消除應力的晶圓可經歷晶圓 通孔形成製程(步驟16)。圖2邮展示通孔44形成期間的不 同階段。該通孔在本文中描述為自基板32背面形成且延伸 貫穿基板32而終止於實例金屬墊35。應瞭解,本文所述之 -或多個特徵亦可採用可不必一直延伸貫穿基板的其他深 度特徵。此外,除提供诵彳Φ 于奴供通在正面上之金屬特徵之路徑以 外,可針對其他目的形成其他特徵(無論其是否延伸貫穿 晶圓)。此外,雖衅右拟士、— 士 ”、形成或多個特徵時蝕刻開口之實 例光微影方法更詳細描述於 *边於下文中,但或者或另外可實施 160884.doc 201237965 其他方法。舉例而言,金屬硬式光罩可用於在晶圓30内蝕 •J或多個特徵(諸如晶圓通孔44)。一個該金屬硬式光罩 可包括鈀晶種層及鎳障壁層。 為形成設有蝕刻開口 43之抗蝕層42(圖2H),可利用光微 影術。可以已知方式在基板背面塗佈抗蝕材料,使光罩圖 案曝光及顯影所曝光之抗蝕塗層。在圖2H之實例組態中, 抗蝕層42可具有介於約12 μπι至24 μιη範圍内之厚度。 為形成自基板背面至金屬墊35之晶圓通孔44(圖21),可 利用諸如乾式感應耦合電漿(Icp)蝕刻(使用諸如BCi3/C丨2之 化學試劑)之技術。形成晶圓通孔之其他方法將參照圖4a_ 6G描述於下文。在各種實施例中所需形狀之通孔可為後 續製程中有利於金屬適當覆蓋於其中之重要設計參數。 圖2J展示所形成之通孔44,其中抗蝕層42已移除。為移 除抗蝕層42,可使用例如分批噴霧工具施用光阻剝離溶 劑,諸如ΝΜΡ(Ν·曱基-2-吡咯啶_)及EKC。在各種實施例 中,自基板表面正確移除抗蝕材料42可為隨後金屬黏著的 重要因素。為移除在溶劑剝離處理後可能剩餘的抗蝕材料 殘餘物’電漿灰化(例如〇2)方法可應用於晶圓背面。 參照圖1之方法10,在步驟17中,可在基板32背面形成 金屬層。圖2K及2L展示黏著/晶種層及較厚金屬層之實 例。 圖2K展示在某些實施例中,可藉由例如濺鍍而在基板背 面及通孔44之表面上形成黏著層45,諸如鎳釩(川乂)層。 在塗覆NiV之前,較佳清潔(例如使用HC1)表面。圖2尺亦展 160884.doc 201237965 示可藉由例如濺鍍而在黏著層45上形成晶種層46,諸如薄 金層。該晶種層有利於形成圖2L中展示之厚金屬層47。在 某些實施例中,厚金屬層47為可藉由電鍍技術形成之金 層。在其他實施例中,厚金屬層47為可藉由電鍍技術形成 之厚銅層。 在某些實施例中,可在電鍍前清潔製程(例如〇2電漿灰 化及HC1清潔)之後進行鍍金及/或鍍銅製程。可進行電鍍 以形成約3 μιη至6 μιη之金層及/或銅層,從而有利於上述 電連接及熱傳遞功能。經電鍍之表面可經歷電鍍後清潔製 程(例如〇2電漿灰化)。 以上述方式形成之金屬層可形成電連接至正面上之金屬 墊35的背面金屬平面。該連接可為金屬墊35提供穩固的電 基準(例如接地電位)。該連接亦可提供背面金屬平面與金 屬墊35之間有效的熱傳導路徑。 因此可看出’通孔44中金屬層之完整性及其如何連接至 金屬墊35及背面金屬平面可為晶圓上各種器件效能之重要 因素。因此,需要以有效方式執行金屬層之形成。更特定 言之,需要在可能不易接近的特徵(諸如通孔)中提供有效 金屬層形成* 參照圖1之方法10,背面形成有金屬層的晶圓可經歷跡 道(street)形成製程(步驟18)。圖2Μ_2〇展示跡道5〇形成期 間的不同階段。該跡道在本文中描述為自晶圓背面形成且 延伸貫穿金屬層或導電層52以有利於隨後單切成晶粒。應 瞭解,本文所述之一或多個特徵亦可在晶圓背面上或附近 160884.doc 12 201237965 採用其他跡道類特徵。此外,除有利於單切製程以外可 針對其他目的形成其他跡道類特徵。 /為形成設有蝕刻開口 49之抗蝕層48(圖2M),可利用光微 景/術可以已知方式在基板背面塗佈抗蝕材料,使光罩圖 案曝光及顯影所曝光之抗蝕塗層。 為形成貫穿金屬層52之跡道5〇(圖2叫,可利用諸如濕式 蝕刻(使用諸如碘化鉀之化學試劑)之技術。可在蝕刻製程 之前進行蝕刻前清潔製程(例如A電漿灰化卜在各種實施 例中,抗蝕層4ϊ,之厚度及該抗蝕層如何塗覆於晶圓背面可 為在蝕刻製程期間防止某些非所要結果(諸如通孔環及在 通孔邊緣發生非所要的蝕刻)的重要考慮。 圖20展示所形成之跡道5〇,其中抗蝕層48已移除。為移 除抗蝕層48,可使用例如分批喷霧工具施用光阻剝離溶 劑,諸如NMP(N-甲基-2-吡咯啶酮)。為移除在溶劑剝離處 理後可能剩餘的抗蝕材料殘餘物,電漿灰化(例如〇2)方法 可應用於晶圓背面。 在參照圖1及2描述之實例背面晶圓製程中,跡道(5〇)形 成及抗蝕層(48)移除可產生不再需要黏著於載體板之晶 圓。因此,參照圖1之方法10,在步驟19中,使晶圓自載 •體板剝離或分離。圖2P-2R展示晶圓30分離及清潔之不同 階段》 在某些實施例中’可在晶圓30位於載體板40下方的情況 下進行晶圓30與載體板40之分離(圖2P)。為使晶圓30與載 體板40分離,可加熱黏著層38以減小黏著劑之黏結性。對 160884.doc 201237965 於實例CrystalbondTM黏著劑而言,介於約^代至18〇。〇之 高溫可熔融該黏著劑以有利於晶圓3〇與載體板4〇之較易分 離。一些形式之機械力可施用於晶圓3〇、載體板4〇或其一 些組合以實現該分離(圖2P中之箭頭53)。在各種實施例 中,在減小晶圓刮痕及開裂之可能性的情況下實現該晶圓 为離可為有利於高產良好晶粒的重要製程參數。 在圖2P及2Q中,黏著層38描述為保留於晶圓3〇而非載 體板40。應瞭解,一些黏著劑可能保留於載體板4〇〇 圖2R展示黏著劑38自晶圓3〇正面移除。黏著劑可藉由清 潔液(例如丙酮)移除,且剩餘殘餘物可進一步藉由例如電 滎灰化(例如〇2)方法移除。 參照圖1之方法1 〇,步驟丨9之剝離晶圓可在單切之前以 許多方式進行測試(步驟20) «>該剝離後測試可包括例如在 晶圓正面上、在晶圓通孔上使用製程控制參數所形成之金 屬互連的電阻。其他測試可解決與各種製程相關的品質控 制,諸如晶圓通孔姓刻、晶種層沈積及鑛金之品質。 參照圖1之方法10,可切割測試晶圓以產生許多晶粒(步 驟21)。在某些實施例中,步驟18中形成之至少一些跡道 (5〇)可有利於切割製程。圖28展示沿跡道5〇形成的切口 61 以便將晶粒60之陣列分離為個別晶粒。該切割製程可藉由 例如鑽石劃線及軋斷、鋸割或雷射來實現。 在雷射切割之情形中,圖2T展示雷射切割對相鄰晶粒6〇 邊緣的影響。當雷射形成切。61時,通常形成粗健邊緣特 徵62(通常稱為重鑄p該重鑄之存在可增加其中開裂形成 160884.doc 201237965 且擴展至相應晶粒之功能性部分中之可能性。 因此’參照圖1中之方法10,在步驟22中,可使用酸及/ 或鹼化學試劑(例如與參照步驟15所述之實例類似)進行重 鑄蝕刻製程。對重鑄特徵62及由重鑄所形成之缺陷進行之 該蝕刻可增加晶粒強度且減小晶粒開裂破損的可能性(圖 2U) » 參照圖1之方法10 ’可進一步檢查且隨後封裝重鑄蝕刻 晶粒(圖2V)。 實例蝕刻系統之概述 圖3 A為蝕刻系統1〇〇之一實例之示意圖。所說明之蝕刻 系統100包括電漿蝕刻器102、傳遞模組1U、裝載模組 112、氣源模組114、分子泵116、副產物排氣管117及壓力 通道118。如圖說明’電漿蝕刻器1〇2包括外殼1〇4、氣源 通道106、排氣通道1〇8及裝載通道11〇。银刻系統1〇〇可用 於圖1之方法10之晶圓通孔形成製程(步驟16)。 裝載模組112可用於將晶圓裝載至触刻系統1 〇〇中。舉例 而言’操作者可將一或多個晶圓插入裝載模組U2之第一 端用於加工。--旦裝入裝載模組112,可使用機器人將晶 圓傳遞至傳遞模組111中,其可受壓力控制。可使用機器 人將晶圓自傳遞模組111經過裝載通道i 1()裝載至電漿银刻 器102中。加工後,可以類似方式將晶圓自裝載模組ιΐ2移 除。雖然裝載模組112圖解為服務單個電漿蝕刻器1〇2,但 在某些實施例中,裝載模組112可連接至複數個電漿蝕刻 器及傳遞模組,> 160884.doc 201237965 可使用電漿蝕刻器102'利用多種半導體製程形成特 徵。舉例而言,電漿触刻器102可在HBT GaAs或BiFET GaAs製程中用以形成晶圓通孔或其他特徵。 外殼104可有助於形成用於加工樣品之密封室。樣品可 為例如具有至少約6吋直徑之GaAs晶圓。可使用氣源通道 106及氣源模組114將電漿氣源供應至電漿触刻器1 〇2内 至。排氣通道108可連接至一或多個泵且可用於移除電漿 蚀刻器102内之氣體。舉例而言,分子泵丨丨6可經組態以使 用排氣通道117移除副產物,且可使用壓力通道118實現壓 力控制。 電漿姓刻器102可自氣源通道106接收電漿源氣體。電漿 源氣體可包括例如含氣氣體,諸如CL及/或bc13。晶圓可 置放於電漿触刻器102内,且電漿源氣體可由射頻電源激 發而產生離子用於在晶圓上蝕刻特徵,如下文根據圖坧所 詳細描述》 排氣通道108可有助於移除電漿蝕刻器ι〇2内部之氣體。 舉例而言’一或多個泵可連接至排氣通道1〇8,且排氣通 道108可用作移除由蝕刻製程產生之顆粒以及電漿源氣體 的通道。在某些加工系統中,排氣通道1〇8可連接至具有 有限抽汲能力之泵。舉例而言,分子泵丨18之抽汲速率可 受泵設計之限制,及/或泵可連接至具有有限排放能力之 排氣管117 ^ 使用光阻光罩在晶圓上姓刻特徵可導致顆粒在電漿姓刻 器102中積聚,其可影響蝕刻速率且可堵塞電漿蝕刻器之 160884.doc -16- 201237965 排氣管。雖然顆粒積聚可藉由清潔電漿蝕刻器來移除,但 清潔電漿蝕刻器必需自生產線拆卸電漿蝕刻器,由此減小 晶圓輸送量。當形成相對較大的特徵(諸如晶圓通孔)時, 顆粒積聚可能加劇,因為相對較大的特徵可能使用相對厚 的光阻光罩》 圖3B為用於圖3A之蝕刻系統1〇〇的電漿蝕刻器之一實例 之橫截面圖。電漿蝕刻器140包括氣源通道1〇6、排氣通道 、裝載通道110、陽極或第一電極142、陰極或第二電 極143、電源144、腔室146、特徵板148、夾鉗149、室壁
Ml及室底152 »電漿蝕刻器140可用於在晶圓15〇上蝕刻特 徵,諸如晶圓通孔或其他結構。晶圓i 5〇可為GaAs晶圓, 且可黏結於載體基板(諸如藍寶石基板)以有助於在晶圓15〇 上形成特徵。在一些情況下,晶圓i 50可具有至少6吋之直 徑。 如上所述,氣源通道106可用於向腔室供應電漿氣 源。電漿源氣體可包括例如含氣氣體,諸如C12及/或 BCI3 »電源144可在第一電極142與第二電極143之間施加 射頻(RF)電壓《電源144可包括例如感應線圈或任何其他 合適的RF電源。電源144可在第一電極142與第二電極143 之間施加RF電壓,其可激發腔室146内之電漿源氣體。排 氣通道108可有助於移除電漿蝕刻器1〇2内部之氣體。排氣 通道108及氣源通道1〇6之其他細節可如上所述。 電源144可電離一部分電漿源以形成含有電子及正離子 之電漿。電子可對RF電源144所產生之變化電場作出反 160884.doc 17 201237965 應,從而在電極附近形成具有淨正電荷(在RF驅動電壓期 間平均化)之鞘區。正電荷鞘區之形成可產生自電漿至晶 圓150之電場。因此,電漿中之離子可藉由電場加速移向 晶圓150。離子可轟擊晶圓15〇,且可增強在晶圓15〇表面 上發生的化學製程。與僅使用化學方法之製程相比,採用 電衆可有助於在相對更低的溫度下加工晶圓。 電漿蝕刻器140可在相對較低的壓力(諸如小於約i托之 壓力)下加工腔室146中之樣品。在相對較低的壓力下加工 晶圓可有助於使用離子傳遞活化能至晶圓表面,同時減少 傳遞至晶圓的熱量。 腔至146包括至壁151及室底152。室壁151及室底152可 由任何合適材料形成,包括例如氧化鋁。可選擇室壁ΐ5ι 及室底152之厚度以向腔室146提供足夠的結構剛性。 電漿蝕刻器140包括用於固持晶圓15〇之特徵板148。特 徵板148可用於加工多種樣品,包括黏結於不導電載體(諸 如藍寶石載體)之晶圓。可設置夾鉗149以有助於在加工期 間固持晶圓150。夾鉗149可為例如氧化鋁,且可經組態以 與特徵板148緊密配合❶夾鉗Mg可包括與晶圓15〇及/或特 徵板148相配合之内凹,以有助於在加工期間固持晶圓 150 » 當在晶圓1 5 0中蝕刻相對較大特徵(諸如晶圓通孔)時, 可向腔至146提供相對較大量之電漿源氣體,且可藉由電 源144施加相對較大的功率。此舉可使蝕刻製程在相對較 紐的時間内完成,且可增加電漿蝕刻器140之輸送量。然 160884.doc 201237965 而’相對較大量之電漿源氣體及功率可增加離子通查及钮 刻顆粒與廢氣(包括光阻殘餘物)之量,其可自排氣通道ι〇8 過濾抽出且可增加清潔電漿蝕刻器i 4 〇之需要。 金屬硬式光罩之概述 在本文所述之各種實施財,金屬⑨式光罩可作為遮罩 層用於在晶圓上形成特徵,諸如晶圓通孔。採用金屬硬式 光罩可省去光阻層,由此減少蝕刻器(諸如電漿蝕刻器)中 之顆粒積聚。因此,採用金屬硬式光罩可減小清潔蝕刻器 之頻率’由此提焉輸送量。 圖4A為一個實施例之蝕刻晶圓12〇的平面示意圖。晶圓 120包括由蝕刻器(諸如圖3之電漿蝕刻器1〇2)所形成之特徵 121。晶圓120可為例如坤化鎵(GaAs)晶圓。晶圓12〇可薄 化至相對較小的厚度’諸如小於約2〇〇 μηι之厚度。在某此 實施例中,晶圓120可黏結於載體板或基板122(諸如藍寶 石基板),以有助於加工晶圓120以便蝕刻。舉例而言,栽 體基板122可向薄化晶圓提供結構支撐,由此有助於防止 晶圓120斷裂或其他損壞。 特徵121可包括例如通孔、溝槽及/或其他形式。舉例而 言’如下文參照圖4B-4C所述,特徵121可包括晶圓通孔。 圖4Β為圖4Α之晶圓120之一部分的局部放大平面圖η圖 4C為沿直線4C-4C截取之圖4Β之晶圓120的局部橫截面 圖。晶圓120包括基板126、磊晶層127、導電層129及金屬 硬式光罩170。黏著劑124已提供於晶圓120之第一主表面 上,且已用於將載體基板122黏結於晶圓120。黏著劑可為 160884.doc •19· 201237965 例如任何合適聚合物或蠟。晶圓12〇包括晶圓通孔125。金 屬硬式光罩170已形成於晶圓120之第二主表面上,且已作 為光罩用以蝕刻自晶圓120之第二主表面至導電層129之晶 圓通孔125。因此,已使用金屬硬式光罩17〇形成所說明之 晶圓120’而非採用光阻光罩形成晶圓通孔125。 晶圓通孔125可經歷後續加工步驟。舉例而言,晶圓通 孔125可經歷後續電鍍步驟,其中在晶圓丨2〇(包括晶圓通 孔125)上設置金屬以有助於提供晶圓12〇之第一表面與第 一表面之間的電連接。與習知晶圓通孔製程採用光阻光罩 設定晶圓通孔相比’用於設定晶圓通孔125之光罩不必在 電鍍晶圓通孔之前移除。相反,金屬硬式光罩17〇可用作 後續電鍵步驟之晶種層’由此減少晶圓12〇之加工時間。 晶圓120可為例如具有大於至少約石忖之直徑及(1〇〇)晶 體取向之GaAs晶圓。晶圓120可具有多種厚度,包括例如 介於約80 μιη至約120 μπι範圍内之厚度,例如約1〇〇 μιη。 如圖4C中所示,晶圓120可使用黏著劑124黏結於載體基板 122 ’該載體基板可為例如直徑大於晶圓ι2〇直徑的藍寶石 基板。載體基板122可有助於加工晶圓12〇且可隨後移除。 然而,在某些實施例中,可省去載體基板122及黏著劑 124。 蟲ββ層127形成於晶圓120之第一主表面上,且可包括例 如次集電極層、集電極層、基極層及/或發射極層以有助 於形成異質接面雙極電晶體(ΗΒΤ)結構。晶圓12〇可包括其 他層’諸如經組態以形成BiFET器件之一或多層。遙晶層 160884.doc -20· 201237965 127可具有例如介於約1·5 μηι至約3.5 μιη範圍内之厚度《雖 然晶圓12 0圖解為包括蟲晶層12 7 ’但在某些實施例中,可 省去蠢晶層127。 晶圓120包括導電層129,其可為任何合適導體,包括例 如金。導電層129之一部分可位於晶圓通孔125下方,以便 允許隨後沈積之導電層在晶圓12〇之第一主表面與第二主 表面之間形成電接觸。在一個實施例中,晶圓12〇包括在 晶圓120之第一主表面上形成之複數個電晶體及在該晶圓 之第一主表面上形成之導電接地平面,且晶圓通孔125用 以在電晶韙與導電接地平面之間提供穩固的電及熱路徑。 金屬硬式光罩170已設置於晶圓12〇之第二主表面上以有 助於形成晶圓通孔125。如下文進一步詳細描述,金屬硬 式光罩170可包括一或多層且可使用無電極電鍍方法來形 成。在某些實施例(諸如使用載體基板122之實施例)中,無 電極電鍍可比形成金屬硬式光罩17〇之其他方法(諸如濺鍍) 有利,因為無電極電鍍無須在基板12〇與載體122之間採用 邊緣排除區來防止金屬電鍍於載體122上。移除位於載體 122及基板120之邊界附近的邊緣排除區(當俯視時參見圖 4Α)可在後續加工步驟(諸如乾式蝕刻)期間增強對邊界附 近之基板120邊緣之保護。另外,無電極電鍍可用於形成 保形性較之其他方法得以改良的金屬硬式光罩。 金屬硬式光卑170可具有多種厚度,諸如介於〇ι 至 約10 μιη範圍内之厚度。藉由使用無電極電鍍方法形成金 屬硬式光罩170 ’可使金屬硬式光罩m的厚度大於與減鍵 160884.doc •21· 201237965 或其他方法(限於厚度相對較薄之沈積層)相關之厚度。金 屬硬式光罩170可用於設定其他特徵,包括其他晶圓通孔 及/或其他特徵》 晶圓通孔125可在晶圓120中設有空腔,該空腔具有第一 端及第二端’且該第一端之面積可小於該第二端之面積。 舉例而言,晶圓通孔可在晶圓120中包括具有寬度W|及長 度!^的第一端及具有寬度W2及長度L2之第二端,其中w2 大於^^且!^大於q。在一個實施例中,W2介於約5〇 4111至 約70 μηι之範圍内,L2介於約60 μιη至約90 μιη之範圍内, 介於約15 μηι至約60 μιη之範圍内,且l丨介於約15 0爪至 約60 μιη之範圍内。 雖然圖4Β說明的情況為第一及第二開口之橫截面實質上 呈矩形,但晶圓通孔125可具有任意多種形狀之開口,包 括例如印形、圓形或正方形。因此,在某些實施例中,第 一開口之橫截面可具有介於約225 μηι2至約36〇〇 μιη2範圍 内之面積,且第二開口之橫截面可具有介於約225 μηι2至 約8’10〇 μπ1範圍内之面積。晶圓通孔之深度或高度可 相對較大。在-個實施例中’晶圓通孔125之高度匕介於 約80叫至約120μΓη範圍内,例如約1〇〇哗。 設置金屬硬式光罩170可減少晶圓通孔125之側壁蝕刻, 由此改良蝕刻之各向異性。減少側壁蝕刻可允許製造具有 較小尺寸之晶圓通孔。 雖然上文描述晶圓之特金杳 荷疋實施例,但本文所述之教不適 用於廣泛範圍之晶圓及蝕刻特徵。 160884.doc •22· 201237965 圖5為根據一個實施例之蝕刻晶圓之方法的流程圖。應 瞭解’需要時’該方法可包括更多或更少的操作且該等操 作可以任意順序進行。所說明的方法可用於製造例如圖 4A-4C中所說明之晶圓通孔。 該方法起始於m。在接下來的步驟132中,使用無電極 電鑛方法將金屬硬式光罩電鑛於基板上。使用無電極方法 電鍍金屬可包括形成晶種層’諸如藉由將基板浸沒於⑽容 液中形成鈀(Pd)晶種層。形成晶種層之後,可將金屬硬式 光罩置於鎳(Ni)溶液中以完成金屬硬式光罩之形成。 無電極電鍍已習知用於塗佈印刷電路板上之電子設備, 通常鍍上金以防止腐蝕。有利的是,如本文所述,在半導 體基板加工中亦可執行無電極電鍍。舉例而言,無電極電 鍵可用於形成金屬硬式光罩以便在基板上蚀刻特徵,諸如 晶圓通孔。 相比於電鍍,無電極電鍍可為非電化類型之電鍍。無電 極電鍍可涉及水溶液中之多個同時反應,其可在無外部電 源的情況下發生。電鍍反應可在包括化學還原劑之水溶液 中經由化學還原過程來實現,其可取決於金屬離子(諸如 鎳(Ni)及/或纪(Pd)離子)之催化還原過程。舉例而言,氣 (H)可由還原劑釋放且氧化,從而在待電鍍之表面上產生 負電荷。在一些實施例中,待電鍍之材料可藉由一系列化 學試劑(包括酸及/或鹼)來清潔》 無電極電鍍可包括用於在基板上沈積包含鎳或任意其他 合適金屬之層的自動催化化學技術。該製程可包括存在與 160884.doc -23· 201237965 金屬離子反應以沈積金屬的還原劑。無電極電鍍中用於還 原金屬離子及使其沈積之驅動力可由溶液中之化學還原劑 來供應。此驅動勢在基板表面之所有點可大體上恆定,只 要攪動足以確保金屬離子及還原劑濃度相對均一。因此, 基板上無電極沈積物之厚度因而可為均一。 無電極電鍍為一種金屬化形式,其中可將基,板浸於金屬 鹽溶液中且該溶液中之金屬離子可在無需外部電源的情況 下經歷電化氧化-還原過程以選擇性電鍍金屬於催化表面 上。無電極電鍍浴之典型組成包括金屬鹽、錯合劑、穩定 劑及抑制劑,以及一或多種還原劑。該一或多種還原劑可 在催化表面附近或在催化表面上經歷氧化過程,產生自由 電子。該等電子可有利於溶液中之金屬離子在催化基板表 面上還原。典型無電極鎳電鍍浴具有硫酸鎳且使用次磷酸 鹽作為還原劑。無電極鎳電鍍之總反應可由以下方程式表 示:
Niu + 2H2P〇; + 2H20 M° + 2H2PO~2 + H2 ⑴ 在此方程式中’ Ni2+可表示溶液中之鎳離子,h2P〇2·可表 示次磷酸根離子’ ΗζΡ〇3-可表示低磷酸根離子,且h2可表 示氫氣。 次磷酸鹽在催化表面上之陽極反應可由以下反應來描 述: H2PO; + H2〇 -> H2PO; +H* + 2e~ (2) 在此方程式中,e·可表示陽極反應產生之自由電子,其可 消耗於陰極反應中,該等陰極反應可由以下反應來表示: 160884.doc • 24· 201237965 (3) (4) (5) M2+ + 2e~ Ni° 2H++2e- ~>H2 2H2PO; +2H+ +e~ ~^P + 2H20 反應(2)可在催化表面上進行。在沒有催化表面的情況 下’反應(2)不能進行且自由電子不能產生。因此,無電極 反應不能繼續。表面出於無電極電鍍目的是否具有催化性 在一定程度上可取決於所用溶液之性質。然而,解釋表面 是否具有催化性之機制可取決於熱力學基本規則,包括例 如吉布斯自由能(Gibbs free energy)。在形成有電化學電池 之任意電化學反應中,吉布斯自由能△〇〇在以下方程式中 應為負: AG0 = -ηΓΕ°αΙΙ (6) 在此方程式中’ η可表示所轉移電子之莫耳數,ρ可表示法 拉第常數(Faraday constant),且E0cell可表示電池之電化學 電位’其可描述陰極反應與陽極反應之間的電化學電位差 值。若E〇cell為負,則AG0為正且反應不自發進行。 為在基板表而上引發氧化反應(2),次磷酸鹽及基板可 形成電化學電池’其中次磷酸鹽將經歷氧化反應且基板材 料將經歷還原反應。一旦引發反應且產生自由電子,則溶 液中之鎳離子可藉由在基板表面附近或基板表面上擴散且 接收自由電子而還原。一旦發生反應(3)、(4)及(5),則可 終止基板反應且基板材料在無電極電鍍中可具有很小或無 重要作用。 無電極電鑛相比電解電鑛之一些優勢可包括例如在不使 160884.doc -25- 201237965 用電源的情況下電鍍、在複雜的表面幾何形狀上形成均句 層 '沈積物孔隙較少而形成優良防腐蝕障壁、具有零應力 或壓縮應力之電鍍沈積、電鍍體積及電鍍厚度的靈活性、 能夠以穩定厚度電鍍内凹及孔穴、可自動監控化學補充、 及/或可不需要複雜過濾法。 另外’藉由使用無電極方法形成金屬硬式光罩,可形成 具有相對較大厚度之金屬層。因此’與滅锻方法相比無 電極電鍍可用於形成具有相對較大厚度之金屬硬式光罩, 其可有助於形成晶圓通孔。在一個實施例中,步驟13 2中 形成之金屬硬式光罩具有約1 μηι至約4 μπι範圍内之厚度。 當在黏結於載體之晶圓上製造特徵時,採用無電極方法 亦可為有利的。舉例而言,無電極方法可在相對較低的溫 度下進行。因此,無電極電鍍方法可避免與實質性加熱 (諸如濺鍍方法中之加熱)相關的晶圓步驟,該等步驟可導 致用於黏結載體及晶圓之黏著劑溶融。另外,無電極方法 無須包括晶圓與載體之周邊之間的排除區。藉由省去排除 區,可在後續加工步驟(諸如乾式蝕刻步驟)期間提供晶圓 邊緣附近之保護。 圖5之方法130延續於步驟134,其中在金屬硬式光罩上 形成光阻層且圖案化。光阻層可使用任何合適技術形成, 包括使用旋塗法沈積光阻及隨後使用微影法圖案化該光 阻。 在接下來的步驟135中’使用光阻層作為光罩來圖案化 金屬硬式光罩。金屬硬式光罩可使用例如任何合適化學方 160884.doc 26· 201237965 法來圖案化。舉例而言,金屬硬式光罩之暴露部分可在高 溫下使用氣化鐵溶液來圖案化。 在金屬硬式光罩圖案化之後,方法13〇延續於步驟丨36, 其中移除光阻層。光阻層128可使用任何合適方法來移 除’諸如採用反應性物質(諸如氧(〇)及/或氟(Π))之電漿灰 化方法。 方法130延續於步驟137,其中使用金屬硬式光罩蝕刻晶 圓特徵。舉例而言,可在電漿蝕刻器中蝕刻晶圓以設定晶 圓通孔及/或其他结構。使用金屬硬式光罩蝕刻特徵較之 採用光阻光罩之方法可減少蝕刻器中之特定積聚。特定積 聚可影響蝕刻速率且可堵塞蝕刻器之排氣管,因此需要頻 繁清潔且減少晶圓輸送量。因此,藉由使用金屬硬式光罩 触刻晶圓特徵,可提高晶圓輸送量。該方法終止於139。 圖6A-6G為說明根據一個實施例製造晶圓之方法的示意 橫截面圖。 圖6A說明提供晶圓126。晶圓126包括蟲晶層127及導電 層129。黏著劑124已包括於晶圓120之第一表面上,且已 用於將載體基板或載體122黏結於晶圓126。黏著劑124已 用於將晶圓126附接於載體122。該第一表面亦包括導電層 129,其可包含例如金或任何其他合適金屬。晶圓126可包 括在晶圓126之第一表面上形成之複數個電晶體及/或其他 電子器件。晶圓126之其他細節可如先前所述。此外,雖 然晶圓126已展示為附接於載體122,但在某些實施例中, 可省去载體122及黏著劑124。 160884.doc •27· 201237965 圖6B說明在晶圓126之與第一表面相對的第二表面上形 成晶種層171。晶種層171可為例如艇(Pd)、錄(Nj)或錄叙 (NiV)晶種層,或適於電鍍於晶圓126上之任何其他金屬。 晶種層171可使用無電極電鍍方法,諸如藉由將基板浸沒 於含有金屬離子之溶液中來形成。在一個實施例令,晶種 層171具有介於約〇.〇1 μπι至約0.5 μιη範圍内之厚度。 在圖6C中’已在晶種層171上形成金屬層172以形成未圖 案化金屬硬式光罩170。金屬層172可使用無電極電鍵方法 形成,且可包含例如鎳(Ni)、鈀(Pd)、金(Au)或可無電極 電鍵之任何其他金屬。在一個實施例中,金屬層i 72具有 介於約0.5 μηι至約1〇 μηι範圍内之厚度。 圖6D說明在未圖案化金屬硬式光罩17〇上形成光阻層【μ 且圖案化。如先前所述’光阻層174可以多種方式沈積且 圖案化’包括旋塗步驟及微影步驟。光阻層174可具有多 種厚度’諸如介於約0.5 μηι至約2 μιη範圍内之厚度。如下 所述’光阻層174用於圖案化金屬硬式光罩。由於與其中 使用光阻層174作為光罩在蝕刻器中設定晶圓通孔之流程 相比,光阻層174可相對更薄,故光阻層ι74可用於設定相 對較小的通孔。減小晶圓通孔之尺寸可有助於縮小晶圓 126上所形成之積體電路的尺寸。 圖6Ε展示使用光阻層174圖案化金屬硬式光罩17〇。金屬 硬式光罩Π0可使用化學方法及/或任何其他合適技術來圖 案化。金屬硬式光罩170經圖案化可包括開口,其可用於 設定晶圓通孔及/或其他結構。 160884.doc •28· 201237965 在圖6F中,已移除光阻層174。如先前所述,光阻層174 可使用例如採用反應性物質(諸如氧及/或氟)之灰化方法來 移除。 圖6G說明在晶圓126中形成晶圓通孔125。晶圓通孔125 可使用任何合適蝕刻器來形成’諸如圖3 A_3B中所說明之 電聚姓刻器。如一般技術者所瞭解,圖6G之晶圓126不包 括圖6E之光阻層174。因此,在形成圖6G之晶圓通孔125 時’触刻器未被來自光阻光罩之顆粒污染。相反,金屬硬 式光罩1 70作為光罩用於設定所說明之晶圓通孔125。如圖 6G中所說明’晶圓通孔與在圖紐所說明之加工步驟期間 形成的金屬硬式光罩170中之開口對準。 金屬硬式光罩170可減少蝕刻器中之顆粒積聚,且從而 提高晶圓輸送量。另外,金屬硬式光罩17〇的厚度可比用 於設定具有類似尺寸之晶圓通孔的光阻層厚度小。由於具 有較小厚度之光罩層可用於形成具有較小尺寸之晶圓特 徵’且由於金屬硬式光罩可用於形成側面比使用光阻層所 形成之晶圓通孔更直的晶圓通孔,因此金屬硬式光罩17〇 可用於形成較小晶圓通孔,其可有助於減小在晶圓126上 形成之積體電路的尺寸。舉例而言,藉由減小晶圓通孔 125之尺寸’可減小導電層129之尺寸。 圖7示意性描述可包括使用金屬硬式光罩製成之積體電 路的行動裝置。實例行動裝置211可為多頻帶及/或多模式 裝置’諸如經組態以使用例如全球行動通信系統(G1〇bal System f0r Mobile ; GSM)、分碼多向近接(c〇de divisi〇n 160884.doc •29· 201237965 multiple access ; CDMA)、3G、4G 及 / 或長期演進(long term evolution ; LTE)通信之多頻帶/多模式行動電話。 行動裝置211可包括收發器組件2丨3,其經組態可產生經 由天線214傳輸之RF信號且接收來自天線214之輸入rF信 號。可使用一或多個傳輸路徑215向切換組件212提供來自 收發器213之一或多個輸出信號,該等傳輸路徑可為與不 同頻帶及/或不同功率輸出相關的輸出路徑,諸如與不同 功率輸出組態(例如低功率輸出及高功率輸出)相關的放大 及/或與不同頻帶相關的放大。另外,收發器213可使用一 或多個接收路徑216接收來自切換組件212之信號。 切換組件212可提供與無線裝置211之操作相關的許多切 換功能’包括例如不同頻帶之間的切換、不同功率模式之 間的切換、傳輸與接收模式之間的切換或其一些組合。然 而’在某些實施例中,可省去切換組件212 ^舉例而言, 行動裝置211可包括用於各傳輸及/或接收路徑之各別天 線。 在某些實施例中,可包括控制組件218且其經組態以提 供與切換組件212、功率放大器217及/或其他操作組件之 操作相關的各種控制功能。另外,行動裝置21丨可包括有 利於執行各種過程之處理器220。處理器220經組態可使用 電腦可讀媒體219上所儲存之指令操作。 行動裝置211可包括一或多個積體電路,其具有使用如 本文所述之金屬硬式光罩所形成之特徵。舉例而言,行動 裝置211可包括具有用於放大射頻信號以便傳輸之功率放 160884,doc -30· 201237965 大器222的積體電路。功率放大器222可在積體電路(例如 圖2S之積體電路或晶粒6〇)上使用電晶體形成,諸如在積 體電路上之第一表面上製成的異質接面雙極電晶體 (ΗΒΤ)。積體電路可包括晶圓通孔用於使在積體電路之第 一表面上形成之電晶體電連接至安置於積體電路之與第一 表面相對的第二表面上之導電接地平面。晶圓通孔可用於 在電晶體與導電接地平面之間提供穩固的電路徑及熱路 徑。晶圓通孔之其他細節可如先前所述。 結論 除非上下文另外明確要求’否則在說明書及申請專利範 圍中,詞語「包含」及其類似詞可以包涵性意義,而非排 他性或詳盡性意義解釋;亦即「包括(但不限於)」之意 義。如本文中通常使用,詞語「耦合」係指兩個或兩個以 上元件可能直接連接或經由一或多個中間元件連接。此 外,當用於本申請案時,詞語「本文中」、「上文」、「下 文」及類似意思之詞語應指本申請案之全文而非任何特定 部分。當上下文允許時,以上詳細說明中使用單數或複數 數目之詞語亦可分別包括複數或單數數目。關於兩項或兩 項以上之清單,詞語「或」涵蓋該詞語之下列全部解釋: 清單中之任一項、清單中之所有項、及清單中之任意項組 合〇 此外,除非在上下文中使用時另外特別陳述或以其他方 式理解,否則本文中所用之條件性語言,諸如尤其 「可」、「可能」、「例如」、「舉例而言」、「諸如」及其類似 160884.doc -31· 201237965 語言,通常意欲表達某些實施例包括(而其他實施例不包 括)某些特徵、元件及/或狀況。因此,該條件性語言通常 並非意謂一或多個實施例無論如何都需要特徵、元件及/ 或狀況,或一或多個實施例必需包括利用或不利用作者輸 入或提示來判斷是否在任何特定實施例中包括或執行此等 特徵、元件及/或狀況之邏輯。 本發明實施例之以上詳細描述不欲為窮盡的或將本發明 限於上文揭示之精確形式。如熟習相關技術者將認識到, 儘管上文出於說明之目的而描述了本發明之特定實施例及 實例,但是在本發明之範疇内可進行多種等效修改。舉例 而S ’儘管製程或步驟以給定順序呈現,但替代性實施例 可執行具有不同順序步驟之程序或採用具有不同順序步驟 之系統,且一些製程或步驟可刪去、移動'添加、再劃 分、組合及/或修改。此等各製程或步驟皆可以多種不同 方式來實施。同樣,儘管有時製程或步驟展示為連續執行 的,但是此等製程或步驟可改作並行執行,或可在不同時 間執行。 本文中提供的本發明教示可應用於其他系統,未必為上 文描述之系統。上述各種實施例之元件及動作可組合以提 供其他實施例。 雖然已描述了本發明之某些實施例,但是此等實施例僅 為了舉例而呈現,且並非意欲限制本發明之範疇。實際 上’本文所述之新穎方法及系統可以多種其他形式具體 化;此外’可在不背離本發明精神之情況下對本文所述之 160884.doc •32- 201237965 方法及系統之形式進行各種省略、替代及改變。隨附申於 專利範圍及其等效物意欲涵蓋屬於本發明之二 之此類形式或修改。 砷内 【圖式簡單說明】 圖1展示用於形成晶圓貫穿特徵(諸如通孔)之晶圓加工 實例順序。 圖2A-2V展示圖1加工順序之不同階段的結構實例。 圖3 Α為钱刻系統之一實例之示意圖。 圖3B為用於圖3A之蝕刻系統的電漿蝕刻器之一實例之 橫截面圖。 圖4A為一個實施例之蝕刻晶圓的平面示意圖。 圖4B為圖4A之晶圓之一部分的俯視平面圖。 圖4C為圖4B之晶圓沿直線4C-4C截取之橫截面圖。 圖5為根據一個實施例蝕刻晶圓之方法的流程圖。 圖6A-6G為說明根據一個實施例製造晶圓之方法的示意 性橫截面圖。 圖7示意性描繪可包括使用金屬硬式光罩製成之積體電 路的行動裝置。 【主要元件符號說明】 4C-4C 直線 10 方法 11 提供功能性晶圓 12 黏結前測試 13 晶圓-載體黏結 160884.doc -33- 201237965 14 晶圓薄化 15 應力消除蝕刻 16 晶圓通孔形成 17 金屬電鍍通孔 18 跡道形成 19 自載體剝離晶圓 20 黏結後測試 21 單切 22 重鎮触刻 23 組裝及測試 30 晶圓 31 晶圓之一部分 32 基板層 33 電晶體 34a 基極 34b 發射極 34c 基極 34d 集電極 35 金屬墊 38 黏著層 39 黏結組件之放大部分 40 載體板 42 抗触層 43 開口 160884.doc -34- 201237965 44 晶圓通孔 45 黏著層 46 晶種層 47 厚金屬層 48 抗触層 49 開口 50 跡道 52 金屬層/導電層 53 箭頭 60 晶粒 61 切口 62 重鑄特徵 100 敍刻系統 102 電漿蝕刻器 104 外殼 106 氣源通道 108 排氣通道 110 裝載通道 111 傳遞模組 112 裝載模組 114 氣源模組 116 分子泵 117 副產物排氣管 118 壓力通道 160884.doc 35- 201237965 120 晶圓 121 特徵 122 載體基板 124 黏著劑 125 晶圓通孔 126 基板 127 蟲晶層 129 導電層 130 方法 131 起始 132 無電極電鍍形成晶圓上之金屬硬式光罩 134 在金屬硬式光罩上形成光阻層且圖案化 135 圖案化金屬硬式光罩 136 移除光阻層 137 使用蝕刻器蝕刻晶圓特徵,該特徵由金 屬硬式光罩設定 139 結束 140 電漿蝕刻器 142 陽極/第一電極 143 陰極/第二電極 144 電源 146 腔室 148 特徵板 149 夾甜 160884.doc -36- 201237965 150 晶圓 151 室壁 152 室底 170 金屬硬式光罩 171 晶種層 172 金屬層 174 光阻層 211 行動裝置 212 切換組件 213 收發器組件 214 天線 215 傳輸路徑 216 接收路徑 218 控制組件 219 電腦可讀媒體 220 處理器 222 功率放大器 dl 厚度 d2 厚度 d3 厚度 hi 面度 L, 長度 l2 長度 T assembly 總厚度 160884.doc -37- 201237965 W!w2 寬度寬度 160884.doc -38 -

Claims (1)

  1. 201237965 七、申請專利範園: 1. 一種積體電路,其包含: 基板; 複數個電晶體’其形成於該基板之第一表面上; 第一導電層’其形成於該基板之該第一表面上; 金屬硬式光罩’其安置於該基板之與該第一表面相對 的第二表面上’該金屬硬式光罩具有開口; 位於該基板内之晶圓通孔,該晶圓通孔與該金屬硬式 光罩之該開口對準;及 第二導電層,其安置於包括該晶圓通孔及該金屬硬式 光罩之該基板的該第二表面上。 2. 如請求項1之積體電路,其中該金屬硬式光罩包括安置 於該基板之該第二表面上的晶種層及安置於該晶種層上 之金屬層。 3. 如清求項2之積體電路,其中該金屬層包括鎳(Ni)。 4. 如請求項3之積體電路,其中該金屬層具有介於約〇5μπι 至約20 μπι範圍内之厚度。 5. 如請求項3之積體電路,其中該晶種層包括鈀(pd)。 6. 如請求項5之積體電路,其中該晶種層具有介於約〇 〇1 μπι至約0.5 μπι範圍内之厚度。 7. 如請求項1之積體電路,其中該複數個電晶體經電連接 以形成至少一個功率放大器,該至少一個功率放大器經 組態以向行動裝置之天線提供射頻信號。 8. 如凊求項7之積體電路,其中該複數個電晶體包括至少 160884.doc 201237965 一個異質接面雙極電晶體(HBT)。 9. 一種触刻晶圓之方法,該方法包含: 使用無電極電鍍在該晶圓上形成金屬硬式光罩; 圖案化該金屬硬式光罩;及 在該晶圓上蝕刻複數個特徵,該複數個特徵由該金屬 硬式光罩設定。 10. 如請求項9之方法,其中該複數個特徵包括複數個通 孔。 11.如請求項10之方法,其中該複數個特徵包括複數個晶圓 通孔。 12. 如請求項11之方法’其中各晶圓通孔具有介於約卩爪 至約120 μηι範圍内之深度。 13. 如請求項9之方法,且巾玆a圓 具中該日日圓在第一面包括複數個電 晶體。 14.如請求項13之方法,甘ώ B 其中在該曰曰圓上蝕刻該複數個特徵 包含在該晶圓之與該第一 第面相對的第二面上蝕刻該複數 個特徵。 15. 如請求項9之方法, 罩包括形成晶種層, 16. 如請求項15之方法, 形成。 17. 如請求項16之方法 及金(Au)中之至少— 18. 如請求項17之方法, 其中在該晶圓上形成該金屬硬式光 及在該晶種層上形成金屬層。 其中該金屬層係藉由無電極電鑛來 其中該金屬層包括鎳(Ni)、鈀(Pd) 者。 其中該金屬層包括鎳。 160884.doc 201237965 19·如請求項17之方法 , 去’其中該金屬層具有介於約0.5 μηι至 約10 μιη範圍内之厚度。 20·如請求項17之方沐 λλ., ’其中該晶種層係藉由無電極電鐘來 形成。 21. 如請求項20之方法 廿 击其中該晶種層包括鈀(Pd)、鎳(Ni) 及鎳釩(NiV)中之至少一者。 22. 如請求項21之方法,其中該晶種層包括把。 請求項21之方法,其中該晶種層具有介於約G.G1 μηι至 約0.5 μηι範圍内之厚度。 24·如請求項9之方法’其中圖案化該金屬硬式光罩包括在 。金屬硬式光罩上形成光阻層’圖案化該光阻層,及使 用該圖案化光阻層化學餘刻該金屬硬式光罩。 25.如請求項24之方法,立 具進一步包含在該晶圓上蝕刻該複 數個特徵之前移除該圖案化光阻層。 26·如請求項9之方法’其中該晶圓為GaAs晶圓。 mm之直徑。 28·如凊求項27之方法 度。 29. 如請求項28之方法 30. 如請求項29之方法 27·如凊求項26之方法,其中該晶圓具有大於或等於約150 其中該晶圓具有小於約2〇〇 μιη之厚 其中該晶圓係黏結於載體基板。 其中該載體基板為藍寶石基板。 160884.doc
TW100146986A 2010-12-17 2011-12-16 經蝕刻之晶圓及其形成方法 TWI553737B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/971,465 US8415805B2 (en) 2010-12-17 2010-12-17 Etched wafers and methods of forming the same

Publications (2)

Publication Number Publication Date
TW201237965A true TW201237965A (en) 2012-09-16
TWI553737B TWI553737B (zh) 2016-10-11

Family

ID=46233322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100146986A TWI553737B (zh) 2010-12-17 2011-12-16 經蝕刻之晶圓及其形成方法

Country Status (3)

Country Link
US (1) US8415805B2 (zh)
TW (1) TWI553737B (zh)
WO (1) WO2012082955A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130013820A (ko) * 2011-07-29 2013-02-06 한국전자통신연구원 반도체 장치 및 그 제조 방법
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
US8993437B2 (en) * 2011-10-27 2015-03-31 Infineon Technologies Ag Method for etching substrate
US9093506B2 (en) * 2012-05-08 2015-07-28 Skyworks Solutions, Inc. Process for fabricating gallium arsenide devices with copper contact layer
US9419567B2 (en) 2012-06-14 2016-08-16 Skyworks Solutions, Inc. Process-compensated HBT power amplifier bias circuits and methods
CN104410373B (zh) 2012-06-14 2016-03-09 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块
KR101988893B1 (ko) * 2012-12-12 2019-09-30 한국전자통신연구원 반도체 소자 및 이를 제조하는 방법
JP6648544B2 (ja) 2016-02-08 2020-02-14 三菱電機株式会社 半導体装置
US10763135B2 (en) * 2018-01-30 2020-09-01 Facebook Technologies, Llc Integrated elastomeric interface layer formation and singulation for light emitting diodes
TWI683370B (zh) * 2019-03-12 2020-01-21 環球晶圓股份有限公司 半導體元件及其製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495019B1 (en) 2000-04-19 2002-12-17 Agere Systems Inc. Device comprising micromagnetic components for power applications and process for forming device
US6431432B1 (en) 2000-06-15 2002-08-13 Lsi Logic Corporation Method for attaching solderballs by selectively oxidizing traces
US20020093101A1 (en) 2000-06-22 2002-07-18 Subramoney Iyer Method of metallization using a nickel-vanadium layer
JP2002026270A (ja) 2000-07-10 2002-01-25 Nec Corp 半導体装置の製造方法
US6492269B1 (en) 2001-01-08 2002-12-10 Taiwan Semiconductor Manufacturing Company Methods for edge alignment mark protection during damascene electrochemical plating of copper
JP2002208600A (ja) 2001-01-10 2002-07-26 Fujitsu Quantum Devices Ltd 半導体装置
JP2002280842A (ja) 2001-03-21 2002-09-27 Hitachi Ltd 電力増幅器モジュール
US6740906B2 (en) 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
JP2003045875A (ja) 2001-07-30 2003-02-14 Nec Kagobutsu Device Kk 半導体装置およびその製造方法
US6914332B2 (en) 2002-01-25 2005-07-05 Texas Instruments Incorporated Flip-chip without bumps and polymer for board assembly
US6614117B1 (en) 2002-06-04 2003-09-02 Skyworks Solutions, Inc. Method for metallization of a semiconductor substrate and related structure
US7038288B2 (en) 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
US6870243B2 (en) 2002-11-27 2005-03-22 Freescale Semiconductor, Inc. Thin GaAs die with copper back-metal structure
US6939800B1 (en) 2002-12-16 2005-09-06 Lsi Logic Corporation Dielectric barrier films for use as copper barrier layers in semiconductor trench and via structures
JP4322508B2 (ja) * 2003-01-15 2009-09-02 新光電気工業株式会社 半導体装置の製造方法
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
US20050085084A1 (en) 2003-10-16 2005-04-21 Chang Edward Y. Method of fabricating copper metallization on backside of gallium arsenide devices
TWI251920B (en) * 2003-10-17 2006-03-21 Phoenix Prec Technology Corp Circuit barrier structure of semiconductor package substrate and method for fabricating the same
US7167375B2 (en) 2004-01-16 2007-01-23 Motorola, Inc. Populated printed wiring board and method of manufacture
KR100675280B1 (ko) * 2005-06-22 2007-01-29 삼성전자주식회사 반도체소자의 선택적 구리 합금 배선 및 그 형성방법
US7402515B2 (en) 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US7416975B2 (en) 2005-09-21 2008-08-26 Novellus Systems, Inc. Method of forming contact layers on substrates
US20070210340A1 (en) 2006-03-10 2007-09-13 Zampardi Peter J GaAs power transistor
US7923842B2 (en) 2006-03-16 2011-04-12 Skyworks Solutions, Inc. GaAs integrated circuit device and method of attaching same
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2008098581A (ja) 2006-10-16 2008-04-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5261964B2 (ja) * 2007-04-10 2013-08-14 東京エレクトロン株式会社 半導体装置の製造方法
US8026168B2 (en) 2007-08-15 2011-09-27 Tokyo Electron Limited Semiconductor device containing an aluminum tantalum carbonitride barrier film and method of forming
US8084854B2 (en) 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
US8679970B2 (en) 2008-05-21 2014-03-25 International Business Machines Corporation Structure and process for conductive contact integration
DE102008025733A1 (de) 2008-05-29 2009-12-10 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers
US8278152B2 (en) 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
US8058728B2 (en) 2008-09-30 2011-11-15 Tokyo Electron Limited Diffusion barrier and adhesion layer for an interconnect structure
US8103226B2 (en) * 2008-10-28 2012-01-24 Skyworks Solutions, Inc. Power amplifier saturation detection
KR20120027237A (ko) * 2009-04-16 2012-03-21 수스 마이크로텍 리소그라피 게엠바하 웨이퍼 가접합 및 분리를 위한 개선된 장치
US20110042803A1 (en) 2009-08-24 2011-02-24 Chen-Fu Chu Method For Fabricating A Through Interconnect On A Semiconductor Substrate
US20120153477A1 (en) 2010-12-17 2012-06-21 Skyworks Solutions, Inc. Methods for metal plating and related devices

Also Published As

Publication number Publication date
US8415805B2 (en) 2013-04-09
US20120153476A1 (en) 2012-06-21
WO2012082955A3 (en) 2012-10-11
WO2012082955A2 (en) 2012-06-21
TWI553737B (zh) 2016-10-11

Similar Documents

Publication Publication Date Title
TW201237965A (en) Etched wafers and methods of forming the same
US10453697B2 (en) Methods of measuring electrical characteristics during plasma etching
US8357263B2 (en) Apparatus and methods for electrical measurements in a plasma etcher
US20120153477A1 (en) Methods for metal plating and related devices
KR20110051251A (ko) 베리어층 제거 방법 및 장치
TW201041152A (en) Silicon solar cell
WO2007060837A1 (ja) 半導体装置の製造方法
US9905484B2 (en) Methods for shielding a plasma etcher electrode
JP2013514173A (ja) プラズマチャンバで使用される上方電極から表面金属汚染を洗浄するための方法
TW201222697A (en) Apparatus and methods for uniform metal plating
CN102486992A (zh) 一种半导体器件的制造方法
JP6028969B2 (ja) 結晶基板に孔を形成する方法、並びに結晶基板内に配線や配管を有する機能性デバイス
CN100476037C (zh) 成膜装置用结构部件及其清洗方法
WO2012047819A2 (en) Apparatus and methods for plasma etching
KR20130104695A (ko) 기판 도금 장치
CN117976621B (zh) 一种先通孔氮化镓高电子迁移率晶体管及其制作方法
US20190244819A1 (en) Semiconductor device and method for manufacturing semiconductor device
TWI272695B (en) Method for the galvanic application of a metal, in particular of copper, use of this method and integrated circuit arrangement
JP2014019933A (ja) 金属めっき皮膜を有する半導体基材およびその製造方法
US20110272287A1 (en) Method for patterning magnetic films
JP2012134360A (ja) 半導体装置の製造方法
CN114464544A (zh) 一种半导体器件的制备方法
CN112864000A (zh) 从衬底斜面边缘区域去除金属沉积物的方法以及使用该方法的设备
WO2012084045A1 (en) Master electrode for ecpr and manufacturing methods thereof
JP2011258862A (ja) 型の製造方法及び型