TW201229531A

TW201229531A - Protective semiconductor apparatus for an assembled battery, a battery pack including the protective semiconductor apparatus, and an electronic device

Info

Publication number: TW201229531A
Application number: TW100124602A
Authority: TW
Inventors: Junichi Kanno
Original assignee: Ricoh Co Ltd
Priority date: 2010-07-14
Filing date: 2011-07-12
Publication date: 2012-07-16
Also published as: CN103109197A; CA2802650A1; JP2012021867A; WO2012008509A1; KR20130018987A; TWI432748B; EP2593802A1; US20130113493A1; EP2593802A4; KR101404378B1

Description

201229531 六、發明說明：【發明所屬之技術領域】本發明係關於保護包含複數個串聯的二次電池之電池組之技術。【先前技術】在各種可攜式電子裝置中，如可攜式個人電腦、音頻裝置、相機、和視頻裝置，由於易於處理，電池組被廣泛地使用。電池組包含一個或更多個置於組件裡的二次電池。該二次電池可能包含都具有高容量的鋰電池、鋰聚合物電池、和鎳氫電池。高容量電池可以儲存非常大量的能量，使得該電池可能發熱或甚至起火，且若其過度充電、過度放電、或過電流流入，則會對該人體造成傷害。因此，電池組中可能會設置保護用半導體裝置來保護該等二次電池不被過度充電、過度放電、過度充電電流、過度放電電流、短路電流、或異常過熱。在任一個該等以上異常事件中需要保護時，該保護用半導體裝置會終結在該等二次電池與充電單元或負載裝置間的該連結，來預防過熱或火災，且同時預防該等二次電池的退化。 '這裡同時也提出保護用半導體裝置來保護電池組中複數個串聯的二次電池。例如，日本公開專利編號第2008-02 7658號（專利文件一）提出有能力偵測該等二次電池組和該保護用半導體裝置之間斷線的保護用半導體裝置。 . 根據專利文件一的技術目的是偵測二次電池和保護單 -5- 201229531 元之間的斷線。根據此方法，在充電與放電電流存在時的電池電壓，會與沒有任何充電或放電電流存在時的電池電壓比較。更精確地，該技術是針對電池組中斷線偵測的方法，該電池組包括一個或多個電池區塊的串聯，而每個電池區塊包含複數個並聯的電池。電池區塊的終端電壓在充電或放電的期間，以及大體上沒有充電或放電電流流動的期間測量。然後該方法取得在這些期間內終端電壓差異，而由該終端電壓差異以及在該充電或放電期間的充電或放電電流値，來決定該等電池的內部電阻値。當該內部電阻値超過預設値時，該方法決定該等並聯電池之至少一個會斷線（分離）。以上保護複數個串聯的二次電池的保護用半導體裝置可以偵測二次電池和保護元件間的斷線。然而，該斷線偵測是充電或放電期間，以及大體上無充電或放電電流的期間執行。因此，該方法在使用二次電池的期間無法偵測二次電池與保護用元件之間的斷線。【發明內容】鑒於該上述情況，本發明的目的就是即使在使用二次電池、包含有保護用半導體裝置的電池組、和包含保護用半導體裝置或電池組的電子設備時，提供可偵測二次電池和保護用半導體裝置間斷線的保護用半導體裝置。本發明的一個態樣，用來保護包含N個串聯二次電池的電池組之保護用半導體裝置包含了斷線偵測電路，其對 -6- 201229531 每個該N個二次電池包含’組態來劃分該二次電池電壓的電壓感應電阻器、參考電壓、和組態來比較由該電壓感應電阻器取得的電壓與該參考電壓的第一比較器；以及組態來在預定時間間隔內連續並選擇性地將具有電阻値小於該等電壓感應電阻器之對應一者之電阻値的內部電阻器並聯到該等對應電壓感應電阻器。該斷線偵測電路被組態當該內部電阻器並聯到對應的電壓感應電阻器時’根據該第一比較器的輸出來偵測該N個二次電池與該保護用半導體裝置間的斷線。另一態樣，電池組包含該保護用半導體裝置。另一態樣，電子裝置包括該保護用半導體裝置或該電池組。根據依據實施例之保護用半導體裝置，在二次電池與保護用半導體裝置間的連線會在預設時間間隔內被監控。因此，在該等二次電池與該保護用半導體裝置間的斷線，即使在使用該等二次電池時仍可被偵測。此外，該保護用半導體裝置的尺寸可以藉由共享電路零件而減少。根據實施例，電池組或電子裝置包括該保護用半導體裝置。因此，二次電池和保護用半導體裝置間的斷線，即使在使用該等二次電池時仍可被偵測。此外，該電池組或該電子裝置的尺寸可以藉由共享電路零件而減少》【實施方式】 (本發明之特點） 201229531 根據本發明之實施例，用來保護串聯的複數個二池之保護用半導體裝置有以下特點。該保護用半導體包括用作電壓劃分的電壓感應電阻器’其與用作電壓的二次電池並聯。在預設時間間隔內，其値小於電壓電阻器的內部電阻器，則與電壓感應電阻器（例如與其他二次電池相關的電壓感應電阻器）中至少一個並ϊ 當保護用半導體裝置和二次電池間沒有斷線時，與二次電池連接之電池連接終端不會有因二次電池引電壓變異。然而，當保護用半導體裝置與二次電池間線時*在與二次電池斷線之電池連接終端的電壓，會電阻値的變異而不同。因此，由於電阻値改變造成的變異，會被檢測爲由斷線所引起。保護用半導體裝置之電源供應器終端（即最上層電池之正極的電池連接終端（VC 1 ))和接地終端（ )影響保護用半導體裝置的穩定操作。因此，保護用體裝置可能包括瞬間偵測與二次電池斷線之電源供應端（VC1)或該接地終端（VSS)的電路。 (各種實施例之槪要）根據本發明的基本實施例，在預定的時間間隔內電池和保護用半導體裝置間的連接會被監控，爲了即使用二次電池時也能偵測斷線。斷線偵測電路的某些該構成元素或零件可能與高偵測電路和/或低電壓偵測電路共享。因此，在以下次電裝置監測感應每個諸。則在起的有斷根據電壓二次 VSS 半導器終二次使在電壓所述

S -8- 201229531 第一和第二實施例中，斷線偵測電路的某些構成元素會與高電壓偵測電路和/或低電壓偵測電路共享，以減少電路數量。具體而言，在第一實施例中（見圖1 )，斷線偵測電路中的電壓感應電阻器Rsll至Rs42、參考電壓Vrll至Vr41 、比較器1 1至14、和NAND電路15，會與高電壓偵測電路共享（爲此，該斷線偵測電路可能被稱之爲“斷線/高電壓偵測電路”）。在第二實施例中（見圖6 )，斷線偵測電路中的電壓感應電阻器Rsl3至Rs44、參考電壓Vrl2至Vr42、比較器21 至24、和OR電路25，會與低電壓偵測電路共享（爲此，該斷線偵測電路可能被稱之爲“斷線/低電壓偵測電路”）。第一實施例的電壓感應電阻器Rsl 1至Rs42和參考電壓 Vr 1 1至Vr4 1的特徵，在只被用做斷線偵測電路時不需要被特別限制。然而，當其同時也被使用爲高電壓偵測電路時，該等特徵必須被限制，在偵測到認爲是高電壓値時，使得比較器1 1至14要被反相。相同地，第二實施例的電壓感應電阻器Rsl3至Rs44和參考電壓Vrl2至Vr42的特徵，在只被用做斷線偵測電路時不需要被特別限制。然而，當其同時也被使用爲低電壓偵測電路時，該等特徵必須被限制，在偵測到認爲是低電壓値時，使得比較器21至24要被反相。第三實施例是針對保護用半導體裝置，其包含類似於第一實施例中的斷線/高電壓偵測電路，和類似第二實施 -9- 201229531 例中的斷線/低電壓偵測電路。在第三實施例中，斷線偵測可能由使用該斷線/高電壓偵測電路與該斷線/低電壓偵測線路的其一之電壓感應電阻器、參考電壓、和比較器達成。另外，該斷線/高電壓偵測電路和該斷線/低電壓偵測電路兩者可能被使用，並且當斷線偵測時，斷線可能會被其中至少一個偵測到。在第四實施例中，可以判定在第一實施例中哪個連結被斷線。在第五實施例中，可以判定在第三實施例中哪個連結被斷線。在第六實施例中，VC 1斷線偵測電路和VSS 斷線偵測電路由使用比較器來達成，而非使用在第一至第五實施例中的反相器。 (實施例）參考圖示來描述本發明的第一至第六實施例。第一實施例圖1是根據第一實施例之保護用半導體裝置1的連接圖，該圖圖示保護用半導體裝置1和二次電池間的連接。如圖1所示，保護用半導體裝置1包括斷線/高電壓偵測電路 1 0、內部電阻器改變線路1 ο 1、VC 1斷線偵測電路1 02、 VSS斷線偵測電路103、控制電路1 10和判斷電路120。雖然沒有在圖1中圖示，保護用半導體裝置1可能同時包括斷線/低電壓偵測電路和過電流偵測電路。雖然圖1圖示四個二次電池的狀況’但二次電池的數量未被特別地限 -10- 201229531 制。保護用半導體裝置1有連接該四個二次電池的電池連接終端VC1至VC4、接地終端VSS，和電源供應器終端VDD 。對電池連接終端VC1而言，最上面（第一個）電池BAT 1 的正極被連接。對電池連接終端VC2而言，第一電池BAT1 的負極和第二電池BAT2的正極被連接。對電池連接終端 VC3而言，第二電池BAT2的負極和第三電池BAT3的正極被連接。對電池連接終端VC4而言，第三電池BAT3的該負極和第四電池BAT4的正極被連接。對接地終端VSS (接地電壓）而言，最下層（第四個）電池BAT4的負極被連接。例如，電源供應器終端VDD被連接到電路的電源供應器 (未被圖示）以及電池連接終端VC 1。被虛線包圍的斷線/高電壓偵測電路1〇包括比較器1 1 至14、參考電壓Vrll到Vr41，電壓感應電阻器RsU至Rs42 ，和NAND電路15。比較器11、電壓感應電阻器Rsll和 Rs 1 2，和參考電壓Vr 1 1組成第一電池BAT 1中偵測高電壓的電路。電壓感應電阻器Rsl 1和Rsl 2被串聯在電池連接終端VC1和VC2之間。電壓感應電阻器Rsll和Rsl2的連接節點被連接到比較器1 1的反相輸入。參考電壓Vrl 1被連接到比較器11的正相輸入與電池連接終端VC2之間。因此’電壓感應電阻器Rsll和Rsl2與第一電池BAT1相關。對第二電池BAT2至第四電池BAT4而言，斷線/高電壓偵測電路1 〇之組態可能跟第一電池BAT 1以上所述的組態相同。 -11 - 201229531 比較器1 1至14的輸出是NAND電路15的輸入。NAND電路15輸出偵測訊號VHS到判斷電路120。被其他虛線包圍的內部電阻器改變電路1 〇 1包括PM0S 電晶體Ml至M4，和內部電阻器Rl 1至R41。PMOS電晶體 Ml和內部電阻器R11組成第一電池BAT1的內部電阻器改變電路。MOS電晶體Ml和電阻器Rl 1串聯在電池連接終端 V C 1和V C 2之間。Ρ Μ Ο S電晶體Μ 1的閘極從控制電路1 1 〇接收MOS控制訊號VG1。第二電池ΒΑΤ2至第四電池ΒΑΤ4的內部電阻器改變電路之描述被省略，因它們和第一電池 ΒΑΤ1的內部電阻器改變電路相同。內部電阻器R 1 1至R4 1有相同的電阻値，其小於該斷線 /高電壓偵測電路10的電壓感應電阻器Rsl 1至Rs42之電阻値。雖然圖1圖示的範例採用PMOS電晶體，但也可能使用 NMOS電晶體（在此狀況中，來自控制電路1 10的MOS控制訊號VG1到VG4也會理所當然的被改變）。 VC1斷線偵測電路102包括PMOS空乏型電晶體MD1和 MD2。PMOS空乏型電晶體MD1和MD2被串聯在電池連接終端VC2和接地終端VSS之間。PMOS空乏型電晶體MD1的閘極被連接到電池連接終端VC1。PMOS空乏型電晶體MD2的閘極被連接到PMOS空乏型電晶體MD1和MD2的連接節點。PMOS空乏型電晶體MD1和MD2的連接節點被連接到判斷電路120中的OR電路124。藉由連接PMOS空乏型電晶體MD1的閘極到電源供應

S -12- 201229531 器終端VDD，可以致能在保護用半導體裝置1和二次電池之間的斷線偵測。 VSS斷線偵測電路103包括NMOS空乏型電晶體MD3和 MD4。NMOS空乏型電晶體MD3和MD4被串聯在電池連接終端V C 1和電池連接終端V C 4之間。Ρ Μ Ο S空乏型電晶體 MD3的閘極被連接到PMOS空乏型電晶體MD3和MD4的連接節點。PMOS空乏型電晶體MD4的聞極被連接到接地終端 VSS。PMOS空乏型電晶體MD3和MD4的連接節點透過反相電路130被連接到判斷電路120中的OR電路124。控制電路110接收高電壓偵測訊號VHout當作輸入，而輸出控制訊號VG1至VG4到內部電阻器改變電路101的 PMOS電晶體Ml至M4的閘極。控制電路1 10也輸出斷線確認訊號LTEST到邏輯電路B 122。雖然未被圖示，但爲了產生控制訊號VG1至VG4，和斷線訊號LTEST，來自振盪線路或外部觸發訊號的時鐘訊號可能被輸入到控制電路1 1 〇，或外部電容器可能被連接到控制電路1 1 〇。被虛線包圍的判斷電路120是判斷是否使用高電壓偵測或低電壓偵測的電路。判斷電路1 20包括邏輯電路A 1 2 1 、邏輯電路B 122、延遲電路123、和OR電路124。邏輯電路A 121自斷線/高電壓偵測電路10接收該偵測訊號VHS，以及自延遲電路123接收該偵測延遲訊號VHSD 。邏輯電路A 121輸出高電壓偵測訊號VHout到內部電路（未被圖示）。 -13- 201229531 邏輯電路B 122接收來自斷線/高電壓偵測電路i〇的該偵測訊號VHS、來自控制電路1 1〇的斷線確認訊號LTEST、以及來自延遲電路123的輸出VHSD。邏輯電路B 122輸出斷線確sS訊或LCS作爲OR電路1 2 4的輸入之一。延遲電路123自斷線/高電壓偵測電路1〇接收輸出VHS 。延遲電路123輸出偵測延遲輸出VHSD到邏輯電路A和邏輯電路B。 OR電路124透過反相電路130接收自邏輯電路B 122的斷線偵測訊號L C S、自V C 1斷線偵測電路1 02的輸出、和自 V S S斷線偵測電路1 0 3的輸出。0 R電路1 2 4輸出斷線偵測訊號LCout到內部電路（未被圖示）。判斷電路1 20的組態未被特別限制，只要它有能力判斷高電壓偵測或斷線偵測是否執行。延遲電路123是設定偵測/回復延遲時間的電路，其用來預防因雜訊和其同等所造成的錯誤偵測。當偵測到高電壓而自NAND電路15的輸出VHS從“L”被改變成“H”時，延遲電路1 2 3的操作可能被起始。直到設定的時間後，當自 NAND電路15的輸出VHS是“H”時，延遲電路123可能在輸出VHSD中輸出Η脈衝。在從高電壓偵測狀態回復而自NAND電路1 5的輸出 VHS從“H”被改變成“L”時，延遲電路123的操作也可能被起始。直到設定的時間後，當自NAND電路15的輸出VHS 是“L”時，延遲電路123可能輸出Η脈衝。雖然未被圖示，延遲電路123自邏輯電路A 121接收輸 -14- 201229531 出VHout，使得延遲電路123可以根據VHout的狀態判斷偵測或者回復。高電壓偵測的設定時間可能和高電壓回復的設定時間不同。延遲電路1 2 3的組態並未被特別限制，只要它可以如上所述的操作。例如，延遲電路1 23可包括計數器，或它可依據其中電容器由恆定電流充電之系統。邏輯電路A 121和B 122可包括閂鎖電路。雖未被圖示，但邏輯電路A 121和B 122可與彼此交換各種訊號。當自延遲電路123的輸出VHSD中的Η脈衝上升時，邏輯電路A 121閂鎖自NAN D電路15的輸出VHS。當自控制電路110的輸出LTEST下降時，邏輯電路B 122閂鎖自NAND電路15的輸出VHS。因此，當自NAND電路15的輸出VHS中是“H”時，自延遲電路123的輸出VHSD中沒有Η脈衝輸出，邏輯電路A 121 則不會閂鎖自NAND電路15的輸出VHS之訊號，使得自邏輯電路A 121的輸出VHout不會變成“H”。 .(控制電路的操作）爲了方便描述保護用半導體裝置1的操作，說明控制電路1 1 〇的操作。爲了在固定時間間隔twait中控制確認二次電池和保護用半導體裝置的連接之程序，控制電路1 1 〇可根據控制電路1 10的時脈輸入產生控制訊號VG1至VG4，以及斷線確認訊號LTEST^ 圖2圖示來自圖1的保護用半導體裝置1中之控制電路 1 1 〇的控制訊號之範例。控制電路1 1 0放置了斷線確認訊號 201229531 LTEST，透過該訊號判斷電路120可被通知斷線確認正在進行，該確認在固定時間間隔twait之時間寬度tpw中的“H” 狀態中。與斷線確認訊號LTEST同步時，控制訊號VG1至VG4 之至少一個被放置在“L”狀態，使得連接到對應控制訊號的PMOS電晶體Ml到M4被開啓。取決於被開啓的PMOS電晶體，內部電阻器R 1 1、R2 1、R3 1、和R4 1被各自並聯到電壓感應電阻器Rsll和Rsl2、Rs21和Rs22、Rs31和Rs32、 Rs41和 Rs42 。確認斷線偵測的時間間隔twait和在“H”狀態中的斷線確認訊號LTEST中之時間tpw並未被特別限制。在圖示的範例中，斷線確認時間tpw比延遲電路123所設定的高電壓偵測延遲時間短。設定斷線偵測確認之時間間隔twait和在Η狀態中的斷線確認訊號LTEST中之時間tpw的方法並未被特別限制。例如，它們可能藉由調整來自保護用半導體裝置外的觸發輸入的時間間隔來設定；藉由使用設置在保護用半導體裝置1之內部中的振盪電路來設定；或藉由使用保護用半導體裝置外部提供的電容器來設定。 (保護用半導體裝置的操作）爲了便於描述，假設圖1的範例中的二次電池BAT1至 BAT4的對應電壓爲VBAT1至VBAT4，其和電壓感應電阻 Rsll至Rs42的電阻値有以下的關係： -16- 201229531 VBATl = VBAT2 = VBAT3 = VBAT4 (1.1)

Rsll + Rsl2 = Rs21 + Rs22 = Rs31 + Rs32 = Rs41 + Rs42 (1.2) 圖3是在斷線事件中，根據第一實施例之保護用半導體裝置1之操作時序圖。該時序圖只圖示描述操作所需的那些訊號。以下，沿時間軸描述該時序圖。〈時間Tl> 在時間Τ1，二次電池和電池連接終端VC2之間發生斷線。在這個情況中，電池連接終端V C 2和V C 3之間的電壓 V2A由將電壓除以電壓感應電阻器Rsll至Rs22所得到，其根據下述表達式： V2A =

Rs21 + Rs22 Rsll + Rsl2 + Rs21 + Rs22 (VBATl + VBAT2) (1.3) 根據表達式（1.1) 、（1.2)、和（1.3)，電池連接終端VC2和VC3之間的電壓V〗A在斷線之前不會自電壓 VBAT2改變。因此，沒有任何自比較器1 1至14的輸出會改〇 <時間T2> 在時間Τ2，來自控制電路110的斷線確認訊號LTEST 從“L”被切換成“Η”，因此通知邏輯電路B 1 1 2斷線偵測確認正在進行’同時控制訊號VG1從“Η”切換成“L”來啓動 -17- 201229531 Ρ Μ O S電晶體Μ 1。結果，內部電阻器R 1 1被並聯到電壓感應電阻器Rs 1 1和Rs 1 2的串聯電路。所以’在電池連接終端 VC2和VC3間的電壓V2B根據下列表達式來計算： V2B =

Rs21 + Rs22 R11 χ (rsII + Rsl2) Rll + Rsll + Rsl2 (VBAT1 + VBAT2) + Rs21 + Rs22 (1-4) 當內部電阻器Rll相較於電壓感應電阻器Rsll和Rsl2 的總和足夠小時（也就是目前實施例的狀況），在電池連接終端VC2和VC3間的電壓則變成與電壓V2C實質相同，其根據下列表達式計算： V2C =

Rs21 + Rs22 Rll + Rs21 + Rs22 X (VBAT1 + VBAT2) (1.5) 根據表達式（1.4)或（1.5)，電池連接終端VC2的電位會增加來逼近電池連接終端VC 1的電位，連接終端 VC1爲二次電池BAT1的正極之連接終端。結果，在電池連接終端VC2和VC3之間的電壓會增加。因此，比較器12偵測高電壓’而自比較器1 2的輸出被反相到“ L ”，其表示高電壓偵測狀態（同時其他比較器1 1、1 3、和1 4的輸出仍在 H)。因此’自NAND電路15的輸出，即斷線/高電壓偵測電路1 0的偵測訊號V H S，被從L反相到Η。 <時間Τ3> 在時間Τ3 ’自控制電路i 10的斷線確認訊號[TEST從Η 被切換到L ’因此通知邏輯電路β 1 22斷線偵測確認的結束 -18- 201229531 ，同時爲了關閉PMOS電晶體Ml ’控制訊號VG1從L被切換到H。因此，內部電阻器R11以及電壓感應電阻器Rsll和 Rsl2的並聯連接被消除，使得電池連接終端VC2和VC3之間的電壓根據表達式（1.3 )的計算返回到電壓V2A。因此來自比較器1 2的輸出又一次被反相到“H”來表示非偵測狀態。然後，自N AN D電路1 5的輸出，即自斷線/高電壓偵測電路1 〇的偵測訊號VHS，從Η被反相到L。因爲根據斷線確認訊號LTEST，在來自斷線/高電壓偵測電路10的偵測訊號VHS爲Η的期間，自延遲電路123的輸出VHSD並未變成Η，所以邏輯電路Β 122判斷有斷線，且將斷線判斷訊號LCS反相到Η，來表示斷線偵測狀態。在自邏輯電路Β 122接受斷線判斷訊號LCS ( Η )時，OR電路 124反相其輸出，即斷線偵測訊號LCout到Η，來表示斷線偵測狀態。 <時間Τ4> 在時間Τ4，自控制電路1 10的斷線確認訊號LTEST從L 被切換到Η，因此通知邏輯電路Β 1 22斷線偵測確認正在進行，同時爲了導通PMOS電晶體M2，控制訊號VG2從Η被切換到L。結果，內部電阻器R21被並聯到電壓感應電阻器 Rs21和Rs22的串聯電路。因此，在電池連接終端VC2和 V C 3之間的電壓V 2 D，根據下列表達式計算： -19- 201229531 R21 χ (Rs21 + Rs22) R21 + Rs21 + Rs22

Rsll + Rsl2 + R21 x (Rs21 + Rs22) R21 + Rs21 + Rs22 x (VBAT1 + VBAT2) (1.6) 當內部電阻器R21相較於電壓感應電阻器Rs21和Rs22 的總和足夠小時（也就是目前實施例的狀況），在電池連接終端VC2和VC3間的電壓則與電壓V2E實質相同，其根據下列表達式計算： V2E = _R21_ Rsll + Rsl2 + R21 x (VBAT1 + VBAT2) (1.7) 根據表達式（1.6)或（1.7)，電池連接終端VC2的電位會減少來逼近電池連接終端VC3的電位，連接終端 VC3爲二次電池BAT2的負極之連接終端。結果，在電池連接終端VC2和VC3之間的電壓會減少。反過來，電池連接終端VC1和VC2間的電壓VI A會根據下面所述之表達式（ 1 .8 )增加。因此，比較器1 1偵測高電壓並且把它的輸出反相到L，來表示偵測狀態。結果，自NAND電路15的輸出，即自斷線/高電壓偵測電路1 〇的偵測訊號VHS從L被反相到Η。 (1.8)

VIA = VBAT + VBAT2 - V2E <時間T5> 在時間Τ5，自控制電路Π 〇的斷線確認訊號LTEST從Η 被切換到L，因此通知邏輯電路Β 1 2 2斷線偵測確認已經結

S -20- 201229531 束，同時爲了關閉PMOS電晶體M2，控制訊號VG2從L被切換到Η。因此，內部電阻器R2 1的並聯連接和電壓感應電阻器Rs21和Rs22的串聯電路被消除，使得電池連接終端VC2 和VC3之間的電壓根據表達式（1.3 )的計算返回到電壓 V2A。因此來自比較器1 1的輸出又一次被反相到非偵測狀態Η，使得自斷線/高電壓偵測電路1 0的輸出，即偵測訊號 VHS，從Η被反相到L。因爲根據斷線確認訊號LTEST，在來自斷線/高電壓偵測電路10的輸出VHS爲Η的期間，自延遲電路的輸出VHSD 並未變成Η，所以邏輯電路Β 1 22判斷有斷線，且維持斷線判斷訊號LCS在Η，來表示斷線偵測狀態。爲回應斷線偵測訊號LCS，OR電路124維持它的輸出，即斷線偵測訊號 LCout在Η，來表示斷線偵測狀態。 <時間Τ6> 斷線部分在時間Τ6被更正來回應斷線偵測。 <時間Τ7> 在時間Τ7，自控制電路1 10的斷線確認訊號LTEST從L 被切換到Η，因此通知邏輯電路B 1 22斷線偵測確認正在進行，同時爲了開啓PMOS電晶體Ml，控制訊號VG1從Η被切換到L。結果，內部電阻器R 1 1被並聯到電壓感應電阻器 Rsl 1和Rsl2的串聯電路。然而，和Τ2與Τ3之間的時間或 T4與T5之間的時間相反，電源供應器連接終端VC2被連接 -21 - 201229531 到二次電池。因此，電池連接終端v C 2和V C 3之間的電壓並不是從VBAT2改變，使得來自斷線/高電壓偵測電路的輸出VHS並未被改變。 <時間T8> 在時間Τ8，自控制電路110的斷線確認訊號LTEST從Η 被切換到L，因此通知邏輯電路Β 1 22斷線偵測確認已經結束’同時爲了關閉PMOS電晶體M2，控制訊號VG2從L被切換到Η。同時間Τ7，電源供應器連接終端VC3被連接到二次電池，使得在電池連接終端VC2和VC3之間的電壓沒有被改變。因爲根據斷線確認訊號LTEST，來自斷線/高電壓偵測電路10的輸出VHS並未改變，所以邏輯電路Β 122判斷斷線回復正在進行，而將斷線判斷訊號LCS反相到回復狀態L 。爲回應斷線判斷訊號LCS，OR電路124將斷線偵測訊號 LC out自斷線偵測狀態反相到回復狀態L。電池連接終端VC3或電池連接終端VC4之斷線情況中的操作係相似的；因此，描述這些情況的操作會被省略。圖4是根據與V C 1斷線偵測電路和V S S斷線偵測電路相關的第一實施例之保護用半導體裝置1的部分電路圖。參考圖4，會說明V C 1斷線偵測電路1 〇 2和V S S斷線偵測電路 1 0 3的操作》 V C 1斷線偵測電路1 0 2包括恆定電流反相器，其由 PMOS空乏型電晶體MD1作爲切換開關和PMOS空乏型電晶

S -22- 201229531 體MD2作爲恆定電流負載而形成。當電池連接終端VC〗被連接到二次電池BAT1時，PMOS空乏型電晶體MD1的閘極電壓會比源極電壓高出有二次電池BAT1的電壓，使得 PMOS空乏型電晶體MD1被關閉。因此，PMOS空乏型電晶體MD1和MD2的連接點之電位會變成與接地終端VSS ( L) 相同。然而，當電池連接終端VC1自二次電池BAT1的正極斷線時，由於內部電路的影響，施加於電池連接終端VC1的電壓會變成大約等於電池連接終端VC2。結果，PMOS空乏型電晶體MD1的閘極電壓被降低，因此導通PMOS空乏型電晶體MD1，使得PMOS空乏型電晶體MD1和MD2連接點的電位變成與電池連接終端VC2 ( Η )相同。因此，來自OR 電路124的斷線偵測訊號LCout會自L被反相到Η。 VSS斷線偵測電路1 03包括恆定電流反相器，其由 NMOS空乏型電晶體MD4作爲切換開關和NMOS空乏型電晶體MD3作爲恆定電流負載而形成。當接地終端VSS被連接到二次電池ΒΑΤ1時，NMOS空乏型電晶體MD4的閘極電壓會比源極電壓低了有二次電池BAT4的電壓，使得NMOS空乏型電晶體MD4被關閉。因此，NMOS空乏型電晶體MD3 和MD 4的連接點之電位會變成與電池連接終端VC1 (H) 相同。

然而，當接地終端VSS和二次電池BAT4的負極之間斷線時，由於內部電路的影響，施加於接地終端VSS的電壓會變成大約等於電池連接終端VC4的電壓。結果，NMOS -23- 201229531

空乏型電晶體MD4的閘極電壓被增加，且NMOS空乏型電晶體MD4被導通，使得NMOS空乏型電晶體MD3和MD4之連接點的電壓變成與電池連接終端VC4 ( L )相同。因此，來自反相電路130的輸出會從L被反相成Η，使得來自OR 電路124的輸出，即斷線偵測訊號LCout，會自L被反相到Η 〇雖然圖示範例中VC1斷線偵測電路102採用PMOS空乏型電晶體MD2當作恆定電流來源，以及VSS斷線偵測電路 103採用NMOS空乏型電晶體MD3當作恆定電流來源，但只要它們包括產生恆定電流的電路，VC1斷線偵測電路102和 VSS斷線偵測電路1 03的組態並未被特別限制。圖5圖示偵測到高電壓時，根據第一實施例之保護用半導體裝置1的操作時序圖。該時序圖只圖示描述操作所需的那些訊號。時序圖會在沿時間軸描述。 <時間Tl> 在二次電池充電開始一段時間之後，二次電池ΒΑΤ 1 的電壓VBAT1在時間Τ1超過高電壓偵測電壓VD。因爲二次電池ΒΑΤ1的電壓VBAT1已經超過高電壓偵測電壓VD，所以比較器1 1的輸出被反相到L，且來自斷線/高電壓偵測電路1 〇的偵測訊號v H S被反相到Η。 <時間Τ 2 >

在時間Τ2，來自控制電路1 10的斷線確認訊號LTEST

S -24 - 201229531 從L被切換到Η，因此通知邏輯電路B 1 22斷線偵測確認正在進行，同時控制訊號VG1從Η被切換成L來導通PMOS電晶體Μ 1。結果，內部電阻器R 1 1被並聯到電壓感應電阻器 Rs 1 1和RS 1 2。然而，因爲並沒有斷線，所以電池連接終端 VC1至VC4和接地終端VSS並未被內部電阻器Rl 1的連接所影響。因爲二次電池BAT1的電壓VBAT1比高電壓偵測電壓VD高，所以斷線/高電壓偵測電路10的輸出，即偵測訊號VHS會維持在Η。 <時間Τ3> 在時間Τ3，控制電路1 1 0的斷線確認訊號LTEST從Η被切換到L，因此通知邏輯電路Β 1 22斷線偵測確認的結束，同時爲了關閉PMOS電晶體M2，控制訊號VG1從L被切換到 Η。然而，因爲二次電池ΒΑΤ1的電壓VBAT1比高電壓偵測電壓VD高，所以來自斷線/高電壓偵測電路10的偵測訊號 VHS會維持在Η，如同在時間Τ2。因此，邏輯電路Β 122判斷並沒有斷線，且維持斷線判斷訊號LCS在L。 <時間Τ4> 在時間Τ4，高電壓偵測的延遲時間過去。因此，延遲電路123在輸出VHSD中輸出Η脈衝，而邏輯電路A 121將高電壓偵測訊號VHout自L反相到Η。結果，保護用半導體裝置1被置於高電壓偵測狀態。因此，控制電路11 〇的操作被高電壓偵測訊號VHout終止。 -25- 201229531 〈時間Τ5> 由於負載的連接，二次電池ΒΑΤ 1的電壓VB ATI降低，而在例如時間T5時，下降至低於高電壓偵測電壓VD。然後’自比較器1 1的輸出被反相到Η。結果，來自斷線/高電壓偵測電路10的偵測訊號VHS被反相到L。 <時間Τ6> 在時間Τ6，來自高電壓偵測的回復之延遲時間過去。因此，延遲電路123在輸出VHSD中輸出Η脈衝，使得邏輯電路A 121將高電壓偵測訊號由Η反相到L。結果，保護用半導體裝置1被置於高電壓偵測狀態之外，因此控制電路 1 1 0的操作被恢復。第二實施例圖6是根據第二實施例中保護用半導體裝置2的連接圖。如圖所示，保護用半導體裝置2包括斷線/低電壓偵測電路2 0 '內部電阻器改變電路1 0 1、VC 1斷線偵測電路1 02、 VSS斷線偵測電路103、控制電路1 10、和判斷電路125。雖然未被圖示，但保護用半導體裝置2可包括圖1所示之斷線/高電壓偵測電路1 0，或過電流保護電路。雖然圖6 所圖示的範例包括四個二次電池，但等二次電池的數量未被限制在四個。被虛線包圍的斷線/低電壓偵測電路20包括比較器2 1

S -26- 201229531 至24、參考電壓Vrl2至Vr42、電壓感應電阻器Rsl3至Rs44 、和OR電路25。比較器21、電壓感應電阻器Rsl3和Rsl4 、和參考電壓Vr 12組成偵測第一電池BAT1之低電壓的電路。電壓感應電阻器Rs 1 3和Rs 1 4被串聯在電池連接終端 VC1和VC2之間。電壓感應電阻器Rsl3和Rsl4的連接節點被連接到比較器11的反相輸入。在比較器21的正相輸入與電池連接終端VC2之間，則連接參考電壓Vr 12。因此，電壓感應電阻器Rsl3和Rsl4與第一電池BAT1相關》第二電池BAT2至第四電池BAT4的斷線/低電壓偵測電路20之組態可與第一電池BAT1的相同。然而，藉由變換參考電壓Vrl2至Vr4 2或變換電壓感應電阻器Rsl3至Rs44的比例，使比較器2 1至24被反相的電壓被設定爲低於如圖1 所示之斷線/高電壓偵測電路1 〇的反相電壓。比較器21至24的輸出被連接到OR電路25的輸入。來自 OR電路25的輸出，即偵測訊號VLS，是判斷電路125的輸入。控制電路1 1 〇與圖1中的控制電路相同，除了輸入由高電壓偵測訊號VHout改變成低電壓偵測訊號VLout。由虛線包圍的判斷電路1 25是判斷低電壓偵測或斷線偵測是否執行的電路。判斷電路125包括邏輯電路C126、邏輯電路 D1 27、延遲電路128、和OR電路129。邏輯電路C126自斷線/低電壓偵測電路20接收偵測訊號VLS，及自延遲電路128接收偵測延遲輸出VLSD。邏輯電路C126輸出低電壓偵測訊號VLout到內部電路（未被圖 -27- 201229531 示）。邏輯電路DI27接收來自斷線/低電壓偵測電路20的偵測訊號V L S、來自控制電路1 1 〇的斷線確認訊號L T E S T、和來自延遲電路128的輸出VHSD。邏輯電路D127輸出斷線判斷訊號LCS作爲OR電路129的輸入之一。延遲電路128接收來自斷線/低電壓偵測電路20的輸出VLS，且輸出偵測延遲輸出VLSD到邏輯電路C和D。OR電路129接收來自邏輯電路D127的斷線偵測訊號LCS、來自VC1斷線偵測電路102 的輸出、和來自反相電路130的輸出。OR電路129輸出斷線偵測訊號LCout到內部電路（未被圖示）。判斷電路1 2 5的組態未被特別限制，只要它有能力判斷低電壓偵測或斷線偵測是否執行。內部電阻器改變電路1 〇 1的連接與組態、VC 1斷線偵測電路102、和VSS斷線偵測電路103的描述被省略，因爲它們與圖1所示的相同。延遲電路128是用於設定防止由於雜訊及其類似所造成的錯誤偵測之偵測/回復延遲時間的電路。延遲電路1 2 8 的操作可起始於當偵測到低電壓時，來自OR電路25的輸出 VLS由L被改變成Η。直到設定時間過去，當來自OR電路25 的輸出VLS是Η時，延遲電路128可在輸出VLSD中輸出Η脈衝。當由低電壓偵測狀態回復時，來自OR電路25的輸出 VLS由Η被改變到L，延遲電路128的操作也可被起始。直到設定時間過去，當來自〇R電路25的輸出VLS是L時，延遲電路128可在輸出VLSD中輸出Η脈衝。雖然未被圖示，但來自邏輯電路C 126的輸出VLout是 -28- 201229531 延遲電路1 2 8的輸入，使得偵測或回復可以根據來自邏輯電路C 1 2 6的輸出VLout的狀態被判斷。低電壓偵測的設定時間可與低電壓回復的設定時間不同。高電壓的設定時間可與高電壓回復的設定時間不同。延遲電路1 2 8的組態並未被特別限制，只要它可以執行所需操作。圖7是用於斷線偵測之根據第二實施例的保護用半導體裝置2之操作時序圖。時序圖只有圖示描述操作必須的那些訊號。參考圖7，其描述圖6的電路操作。假設來自控制電路1 10的斷線確認訊號LTEST和控制訊號VG1至VG4與圖2中所示之等對應訊號相同，且斷線確認時間tpw短於由延遲電路1 2 8判斷的延遲時間。爲便於描述，假設二次電池BAT1至BAT4分別對應到電壓VBAT1至VBAT4，且圖2中的電壓感應電阻器Rsl3至 Rs44的電阻値有下列的關係： VBAT1 = VBAT2 = VBAT3 = VBAT4 (2.1)

Rsl3 + Rsl4 = Rs23 + Rs24 = Rs33 + Rs34 = Rs43 + Rs44 (2.2) 圖7的時序圖沿時間軸描述。〈時間T 1 > 在時間T1，二次電池和電池連接終端VC2之間發生斷線。在這個時間，電池連接終端V C 2和V C 3之間的電壓V 2 F 由將電壓除以電壓感應電阻器Rs 13至Rs24所得到，其根據下述表達式： -29- 201229531 (2.3) V2F =

Rs23 + Rs24 _ ---x (VBAT1 + VBAT2)

Rsl3 + Rsl4 + Rs23 + Rs24 根據表達式（2.1) 、（2.2)、和（2.3)，電池連接終端VC2和VC3之間的電壓V2F在斷線之前不會自電壓 VBAT2改變。因此，沒有任何自比較器21至24的輸出會改

<時間T2> 在時間Τ2，來自控制電路I 1 0的斷線確認訊號LTEST 從L被切換成Η，因此通知邏輯電路D 1 2 7斷線偵測確認正在進行，同時爲了導通PMOS電晶體Ml，控制訊號VG1從Η 切換成L。因此，內部電阻器R11被並聯到電壓感應電阻器 Rsl3和Rsl4的串聯電路。因此，在電池連接終端VC2和 VC3間的電壓V2G根據下列表達式來計算： V2G =

Rs23 + Rs24

Rll χ (Rsl3 + Rsl4) Rll + Rsl3 + Rsl4 χ (VBAT1 + VBAT2) + Rs23 + Rs24 (2.4) 當內部電阻器Rll相較於電壓感應電阻器Rs 13和Rsl4 的總和足夠小時（也就是目前實施例的狀況），在電池連接終端VC2和VC3間的電壓則與電壓V2H實質相同，其根據下列表達式計算： V2H =——Rs23 + Rs2_4 ——x (VBAT1 + VBAT2) Rll + Rs23 + Rs24 (2.5) 根據表達式（2.4 )或（2.5 )，電池連接終端VC2的電位會被增加來逼近電池連接終端VC 1的電位，連接終端 -30-

S 201229531 VC1爲二次電池BAT1的正極之連接終端。結果，在電池連接終端VC2和VC3之間的電壓會增加。反過來’在電池連接終端V C 1和V C 2之間的電壓V 1 B根據下面所示的表達式 (2.6 )會變較低。因此，比較器21偵測低電壓，且它的輸出被反相到偵測狀態Η。因此，來自斷線/低電壓電路20 的偵測訊號VLS從L被反相到Η。 V1B = VBAT1 + VBAT2 - V2H (2.6) 〈時間Τ3> 在時間Τ3，自控制電路1 1 0的斷線確認訊號LTEST從Η 被切換到L，因此通知邏輯電路D1 27斷線偵測確認的結束，同時爲了關閉PMOS電晶體Ml，控制訊號VG1從L被切換到Η。因此，內部電阻器R11與電壓感應電阻器RS13和 Rsl4之串聯電路的並聯連接被消除。結果，電池連接終端 VC2和VC3之間的電壓根據表達式（2.3)返回到電壓V2F 。結果，來自比較器1 1的輸出又一次被反相到非偵測狀態 L。因此，來自斷線/低電壓偵測電路20的輸出，即偵測訊號VLS，從Η被反相到L。因爲根據斷線確認訊號LTEST，在來自斷線/低電壓偵測電路20的偵測訊號VLS爲Η的期間，延遲電路的輸出 VHSD並未變成Η，所以邏輯電路D127判斷有斷線，且將斷線判斷訊號LCS反相到斷線偵測狀態Η。爲回應斷線判斷訊號LCS，OR電路129將它的輸出，即斷線偵測訊號 LCout，反相到斷線偵測狀態Η。 -31 - 201229531 <時間Τ4>

在時間Τ4，自控制電路1 10的斷線確認訊號LTEST從L 被切換到Η，因此通知邏輯電路D 127斷線偵測確認正在進行，同時爲了導通PMOS電晶體M2’控制訊號VG2從Η被切換到L。因此，內部電阻器R2 1被並聯到電壓感應電阻器 Rs23和Rs24的串聯電路，使得在電池連接終端VC2和VC3 之間的電壓爲電壓V2J，其由下列表達式計算： V2J = R21 X (Rs23 + Rs24) R21 + Rs23 + Rs24

Rsl3 + Rsl4 + R21 x (Rs23 + Rs24) R21 + Rs23 + Rs24 x (VBAT1 + VBAT2) (2.7) 當內部電阻器R21相較於電壓感應電阻器Rs23和Rs24 的總和足夠小時，在電池連接終端VC2和VC3間的電壓則與電壓V2K實質相同，其根據下列表達式計算： V2K = - X (VBAT1 + VBAT2) (2.8)

Rsl3 + Rsl4 + R21 根據表達式（2.7)或（2.8)，電池連接終端VC2的電位會減少來逼近電池連接終端VC3的電位，連接終端 VC3爲二次電池BAT2的負極之連接終端。結果，在電池連接終端VC2和VC3之間的電壓會減少。因此，比較器22偵測低電壓，且來自比較器22的輸出被反相到偵測狀態Η。因此，來自斷線/低電壓偵測電路2 0的輸出，即偵測訊號 V L S，由L被反相到Η。

S -32- 201229531 <時間Τ5> 在時間Τ5，自控制電路1 1〇的斷線確認訊號LTEST從Η 被切換到L，因此通知邏輯電路D 1 2 7斷線偵測確認已經結束’同時爲了關閉PMOS電晶體M2，控制訊號VG2從L被切換到Η。結果，內部電阻器R21和電壓感應電阻器RS23和 Rs24之串聯電路的並聯連接被消除，使得電池連接終端 VC2和VC3之間的電壓根據表達式（2.3)的計算返回到電壓V2F。因此來自比較器22的輸出又一次被反相到非偵測狀態L，且自斷線/低電壓偵測電路20的偵測訊號VLS從Η 被反相到L。因爲根據斷線確認訊號LTEST，在來自斷線/高電壓偵測電路20的輸出VLS爲Η的期間，自延遲電路的輸出VHSD 並未變成Η，所以邏輯電路D127判斷有斷線，且因此維持斷線判斷訊號LCS在斷線偵測狀態Η中。爲回應斷線偵測訊號LCS，OR電路129維持它的輸出，即斷線偵測訊號 LCout在斷線偵測狀態Η。 <時間Τ6> 斷線部分在時間Τ6被更正來回應斷線偵測。 <時間Τ7> 在時間Τ7，自控制電路1 10的斷線確認訊號LTEST從L 被切換到Η，因此通知邏輯電路D 1 2 7斷線偵測確認正在進行，同時爲了導通PMOS電晶體Ml，控制訊號VG1從Η被切 -33- 201229531 換到L。結果，內部電阻器R11被並聯到電壓感應電阻器 Rsl3和Rsl4的串聯電路。然而，和T2與T3之間的時間或 T4與T5之間的時間之情況相反，電源供應器連接終端VC2 被連接到二次電池。因此，電池連接終端VC2和VC3之間的電壓並不是從V B A T 2改變。因此，自斷線/低電壓偵測電路的輸出VLS並未被改變。〈時間T8> 在時間Τ8，自控制電路1 10的斷線確認訊號LTEST從Η 被切換到L，因此通知邏輯電路D1 27斷線偵測確認已經結束，同時爲了關閉PMOS電晶體M2，控制訊號VG2從L被切換到Η。因爲，電源供應器連接終端VC3被連接到二次電池，如在時間Τ 7，電池連接終端V C 2和V C 3之間的電壓沒有被改變。因爲根據斷線確認訊號LTEST，來自斷線/低電壓偵測電路20的輸出VHS並未改變，所以邏輯電路D127判斷斷線已經被修復，而將斷線判斷訊號LCS反相到回復狀態L來表示自斷線中回復。爲回應斷線判斷訊號LCS，OR電路 12 9反相它的輸出，即斷線偵測訊號LCout，自斷線偵測狀態反相到回復狀態L。電池連接終端VC3或VC4之斷線的情況之操作係相同的。圖8是在低電壓偵測時根據第二實施例之保護用半導體裝置2的操作時序圖。時序圖沿時間軸描述。

S -34- 201229531 <時間Τ1> 在二次電池充電開始一段時間之後，二次電池ΒΑΤ 1 的電壓VBAT1在時間Τ1低於低電壓偵測電壓VD。因爲二次電池ΒΑΤ1的電壓VBAT1已經低於低電壓偵測電壓VD，所以自比較器2 1的輸出被反相到Η，且來自斷線/低電壓偵測電路20的偵測訊號VLS被反相到Η。〈時間Τ2> 在時間Τ2，來自控制電路1 10的斷線確認訊號LTEST 從L被切換到Η，因此通知邏輯電路D 1 2 7斷線偵測確認正在進行，同時爲了導通PMOS電晶體Ml，控制訊號VG1從Η 切換成L。結果，內部電阻器R11被並聯到電壓感應電阻器 Rsl 3和Rsl 4的串聯電路。然而，因爲並沒有斷線，所以電池連接終端VC1至VC4和接地終端VSS並未被內部電阻器 Rl 1的連接所影響。因爲二次電池BAT1的電壓VBAT1低於低電壓偵測電壓VD，所以來自斷線/低電壓偵測電路20的偵測訊號V L S未被改變且維持在Η。 <時間Τ 3 > 在時間Τ3，自控制電路1 10的斷線確認訊號LTEST從Η 被切換到L，因此通知邏輯電路D127斷線偵測確認的結束，同時爲了關閉PMOS電晶體M2，控制訊號VG2從L被切換到Η»然而，因爲二次電池ΒΑΤ1的電壓VBAT1低於低電壓 -35- 201229531 偵測電壓V D，所以來自斷線/低電壓偵測電路的偵測訊號 VLS會維持在H，如同在時間T2。因此’邏輯電路D127判斷並沒有斷線，且維持斷線判斷訊號LCS在L。 <時間T4> 在時間Τ4，低電壓偵測的延遲時間過去，使得延遲電路128在輸出VLSD中輸出Η脈衝，而邏輯電路C126將低電壓偵測訊號VLout自L反相到Η。因爲保護用半導體裝置2 被置於低電壓偵測狀態，所以控制電路1 1 〇的操作被低電壓偵測訊號VLout終止。 <時間T 5 > 由於充電，二次電池BAT1的電壓VBAT1增加，且例如，當來自比較器2 1的輸出被反相到L時，在時間T5超過低電壓偵測電壓VD。因此，來自斷線/低電壓偵測電路20 的輸出，即偵測訊號VLS，被反相到L ^ <時間T6> 在時間Τ6，當延遲電路128在輸出VLSD中輸出Η脈衝，且邏輯電路C126將低電壓偵測訊號VLout由Η反相到L時，來自低電壓偵測的回復之延遲時間過去。因此，保護用半導體裝置2被置於低電壓偵測狀態之外，且因此控制電路1 1 0的操作被恢復。 -36- 201229531 第三實施例圖9是根據第三實施例之保護用半導體裝置3的連接圖。保護用半導體裝置3是根據圖1所示之第一實施例（包括斷線/高電壓偵測電路）和圖6所示之第二實施例（包括斷線/低電壓偵測電路）的組合。雖然圖9所示的範例包括四個二次電池，但二次電池的數量並未被限制。圖9所示之斷線/高電壓偵測電路1 0、斷線/低電壓偵測電路20、內部電阻器改變電路1 0 1、VC 1斷線偵測電路1 02 、和VSS斷線偵測電路103，可與圖1和圖6中所示的等對應電路相同。

第三實施例亦不同於第一實施例：控制電路110接收高電壓偵測訊號VHout和低電壓偵測訊號VLout的邏輯OR 之訊號當作輸入’而不是接收圖1的範例中的高電壓偵測訊號VHout。判斷電路210接收來自斷線/高電壓偵測電路10的輸出 VHS、來自低電壓電路20的輸出VLS、來自控制電路11〇的斷線確認訊號L T E S T、以及來自V C: 1斷線偵測電路1 〇 2和 VSS斷線偵測電路103的輸出訊號。判斷電路210可輸出高電壓偵測訊號VHout、低電壓偵測訊號VLout、或斷線偵測訊號LCout到電路（未被圖示）。判斷電路2 1 0的內部組態的描述被省略，因爲組態並未被特別限制’只要它有能力判斷是;否進行高電壓偵測、低電壓偵測、或斷線偵測即可。爲了偵測斷線’斷線/高電壓偵測電路丨〇與斷線/低電 -37- 201229531 壓偵測電路20之一的電壓感應電阻器、參考電壓、和比較用使述上/{S線如線斷被斷到可和測器10.偵外另線斷用使可者兩 ο 2 路電。測線偵斷壓電斷判時路一電其測少偵至壓們電它高在 /可且第四實施例圖10是根據本發明的第四實施例之保護用半導體裝置 4的連接圖。保護用半導體裝置4是根據圖1的第一實施例修改，使得可偵測哪一個連接被斷線。保護用半導體裝置 4包括斷線/高電壓偵測電路1 〇 ’、內部電阻器改變電路1 0 1 、VC1斷線偵測電路102、VSS斷線偵測電路103、控制電路110、和判斷電路210。雖然未被圖示，但保護用半導體裝置4亦可包括如圖6 中所示之斷線/低電壓偵測電路20，或過電流偵測電路。雖然圖10所示範例包括四個二次電池，但二次電池的數量並未被特別限制。斷線/高電壓偵測電路1 0 ’和圖1的斷線/高電壓偵測電路10不同，其不同在於NAND電路15被省略，使得比較器 11至14的輸出被直接供應到判斷電路210。判斷電路210的內部組態並未被特別限制，只要它有能力判斷是否進行高電壓偵測或低電壓偵測，並且，在斷線偵測的情況中，判斷哪一個連接被斷線（即輸出L是由哪一個比較器而來） -38- 201229531 第五實施例圖11是根據第五實施例的保護用半導體裝置5連接圖。保護用半導體裝置5和第三實施例的保護用半導體裝置3 不同，其不同在於增加了判斷哪一個連接被斷線的功能。具體而言，控制訊號VG1至VG4是提供做爲判斷電路220的輸入訊號，而斷線偵測訊號LCout包括LCoutl至LCout3的三個位元，使得判斷電路2 1 0可以根據輸入訊號判斷哪一個連接有斷線。第六實施例圖12是根據第六實施例的保護用半導體裝置的連接圖，其中比較器被使用在VC1斷線偵測電路和VSS斷線偵測電路中。第六實施例不同於第一至第五實施例，其不同在於VC1斷線偵測電路和VSS斷線偵測電路是使用比較器達成而非反相器。如圖1 2所示，在電池連接終端VC 1和保護用半導體裝置之間用來偵測斷線的VC1斷線偵測電路由比較器301所提供》比較器301接收電池連接終端VC1的電位當作反相輸入，以及接收在電池BAT 1 (最上面的二次電池）之負極的電池連接終端VC2之電位當作正相輸入。用來偵測接地終端VSS和保護用半導體裝置之間斷線的VSS斷線偵測電路由比較器302所提供。比較器3 02接收在接地終端VSS的電位（接地電位）當作是正相輸入，以及接收在BAT4 (最下面的二次電池）之正極之電池連接終端VC4的電位當作 -39- 201229531 是反相輸入。在這個架構中，當電池連接終端VC1和二次電池被斷線，且在電池連接終端VC 1的電位低於在電池連接終端 VC2的電位時，比較器301判斷電池連接終端VC1有斷線，並輸出Η。當接地終端VSS和二次電池被斷線，且在接地終端VSS的電位（接地電位）超過在電池連接終端VC4的電位時，比較器302偵測接地終端VSS斷線並輸出Η。第七實施例根據前述實施例的任一個之保護用半導體裝置可被包含在電池組中。藉由共享用於不同目的之電路元件而減少保護用半導體或電池組的尺寸。保護用半導體裝置或電池組可被用在各種電子裝置中，例如可攜式個人電腦、音訊裝置、相機、和視頻裝置。雖然藉由特定實施例來詳細說明本發明，但如以下申請專利範圍中所描述與定義之本發明的範圍和精神內存在變化和修改。本發明申請是根據於20 10年7月14日提出的日本優先權申請編號2010-159379’其中的全部內容，在此予以納入參考。【圖式簡單說明】前述及本發明之其他物件、特徵和優點在以下發明實施例的更詳細說明中更明確，如伴隨圖式所示’其中： -40- 201229531 圖1是根據第一實施例的保護用半導體裝置之連接圖 t 圖2圖示圖1中來自保護用半導體裝置之控制電路的控制訊號；圖3是時序圖，其圖示斷線後根據第一實施例之保護用半導體裝置的操作；圖4是電路圖，圖示根據第一實施例之保護用半導體裝置之操作，特別是VC1斷線偵測電路與VSS斷線偵測電路；圖5是操作時序圖，圖示保護用半導體裝置在高電壓偵測的操作；圖6是根據第二實施例之保護用半導體裝置之連接圖 » 圖7是圖示用於斷線偵測之根據第二實施例之保護用半導體裝置操作的操作時序圖；圖8是圖示用於低電壓偵測之根據第二實施例之保護用半導體裝置的操作時序圖；圖9是根據第三實施例的保護用半導體裝置之連接圖 y 圖10是根據第四實施例的保護用半導體裝置之連接圖 * 圖11是根據第五實施例的保護用半導體裝置之連接圖 :且圖12是根據第六實施例的保護用半導體裝置之連接圖 -41 - 201229531 【主要元件符號說明】

1 1 0 :控制電路 1 2 1 :邏輯電路A 1 22 :邏輯電路B 1 23 :延遲電路 128 :延遲電路 1 26 :邏輯電路C

1 27 :邏輯電路D 10 :斷線/高電壓偵測電路 20 :斷線/低電壓偵測電路 2 1 0 :判斷電路 2 2 0 :判斷電路

S -42-

Claims

201229531 七、申請專利範圍： 1. 一種保護組電池的保護用半導體裝置，該組電池包括N個串聯的二次電池，該保護用半導體裝置包含：斷線偵測電路，對該N個二次電池之每一個包含：電壓感應電阻器，組態來劃分該等二次電池的電壓；參考電壓；及第一比較器，組態來比較由該電壓感應電阻器所得到的電壓和該參考電壓；以及電路，組態來在預定時間間隔內，連續並選擇性地將具有電阻値小於該等電壓感應電阻器之對應一者之電阻値的內部電阻器並聯到該等對應電壓感應電阻器，其中該斷線偵測電路被組態來根據當該內部電阻器並聯到該對應電壓感應電阻器時之該第一比較器之輸出，偵測該N個二次電池和該保護用半導體裝置之間的斷線。 2. 如申請專利範圍第1項之保護用半導體裝置，進一步包含：高電壓偵測電路，包括第二比較器，其被組態來當該 N個二次電池之任一者之該電池電壓增加到或高於預設第一電壓時，反相自該第二比較器的輸出；及/或低電壓偵測電路，包括第三比較器，其被組態來當該 N個二次電池之任一者之該電池電壓減少到或低於預設第二電壓時，反相自該第三比較器的輸出。 3. 如申請專利範圍第2項之保護用半導體裝置，其中 -43- 201229531 在該斷線偵測電路中的該等電壓感應電阻器和該等參考電壓，和該高電壓偵測電路或該低電壓偵測電路共享，且其中該斷線偵測電路中的該第一比較器被共享爲該高電壓偵測電路中的該第二比較器，及/或共享爲在該低電壓偵測電路中的該第三比較器。 4. 如申請專利範圍第3項之保護用半導體裝置，其中該高電壓偵測電路中的該第一電壓和該低電壓偵測電路中的該第二電壓，由該電壓感應電阻器和該參考電壓設定。 5. 如申請專利範圍第1項之保護用半導體裝置，其中連續並選擇性地連結該等內部電阻器到該等對應的電壓感應電阻器的該電路，被組態來連接該內部電阻器的串聯電路和並聯於該等對應電壓感應電阻器的開關，且被組態來連續並選擇性地開啓該等開關。 6. 如申請專利範圍第3項之保護用半導體裝置，進一步包含判斷電路，其組態來根據該第一比較器的該輸出，或該第一比較器的該輸出及用於連續並選擇性地開啓該等開關之時序訊號，判斷在該N個二次電池與該保護用半導體裝置間的斷線、該N個二次電池之任一者的該電池電壓增加是否到達或者超過該第一電壓，及/或該N個二次電池之任一者的該電池電壓減少是否到達或者低於該第二電壓〇 7. 如申請專利範圍第6項之保護用半導體裝置，其中該判斷電路被組態來判斷該N個二次電池之哪一個電源供應器終端自該保護用半導體裝置斷線。 -44- 201229531 8. 如申請專利範圍第1項之保護用半導體裝置，進一步包含電路，其組態來偵測該保護用半導體裝置與該串聯的N個二次電池的最上層一個之正電極電源供應器終端，及/或該串聯的N個二次電池的最下層一個之負電極電源供應器終端間之斷線。 9. 如申請專利範圍第8項之保護用半導體裝置，其中偵測該正電極電源供應器終端和該保護用半導體裝置之間的斷線之該電路，其包括反相器，其組態來接收該正電極電源供應器連接終端的電位。 10. 如申請專利範圍第8項之保護用半導體裝置，其中組態來偵測該負電極電源供應器終端與該保護用半導體裝置之間的斷線之該電路，包括反相器，其組態來接收該負電極電源供應器終端的電位。 11. 如申請專利範圍第8項之保護用半導體裝置，其中組態來偵測該正電極電源供應器連結終端和該保護用半導體裝置之間的斷線之該電路，包括第四比較器，其組態來接收該正電極電源供應器連接終端的電位，作爲反相輸入，以及接收該最上層二次電池的負電極電池連接終端之電位，作爲非反向輸入。 12. 如申請專利範圍第8項之保護用半導體裝置，其中組態來偵測該負電極電源供應器終端與該保護用半導體裝置之間的斷線之該電路，包括第五比較器，其組態來接收該負電極電源供應器連接終端的電位，作爲非反相輸入，以及接收該最下層二次電池的正電極電池連接終端之電位 -45- 201229531 ，作爲反相輸入。 13. 如申請專利範圍第8項之保護用半導體裝置’其中該判斷電路被組態來偵測該正電極電源供應器連接終端與該保護用半導體裝置之間的斷線’或該負電極電源供應器終端與該保護用半導體裝置之間的斷線。 14. 如申請專利範圍第1項之保護用半導體裝置’進一步包含振盪電路，組態來設定該等內部電阻器連續並選擇性地連接到該等對應二次電池之該等時間間隔。 15. 如申請專利範圍第1項之保護用半導體裝置，其中該等內部電阻器連續並選擇性地連接到該等對應第二電池之該等時間間隔，由調整外部觸發訊號之輸入的該時間間隔來控制。 1 6.如申請專利範圍第1項之保護用半導體裝置，其中該等內部電阻器連續並選擇性地連接到該等對應二次電池之該等時間間隔，由外部提供的電容器所設定。 1 7.—種電池組，包括如申請專利範圍第1項之保護用半導體裝置。 18.—種電子裝置，包括如申請專利範圍第1項至第16 項之任一項的保護用半導體裝置，或如申請專利範圍第1 7 項的電池組。 S -46-