201227659 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種顯示裝置的閘極驅動電路，且特別是 有關於一種顯示裝置的閘極驅動電路。 【先前技術】 隨著電子顯示技術的發展，如主動式矩陣有機發光二極體 (Organic Light Emitting Diode，OLED )顯示器、電子紙顯示 器（E-paper display’EPD)等顯示裝置越來越多地應用於電 子裝置。以電子紙顯示器而言，其顯示原理係藉由外加電場改 變微杯（micro cup)内的粒子（particle)行為，如圖1所示， 圖1繪示為習知顯示裝置之畫素電路的示意圖。電子紙顯示器 的晝素電路100通常包括電晶體U及電容12 ,電晶體u的 源極連接至電容12。-般情況下，電晶體u的祕操作電盤 須達到+/-20V (即Vgh=+2〇v，Vgl=-2〇v)。電晶體u的汲 極或源極之-連接至資料線（data line)，資料（Dab)操 ，壓須達料15V (即Vdh=+15v，Vdl=15v)，電容儲存電 璺為15V、經實驗分析，當電晶體^的閘極 Γ之間的壓差VGS=-5V，該種情況下對應 二特性曲線（Iv _e)並不穩定，尤其經過可靠度 廣，^物)_測試之後，電流電壓偏移（ivshift)可能影變成 超過=顯=效^。通#，將vgs的_壓i大 沪產生單^ 解“上述漏電的醜H —般的閘極訊 早70 (gate IC)所能輸出的電壓有限若要拉大VGS的 201227659 操作電$則必需要剌高壓製程，會造成閘極訊號產生單元的 ，本過间而不符合經濟效益，因此需要—種可以不改變現 產生單元㈣轉決因晝素漏電流造錢示晝面不佳 【發明内容】 ^發明的目的就是在提供一種顯示裝置的閘極驅動電 號產生i對置中的多條問極線提供電位，以解决閘極訊 1 70不庇*提供較大操作電壓的問題。 置中顯示裝置的閑極驅動電路，用以對顯示裝 生單元及二*線&供，位。此閉極驅動電路包括閘極訊號產 端，—一於aT位產生單元。閘極訊號產生單元包括多個輸出 間切的輸出訊號在閘極致能電位與閘極禁能電位之 預―雷/ ^餘產生單元包㈣健定電位輸㈣路，每一 的= 3的輸出端電_接至—條閘極線，且在對應 位後的一 ^日^^由f閘極致能電位轉為該開極禁能電 導通至預=時段中，使嫌_的閉極_性 ::二:二每導 ===嫌糊嶋== =本發明的較佳實施例中’上述之預定電位輸 則入電路、第-控制電路、第二控制電路及開關。輪入電 201227659 路電性耦接於輸入訊號與第一控制節點之 被傳遞至第-控制節點。第—控制電路電 ^輸入訊號 點與預定電位之間，並在預定電位輸^ 控制節 線上的電位為·致能電位時使輸人電 止 1接的閘極 至預定電位。第二控制電路電性以 制郎點與預定電位之間，並在預定電位 =、第控 :極f上的電位開始成為閘極致能電位之前的一二生柄S :，使輸人電路被戴止並使第—控制節點電性 位。開關電性輕接於預定電位及與預定 預疋電 接的開極線之間，並依照第—控制節二^電性轉 定電位輸出電路所電性耦接的閑極線電而否使預 體及ΓΓΓ較佳實施例中，上述之輸入電路包括疋第電a :接於輪入訊號，第二電晶體的閉極電:接第-：:極電性 :二，及極’第二電晶體的第，及極電性體的 疋電位輸出電路所電性耦接的 一預 電路電椒極與輸入 所電性純接於;;定電位輪出電路 預定電位’第二電晶體的第二二極第電：接= 201227659 點 在本發明的較佳實施例中，上述之第二控制電路包括第一 電晶體及第二電晶體。每-個電晶體分別包括間極、第一源/ 汲極與第二源/錄。第一電晶體的閘極電性_於先前致能 問極線’此先前致能閘極線在預定電位輸出電路所電性輕接的 前:航能；第一電晶體的第一源/汲極電_接於 疋:—電晶體的第二源/汲極與輸人電路電性輕接於 第-控制卽點，且當第一電晶體導通時使輸入電路被截止 -電晶體關極電_接於先前致㈣極 一源/沒錄_於預定電位，第二電晶體的第電 性耦接於第一控制節點。 ’、/ 電 顯示裝置的間極驅動電路，_對顯示 產===:;位：_動電路包括_訊號 _接至—條閘極線，且至少其中一個^ 預定時間起的一個第位’並在第一時段後的一個 單元包括多個預定電為^^。預定電位產生 輪出端為浮接狀態接的閑極線所對應的 線。 中&供預定電位至電性相接的間極 -)本 令，提供—預定電位 ^為祕（floating)狀態的時段 至更低的準位，因此，^’從而將顯示裝置的閉極電塵拉 的操作輕，從而避免助間極訊號產生單元以提供較大 避免S知技術中畫素漏電的問題。 201227659 為讓本發明之上述和其他目的、特徵和優點能更明顯易 下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。 【實施方式】 ，參閱圖2所示，圖2緣示為本發明第一實施例的顯示裝 伟^ 動電路的方框圖。在本實施例中，顯示裝置2〇〇 ‘ 」間極驅動電路包括閘極訊號產生單元21及預定電位 用St閘極訊號產生單元21包括多個輸出端（圖未標）， 示裝置細中的多條閘極線24提供閘極線驅動 =’母—輸出端電性祕至多條閘極線24之_。請 = 電^於圖屮4繪示為本發明顯示I置的閘極訊號產生單元和預定 出端路的輸出電壓時序圖。閘極訊號產生單元21的輪 切換致能電位Vgh與間極禁能電位、1之間 在第一 j 斤示的閘極訊號產生單元21的此一輸出端 H， 啸供閘極致能電位vgh，並在第二時段t2 為子接（floating)狀態。 于权t2内 一預單U包括多個預定電位輪出電路23,每 極雄％電輸出電路23的輸出端G(〇UtpUt)電性輕接至-侔Η 態= = t — 其中，預定電位Sr 電性搞接的問極線24。 電位Vgl 應低於閘極訊號產生單元21的_禁能 請參閱圖3，圖3繪示為根據本發明—實 電路的電路圖。在本實施例中^ ^電位產生電路23包括輸入電路230、第一^預 一控制電路236及開關239。輸入電路23〇電性轉接於輸j 201227659 號VDD與控制節點q之間以使輸入訊號VDD被傳遞至控制 卽點Q ^輸入訊號VDD可為電麼訊號，其始終保持開啟狀態。 第一控制電路233電性耦接於控制節點Q與預定電位vss之 間，並在預定電位輸出電路23所電性耦接的閘極線24上的電 位為閘極致能電位Vgh時使輸入電路23〇被截止（因為控制節 點B被拉低至預定電位vss，進而使電晶體被截止而等 同於截止輸入電路230)，並使控制節點Q電性導通至預定電 位 VSS。
第二控制電路236電性耦接於控制節點q與預定電位 vss之間，並在預定電位輸出電路23所電性耦接的閘極線％ 上的電位開始成為閘極致能電位Vgh之前的一個時段内（也就 疋則條閘極線上的電位致能的時候），使輸入電路230被截 止（如同刖述般使控制郎點B被拉低至預定電位ν%，進 而使電晶體232被截止），並使控制節點Q電性導通至預定 電位VSS。·(此處為電晶體）239電性_於預定電位 VSS及與預定雜輸丨電路23所紐祕_極線24之間， 2照控制節點Q的電位而決定是否使預定電位輸出電路23 的輸出電性導通至預定電位VSS。 祥而言之，輸入電路230包括電晶體23;1及232。電晶體 232各自包括閘極、源極與沒極。電晶體231的閘極與 背(在此^例為祕）電性祕於輸入訊 的閘極電性輛接至電晶體说的源極和 極m ^另一個（在此實施例為源極），電晶體232的源 在此實施例為没極)電性耦接於輸入訊號 A ： aa 、源極和/及極二者中的另一個（在此實施例 為源極）電性耦接於控制節點Q。 201227659 « 第一控制電路233包括電晶體234及電晶體235，此二電 晶體各自包括閘極、源極與汲極。電晶體234的閘極電性耗接 於預定電位輸出電路23所電性耦接的閘極線g(N)，電晶體234 的源極和汲極二者之一（在此實施例為源極）電性耦接於預定 電位VSS，電晶體234的源極和汲極二者中的另一個（在此實 施例為汲極）與輸入電路230電性耦接於控制節點B，且當電 晶體234導通時使輸入電路230被截止。電晶體235的閘^電 T耦接於預定電位輸出電路23所電性耦接的閘極線G(N)，電 晶體235的源極和汲極二者之一（在此實施例為源極）電性耦 接於預定電位VSS，電晶體235的源極和汲極二者中的另一個 (在此實施例為汲極）電性耦接於控制節點q。 第二控制電路236包括電晶體237及238,此二電晶體各 自包括閘極、源極與没極。電晶體237的閘極電性搞接於在預 =位輸出電路23戶斤電性祕的閘極線G(N)之前一條致能的 先:致糾極線__1}上，電晶體237的與源極和沒極二者 =(在此#蝴為雜）接於狀電位 加的源極和祕二者中的另—個（在此實施例為沒極 於控制節點B，且當電晶體237導通時使 u }电日日體238的源極和汲極二者之一 t卜香 vss, t 238 /Q 個（在此實施例為汲極）電_接於控制節 本實施例中，開關239 A — φ θ Μ 4 t 的閉極電性_於:制節芯= 極或錄（纽實_為祕）紐祕㈣極 201227659 關239的源極和汲極二者中的另一個（在此實施例為源極）電 性_接於預定電位VSS。開關239依照控制節點Q的電位而 決定是否使預定電位輸出電路.23所電性耦接的閘極線g(N) 電性導通至預定電位VSS。
請進一步參閱圖3及圖4。一般而言，閘極訊號產生單元 21的每一輸出端的輸出訊號如圖4中閘極訊號產生單元輸出 俏5虎指示的時序訊號所示，此輸出訊號為一閘極致能電位Vgh 與閘極禁能電位Vgl之間切換的脈衝訊號。此輸出訊號由閘極 號產生單元21輸出至閘極線，預定電位輸出電路a透過閘 極線接收此輸出訊號，並加以調整而使此閘極線上的訊號成為 圖4中的時序訊號G(output)。 在預定電位輸出電路23所電性耦接的閘極線G(N)上的電 位為，極致能電位Vgh的第一時段tl時，第一控制電路233 的電aa體234及235均為導通狀態而使控制節點電性q導通 至預定電位VSS。此時，因為控制節點B被拉低至預定電位 yss ’戶^以輪入電路230被截止。在第一時段ti讀，間極訊 號產生單元24的輸出端會提供前述的閘極禁能電位％至間 極，G(N)上。由於閘極線卿上的電位為閘極禁能電位，所 ，路233的電晶體234及235均為截止狀態；當 =此時先前致能閘極、線G㈣上的電位也會是閘極禁能電 H Ϊ f ^ ^’而第二㈣電路236的電晶體^及 ㈣電H械止㈣。所以，控卿點B與Q不會被第一 SH233與第二控制電路236下拉至預定電位VSS。反 導通i t B/因為經過輸入電路230中的冑晶體231電性 VDD而被拉升電位，並因此導致電日日日體说 &制㈣Q也料電性導通讀人《 VDD而被拉 201227659 升電位。 在第一時段11結束（也就是閘極線G(N)上的電位開始轉 換為閘極禁能電位vgl)後的一個預定時間⑴起，閘極訊^產 生單元24的輸出端在第二時段t2内持續為浮接（fl〇atin㈡狀 態。而在此第二時段t2之中，由預定電位輸出電路23所輸出 的時序訊號G(output)會因為開關239的導通而約略保持在預 定電位VSS。如此一來，顯示裝置的閘極電壓將被下拉至更低 的準位，避免習知技術中晝素漏電的問題。 應注意的是’介於第一時段與第二時段之間的時間長度可 以藉由調整電晶體23卜232與239的特性而設定。此外，藉 由，二控制電路236而使閘極線G(N)的電位在開始成為間極 致能電位VghH個時段内（亦即前述的先前致能閉極線 G(N-l)的致能時段）使輸入電路230被截止，並使控制節點q 電性導通至預定電位vss。所以，第二控制電路236在第^控 制電路233導通之前先關閉輸入電路230，可增加電路的穩^ 性並防止誤操作。 ’“疋 圖5繪示為本發明第二實施例的顯示裝置的閘極驅動電 路的方框圖。請參閱圖5,本實施例中顯示裝置3〇〇所使用的 閘極驅動電路包括閘極訊號產生單元31、預定電位產生單元 32及多個電晶體35。其中，閘極訊號產生單元31與第一實施 例中的閘極訊號產生單元21相同，預定電位產生單元32的電 路組成亦與第一實施例中的預定電位產生單元22相同，而每 一輸出端的輸出訊號也同樣在閘極致能電位Vgh與閘極禁能電 位Vgl之間切換。其與第一實施例之不同處在於在每一個輸出 端與相對應的閘極線34之間多了一個電晶體35。這些電晶體 35分別根據-個控制訊號（Ci、C2、..乂）而決定是否導 12 201227659 通。如此一來，原本在第一實施例把閘極訊號產生單元的輸出 端轉為浮接狀態的作法就被特化成利用電晶體35來完成。請 一併參閱圖6，圖ό繪示的是閘極訊號產生單元、預定電位輸 出電路與控制訊號的輸出電壓時序圖。如圖所示，閘極訊號產 生單7G輸出訊號和預定電位輸出電路輸出訊號G(〇u中似)的電 壓時序都與第-實施例+ _容相同，在此不予贅述。而任一 個，制訊號(圖中所示為控制訊號Cn)至少必須在閘極訊號產 生單疋輸出訊號為Vgh的時候使相對應的電晶體35導通。除 ，之外’控制訊號較佳地應該在預定電位輸出電路輸出訊號 被驢為縣· vss之前使電晶體 並無特殊限制。 六他 狀態的時段中，提供 】極電壓拉至更低的準位，因此可以輔助問= = &供較大的操作電壓，從而避免習知 =早疋以 本發明，咖狀技藝其並非用以限定 内，當可作些許之更動與潤飾，因此本發明=和範圍 附之申請專利範圍所界定者為準。 月之保5蒦範圍當視後 【圖式簡單說明】 驅動電 圖1繪示為習知顯示裳置書 圖2繪示為本發明第眚電路的不意圖。 路的方框圖。 第一實施例的_置的閘極 圖3繪 示為本發日_示裝置的預定電位輸出電路的電路 13 201227659 圖。 圖4繪示為本發明_ 電位輸出電__電置關極峨產生料和預定 路的方框圖會丁為本發明第二實施例的顯示裝置的_驅動電 輪出 圖6繪不為第二實施例中的閘極訊號產生單元 電路與控號的n丨電壓時序圖。 、預定電位 【主要元件符號說明】 11 :電晶體 12 :電容 200、300 :顯示裝置 100、21、31 :閘極訊號產生單元 22、 32 :預定電位產生單元 23、 33 :預定電位產生電路 230 :輸入電路 231、232'234、235、237、238、35 :電晶體 233 :第一控制電路 236 :第二控制電路 239 :開關 24、 34 :閘極線 C:控制訊號 Q、Β:控制節點