CN112071265A - 像素补偿电路及显示面板 - Google Patents

像素补偿电路及显示面板 Download PDF

Info

Publication number
CN112071265A
CN112071265A CN202010964670.0A CN202010964670A CN112071265A CN 112071265 A CN112071265 A CN 112071265A CN 202010964670 A CN202010964670 A CN 202010964670A CN 112071265 A CN112071265 A CN 112071265A
Authority
CN
China
Prior art keywords
thin film
film transistor
node
voltage
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010964670.0A
Other languages
English (en)
Inventor
蔡振飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010964670.0A priority Critical patent/CN112071265A/zh
Publication of CN112071265A publication Critical patent/CN112071265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)

Abstract

本申请提供一种像素补偿电路及显示面板，该像素补偿电路利用第一参考电压和第二参考电压钳制像素内部驱动电路中第一节点与第二节点之间的电位差，从而通过外部补偿模块探测第二节点的电位能获得驱动模块的阈值电压，将阈值电压叠加至数据信号电压后输入像素内部驱动电路，再通过像素内部驱动电路内部补偿阈值电压的漂移。本申请能利用第一参考电压和第二参考电压调节第一节点和第二节点的电位差，从而能通过探测第二节点的电位获得驱动模块的阈值电压，适用于驱动薄膜晶体管为P型薄膜晶体管，并且利用像素内部驱动电路结合外部补偿电路对驱动薄膜晶体管的阈值电压进行补偿，具有更好的补偿效果，保证流过有机发光二极管的电流的稳定性。

Description

像素补偿电路及显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种像素补偿电路及显示面板。
背景技术
有机发光二极管(OLED)显示面板因高对比度、可视角度广、响应速度快及可柔性的特点，有望取代液晶显示面板，成为下一代显示技术。OLED显示面板的像素驱动电路中的驱动薄膜晶体管因光罩、压应力作用等因素，在使用过程中会发生阈值电压漂移现象，因此需要对其阈值电压进行补偿。
目前对阈值电压的漂移进行补偿的方法包括内部补偿和外部补偿，由于这两种补偿方法各有优缺点，因此可结合应用。图1为现有技术的像素内外部结合补偿电路的电路图，该电路采用3T1C结构，扫描信号Scan和感测信号Sense分别使T20和T30开启后，驱动管T10的栅极(G点)写入数据信号的电压Vdata，源极(S点)逐渐上升至Vdata-Vth时T10截止(Vth为T10的阈值电压)，此时外部补偿的开关S1闭合，模数转换器ADC对S点的电压进行侦测，得到T10的Vth，然后通过逻辑控制器对数据信号电压进行调节，将Vth叠加至数据信号电压，再利用内部补偿实现对Vth的补偿。
但是，该3T1C像素外部补偿电路仅适用于驱动管T10为N型薄膜晶体管的情况，若驱动管T10为P型薄膜晶体管，则其源极S点一般与电源高压端VDD相连，即S点的电压保持VDD，T10截止时，栅极(G点)的电压为VDD+Vth，即在阈值电压Vth未知的情况下，需要不断对数据电压Vdata尝试加压，使数据电压Vdata达到VDD+Vth时才能使T10截止。虽然最终可以通过G点的电压侦测到Vth，但效率较低。
另外，虽然目前通过内部补偿电路也可以实现对驱动管T10为P型薄膜晶体管的阈值电压的侦测，从而实现对阈值电压的补偿，但是内部补偿电路复杂，并且补偿的范围有限。因此，需要针对驱动管为P型薄膜晶体管设计一种像素补偿电路。
发明内容
为了解决上述驱动薄膜晶体管为P型薄膜晶体管时源极一般连接电源正电压，难以利用薄膜晶体管的截止公式|Vgs|＝|Vth|进行阈值电压抓取的问题，本申请提供一种像素补偿电路及显示面板。
第一方面，本申请提供一种像素补偿电路，该像素补偿电路包括多个像素内部驱动电路以及与多个所述像素内部驱动电路均连接的外部补偿电路。
所述像素内部驱动电路包括驱动模块、第一钳位模块、第二钳位模块、第一发光控制模块、第二发光控制模块、存储电容和有机发光二极管，其中，所述驱动模块的控制端连接第一节点，第一端连接第二节点，第二端连接第三节点；所述第一钳位模块的控制端接入第一扫描信号，第一端通过所述外部补偿电路接入第一参考电压或数据信号电压，第二端与所述第一节点连接；所述第二钳位模块的控制端接入第二扫描信号，第一端通过所述外部补偿电路接入第二参考电压，第二端与所述第二节点连接；所述第一发光控制模块的控制端接入所述发光控制信号，第一端接入电源正电压，第二端与所述第二节点连接；所述第二发光控制模块的控制端接入发光控制信号，第一端与所述第三节点连接，第二端与所述有机发光二极管的阳极连接；所述有机发光二极管的阴极接入电源负电压；所述存储电容的第一端连接所述第一节点，第二端连接所述第二节点。
相应地，所述外部补偿电路用于对每个所述像素内部驱动电路进行外部补偿，通过探测所述第二节点的电位以获得所述驱动模块的阈值电压，并将所述阈值电压叠加至所述数据信号电压；所述像素内部驱动电路用于利用所述第一参考电压和所述第二参考电压以钳制所述第一节点与所述第二节点之间的电位差，以及根据叠加后获取的所述数据信号电压进行内部补偿，以补偿所述驱动模块的阈值电压的漂移。
在一些实施例中，所述像素内部驱动电路还包括第三钳位模块，所述第三钳位模块的控制端接入所述第二扫描信号，第一端接入第三参考电压，第二端连接所述第三节点。
在一些实施例中，所述驱动模块包括第一薄膜晶体管；所述第一薄膜晶体管的栅极连接所述第一节点，源极连接所述第二节点，漏极连接所述第三节点。
在一些实施例中，所述第一钳位模块包括第四薄膜晶体管，所述第四薄膜晶体管的栅极接入所述第一扫描信号，源极接入所述第一参考电压或所述数据信号电压，漏极连接所述第一节点；所述第二钳位模块包括第六薄膜晶体管，所述第六薄膜晶体管的栅极接入所述第二扫描电压，源极连接所述外部补偿电路，漏极连接所述第二节点；所述第三钳位模块包括第五薄膜晶体管，所述第五薄膜晶体管的栅极接入所述第二扫描电压，源极接入所述第三参考电压，漏极连接所述第三节点。
在一些实施例中，所述第一发光控制模块包括第二薄膜晶体管，所述第二薄膜晶体管的栅极接入所述发光控制信号，源极接入所述电源正电压，漏极连接所述第二节点；所述第二发光控制模块包括第三薄膜晶体管，所述第三薄膜晶体管的栅极接入所述发光控制信号，源极连接所述第三节点，漏极连接所述有机发光二极管的阳极。
在一些实施例中，所述外部补偿电路包括模数转换器、存储器、逻辑控制器、数模转换器、第一开关和第二开关；其中，所述模数转换器的输入端通过第一开关连接所述第六薄膜晶体管的漏极，所述模数转换器的输出端连接所述存储器的输入端；所述第六薄膜晶体管的漏极还通过所述第二开关接入所述第二参考电压；所述存储器的输出端连接所述逻辑控制器的输入端；所述逻辑控制器的输出端连接所述数模转换器的输入端，所述数模转换器的输出端连接所述第四薄膜晶体管的源极。
在一些实施例中，所述第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管均为P型薄膜晶体管。
第二方面，本申请还提供一种像素补偿方法，该像素补偿方法应用于像素补偿电路中，所述像素补偿电路包括多个像素内部驱动电路以及与多个所述像素内部驱动电路均连接的外部补偿电路。
所述像素内部驱动电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、存储电容及有机发光二极管；其中，所述第一薄膜晶体管的栅极连接第一节点，源极连接第二节点，漏极连接第三节点；所述第二薄膜晶体管的栅极接入发光控制信号，源极接入电源正电压，漏极连接所述第二节点；所述第三薄膜晶体管的栅极接入所述发光控制信号，源极连接所述第三节点，漏极连接所述有机发光二极管的阳极；所述第四薄膜晶体管的栅极接入第二扫描信号，源极通过所述外部补偿电路接入第一参考电压或数据信号电压，漏极连接所述第一节点；所述第五薄膜晶体管的栅极接入第一扫描信号，源极接入第三参考电压，漏极连接所述有机发光二极管的阳极；所述第六薄膜晶体管的栅极接入第二扫描信号，源极接入所述第二节点，漏极通过所述外部补偿电路接入第二参考电压；所述存储电容的第一端连接所述第一节点，所述存储电容的第二端连接所述第二节点；所述有机发光二极管的阴极接入电源负电压。
所述外部补偿电路包括模数转换器、逻辑控制器、存储器、数模转换器、第一开关和第二开关；其中，所述模数转换器的输入端通过第一开关连接所述第六薄膜晶体管的漏极，所述模数转换器的输出端连接所述存储器的输入端；所述第六薄膜晶体管的漏极还通过所述第二开关接入所述第二参考电压；所述存储器的输出端连接所述逻辑控制器的输入端；所述逻辑控制器的输出端连接所述数模转换器的输入端，所述数模转换器的输出端连接所述第四薄膜晶体管的源极。
该像素补偿方法包括复位阶段、阈值电压侦测阶段、写数据阶段和发光阶段。
在所述复位阶段，所述第一扫描信号、所述第二扫描信号、所述第三参考电压和所述数据信号电压为低电位，所述发光控制信号为高电位，所述第二开关闭合后断开，所述第一开关断开，所述第一参考电压与所述第二参考电压之差小于所述第一薄膜晶体管的所述阈值电压。
在所述阈值电压侦测阶段，所述第一扫描信号、所述第二扫描信号和所述发光控制信号为高电位，所述第三参考电压和所述数据信号电压为低电位，所述第一开关闭合，所述第二开关断开。
在所述写数据阶段，所述第一扫描信号、所述第三参考电压和所述发光控制信号为低电位，所述第二扫描信号和所述数据信号电压为高电位，所述第一开关和所述第二开关断开。
在所述发光阶段，所述发光控制信号、所述第三参考电压和所述数据信号电压为低电位，所述第一扫描信号和所述第二扫描信号为高电位，所述第一开关和所述第二开关断开。
进一步地，该像素补偿方法包括如下步骤：
步骤一、在复位阶段t0，所述第一扫描信号为低电位，所述第四薄膜晶体管打开，使所述第一参考电压写入所述第一节点；所述第二扫描信号为低电位，所述第五薄膜晶体管和所述第六薄膜晶体管打开，所述第二开关闭合使所述第二参考电压写入所述第二节点，所述第一参考电压和所述第二参考电压之差小于所述第一薄膜晶体管的所述阈值电压，使所述第一薄膜晶体管打开并对所述存储电容进行充电；所述第三参考电压为低电位写入所述第三节点，以及所述第二开关断开，使所述存储电容放电。
步骤二、在阈值电压侦测阶段t1，所述第一扫描信号和所述第二扫描信号为高电位，所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管关闭，所述第二节点的电位降低至所述第一参考电压与所述阈值电压之差；所述第一开关闭合，所述模数转换器侦测所述第二节点的电压，所述逻辑控制器根据所述第二节点的电压和所述第一参考电压获取所述阈值电压，并将所述阈值电压叠加至数据信号电压。
步骤三、在写数据阶段t2，所述第一扫描信号为低电位，所述第四薄膜晶体管打开；所述发光控制信号为低电位，所述第一薄膜晶体管打开，所述电源正电压写入第二节点；所述数据信号电压为高电位，叠加后的所述数据信号电压经所述数模转换器转换后写入所述第一节点，实现对所述阈值电压漂移的补偿。
步骤四、在所述发光阶段t3，所述第一扫描信号和所述第二扫描信号为高电位，所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管关闭；所述发光控制信号为低电位，所述第一薄膜晶体管和所述第三薄膜晶体管打开，电流从所述电源正电压流向所述电源负电压，使所述有机发光二极管发光。
第三方面，本申请还提供一种显示面板，该显示面板包括如上所述的像素补偿电路。
本申请提供的像素补偿电路及显示面板中，针对驱动薄膜晶体管为P型薄膜晶体管时源极一般连接电源正电压，从而难以利用薄膜晶体管的截止公式|Vgs|＝|Vth|进行阈值电压抓取的问题，利用第一参考电压和第二参考电压分别对像素内部驱动电路中驱动模块的控制端连接的第一节点和第一端连接的第二节点预充电，以钳制所述第一节点与第二节点之间的电位差，从而通过外部补偿模块探测第二节点的电位能获得驱动模块的阈值电压，将阈值电压叠加至数据信号电压后输入像素内部驱动电路，再通过像素内部驱动电路内部补偿驱动模块的阈值电压的漂移。本申请能利用第一参考电压和第二参考电压调节第一节点和第二节点的电位差，从而能通过探测第二节点的电位获得驱动模块的阈值电压，适用于驱动薄膜晶体管为P型薄膜晶体管，并且利用像素内部驱动电路结合外部补偿电路对驱动薄膜晶体管的阈值电压进行补偿，能结合内部补偿运行速度快以及外部补偿范围大的优点，具有更好的补偿效果，保证流过有机发光二极管的电流的稳定性。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有技术的像素内外部结合补偿电路的电路图；
图2为本申请实施例提供的像素补偿电路的电路图；
图3为本申请实施例提供的像素补偿电路的时序图；
图4为本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请所有实施例为区分晶体管处栅极之外的两极，将其中一极称为源极，另一极称为漏极。由于晶体管的源极和漏极是对称的，因此其源极和漏极是可以互换的。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本申请所有实施例采用的晶体管可以包括P型和/或N型晶体管两种，其中，P型晶体管在栅极为低电位时打开，在栅极为高电位时关闭；N型晶体管在栅极为高电位时打开，在栅极为低电位时关闭。
需要说明的是，单纯通过在像素内部添加新的薄膜晶体管和信号线的方式来实现阈值电压补偿的方法称为内部补偿，内部补偿的补偿过程相对简单、运行速度较快，但电路复杂，并且补偿的范围有限；通过面板外部集成电路IC芯片进行阈值电压补偿的方法被称为外部补偿，外部补偿的像素电路相对简单，补偿范围较大，但补偿过程复杂，运行速度较慢。
图2为本申请实施例提供的像素补偿电路的电路图，如图2所示，该像素补偿电路包括多个像素内部驱动电路以及与多个像素内部驱动电路均连接的外部补偿电路。
像素内部驱动电路包括驱动模块301、第一钳位模块401、第二钳位模块402、第一发光控制模块501、第二发光控制模块502、存储电容Cst和有机发光二极管D1，其中：
驱动模块301的控制端连接第一节点G，第一端连接第二节点S，第二端连接第三节点D。
第一钳位模块401的控制端接入第一扫描信号Scan1，第一端通过外部补偿电路接入第一参考电压Vref1或数据信号电压Vdata，第二端与第一节点G连接。
第二钳位模块402的控制端接入第二扫描信号Scan2，第一端通过外部补偿电路接入第二参考电压Vref2，第二端与第二节点S连接。
第一发光控制模块501的控制端接入发光控制信号EM，第一端接入电源正电压VDD，第二端与第二节点S连接。
第二发光控制模块502的控制端接入发光控制信号EM，第一端与第三节点D连接，第二端与有机发光二极管D1的阳极连接；有机发光二极管D1的阴极接入电源负电压VSS。
存储电容Cst的第一端连接第一节点G，第二端连接第二节点S。
相应地，外部补偿电路200用于对每个像素内部驱动电路100进行外部补偿，通过探测第二节点S的电位以获得驱动模块301的阈值电压，并将阈值电压叠加至数据信号电压。
像素内部驱动电路100用于利用第一参考电压Vref1和第二参考电压Vref2以钳制第一节点G与第二节点S之间的电位差，以及根据叠加后获取的数据信号电压Vdata’进行内部补偿，以补偿驱动模块301的阈值电压Vth的漂移。
本申请实施例提供的像素补偿电路，利用第一参考电压Vref1和第二参考电压Vref2分别对像素内部驱动电路中驱动模块301的控制端连接的第一节点G和第一端连接的第二节点S预充电，以钳制所述第一节点G与第二节点S之间的电位差，从而通过外部补偿模块200探测第二节点S的电位能获得驱动模块的阈值电压Vth，将阈值电压Vth叠加至数据信号电压Vdata后输入像素内部驱动电路100，再通过像素内部驱动电路100内部补偿驱动模块301的阈值电压Vth的漂移。本申请能利用第一参考电压Vref1和第二参考电压Vref2调节第一节点G和第二节点S的电位差，从而能通过探测第二节点S的电位获得驱动模块的阈值电压，适用于驱动薄膜晶体管为P型薄膜晶体管，并且利用像素内部驱动电路100结合外部补偿电路200对驱动模块301的阈值电压Vth进行补偿，从而能结合内部补偿运行速度快以及外部补偿范围大的优点，具有更好的补偿效果，保证流过有机发光二极管的电流的稳定性。
另外，如图2所示，像素内部驱动电路100还包括第三钳位模块403，第三钳位模块403的控制端接入所述第二扫描信号Scan2，第一端接入第三参考电压Vref3，第二端连接第三节点D。第三参考电压Vref3用于使驱动模块301的第二端的电位低于第一端，以使得存储电容Cst能顺利放电使驱动模块301截止。
具体地，如图2所示，驱动模块301包括第一薄膜晶体管T1；第一薄膜晶体管T1的栅极连接第一节点G，源极连接第二节点S，漏极连接第三节点D。
进一步地，第一钳位模块401包括第四薄膜晶体管T4，第四薄膜晶体管T4的栅极接入第一扫描信号Scan1，源极接入第一参考电压Vref1或数据信号电压Vdata，漏极连接第一节点G；第二钳位模块402包括第六薄膜晶体管T6，第六薄膜晶体管T6的栅极接入第二扫描电压Scan2，源极连接外部补偿电路200，漏极连接第二节点S；第三钳位模块403包括第五薄膜晶体管T5，第五薄膜晶体管T5的栅极接入第二扫描电压，源极接入第三参考电压，漏极连接第三节点。
进一步地，第一发光控制模块501包括第二薄膜晶体管T2，第二薄膜晶体管T2的栅极接入发光控制信号EM，源极接入电源正电压VDD，漏极连接第二节点S；第二发光控制模块502包括第三薄膜晶体管T3，第三薄膜晶体管T3的栅极接入发光控制信号EM，源极连接第三节点D，漏极连接有机发光二极管D1的阳极。
本申请实施例提供的像素补偿电路，针对驱动薄膜晶体管即第一薄膜晶体管为P型薄膜晶体管的源极一般连接电源正电压，从而难以利用薄膜晶体管的截止公式|Vgs|＝|Vth|进行阈值电压抓取的问题，先通过第一参考电压Vref1和第二参考电压Vref2使像素内部驱动电路100的第一薄膜晶体管T1打开并对存储电容Cst充电，在第一薄膜晶体管T1的源漏极悬空时，存储电容Cst放电后第一薄膜晶体管T1截止时，第一薄膜晶体管T1的源极降低为第一参考电压Vref1与阈值电压Vth之差，同时将外部补偿电路200的输入端连接第一薄膜晶体管T1的源极侦测到阈值电压Vth，并将阈值电压Vth通过外部补偿电路100的输出端叠加到数据信号电压Vdata，将叠加后的数据信号电压Vdata’经过像素内部驱动电路进行内部补偿，该像素补偿电路使用6T1C结构的像素内部驱动电路，结合外部补偿电路对驱动薄膜晶体管的阈值电压Vth进行补偿，结合了内部补偿运行速度快以及外部补偿范围大的优点，具有更好的补偿效果，能够简化数据信号，保证流过有机发光二极管的电流的稳定性。
如图2所示，外部补偿电路200包括模数转换器(ADC)201、存储器204、逻辑控制器203、数模转换器(DAC)202、第一开关S1和第二开关S2；其中，模数转换器201的输入端通过第一开关S1连接第六薄膜晶体管T6的漏极，模数转换器201的输出端连接存储器204的输入端；第六薄膜晶体管T6的漏极还通过第二开关S2接入第二参考电压Vref2；存储器204的输出端连接逻辑控制器203的输入端；逻辑控制器203的输出端连接数模转换器202的输入端，数模转换器202的输出端连接第四薄膜晶体管T4的源极。
具体地，模数转换器201抓取到阈值电压Vth后首先存储在存储器204中，之后经过逻辑控制器203运算和处理降阈值电压Vth叠加至数据信号电压Vdata后得到叠加后的数据信号电压Vdata’并传送给数模转换器202，转换成模拟信号后传送给数据信号线。
需要说明的是，本申请实施例提供的像素补偿电路中，像素内部驱动电路100的第一薄膜晶体管T2、二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6，与第一薄膜晶体管T1一样，均为P型薄膜晶体管。
还需要说明的是，第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6为非晶硅薄膜晶体管、低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管中的一种或多种。
图3为本申请实施例提供的像素补偿电路的时序图，如图3所示，本申请实施例还提供一种用于该像素补偿电路的像素补偿方法，该像素补偿方法应用于像素补偿电路中，该像素补偿电路包括多个像素内部驱动电路100以及与多个所述像素内部驱动电路均连接的外部补偿电路200。
像素内部驱动电路100包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、存储电容Cst及有机发光二极管D1。其中，第一薄膜晶体管T1的栅极连接第一节点G，第一薄膜晶体管T1的源极连接第二节点S，第一薄膜晶体管T1的漏极连接第三节点D；第一薄膜晶体管T1为驱动薄膜晶体管且为P型薄膜晶体管。第二薄膜晶体管T2的栅极接入发光控制信号EM，第二薄膜晶体管T2的源极接入电源正电压VDD，第二薄膜晶体管T2的漏极连接第二节点S。第三薄膜晶体管T3的栅极接入发光控制信号EM，第三薄膜晶体管T3的源极连接第三节点，第三薄膜晶体管T3的漏极连接有机发光二极管D1的阳极。第四薄膜晶体管T4的栅极接入第二扫描信号Scan2，第四薄膜晶体管T4的源极接入第一参考电压或数据信号电压并连接外部补偿电路的输出端，第四薄膜晶体管T4的漏极连接第一节点G。第五薄膜晶体管T5的栅极接入第一扫描信号Scan1，第五薄膜晶体管T5的源极接入第三参考电压，第五薄膜晶体管T5的漏极连接有机发光二极管的阳极。第六薄膜晶体管T6的栅极接入第二扫描信号Scan2，第六薄膜晶体管T6的源极接入第二节点S，第六薄膜晶体管T6的漏极连接外部补偿电路的输入端。存储电容Cst的第一端连接第一节点G，存储电容Cst的第二端连接第二节点S。有机发光二极管D1的阴极接入电源负电压VSS。
另外，外部补偿电路200包括模数转换器201、逻辑控制器203、存储器204、数模转换器202、第一开关S1和第二开关S2；其中，模数转换器201的输入端通过第一开关S1连接第六薄膜晶体管T6的漏极，模数转换器201的输出端连接存储器204的输入端；第六薄膜晶体管T6的漏极还通过第二开关S2接入第二参考电压Vref2；存储器204的输出端连接逻辑控制器203的输入端；逻辑控制器203的输出端连接数模转换器202的输入端，数模转换器202的输出端连接第四薄膜晶体管T4的源极。
该像素补偿电路的工作过程包括复位阶段t0、阈值电压侦测阶段t1、写数据阶段t2和发光阶段t3；其中，
在复位阶段t0，第一扫描信号Scan1、第二扫描信号Scan2、第三参考电压Vref3和数据信号电压Vdata为低电位，发光控制信号EM为高电位，第二开关S2闭合后断开，第一开关S1断开，第一参考电压Vref1与第二参考电压Vref2之差小于第一薄膜晶体管的阈值电压Vth。
在阈值电压侦测阶段t1，第一扫描信号Scan1、第二扫描信号Scan2和发光控制信号EM为高电位，第三参考电压Vref3和数据信号电压Vdata为低电位，第一开关S1闭合，第二开关S2断开。
在写数据阶段t2，第一扫描信号Scan1、第三参考电压Vref3和发光控制EM为低电位，第二扫描信号Scan2和数据信号电压Vdata为高电位，第一开关S1和第二开关S2断开。
在发光阶段t3，发光控制信号EM、第三参考电压Vref3和数据信号电压Vdata为低电位，第一扫描信号Scan1和第二扫描信号Scan2为高电位，第一开关S1和第二开关S2断开。
结合图2和图3所示，进一步地，该像素补偿方法包括如下步骤：
步骤一、在复位阶段t0，第一扫描信号Scan1为低电位，第四薄膜晶体管T4打开，使第一参考电压Vref1写入第一节点G；第二扫描信号Scan2为低电位，第五薄膜晶体管T5和第六薄膜晶体管T6打开，第二开关S2闭合使第二参考电压Vref2写入第二节点S，第一参考电压Vref1和第二参考电压Vref2之差小于第一薄膜晶体管T1的阈值电压Vth，使第一薄膜晶体管T1打开并对存储电容Cst进行充电；第三参考电压Vref3为低电位写入第三节点D，以及第二开关S2断开，使存储电容Cst放电。
步骤二、在阈值电压侦测阶段t1，第一扫描信号Scan1和第二扫描信号Scan2为高电位，第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6关闭，第二节点S的电位降低至第一参考电压Vref1与阈值电压Vth之差；第一开关S1闭合，模数转换器201侦测第二节点S的电压，逻辑控制器203根据第二节点S的电压和第一参考电压Vref1获取阈值电压Vth，并将阈值电压Vth叠加至数据信号电压Vdata得到叠加后的数据信号电压Vdata’，即Vdata’＝Vdata+Vth，从而实现对阈值电压Vth漂移的外部补偿。
步骤三、在写数据阶段t2，第一扫描信号Scan1为低电位，第四薄膜晶体管T4打开；发光控制信号EM为低电位，第一薄膜晶体管T1打开，电源正电压VDD写入第二节点S；数据信号电压Vdata为高电位，将叠加后的数据信号电压Vdata’经数模转换器201转换后写入第一节点G，第一薄膜晶体管T1的源漏极电压差Vgs＝Vdata’-VDD，根据流经有机发光二极管OLED的驱动电流公式：I＝K(Vgs-Vth)＝K(Vdata’-VDD-Vth)＝K(Vdata+Vth-VDD-Vth)＝K(Vdata-VDD)2，其中，I为流经OLED的驱动电流，K为驱动薄膜晶体管的本征导电因子，Vgs为驱动薄膜晶体管的栅源极电压差，Vth为驱动薄膜晶体管的阈值电压。由该公式可以看出，阈值电压Vth被抵消，从而实现对阈值电压Vth漂移的内部补偿。
步骤四、在发光阶段t3，第一扫描信号Scan1和第二扫描信号Scan2为高电位，第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6关闭；发光控制信号EM为低电位，第一薄膜晶体管T1和第三薄膜晶体管T3打开，电流从电源正电压VDD流向电源负电压VSS，使有机发光二极管D1发光。
可以理解的是，第一扫描信号Scan1、第二扫描信号Scan2、第一参考电压Vref1、第二参考电压Vref2、第三参考电压Vref3、第一开关S1、第二开关S2、发光控制信号EM均通过外部时序控制器进行控制，从而控制该像素补偿电路结合外部补偿和内部补偿，对第一薄膜晶体管T1的阈值电压Vth的漂移进行补偿。
图4为本申请实施例提供的显示面板的结构示意图，如图4所示，本申请实施例还提供一种显示面板1，该显示面板1包括如上所述的像素补偿电路，其中，外部补偿电路200与多个像素内部驱动电路100分别连接。该显示面板1与该像素补偿电路具有相同的结构和有益效果，由于上述实施例已经对该像素补偿电路进行了详细的阐述，此处不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种像素补偿电路，其特征在于，包括多个像素内部驱动电路以及与多个所述像素内部驱动电路均连接的外部补偿电路；
所述像素内部驱动电路包括驱动模块、第一钳位模块、第二钳位模块、第一发光控制模块、第二发光控制模块、存储电容和有机发光二极管，其中，
所述驱动模块的控制端连接第一节点，第一端连接第二节点，第二端连接第三节点；
所述第一钳位模块的控制端接入第一扫描信号，第一端通过所述外部补偿电路接入第一参考电压或数据信号电压，第二端与所述第一节点连接；
所述第二钳位模块的控制端接入第二扫描信号，第一端通过所述外部补偿电路接入第二参考电压，第二端与所述第二节点连接；
所述第一发光控制模块的控制端接入所述发光控制信号，第一端接入电源正电压，第二端与所述第二节点连接；
所述第二发光控制模块的控制端接入发光控制信号，第一端与所述第三节点连接，第二端与所述有机发光二极管的阳极连接；所述有机发光二极管的阴极接入电源负电压；
所述存储电容的第一端连接所述第一节点，第二端连接所述第二节点；
相应地，所述外部补偿电路用于对每个所述像素内部驱动电路进行外部补偿，通过探测所述第二节点的电位以获得所述驱动模块的阈值电压，并将所述阈值电压叠加至所述数据信号电压；
所述像素内部驱动电路用于利用所述第一参考电压和所述第二参考电压以钳制所述第一节点与所述第二节点之间的电位差，以及根据叠加后获取的所述数据信号电压进行内部补偿，以补偿所述驱动模块的阈值电压的漂移。
2.如权利要求1所述的像素补偿电路，其特征在于，所述像素内部驱动电路还包括第三钳位模块，所述第三钳位模块的控制端接入所述第二扫描信号，第一端接入第三参考电压，第二端连接所述第三节点。
3.如权利要求1所述的像素补偿电路，其特征在于，所述驱动模块包括第一薄膜晶体管；所述第一薄膜晶体管的栅极连接所述第一节点，源极连接所述第二节点，漏极连接所述第三节点。
4.如权利要求2所述的像素补偿电路，其特征在于，所述第一钳位模块包括第四薄膜晶体管，所述第四薄膜晶体管的栅极接入所述第一扫描信号，源极接入所述第一参考电压或所述数据信号电压，漏极连接所述第一节点；
所述第二钳位模块包括第六薄膜晶体管，所述第六薄膜晶体管的栅极接入所述第二扫描电压，源极连接所述外部补偿电路，漏极连接所述第二节点；
所述第三钳位模块包括第五薄膜晶体管，所述第五薄膜晶体管的栅极接入所述第二扫描电压，源极接入所述第三参考电压，漏极连接所述第三节点。
5.如权利要求1所述的像素补偿电路，其特征在于，所述第一发光控制模块包括第二薄膜晶体管，所述第二薄膜晶体管的栅极接入所述发光控制信号，源极接入所述电源正电压，漏极连接所述第二节点；
所述第二发光控制模块包括第三薄膜晶体管，所述第三薄膜晶体管的栅极接入所述发光控制信号，源极连接所述第三节点，漏极连接所述有机发光二极管的阳极。
6.如权利要求4所述的像素补偿电路，其特征在于，所述外部补偿电路包括模数转换器、存储器、逻辑控制器、数模转换器、第一开关和第二开关；其中，所述模数转换器的输入端通过第一开关连接所述第六薄膜晶体管的漏极，所述模数转换器的输出端连接所述存储器的输入端；所述第六薄膜晶体管的漏极还通过所述第二开关接入所述第二参考电压；
所述存储器的输出端连接所述逻辑控制器的输入端；
所述逻辑控制器的输出端连接所述数模转换器的输入端，
所述数模转换器的输出端连接所述第四薄膜晶体管的源极。
7.如权利要求3所述的像素补偿电路，其特征在于，所述第一薄膜晶体管为P型薄膜晶体管。
8.一种像素补偿方法，其特征在于，所述像素补偿方法应用于像素补偿电路中，所述像素补偿电路包括多个像素内部驱动电路以及与多个所述像素内部驱动电路均连接的外部补偿电路；
所述像素内部驱动电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、存储电容及有机发光二极管；其中，所述第一薄膜晶体管的栅极连接第一节点，源极连接第二节点，漏极连接第三节点；所述第二薄膜晶体管的栅极接入发光控制信号，源极接入电源正电压，漏极连接所述第二节点；所述第三薄膜晶体管的栅极接入所述发光控制信号，源极连接所述第三节点，漏极连接所述有机发光二极管的阳极；所述第四薄膜晶体管的栅极接入第二扫描信号，源极通过所述外部补偿电路接入第一参考电压或数据信号电压，漏极连接所述第一节点；所述第五薄膜晶体管的栅极接入第一扫描信号，源极接入第三参考电压，漏极连接所述有机发光二极管的阳极；所述第六薄膜晶体管的栅极接入第二扫描信号，源极接入所述第二节点，漏极通过所述外部补偿电路接入第二参考电压；所述存储电容的第一端连接所述第一节点，所述存储电容的第二端连接所述第二节点；所述有机发光二极管的阴极接入电源负电压；
所述外部补偿电路包括模数转换器、逻辑控制器、存储器、数模转换器、第一开关和第二开关；其中，所述模数转换器的输入端通过第一开关连接所述第六薄膜晶体管的漏极，所述模数转换器的输出端连接所述存储器的输入端；所述第六薄膜晶体管的漏极还通过所述第二开关接入所述第二参考电压；所述存储器的输出端连接所述逻辑控制器的输入端；所述逻辑控制器的输出端连接所述数模转换器的输入端，所述数模转换器的输出端连接所述第四薄膜晶体管的源极；
像素补偿方法包括复位阶段、阈值电压侦测阶段、写数据阶段和发光阶段；
在所述复位阶段，所述第一扫描信号、所述第二扫描信号、所述第三参考电压和所述数据信号电压为低电位，所述发光控制信号为高电位，所述第二开关闭合后断开，所述第一开关断开，所述第一参考电压与所述第二参考电压之差小于所述第一薄膜晶体管的所述阈值电压；
在所述阈值电压侦测阶段，所述第一扫描信号、所述第二扫描信号和所述发光控制信号为高电位，所述第三参考电压和所述数据信号电压为低电位，所述第一开关闭合，所述第二开关断开；
在所述写数据阶段，所述第一扫描信号、所述第三参考电压和所述发光控制信号为低电位，所述第二扫描信号和所述数据信号电压为高电位，所述第一开关和所述第二开关断开；
在所述发光阶段，所述发光控制信号、所述第三参考电压和所述数据信号电压为低电位，所述第一扫描信号和所述第二扫描信号为高电位，所述第一开关和所述第二开关断开。
9.如权利要求8所述的像素补偿方法，其特征在于，所述像素补偿方法包括如下步骤：
步骤一、在复位阶段，所述第一扫描信号为低电位，所述第四薄膜晶体管打开，使所述第一参考电压写入所述第一节点；所述第二扫描信号为低电位，所述第五薄膜晶体管和所述第六薄膜晶体管打开，所述第二开关闭合使所述第二参考电压写入所述第二节点，所述第一参考电压和所述第二参考电压之差小于所述第一薄膜晶体管的所述阈值电压，使所述第一薄膜晶体管打开并对所述存储电容进行充电；所述第三参考电压为低电位写入所述第三节点，以及所述第二开关断开，使所述存储电容放电；
步骤二、在阈值电压侦测阶段，所述第一扫描信号和所述第二扫描信号为高电位，所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管关闭，所述第二节点的电位降低至所述第一参考电压与所述阈值电压之差；所述第一开关闭合，所述模数转换器侦测所述第二节点的电压，所述逻辑控制器根据所述第二节点的电压和所述第一参考电压获取所述阈值电压，并将所述阈值电压叠加至数据信号电压；
步骤三、在写数据阶段，所述第一扫描信号为低电位，所述第四薄膜晶体管打开；所述发光控制信号为低电位，所述第一薄膜晶体管打开，所述电源正电压写入第二节点；所述数据信号电压为高电位，叠加后的所述数据信号电压经所述数模转换器转换后写入所述第一节点，实现对所述阈值电压漂移的补偿；
步骤四、在所述发光阶段，所述第一扫描信号和所述第二扫描信号为高电位，所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管关闭；所述发光控制信号为低电位，所述第一薄膜晶体管和所述第三薄膜晶体管打开，电流从所述电源正电压流向所述电源负电压，使所述有机发光二极管发光。
10.一种显示面板，其特征在于，包括如权利要求1～7任一项所述的像素补偿电路。
CN202010964670.0A 2020-09-15 2020-09-15 像素补偿电路及显示面板 Pending CN112071265A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010964670.0A CN112071265A (zh) 2020-09-15 2020-09-15 像素补偿电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010964670.0A CN112071265A (zh) 2020-09-15 2020-09-15 像素补偿电路及显示面板

Publications (1)

Publication Number Publication Date
CN112071265A true CN112071265A (zh) 2020-12-11

Family

ID=73696757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010964670.0A Pending CN112071265A (zh) 2020-09-15 2020-09-15 像素补偿电路及显示面板

Country Status (1)

Country Link
CN (1) CN112071265A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112785961A (zh) * 2021-03-11 2021-05-11 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN112885302A (zh) * 2021-01-20 2021-06-01 合肥京东方卓印科技有限公司 一种像素电路及其驱动方法、显示基板和显示装置
CN114038403A (zh) * 2021-11-12 2022-02-11 重庆康佳光电技术研究院有限公司 发光二极管驱动电路及方法、显示面板及其驱动方法
CN114783373A (zh) * 2022-04-11 2022-07-22 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN114898708A (zh) * 2022-04-27 2022-08-12 深圳市华星光电半导体显示技术有限公司 显示面板及其显示方法
CN114974104A (zh) * 2022-06-30 2022-08-30 上海闻泰电子科技有限公司 显示电路模组、显示器及计算机设备
WO2023050462A1 (zh) * 2021-09-28 2023-04-06 深圳市华星光电半导体显示技术有限公司 像素电路及其外部补偿方法
WO2023108710A1 (zh) * 2021-12-16 2023-06-22 深圳市华星光电半导体显示技术有限公司 驱动电路、显示面板及显示装置
CN116312358A (zh) * 2022-12-28 2023-06-23 惠科股份有限公司 像素驱动电路、像素驱动方法以及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680535A (zh) * 2017-09-29 2018-02-09 深圳市华星光电半导体显示技术有限公司 Amoled显示面板的扫描驱动系统
CN108122541A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 有机发光二极管显示器及其驱动特性的补偿方法
KR20180068175A (ko) * 2016-12-13 2018-06-21 엘지디스플레이 주식회사 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법
CN109102775A (zh) * 2018-08-31 2018-12-28 武汉天马微电子有限公司 有机发光二极管补偿电路、显示面板和显示装置
CN110827763A (zh) * 2019-11-07 2020-02-21 深圳市华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122541A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 有机发光二极管显示器及其驱动特性的补偿方法
KR20180068175A (ko) * 2016-12-13 2018-06-21 엘지디스플레이 주식회사 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법
CN107680535A (zh) * 2017-09-29 2018-02-09 深圳市华星光电半导体显示技术有限公司 Amoled显示面板的扫描驱动系统
CN109102775A (zh) * 2018-08-31 2018-12-28 武汉天马微电子有限公司 有机发光二极管补偿电路、显示面板和显示装置
CN110827763A (zh) * 2019-11-07 2020-02-21 深圳市华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885302A (zh) * 2021-01-20 2021-06-01 合肥京东方卓印科技有限公司 一种像素电路及其驱动方法、显示基板和显示装置
CN112785961A (zh) * 2021-03-11 2021-05-11 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
WO2023050462A1 (zh) * 2021-09-28 2023-04-06 深圳市华星光电半导体显示技术有限公司 像素电路及其外部补偿方法
CN114038403A (zh) * 2021-11-12 2022-02-11 重庆康佳光电技术研究院有限公司 发光二极管驱动电路及方法、显示面板及其驱动方法
WO2023108710A1 (zh) * 2021-12-16 2023-06-22 深圳市华星光电半导体显示技术有限公司 驱动电路、显示面板及显示装置
CN114783373A (zh) * 2022-04-11 2022-07-22 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN114898708A (zh) * 2022-04-27 2022-08-12 深圳市华星光电半导体显示技术有限公司 显示面板及其显示方法
CN114898708B (zh) * 2022-04-27 2023-11-28 深圳市华星光电半导体显示技术有限公司 显示面板及其显示方法
CN114974104A (zh) * 2022-06-30 2022-08-30 上海闻泰电子科技有限公司 显示电路模组、显示器及计算机设备
CN114974104B (zh) * 2022-06-30 2023-10-27 上海闻泰电子科技有限公司 显示电路模组、显示器及计算机设备
CN116312358A (zh) * 2022-12-28 2023-06-23 惠科股份有限公司 像素驱动电路、像素驱动方法以及显示装置

Similar Documents

Publication Publication Date Title
CN112071265A (zh) 像素补偿电路及显示面板
US10140923B2 (en) Pixel driving system of AMOLED having initialization signal of alternating high and low levels and method for driving pixel of AMOLED having initialization signal of alternating high and low levels
CN109545145B (zh) 像素电路及其驱动方法、显示装置
US10229639B2 (en) Pixel driving circuit for compensating drifting threshold voltage of driving circuit portion and driving method thereof
US20210118361A1 (en) Amoled pixel driving circuit, driving method, and display panel
JP6882591B2 (ja) Ａｍｏｌｅｄピクセル駆動回路及びピクセル駆動方法
US11410600B2 (en) Pixel driving circuit and method, display apparatus
CN111613180A (zh) Amoled像素补偿驱动电路、方法及显示面板
US10424249B2 (en) Pixel driving circuit and driving method thereof, array substrate, and display device
CN107230452A (zh) 一种像素驱动电路及驱动方法
WO2019052435A1 (zh) 像素驱动电路及方法、显示装置
US11270636B2 (en) Pixel circuit and driving method
WO2016107026A1 (zh) 像素驱动电路、方法和显示装置
US10748489B2 (en) Pixel driving circuit and driving method thereof, and display apparatus
US11127342B2 (en) Pixel circuit for driving light emitting diode to emit light and method of controlling the pixel circuit
CN108777131B (zh) Amoled像素驱动电路及驱动方法
CN106803417A (zh) 像素补偿电路及驱动方法、显示装置
CN106782322A (zh) Amoled像素驱动电路及amoled像素驱动方法
WO2016119305A1 (zh) Amoled像素驱动电路及像素驱动方法
KR20180008652A (ko) 화소 회로 및 그 구동 방법, 디스플레이 패널
WO2020224196A1 (zh) 像素驱动电路以及显示面板
CN107230453A (zh) Amoled像素驱动电路及amoled像素驱动方法
CN106782326B (zh) 像素电路及其驱动方法、显示装置
US10147357B2 (en) Pixel compensation circuit and display device
WO2017193630A1 (zh) 像素电路、驱动方法、阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201211