TW201222778A - Trench capacitor structures and method of manufacturing the same - Google Patents
Trench capacitor structures and method of manufacturing the same Download PDFInfo
- Publication number
- TW201222778A TW201222778A TW099139693A TW99139693A TW201222778A TW 201222778 A TW201222778 A TW 201222778A TW 099139693 A TW099139693 A TW 099139693A TW 99139693 A TW99139693 A TW 99139693A TW 201222778 A TW201222778 A TW 201222778A
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- conductive layer
- layer
- capacitor structure
- dielectric
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 4
- 238000007254 oxidation reaction Methods 0.000 claims 4
- 235000020637 scallop Nutrition 0.000 abstract description 4
- 241000237503 Pectinidae Species 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 241000237509 Patinopecten sp. Species 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/085—Vapour deposited
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/14—Organic dielectrics
- H01G4/145—Organic dielectrics vapour deposited
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
Description
201222778 六、發明說明: .【發明所屬之技術領域】 本發明係有關於一種溝槽電容結構,特別是有關於一 種於溝槽側壁形成有凹處並且另外可搭配具有半球形晶粒 (hemispherical-grain)結構之溝槽電容結構及其製造方法。 【先前技術】 近年來,在電子或半導體相關領域中,無論是製程開 • 發或是1C設計的發展趨勢,均以利用最小面積達到最高的 使用效率為其目標與方向。而以平行板電容而言,簡易的 電容值運算公式為= ,其中ε為介電係數(F/m) ’ d d 〜二8.85xio_12(F/m)是為真空介電係數,&為相對介質係數,A 為兩平行板電容的有效截面積(m2),d為兩平行板電容的有 效距離(m);但目前利用不同的材料增加相對介電係數&是 有限的,加上縮短兩平行板電容的有效距離d,也是會受 到相對製程技術的限制。 【發明内容】 本發明之一實施例,提供一種溝槽電容結構,包括: 一基板;一溝槽形成於該基板中;多個凹處形成於該溝槽 之側壁;以及至少一電容系成於至少一凹處内。 本發明之一實施例,提供一種溝槽電容結構之製造方 法,包括:提供一基板;形成一溝槽於該基板中,同時於 該溝槽之側壁形成多個凹處;以及形成至少一電容於至少 一凹處内。 3 201222778 本發明利用姓刻形成溝槽過程中同時產生的 (scallop)結構以層層堆疊的方式將包含導電層/介電層 ^層或介電層/導電層/介電層/導電看的電容器製作於曰此凹 處結構内,以增加電容器表面積’提升電容值。此外,本 =亦可在此凹處結構内,利用很多相關方法將電容器中 2電層或介電層製作成半球形晶粒(⑽响⑽切㈣ =構’例如:化學氣相沉積法(CVD),此舉可再度增加電 =面積,提升每單位面積之電容值。另,當於此凹處結 ,^作多個電容器時,亦可透過任—適當電性連接方式 ^各電谷S之間形成—並聯態樣,以提升電容值。此外, ΐί;月f作的電容器亦可經由基板正面或背面直接拉出電 谷态電極。 j本發明之上述目的、特徵及優點能更明顯易懂, 下文特舉一較佳實施例,作詳細說明如下: 【實施方式】 C第1八與1B圖,說明本發明之-實施例,-種 =谷結構。請參閱第1A圖,該溝槽電容結構1〇包括 j !2、-溝槽14形成於該基板12 $、複數個凹處16 凹= 該溝槽14之側壁以及至少一電容18形成於至少一 凹處16内,如第1B圖所示。 或甘板12可包括一晶片、一晶粒、—中介層(interP〇ser) =中的任—組合。該中介層可用以連接—晶粒或一晶 印刷電路板,其構成材料例如為矽。 201222778 示) 該溝槽14可為一垂直式溝槽或一非垂直式溝槽(未圖 形成於該溝槽14側壁的凹處16可呈—連續態樣,如 第1B圖所不,或呈—不連續態樣(未圖示)。 —仍请參閱第1B圖,該電容18可包括一第一導電層2〇 覆孤該=處16之底部、—介電層22覆蓋該第一導電層 以及一第二導電層24覆蓋該介電層22。在一實施例中, 該第二導電層24亦可填滿該溝槽14,作為拉出電容 電極’如第1C圖所示。在—實施例中,該電㈣亦可包 括第”電層22覆蓋該凹處16之底部、一第一導 20覆蓋該第-介電層22,、一第二介 s 導電層20以及—第二導 覆盖該第一 如第ib,ih v電曰I該第二介電層22,,, t圖.°在—實施例中,該第二導電層24亦可埴 滿該溝槽14,作為拉出電容18的電極,如第lc,圖所干真 中’該第一導電層2G、該介電層22與該第 :導電’ 24 i少其中之一可由半球形 晶 (emlsphericai_grain) 26 所構成或包括至少一:> =如第1D圖所示。在—實施例中,該第二導電層^ ”真滿該溝槽14,作為拉出電容18的電極,如第1曰:、 ^在-實施例中,該第—介電層22,、該第 斤
該第二介電層22”與該第二導電層24至少 H ^i^^(hemispherical^ 26 :形晶粒,如g 1D,圖所示。在一實施例 /半 層24亦可填滿該溝槽〗4’作為拉出電容丨8的電 1::第電 201222778 1E’圖所示。 · 請參閱第2A圖,在—實施例中,當於至少一凹處16 =有多個電…,多個電容18可_:導處J 「夕個介電層22彼此間隔排列。在一實 ^可彼此堆疊排列,並可透過任—適當電 如第2B圖所示。該導= 夕個第-導電層20與多個第二導電層24。 多個導電層或多個介電屛t ^ 可填物二m ,例如該第二導電層24 真=賴14,作為拉出電容18的電極,如第2c圖所 不在-貫施例中,多個電容18亦包括 間隔排列,如第-,圖所示。該=包:; 個第一導電層20與多個第二導電層24。 個第-介電層22,與多個第二介電層22,,。::::=多 二 =可彼此堆疊排列,並可透過任一適當電性連接 3 =容Ϊ間形成一並聯態樣,如第2B,圖所示。在 第一導^ /個導電層或多個介電層其中之―,例如該 ^ = 滿該溝槽14,作為拉出電㈣的電 在—實施例中,多個導電層與多個介電層U中,至少 ^ aBafe(hemisphericai-^ & 個第二導電m如第2d圖所示。該導電層包括多 ,電層2〇與多個第二導電層24。在—實施例中, 此堆4㈣’並可透過任—適當電性連接 谷之間形成一並聯態樣,如第2E圖所示。在一 2〇1222778 實施例中,多個導電層或多個 :導電層24亦可填滿該溝槽⑷作為拉出第 至少其中之一可由半多個導電層與多個介電層 ,,^ 丰求形曰日粒(hemispherical-grain)所槿忐 或包括至少-半球形晶粒,如第 gain)所構成 括多個第-導電層20與多個第二導電二電層包 夕個第〃電層22與多個第二介電層^, 一 二=電㈣可彼此堆疊排列,並可透 := ^接方式使各電容之間形成-並聯態樣,如第见圖;斤 艺實=,多個導電層或多個介電層其中之-,例如 該第一導電層24亦可填滿該溝槽 電極,如第2F,圖所示。 作為拉出電㈣的 仍請參閱第1Α與1Β圖,說明本發明之 一 種溝槽電容結構之製造方法。請參閱第1Α圖首先: =板&之後,形成-溝槽^該= 注思的是,在㈣1形成該溝槽14的過 之側壁會同時形成多個凹處16。接 ?該2 於至少一凹處16内,如第1B::。形成至少一電容18 dt Γ2可包括m粒、—中介層(—) 片至二 =:組合:該中介層可用以連接二晶粒或-晶 刷電路板,其構成材料例如為矽。 在—實施例中,可形成一垂直式 中,如第1B圖所示。在-實施^,=14於該基板12 溝槽於該基板中(未圖示)。 #可形成-非垂直式 201222778 另,形成於該溝槽14側壁的凹處16可呈__連續 如第1B圖所示’或呈一不連續態樣(未圖示)。、 上述形成該電容18之步驟可包括形成一第一 2二覆蓋該凹處16之底部;形成-介電層_該第一 i 以及形成一第二導電層24覆蓋該介電層22,如 第1 B圖赫。在一實施例中,可利用很多相關方法,例如 =氣相沈積法(CVD),形成該第—導電層Μ、該介= 該第一導電層24。在一實施例中,‘ 填^槽14’作為拉出電容18的電極導電 开施例中,上述形成電容18之步驟亦可包括 形成-第-介電層22,覆蓋該凹處】 匕括 導電層2G覆蓋該第—介電層 ^ 第一 覆蓋該第-導電層2。;以;形成第二介電層22’, 第二介電層22,,,如第1B,圖 ,24覆蓋該 用卵夕士日^士、上 n 在—貫施例中’可剎 用很夕相關方法,例如化學氣相沈積法(c =利 -介電層22,、該第-導電層20、該第U爲成該第 :二導電層24。在-實施例中,亦可將該第二曰導二與該 填滿該溝槽14,作為拉出電容18 導電層24 在-實施例中,可利用復多 *帛1C’圖所示。 沈積法(岡,使該第-導電層20、該介電二如化學氣相 (Γ層h 至少其中之-形成二2Γ曰第二 (hemlsphenCal-grain)態樣或包括至少— 日日粒 1D圖所示。在—實施例中,亦可將球形晶粒’如第 該溝槽Μ,作為拉出電容18的電極,如=電,24—填滿 弟1Ε圖所示。太 201222778 一實施例中,可利用很多相關方法· (CVD),使該第—介電層22,、該 道1化學氣相沈積法 電層22,,與該第二導電層24中層該第二介 晶粒(hemispherical-grain)能;a + i '、之开> 成半球形 如第1〇,圖所示。二實)二包二至二-半球形晶粒, 填滿該溝槽14,作為拉嶋18的電極電層24
請參閱第2Α圖,在一杂竑第1E圖所示。 内形成多個電容18時,可利用祀歹1 ’虽於至少一凹處16 相沈積法(㈣)’形成多個電容二=8=,學氣 電層與多個介電層22,且多個導電層與電;:= 電層包括多個第-導電層㈣多個 ‘====容一 形成-並聯態樣,如第2B圖所 二使各“盗之間 多個導電層或多個介電層其中之一貫^^中,亦可將 填滿該溝槽14,作為拉出電容18 #〜—導電層24 在一實施例中,亦可利用报多相’如第2C圖所示。 積法(CVD),形成多個電容18,/方一法’例如化學氣相沈 與多個介電層,且多=二電谷18包括多個導電層 θ _ ¥電層與多個介電層彼此間隔排 多個第it雷圖/示。該導電層包括多個第—導電層2〇與 多—S 24。該介電層包括多個第-介電層22,與 二介電層22,,。在一實施例中,可將多個電容财 ^排列,並可透過任一適當電性連接方式使各電容器 曰’形成-並聯態樣’如第2β,圖所示。在一實施例中, 201222778 ==上Γ:電層其中之-,例如該第二導 冤層24填滿該溝槽14,作為拉出電容 圖所示。 的電極’如第2C, 在-實施例中,可利用很多相關方 沈積法(cvd),❹個導電層(包括多個第-導電 個第二導電層24)與多個介電層22至少其中之一曰= 形晶粒(hemisPheriCal-grain)態樣或包括至少^ +曰欠 =如第2D圖所示。在-實施例中,亦可將多個電二: 彼此堆疊排列,並可透過任一適當 夕個218 之間形成-並聯態樣,如第2£圖所示。各電: 可將多個導電層或多個介電層其中之— = 層24殖、^;兮、#*4&1/1 該第一導電
^真滿該溝槽14,作為拉出電容18的電極,如第2F 不。在-實施例中,亦可湘 使多個導電層與多== 一導電層20與多轉層包括多個第 一介電層22,盘、夕個楚Γ 24。該介電層包括多個第 將多“容18此堆Γϋ·^°在—實施例#,亦可 方式使各電容之門^ / 、’可透過任一適當電性連接 -實施例中== 咖, 例如該第二導d/:電層或多個介電層其中之-, 電極,如鶴槽14,作為㈣電㈣的 “利用蝕刻形成溝槽過程中同時產生的凹處 201222778 (scallop)結構以層層堆疊的方式將包含導電層/介電層/導 電層或介電層/導電層/介電層/導電層的電容器製作於此凹 處結構内,以增加電容器表面積,提升電容值。此外,本 發明亦可在此凹處結構内,利用很多相關方法將電容器中 的導電層或介電層製作成半球形晶粒(hemispherical-grain) 結構,例如:化學氣相沉積法(CVD),此舉可再度增加電 容器面積,提升每單位面積之電容值。另,當於此凹處結 構内製作複數個電容器時,亦可透過任一適當電性連接方 • 式使各電容器之間形成一並聯態樣,以提升電容值。此外, 本發明製作的電容器亦可經由基板正面或背面直接拉出電 容器電極。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此項技藝者,在不脫離本發明之精 神和範圍内,當可作更動與潤飾,因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。
11 201222778 【圖式簡單說明】 第1A〜1B圖係根據本發明之一實施例,一種溝槽電容 結構及其製造方法; 第1B’圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; 第1C圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; 第1C’圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; _ 第1D圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; 第1D ’圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; 第1E圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; 第1E’圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; · 第2A圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; 赛2 A ’圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; 第2B圖係根據本發明之一實施例,一種溝槽電容結構 並聯感樣, 第2 B ’圖係根據本發明之一實施例,一種溝槽電容結構 並聯態樣; 12 201222778 第2C圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; 第2C’圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; 第2D圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; 第2D’圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; • 第2E圖係根據本發明之一實施例,一種溝槽電容結構 並聯態樣, 第2E’圖係根據本發明之一實施例,一種溝槽電容結構 並聯態樣; 第2F圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法; 第2F’圖係根據本發明之一實施例,一種溝槽電容結構 及其製造方法。 【主要元件符號說明】 10〜溝槽電容結構; 12〜基板; 14〜溝槽; 16〜凹處; 18〜電容; 20〜第一導電層; 22〜介電層; 13 201222778 22’〜第一介電層; 22’’〜第二介電層; 24〜第二導電層; 26〜半球形晶粒(hemispherical-grain)。
14
Claims (1)
- 201222778 七、申請專利範圍:· h 一種溝槽電容結構,包括: 一基板; 一溝槽,形成於該基板中; 夕個凹處’形成於該溝槽之側壁;以及 至少一電容’形成於至少一凹處内。2.如申請專利·第丨項所述之溝槽電容結構,其 該^板係包括一晶片 ' —晶粒、—中介層或其 ?且令。 具中 如申π專利範圍第2項所述之溝槽電容結構 該中介層係連接-晶粒或—晶片至—印刷電路板。 4播如中請專利範圍第〗項所述之溝槽電容結構, 該溝槽係為一垂直式溝槽。 ^ 如申請專利範_ 1項所述之溝槽電容結構,1中 該溝槽係為一非垂直式溝槽。 八 6^申請專利範_ μ所述之溝槽電容結構,盆中 糸包括—第—導電層覆蓋該凹處之底部、—介雷展 覆蓋該第—導電層以及-第二導電層覆蓋該介電声。層 7.如申請專利範圍第丨項所叙㈣電容^ 該電容係包括一第一介電層覆蓋該凹 /、 電層覆蓋該第-介電層、-第二介電層覆蓋二4:導 以及-第二導電層覆蓋該第二介電層。 導電層 2如ΐ請專職目第6_叙純電容 該第一導電層係填滿該溝槽。 /、中 9·如申請專利範圍第1所述之溝槽電容㈣,其中 201222778 該第二導電層係填滿該溝槽。 * 10.如申請專利範圍第6項所述之溝槽電容結構,其中 該第一導電層、該介電層與該第二導電層至少其中之一係 由半球形晶粒(hemispherical-grain)所構成或包括至少一半 球形晶粒。11·如申請專利範圍第7項所述之溝槽電容結構,其中 該第一介電層、該第一導電層、該第二介電層與該第二導 電層至少其中之一係由半球形晶粒(hemispherical-grain)所 構成或包括至少一半球形晶粒。 ϋ如申請專利 中該第二導電層係填滿該溝槽 13‘如申請專利範圍第11項所述之溝槽電容結構, 中該第二導電層係填滿該溝槽。 冬14.如申請專利範圍第1項所述之溝槽電容結構,其 :於至少—凹處内形成有多個電容時,該電容包括多個 電層與多個介電層彼此間隔排列。15. 如巾請專利範圍第14項所述之溝槽電容結構, 中該等電㈣彼此堆#制,並透過任—適當電性連接 式使該等電容之間形成一並聯態樣。 16. 如φ請專利範圍第,14項所述 中該導電層或該介電層其中之一係填滿該溝样=、、、°構 17. 如申請專利範圍第14項所述 (該導電層與該介電層至少其中之-係由二晶 加响时咖)所構成或包括至少一半球形晶粒。 16 201222778 &如申請專利範圍第17項所述之溝槽 係彼此堆疊排列,並透過任—適當電 式使該4電容之間形成一並聯態樣。 按万 19·如申請專利範圍第17項所述之溝槽電容結構,呈 中該導電層或該介電層其巾之—係填滿該溝槽。 20. —種溝槽電容結構之製造方法,包括: 提供一基板;個二Γ於該基板中’同時於該溝槽之側壁形成多 形成至少一電容於至少一凹處内。 21.如申清專利範圍第2〇所述之溝槽電容結構之萝造 方法,其中該基板係包括一晶片、一晶粒、一中^声 (mterposer)或其組合。 曰 1 22.如申請專利範圍第21項所述之溝槽電容結構之製 造方法,其中該中介層係連接一晶粒或一晶片至一印刷電 路板。 ^ 23.如申請專利範圍第2〇項所述之溝槽電容結構之製 造方法,其中形成一垂直式溝槽於該基板中。 ^ 24.如申請專利範圍第2〇項所述之溝槽電容結構之製 造方凌’其中形成一非垂直式溝槽於該基板中。 生25.如申請專利範圍第2〇項所述之溝槽電容結構之製 造方法,其中形成該電容之步驟係包括形成一第一導電層 覆疏該凹處之底部,形成一介電層覆蓋該第一導電層;以 及形成一第二導電層覆蓋該介電層。 17 201222778 26.如申請專利範圍 造方法,其中形成該電容 所溝槽電容結構之製 覆蓋該凹處之底部 =係包括形成-第-介電層 層;形成—第二介電/覆\一第一導電層覆蓋該第一介電 二導電層覆蓋該第二介電層°;第一導電層;以及形成-第 造方法,25賴软糾冑容結構之製 該介電層與該第二導電層:氧化法’形成該第—導電層、 造方:,==範圍;26項所述之溝槽電容結構之, 該第一導電層、該第二介電層與該第二ϋ第介電層、 造方^#專鄕_ 25項所叙料1容結構之警 仏方法,其中將該第二導電廣填滿該溝槽。 冓之I 造方彳!26顯叙料電容結構之製 ,、中將該第一導電層填滿該溝槽。 、 、告方I!.如/料職_ 25顧述之料電容結構之製 中藉由沈積法或氧化法,使該第-導電層、兮 :電層與該第二導電層至少其中之—形成半二晶= _spWal_grain)態樣或包括至少_半球形晶粒。 32·如巾請專利範圍第%項所述之溝槽電容結構之製 =、’其中藉由沈積法或氧化法,使該第—介 第一導電層、該第二介電層與該第二導電層至少其中之二 形成半球形晶粒(hemispherical-grain)態樣或包括至小 球形晶粒。 ^ 平 201222778 33.如申請專利範圍第3i項所述之 造方法,其中將該第二導電層填滿該溝槽。曰電〜構之製 r述之溝槽電容結” ,、〒將該第二導電層填滿該溝槽。 造方3法目第^項所叙料電容結構之製 沈積法^ 凹處⑽成多個電容時,係藉由 層,节法,形成該等電容中多個導電層與多個介電 °"4導電層與該等介電層係彼此間隔排列。 36·如申請專利範圍第%項所述之溝槽電容結構 當=遠Γ係將該等電容彼此轉排列,並透過任4 連接方式使該等電容之間形成-並聯態樣。 造方Μ Μ專利範11第35項所述之溝槽電容結構之製 溝槽。’其巾將導電層或料介電層其巾之—填滿該 38·如申料利範圍第35項所述之溝槽電容 沈積法或氧化法,使該等導電層與該ΐ ^ ^ 中之—形成半球形· (hemiSphedeal$ain) 態樣或包括至少一半球形晶粒。 8ram) 39.如巾料_圍第%賴紅科電容結 把方法’其中將該等f容彼此堆㈣ j 電性連接方讀料電容之間形成」聯=過任-適當 造方法如利㈣第38項職之溝槽電容結構之製 溝槽。’/、中將該等導電層或該等介電層其中之-填滿該 19
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099139693A TW201222778A (en) | 2010-11-18 | 2010-11-18 | Trench capacitor structures and method of manufacturing the same |
US12/966,996 US20120127625A1 (en) | 2010-11-18 | 2010-12-13 | Trench capacitor structures and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099139693A TW201222778A (en) | 2010-11-18 | 2010-11-18 | Trench capacitor structures and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201222778A true TW201222778A (en) | 2012-06-01 |
Family
ID=46064196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099139693A TW201222778A (en) | 2010-11-18 | 2010-11-18 | Trench capacitor structures and method of manufacturing the same |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120127625A1 (zh) |
TW (1) | TW201222778A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI625862B (zh) * | 2015-12-29 | 2018-06-01 | 台灣積體電路製造股份有限公司 | 積體晶片及製造深溝槽電容的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7396947B2 (ja) | 2020-03-27 | 2023-12-12 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
US5350707A (en) * | 1991-11-19 | 1994-09-27 | Samsung Electronics Co., Ltd. | Method for making a capacitor having an electrode surface with a plurality of trenches formed therein |
EP0545263B1 (en) * | 1991-11-29 | 2002-06-19 | Sony Corporation | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device |
US5191509A (en) * | 1991-12-11 | 1993-03-02 | International Business Machines Corporation | Textured polysilicon stacked trench capacitor |
US5595926A (en) * | 1994-06-29 | 1997-01-21 | Industrial Technology Research Institute | Method for fabricating a DRAM trench capacitor with recessed pillar |
US5444013A (en) * | 1994-11-02 | 1995-08-22 | Micron Technology, Inc. | Method of forming a capacitor |
US5662768A (en) * | 1995-09-21 | 1997-09-02 | Lsi Logic Corporation | High surface area trenches for an integrated ciruit device |
US5753948A (en) * | 1996-11-19 | 1998-05-19 | International Business Machines Corporation | Advanced damascene planar stack capacitor fabrication method |
US6025225A (en) * | 1998-01-22 | 2000-02-15 | Micron Technology, Inc. | Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same |
JP3630551B2 (ja) * | 1998-04-02 | 2005-03-16 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
US6103585A (en) * | 1998-06-09 | 2000-08-15 | Siemens Aktiengesellschaft | Method of forming deep trench capacitors |
US6828191B1 (en) * | 1998-06-15 | 2004-12-07 | Siemens Aktiengesellschaft | Trench capacitor with an insulation collar and method for producing a trench capacitor |
US6177696B1 (en) * | 1998-08-13 | 2001-01-23 | International Business Machines Corporation | Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices |
KR100328360B1 (ko) * | 1999-04-26 | 2002-03-13 | 윤종용 | 반구형 결정립의 제조 방법 |
US6291289B2 (en) * | 1999-06-25 | 2001-09-18 | Micron Technology, Inc. | Method of forming DRAM trench capacitor with metal layer over hemispherical grain polysilicon |
DE19947082B4 (de) * | 1999-09-30 | 2005-02-10 | Infineon Technologies Ag | Integrierte Speicherzellenanordnung mit mindestens einem Kondensator und einem Transistor und Verfahren zur Herstellung einer integrierten Speicherzelle |
US6437385B1 (en) * | 2000-06-29 | 2002-08-20 | International Business Machines Corporation | Integrated circuit capacitor |
US6639266B1 (en) * | 2000-08-30 | 2003-10-28 | Micron Technology, Inc. | Modifying material removal selectivity in semiconductor structure development |
US6555430B1 (en) * | 2000-11-28 | 2003-04-29 | International Business Machines Corporation | Process flow for capacitance enhancement in a DRAM trench |
US20030052088A1 (en) * | 2001-09-19 | 2003-03-20 | Anisul Khan | Method for increasing capacitance in stacked and trench capacitors |
US6867089B2 (en) * | 2002-01-28 | 2005-03-15 | Nanya Technology Corporation | Method of forming a bottle-shaped trench in a semiconductor substrate |
TWI291736B (en) * | 2002-02-05 | 2007-12-21 | Nanya Technology Corp | Method for forming bottle-shaped trench in semiconductor substrate |
US6537872B1 (en) * | 2002-04-19 | 2003-03-25 | Nanya Technology Corporation | Method of fabricating a DRAM cell capacitor |
US7101768B2 (en) * | 2002-09-27 | 2006-09-05 | International Business Machines Corporation | Self-aligned selective hemispherical grain deposition process and structure for enhanced capacitance trench capacitor |
US6849529B2 (en) * | 2002-10-25 | 2005-02-01 | Promos Technologies Inc. | Deep-trench capacitor with hemispherical grain silicon surface and method for making the same |
TW586129B (en) * | 2003-04-23 | 2004-05-01 | Nanya Technology Corp | Method of forming bottle-shaped trench capacitors |
US6846744B1 (en) * | 2003-10-17 | 2005-01-25 | Nanya Technology Corp. | Method of fabricating a bottle shaped deep trench for trench capacitor DRAM devices |
TWI227541B (en) * | 2003-11-06 | 2005-02-01 | Promos Technologies Inc | Method for removal of hemispherical grained silicon in deep trench |
TWI236053B (en) * | 2003-11-25 | 2005-07-11 | Promos Technologies Inc | Method of selectively etching HSG layer in deep trench capacitor fabrication |
US6989561B2 (en) * | 2003-12-02 | 2006-01-24 | Nanya Technology Corp. | Trench capacitor structure |
US6806138B1 (en) * | 2004-01-21 | 2004-10-19 | International Business Machines Corporation | Integration scheme for enhancing capacitance of trench capacitors |
TWI248169B (en) * | 2004-03-18 | 2006-01-21 | Nanya Technology Corp | A method for forming bottle trench and fabricating capacitor having the same |
US7115934B2 (en) * | 2004-03-26 | 2006-10-03 | International Business Machines Corporation | Method and structure for enhancing trench capacitance |
US7122439B2 (en) * | 2004-11-17 | 2006-10-17 | International Business Machines Corporation | Method of fabricating a bottle trench and a bottle trench capacitor |
US20060228864A1 (en) * | 2005-04-12 | 2006-10-12 | Promos Technologies Inc. | Semiconductor devices having a bottle-shaped deep trench capacitor and methods for making the same using Epi-Si growth process |
US20060234441A1 (en) * | 2005-04-13 | 2006-10-19 | Promos Technologies Inc. | Method for preparing a deep trench |
US20070123050A1 (en) * | 2005-11-14 | 2007-05-31 | Micron Technology, Inc. | Etch process used during the manufacture of a semiconductor device and systems including the semiconductor device |
TWI284390B (en) * | 2006-01-10 | 2007-07-21 | Ind Tech Res Inst | Manufacturing method of charge store device |
TW200849488A (en) * | 2007-06-08 | 2008-12-16 | Nanya Technology Corp | Deep trench and fabricating method thereof, trench capacitor and fabricating method thereof |
US20100230776A1 (en) * | 2007-12-11 | 2010-09-16 | Bishnu Prasanna Gogoi | Semiconductor structure and method of manufacture |
TWI482209B (zh) * | 2008-03-05 | 2015-04-21 | Ind Tech Res Inst | 記憶體電容的電極結構及其製造方法 |
US8486800B2 (en) * | 2008-05-30 | 2013-07-16 | Nxp B.V. | Trench capacitor and method for producing the same |
US20110207323A1 (en) * | 2010-02-25 | 2011-08-25 | Robert Ditizio | Method of forming and patterning conformal insulation layer in vias and etched structures |
US8227311B2 (en) * | 2010-10-07 | 2012-07-24 | International Business Machines Corporation | Method of forming enhanced capacitance trench capacitor |
-
2010
- 2010-11-18 TW TW099139693A patent/TW201222778A/zh unknown
- 2010-12-13 US US12/966,996 patent/US20120127625A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI625862B (zh) * | 2015-12-29 | 2018-06-01 | 台灣積體電路製造股份有限公司 | 積體晶片及製造深溝槽電容的方法 |
US10692966B2 (en) | 2015-12-29 | 2020-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench capacitor with scallop profile |
Also Published As
Publication number | Publication date |
---|---|
US20120127625A1 (en) | 2012-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9793340B2 (en) | Capacitor structure | |
CN102646788B (zh) | 纳米发电机及其制造方法 | |
US7906404B2 (en) | Power distribution for CMOS circuits using in-substrate decoupling capacitors and back side metal layers | |
TWI297951B (en) | Improved interdigitated capacitive structure for an integrated circuit | |
TWI342064B (en) | Integrated circuit chips | |
TWI250615B (en) | Metal-over-metal devices and the method for manufacturing same | |
US8841749B2 (en) | Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method | |
JP2016535441A5 (zh) | ||
TW200814268A (en) | Packaging structure and fabricating method thereof | |
TW200919687A (en) | Methods and apparatus for EMI shielding in multi-chip modules | |
TW201034164A (en) | Integrated capacitor with interlinked lateral fins | |
US20150102464A1 (en) | Capacitor with hole structure and manufacturing method thereof | |
TW201115688A (en) | Process using SiN supporter for manufacturing a bottom capacity electrode of a semiconductor memory | |
CN112018096A (zh) | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 | |
US8174126B2 (en) | Stacked multi-chip | |
US8614391B2 (en) | Device for converting energy and method for manufacturing the device, and electronic apparatus with the device | |
JP2022504830A (ja) | ディスクリート金属-絶縁体-金属(mim)エネルギー蓄積部品及びその製造方法 | |
CN104795354A (zh) | 一种芯片的集成方法 | |
TW201222778A (en) | Trench capacitor structures and method of manufacturing the same | |
TW200905862A (en) | Semiconductor device and method of manufacturing the same | |
CN104425441B (zh) | 一种mom电容器 | |
TW200810640A (en) | Improved electrodes, inner layers, capacitors and printed wiring boards and methods of making thereof-part II | |
TW200910576A (en) | Metal-insulator-metal capacitor and method for manufacturing the same | |
CN115547995A (zh) | 一种三维硅基电容器及其制备方法和集成无源器件 | |
CN105845663B (zh) | 一种半导体器件及其制作方法和电子装置 |