201214575 六、發明說明： 【發明所屬之技術領域】 本發明是關於一種製作電晶體的方法，尤指一種製作具有金 屬閘極之電晶體的方法。 【先前技術】 在半導體產業中，由於多晶矽材料具有抗熱性質，因此在製 作典型金屬氧化物半導體(MOS)電晶體時通常會使用多晶矽 材料來製作電晶體的閘極電極，使其源極與汲極區域得以在 高溫下一起進行退火。其次，由於多晶矽能夠阻擋以離子佈 植所摻雜之原子進入通道區域，因此在閘極圖案化之後能容 易地再進行高溫形成自行對準的源極與汲極區域。 然而，多晶矽閘極仍有許多缺點。首先，與大多數金屬材料 相比，多晶碎閘極是以尚電阻值的半導體材料所形成。這造 成多晶矽閘極是以比金屬導線為低的速率在操作。為了彌補 高電阻與其相應之較低操作速率，多晶矽材料通常需要大量 與昂貴的矽化金屬處理，使其操作速率可提升至可接受的範 圍。 其次，多晶石夕閘極容易產生空乏效應（depletion effect)。嚴格 來說，目前多晶矽的摻雜濃度只能達到約2x202G/cm3到約 201214575 3xl020/cm3 的範圍。+ 在開極材料中的摻雜濃度需要至少達到 5x10 /cm 的侔株, ，由於摻雜溴度上的限制，當多晶石夕閘 極受到偏壓時，缺彡# 7 、疋戰子’使靠近多晶矽閘極與閘極介電層 的二面上就今易產生空乏區。此空乏效應除了會使等效的閘 極"電層厚度增加，又同時造成閘極電容訂降，進而導致 元件驅動能力衰退等困境。 文月J便有新的閘極材料被研製生產，例如利用功能函數 (work function)金屬來取代傳統的多晶矽閘極。目前製作金 屬閘極的方法通常是先在—基底上形成 NMOS電晶體與 PM曰OS電晶體’且NM〇s電晶體與pM〇s電晶體各包含一由 夕曰曰石夕材料所構成的虛置閘極。然後依序以乾㈣及濕触刻 製程掏空其中一個電晶體例如NMOS電晶體或PM0S電晶 體的虛置閘極或同時掏空NM〇s& PM〇s f晶體的虛置閘 極，接著再填入金屬材料以形成金屬閘極。 然而，當分別進行虛置閘極的移除時易造成多晶矽流失 (polysilicon l〇ss)的問題。流失的多晶矽將於虛置閘極的頂部 形成一凹槽，且此凹槽在金屬材料填入原虛置閘極所佔據的 開口時會被同時填入金屬材料並堵住多晶石夕閘極的頂部，使 得被堵住的多晶矽在後續製程中無法被順利移除。因此，如 何改良目前製程並解決上述問題即為現今一重要課題。 201214575 【發明内容】 =此本發明之主要目的是提供—製作具有金屬雜之電晶 禮的方法’以解決上述習知製程所遇到的問題。 本發明較佳實施例是揭露一種製作具有金屬間極之電晶體 :方：。首先提供一基底，該基底上定義有一第一電晶體區 與:第二電晶體區’然後形成—第—金氧半導體電晶體於第 -電sa體區以及-第二金氧半導體電晶體於第二電晶體 ^其中第-金氧半導體電晶體具有_第_虛置閘極且第二 金乳+導體電晶體具有-第二虛置閘極。接著形成一圖案化 之硬遮罩於第二金氧半導體電晶體上，且該硬遮罩包含至少 -種金屬原子，然後利用該圖案化之硬遮罩去除第一金氧半 導體電晶體之第一虛置閘極。 本發明另-實施例是揭露-種製作具有金屬閘極之電晶體 的方法。首先提供-基底，該基底上定義有—第—電晶體區 與一第二電晶體區，然後形成-第—金氧半導體電晶體於第 一電晶體區以及-第二金氧半導體電晶體於第二電晶體 區其中第-金氧半導體電晶體具有一第一虛置問極且第二 金氧半導體電晶體具有—第二虛置閘極。接著對第二金氧半 導體之第二虛置閘極進行-表面處理，以使第二虛置閑極表 面形成一硬遮罩，隨後利用該硬遮罩去除第一金氧半導體電 晶體之第一虛置閘極。 201214575 【實施方式】 請參照第1圖至第6圖，第1圖至第6圖為本發明較佳實施 例製作一具有金屬閘極之電晶體示意圖。如第1圖所示，首 先提供一基底12，例如一矽基底或一絕緣層上覆矽 (silicon-on-insulator; SOI)基底等。然後在基底12上定義至 少一 NMOS電晶體區14以及一 PM0S電晶體區16，並形成 •複數個隔離兩個電晶體區14、16的淺溝隔離（STI)結構18。 然後形成-由氧化物、氮化物等之介電材料所構成的閑極絕 緣層（圖未示）在基底12表面，閘極絕緣層也可以是由襯氧化 層與具有高介電常數之介電材料層所構成，高介電常數之介 電材料例如是石夕酸給氧化合物(腿〇)、石夕酸給說氧化合物 (HfSiON)、氧化铪(Hf〇)、氧化鑭(La〇)、鋁酸鑭(LaA1〇)、 氧化錯(ZrO)、矽酸錘氧化合物（ZrSi〇)或锆酸铪(HfZr〇)等材 •料。接著在閘極絕緣層上依序形成一厚度介於數百埃 (angstrom)至數千埃的虛置閘極(dummy gate)層例如一矽屏 如非晶破層、多晶⑦層或摻㈣層的單層㈣或上述者構^ 的組合矽層（圖未示）在閘極絕緣層上以及一選擇性的遮罩層 (圖未不）在多晶砂層上。在本實施例中，遮罩層可由二氧化 石夕（Sl〇2)、氮化石夕或氮氧化石夕（SiON)等材料所構成，而多晶 矽層可由不具有任何摻質多晶矽材料或由具有 N+摻質的多晶石夕材料所構成，此皆屬本發明所涵蓋的範圍。 201214575 接著形成一圖案化光阻層（圖未示）在遮罩層上，並利用圖案 化光阻層當作遮罩進行一圖案轉移製程，以單次蝕刻或逐次 蝕刻步驟，去除部分的遮罩層、多晶矽層及閘極絕緣層，並 剝除此圖案化光阻層，以於NMOS電晶體區14以及PMOS 電晶體16區各形成一由圖案化閘極絕緣層2〇、圖案化多晶 矽層22及圖案化遮罩層24所構成的虛置閘極，例如本實施 例中的矽閘極26。 然後如第2圖所示，先在NM〇s電晶體區14及pM〇s電晶 體區16各進行一淺摻雜製程，以形成所需的輕摻雜汲極。 例如，可先覆蓋一圖案化光阻層（圖未示）在NM〇s電晶體區 14以外的區域，然後利用該圖案化光阻層當作遮罩進行一離 子佈植，將N型摻質植入NM0S電晶體區14之矽閘極％ 兩侧的基底12中’以於NM0S電晶體區14形成一輕摻雜汲 極28。接著去除上述的圖案化光阻層，再覆蓋另一圖案化光 阻層在_電晶體區16以外的區域’並利用該圖案化光 阻層當作遮罩進行另一離子佈植，將P型摻質植入pM〇s電 晶體區16之矽閘極26兩側的基底12中，以於pM〇s電晶 體區16形成一輕摻雜汲極30。 隨後進行第一階段的側壁子製程’例如先以化學氣相沉積 (chemical vapour deposition，CVD)的方式於矽間子極％的側壁 201214575 表面形成一氧化石夕層32，接著再沈積一氮化石夕層34並利用 回姓刻的方式形成由氧化矽層32及氮化矽層34所構成的側 壁子在NMOS電晶體區14與PMOS電晶體區16之矽閘極 26的周圍側壁。 然後覆蓋一由氮化矽所構成的保護層36於氮化矽層34表 面’然後進行一選擇性蟲晶成長（selective epitaxial growth， SEG)製程’以於NM0S電晶體區14或PMOS電晶體區16 _ 的基底12中形成應變石夕（strained Si)。例如可先於pm〇S電 晶體區16之石夕閘極26兩側的基底12中形成二凹槽，再利 用選擇性磊晶成長製程實質上（substantially)填滿這兩個凹 槽而形成矽鍺層38。此矽鍺層38可對PMOS電晶體區16 的通道區域施加一壓縮應力（compressjve strain)，進而提升 PMOS電晶體的電洞遷移率。除此之外，也可依據製程的需 求在NMOS電晶體區14之矽閘極26兩側的基底12中形成 # 碳化石夕（sic)層（圖未示）’並以此碳化石夕層對NMOS電晶體區 14的通道區域施加一拉伸應力（tensile strain),以提升NM〇s 電晶體的電子遷移率。 接著進行第二階段的側壁子製程，例如可在NMOS電晶體區 14與PMOS電晶體區16的保護層36側壁再形成一由氧化 石夕所形成的側壁子40。 201214575 隨後在NMOS電晶體區14進行一重摻雜離子佈植製程，以 形成所需的源極/沒極區域。如同上述形成輕摻雜汲極的作 法，本發明可先覆蓋一圖案化光阻層（圖未示）在NM〇s電晶 體區14以外的區域，然後利用該圖案化光阻層當作遮罩進 打一離子佈植製程，將N型摻質植入側壁子4〇兩側的基底 12中，以於NMOS電晶體區14形成一源極/汲極區域42， 接著去除上述的圖案化光阻層，再覆蓋另一圖案化光阻層在 PMOS電晶體區16以外的區域，並利用該圖案化光阻層當 作遮罩進行另一離子佈植，將P型摻質植入pM〇s電晶體區 16側壁子40兩側的基底12中，以形成另一源極/汲極區域 44 ° 需 >主意的是，上述源極/汲極區域的製程可利用選擇性磊晶成 長製程來達成、些製程的進行順序可依製程需求改變或调 整、且側壁子的數目並不限於此。舉例來說，在進行第一階 段的側壁子製程時可省略氧化石夕層32餘化石夕層34的其中 一者，且在形成氮化矽所構成的保護層％及側壁子4〇時可 省略其中一者。除此之外，由氧化矽層Μ及氮化矽層34所 構成的主侧壁子可在形成輕摻雜源極沒極28、3G之前或之 後才製作’可先形成由氧化砂層32及氮化石夕層34所構成的 主側壁子m邊極區域’料錯㈣子之後再形成輕換 雜源極汲極；可於形成複數_壁子後先在基底巾#刻出凹 槽並形成▲晶層’然後切最外層的㈣子後再進行源極/ 201214575 汲極區域製程；可於輕摻雜源極汲極製程後先於基底中蝕刻 出凹槽以形成磊晶層，然後形成側壁子後再進行源極/汲極區 域的製程。上述關於輕摻雜源極汲極、側壁子以及源極/汲極 區域等製程順序都屬本發明所涵蓋的範圍。 然後於形成源極/沒極區域42、44後，進行一個自行對準石夕 化金屬（self-aligned silicide，Salicide)製程。例如先形成一由 姑、鈦、錄、始、鈀或鉬等所構成的金屬層（圖未示）在基底 鲁12表面覆蓋側壁子40，並搭配一雷射退火或快速升溫退火 或雷射暨快速升溫退火製程，利用高溫使金屬層在側壁子4〇 兩側的基底12表面反應為一矽化金屬層46 ^最後再去除未 反應的金屬層。為了更進一步降低矽化物阻值，通常在去除 未反應的金屬層後還會再進行一次雷射退火或快速升溫退 火或雷射暨快速升溫退火製程。 • 接著形成—氮化矽層48在各矽閘極26、各側壁子40與基底 12表面。在本較佳實施例中，氮化矽層48的厚度約為數百 埃至數千埃’其主要做為後續進行平坦化或蝕刻時之停止層 並兼具對電晶體通道施加應力的作用。若考慮到NMOS與 PMOS所需求的應力不同，可選擇性地在nm〇S上方形成拉 伸應力化矽層並在pM〇s上方形成壓縮應力氮化矽層，或 在NMOS與PM〇s上方形成複數應力層以調變不同的應力 需求；在應力層之下或複數層應力層之間可形成薄氧化物所 11 201214575 構成的緩衝層。然後形成一由氧化物所構成的層間介電層 (interlayer dielectric)50 並覆蓋 NMOS 電晶體區 14 與 PM〇s 電晶體區16的氮化碎層48。 隨後如第3圖所示，進行一化學機械研磨（chemical mechanical polishing，CMP)製程或一乾蝕刻製程，去除部分 的層間介電層50、氮化矽層48及遮罩層24直至矽閉極26 表面，並使矽閘極26的頂部約略切齊於層間介電層5〇表面。 接著先形成一硬遮罩（圖未示）於PM0S電晶體區16的層間 介電層50上，然後選擇性形成一阻擔層或抗反射層（圖未示） 於硬遮罩52表面。在本實施例中，硬遮罩較佳包含至少一 種金屬原子，例如可選自氮化鈦(TiN)、鈦(Ti)、鈕(Ta)、氮 化钽(TaN)、氮化鋁鈦(TiAIN)、或上述組合，而阻擋層或抗 反射層較佳包含一非晶碳(amorphous carbon，APF)層或—底 抗反射層（bottom anti-reflective coating，BARC)。 · 隨後進行一圖案轉移製程，例如先形成一由有機材料所構成 的圖案化光阻層56於PMOS電晶體區16的阻擋層上，然後 利用圖案化光阻層56當作遮罩進行一蝕刻製程去除部分阻 擋層及硬遮罩’以於PMOS電晶體區16的層間介電層5〇表 面形成一圖案化之阻擋層54及硬遮罩52。 12 201214575 •接著如第4圖戶斤示，—同利用圖案化光阻層56、阻檔層54 及硬遮罩52當作遮罩進行一乾餘刻製程，利用電衆掏空 NMOS電晶體區14的大部分石夕間才返％。然後去除圖案化光 阻層56’利用阻播層54及硬遮罩a當作遮罩進行一濕姓刻 製程來去除1STMOS f晶體區14剩餘的石夕問極26並同時清洗 裸露出閘極絕緣層20表面的殘餘物。濕蝕刻製程可選自任 何可移除虛置閘極的蝕刻溶液，例如利用氨水(amm〇nium 鲁 hydroxide，>ίΗ4〇Η)或鼠氧化四甲錢（Tetramethylammonium
Hydroxide，TMAH)等蝕刻溶液，且至此較佳於nm〇S電晶體 區14掏空的虛置閘極處形成一開口 58。 值得注意的是’本實施例雖直接利用圖案化光阻層56、阻檔 層54及硬遮罩52當作遮罩來進行乾蝕刻製程去除nm〇s 電晶體區14的矽閘極26，但不侷限於此作法，又可在乾蝕 刻製程進行前先去除圖案化光阻層56，然後利用阻擋層54 • 及硬遮罩52當作遮罩來依序進行上述乾蝕刻與濕蝕刻製 程，此製程順序也屬本發明所涵蓋的範圍。換句話說，此作 法僅利用圖案化光阻層56來定義阻擋層54及硬遮罩52的 圖案’而不用來當作阻擋乾蝕刻製程的蝕刻遮罩。其次，本 發明雖先遮覆PMOS而掏空NMOS處的矽閘極，且依序以 乾蝕刻及濕蝕刻來分段去除NMOS電晶體區14的妙閘極 26，但亦可先遮覆NMOS而掏空PMOS處的石夕閘極，且兩 種蝕刻製程的順序、次數及變化並不侷限於此。舉例來說， 13 201214575 又可選擇先進行濕蝕刻製程後再 以上的乾蝕刻或濕蝕刻，或僅使仃乾蝕刻，分別進行一次 成掏空矽閘極的步驟 乾蝕刻或濕蝕刻製程來完 範圍。 "些選擇及變化均屬本發明所涵蓋的 此外 ，右阻擋層54是由有機枯 除圖案化光阻層56的時候一同去斤構成，本發明較佳在去 Μ是由_料所構成，、本發明若阻擒層 56，然後待完成接續製程之後，I—先去_案化光阻層 遮罩52。 同去除阻擋層54及硬 ==’接著先沈積-N型金屬層6。在層間介電層 ^時覆盡觸S電晶體區14的開口別側壁及底部 的閘極絕緣層20以及覆蓋簡s電晶體區16的阻擔層54 及硬遮罩52。在本實施例中，N型金屬層⑹較佳選自氮化 鈦(ΤιΝ)、碳化㈣加）、氮化㈣蘭）、氮化及紹 等所構成的群組。 接著填入一由低電阻材料所構成的導電層62在N型金屬層 60上並填滿開口 58。在本實施例中，導電層62可由鋁、鎢、 鈦紹合金(TiAl)或始鶴碳化物（cobalt tungsten phosphide， CoWP)等低電阻材料所構成。 201214575 然後如第6圖所示，進行另一化學機械研磨製程，去除層間 介電層50上部分的導電層62及N型金屬層60以及仍覆蓋 在PMOS電晶體區16的阻擋層54及硬遮罩52,以於NMOS 電晶體區14形成一具有金屬閘極的電晶體。 接著可比照第3圖至第6圖的製程同樣於NMOS電晶體區 14形成一圖案化硬遮罩、圖案化阻擋層及圖案化光阻層，並 以這三者當作蝕刻遮罩來依序以乾蝕刻及濕蝕刻掏空PMOS ® 電晶體區16的矽閘極，並填入所需的P型金屬層及導電層。 由於此製程步驟與手段與上述掏空NMOS電晶體區14之矽 閘極相同，在此不另加贅述。 另外需注意的是，由於NMOS電晶體區14已形成具有金屬 閘極的電晶體，本發明又可在NMOS電晶體區14不形成任 何阻擋層或硬遮罩的情況下直接以NMOS電晶體區14的金 φ 屬閘極當作蝕刻遮罩來進行第3圖至第4圖中所進行的乾蝕 刻與濕蝕刻製程，藉此此掏空PMOS電晶體區的矽閘極並形 成金屬閘極，此實施例也屬本發明所涵蓋的範圍。 除了上述以阻擋層54及硬遮罩52來當作掏空虛置閘極，本 發明另一實施例又可選擇以表面處理方式於矽閘極表面直 接形成一保護用的硬遮罩。請參照第7圖至第10圖，第7 圖至第10圖為本發明另一實施例製作一具有金屬閘極之電 15 201214575 晶體不意圖。 首先，進行上述第1圖至第2圖的製程，例如形成層間介電 層50並覆蓋NM0S電晶體區14與PM〇s電晶體區a，然 後如第7圖所示，進行一化學機械研磨製程或一乾蝕刻製 程，去除部分的層間介電層5〇、氮化矽層48及遮罩層24 直至矽閘極26表面，並使各矽閘極26的頂部約略切齊於層 間介電層50表面。 然後形成一圖案化光阻層64在NMOS電晶體區14，並對 PMOS電晶體區16的矽閘極26進行一表面處理，以於矽閘 極26的表面形成一硬遮罩66。在本實施例中，表面處理可 包含一離子植入步驟、一氧化步驟或一氮化步驟，且氧化步 驟及氮化步驟又可分別利用乾式電漿、熱處理或濕式化學處 理來達成。若表面處理為一離子植入步驟，可植入硼離子等 來改變矽閘極表面為低蝕刻率性質；若為一氧化步驟，則形 成於矽閘極表面的硬遮罩較佳為一氧化矽硬遮罩，而若表面 處理係為一氮化步驟，則形成於矽閘極表面的硬遮罩較佳為 一氣化發硬遮罩。 接著如第8圖所示，去除NMOS電晶體區14的圖案化光阻 層64，利用PMOS電晶體區經由上述表面處理所形成的硬 遮罩66來進行一乾蝕刻製程並掏空nm〇S電晶體區14的大 201214575 部分矽閘極。然後進行一濕蝕刻製程，利用任何可移除虛置 閘極的触刻溶液，例如氧水（ammonium hydroxide, NH4OH) 或氫氧化四甲敍(Tetramethylammonium Hydroxide，TMAH) 等蝕刻溶液去除剩餘的矽閘極以形成一開口 68。隨著濕蝕刻 製程掏空剩餘的矽閘極，PMOS電晶體區16的硬遮罩66也 會隨之消耗殆盡。 接著如第9圖所示’沈積一 N型金屬層60在層間介電層50 上並同時覆蓋NMOS電晶體區14的開口 68側壁及底部的閘 極絕緣層20 ’然後填入一由低電阻材料所構成的導電層62 在N型金屬層60上並填滿開口 68。 隨後如第10圖所示，進行另一化學機械研磨製程，去除部 分的導電層62及N型金屬層60，以於NMOS電晶體區14 形成一具有金屬閘極的電晶體。 接著可比照上述實施例同樣以表面處理的手段於NM〇s電 晶體區形成硬遮罩，然後以此硬遮罩依序進行乾蝕刻及濕蝕 刻製程，掏空PM0S電晶體區的矽閘極，並填入所需的p型 金=層及導電層。由於此製程步驟與手段與上述掏空nm〇s 電晶體區之矽閘極相同，在此不另加贅述。 综上所述，本發明較佳在一基底上形成一 NM0S電晶體及 17 201214575 PMOS電晶體，且NMOS及PMOS電晶體各具有.一虛置石夕間 極。然後於其中一個電晶體，例如PMOS電晶體上形成一硬 遮罩，並利用此硬遮罩來去除NM0S電晶體的虛置矽閘極。 由於PMOS電晶體上方有硬遮罩的阻擋，因此利用乾蝕刻及 濕蝕刻去除NMOS電晶體的矽閘極時不至影響到硬遮罩所 遮蔽住的虛置矽閘極，如此即可避免矽閘極頂端造成多晶矽 流失及後續形成金屬閘極時被金屬材料堵住的情形。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖至第6圖為本發明較俊實施例製作一具有金屬間極之 電晶體示意圖。 第7圖至第10圖為本發明另一實施例製作一具有金屬閘極 之電晶體示意圖。 【主要元件符號說明】 12 基底 14 NMOS電晶體區 16 PMOS電晶體區 18 淺溝隔離結構 20 閘極絕緣層 22 多晶石夕層 24 遮罩層 26 矽閘極 28 輕摻雜汲極 30 輕摻雜汲極 201214575 32 氧化矽層 34 36 保護層 38 40 側壁子 42 44 源極/沒極區域 46 48 氮化碎層 50 52 硬遮罩 54 56 圖案化光阻層 58 60 N型金屬層 62 64 圖案化光阻層 66 68 開口 氮化矽層 矽鍺層 源極/汲極區域 矽化金屬層 層間介電層 阻擋層 開口 導電層 硬遮罩 19