TW201214183A - Method and apparatus for automated validation of semiconductor process recipes - Google Patents

Method and apparatus for automated validation of semiconductor process recipes Download PDF

Info

Publication number
TW201214183A
TW201214183A TW100128569A TW100128569A TW201214183A TW 201214183 A TW201214183 A TW 201214183A TW 100128569 A TW100128569 A TW 100128569A TW 100128569 A TW100128569 A TW 100128569A TW 201214183 A TW201214183 A TW 201214183A
Authority
TW
Taiwan
Prior art keywords
rule
semiconductor process
semiconductor
rules
rule set
Prior art date
Application number
TW100128569A
Other languages
English (en)
Other versions
TWI479352B (zh
Inventor
Charles Hardy
Roger Alan Lindley
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201214183A publication Critical patent/TW201214183A/zh
Application granted granted Critical
Publication of TWI479352B publication Critical patent/TWI479352B/zh

Links

Classifications

    • GPHYSICS
    • G16INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16ZINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
    • G16Z99/00Subject matter not provided for in other main groups of this subclass
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048Interaction techniques based on graphical user interfaces [GUI]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00Computing arrangements using knowledge-based models
    • G06N5/02Knowledge representation; Symbolic representation
    • G06N5/022Knowledge engineering; Knowledge acquisition
    • G06N5/025Extracting rules from data

Description

201214183 六、發明說明: 【發明所屬之技術領域】 本發明之實施例大體而言係關於—種用於自動驗證半 導體製程製作方法之方法及設備。 【先前技術】 製造半導體裝置之製程可需要許多連續步驟,該等連 續步驟可產生成百上千乃至成千上萬的製程變體。此 外實施製程步驟u具具有各種規格限制及要 求’從而進一步增加了制& π你 了Μ的可變性。因此,製程工程 =出半導體製程製作方法(「製作方法」),以指定製程 :定如何針對用於製程之每-個工具執行此種步 不正確的製作方法可產生 理中的何體晶圓。給定^=果’甚至可能損壞處 明確而十分複雜的。蓉於此種广午知作視窗可為定義 誤地建立製作方法, :雜性,製程工程師可錯 者超出工具之定義操作視窗範圍。因此,::不正確或 於製造過程中之前,必須驗證該等製作方·^作方法用 一通常,手動驗證製作方法,藉此製… 定工具之規格及操作視窗之上王師以詳述特 動驗證製作方法為勞乂又引用製作方法 勞力㈣型的且易出錯。通常,試圖手 201214183 實現自動驗證製作方法製程之努力集中在使用試算表來 驗證製作方法參數屬於允許限产 旰隈度内。儘管此舉提供某種 程度之驗證,但若在涉及若4 右干參數之組合的複雜狀況 下,則此種製程可為不充分的。语m他 个兄刀的更困難的為,驗證製作 方法步驟之次序及類型符合給定 订σ、〇疋工具之操作視窗要求。 因此,本發明人提供了一猶用 J 裡用於自動驗證半導體製程 步驟之改進的方法及設備。 【發明内容】 本文提供了用於自動驗證半導體製程步驟之方法及設 備。在-些實施例中,-種用於驗證半導體製程製作方 法之方法(及一種儲存用於執行該方法之指令之電腦可 讀取媒體)包括以下步驟:選擇規則集,該規則集描述 半導體製私工具之刼作視窗;核對參數值與該規則集之 限制核對規則以產生第一結果,該等參數值係由該半導 體製程製作方法步驟定義;使用該規則集之步驟定義規 則’根據該半導體製程製作方法之該等步驟決定步驟類 型’以產生第二結果;核對該等步驟類型之間的轉變與 該規則集之步驟轉變規則,以產生第三結果;以及基於 該等第一結果、該等第二結果及該等第三結果,使用該 電腦產生驗證資料,以供與該半導體製程工具一起使用 該半導體製程製作方法。 201214183 在—些實施例中,一種用於驗證半導體製程製作方法 之設備包括:記憶體’該記憶體經配置為儲存製作方法 核對軟體及複數個規則集,該等規則集描述半導體製程 工具,操作視窗;以及處理器,該處理器耗接至該記憶 體’該處理器經配置為執行該製作方法核對軟體以:自 該複數個規則集選擇規則集,該等規則集用於描述半導 體製程工具;核對參數值與該規則集之限制核對規則以 產生第-結果’該等參數值係由該半導體製程製作方法 步驟定義;使用該規則集之步驟定義規則,根據該半導 體製程製作方法之該等步驟決定步驟類型,以產生第二 結果"玄對該等步冑類型<間的轉變與該規則集之步驟 轉變規則,以產生第三結果;以及基於該等第一結果、 該等第二結果及該等第三結果,產生驗證資料,以供與 «亥半導體製程工具一起使用該半導體製程製作方法。 本發明之其他及另外實施例描述如下。 【實施方式】 第1圖為圖不計算系統1 〇〇之示例性實施例之方塊 圖°十异系統100包括:處理器1 〇2、記憶體! 〇4、各種 支援電路106 ' I/O介面1〇8及顯示器1〇9。本文中所稱 作之電腦」可至少包括處理器系統1 02及記憶體1 04。 通常’處理器102可包括一或更多中央處理單元^⑶㈣ processing units; CPUs)。CPU包括電路,該電路經配置 201214183 為執行程式指令(「軟體」)。處理器102之支援電路1〇6 包括:習知快取記憶體、電源、時脈電路、資料暫存器、 I/O介面等。I/O介面108可直接耦接至記憶體1〇4或經 由處理器102搞接。I/O介面108可耦接至顯示器ι〇9及 工/0裝置UW/0裝置可包括各種輸入/輸出裝置(例如, 鍵盤' 滑鼠等)。記憶體104可包括以下中之一或更多者·· 隨機存取記憶體、唯讀記憶體、磁阻讀寫記憶體、光學 讀寫記憶體、快取記憶體、磁性讀寫記憶體等。 記憶體104儲存軟體110’軟體11〇包括程式指令,該 等程式指令經配置以由處理器1〇2執行。軟體ιι〇可包 括作業系統(operating system; 〇s) 112及半導體製程製 作方法核對工具(「製作方法核對器m」)。0SU2可提 供製作方法核對器114與計算系统1〇〇之間的介面。可 使用本領域已知之各種作業系統實施os 112。在0SU2 的控制下’可由處理器102執行製作方法核對器ιΐ4,以 執灯驗證半導體製程製作方法,如下文詳細描述。 在-些實施例中,計算系統1〇〇可經由ι/〇介面⑽ 麵接至半導體製程工具15〇。因此,電腦系
尤其,由製作方法核對器114所產生之輸出)可有二 地用以控制半導體製藉丁目1C 導體製程…5。…、150以執行半導體處理。半 體裝置之㈣類型工且 已知用於處理且製造半導 第 圖。 2圖為圖示製作方法核對器 製作方法核對器114可包括: Π 4之實施例之方塊 規則引擎202、規則資 201214183 料庫2〇4、輸入介面(「輸入IF 2〇6」)及輸出介面(「輸 出IF 208」)。規則資料庫204可包括複數個規則集21 6。 輸入IF 206經配置為接收一或更多製作方法21〇及工具 配置資料(「工具配置2丨4」)。輸入IF 2 06將製作方法(多 個)210及工具配置214耦接至規則引擎2〇2。規則引擎 2 02經配置為存取規則資料庫204以獲得一或更多規則 集216。規則引擎202產生驗證資料212,該驗證資料212 係經由輸出IF 208提供作為輸出。輸入IF2〇6及輸出Ιρ 208可為使用者介面中之_部分諸如圖形使用者介面 (grapMCaluserinterface;Gui)116,圖形使用者介面 ιι6 可圖示於計算系統100之顯示器1〇9上。 社料中’製作方法(多個)21〇描述一或更多半導體 製程製作方法。製作方、车< 夕2 忐裝作方去(多個)21〇可為任何電子格式, 諸如普通正文檔案、可延伸標示語言(咖心職_ language; XML)檔案等。 半導體製程工具(c方法描述-系列待由 4il. ^ 八」)在半導體晶圓上執行之 處理步驟(「步驟)。 義。「扑八h + 步驟可由-或更多指令定 紙 知令」描述待由1目_ 相择㈣夕+ 具執仃之動作及/或與製程工具 相關聯之-或更多參數配置。例 具之特定參數之數值賦值 7 了描述I程工 可執行各種動作,諸如韻刻:沈:f知,製程工具 可設定為不同數值之各種參數,力母主一個動作包括 製程氣流、製程氣屋等。因此/源功率 '偏壓功率、 因此,製作方法步驟可實行動 201214183 作及/或設定製程 程。 工具之各種參數 以達成所要半導體製 母-個製程工具包括「操作視窗」,該「操作視窗」定 義關於各種動作及參數(例如,最小,最大參數值、需要 且允許動作及動作順序等)《限制。規則資料庫204包 括=數個製程工具之規則集216。每一個規則集216描述 特定製程工具之操作視窗(或製程工具之版本,若製程 工具具有多個版本或配置)。通常,規則引擎2〇2核對製 作方法(多個)21〇與規則集216,卩決定製作方法(多 個)210對製作方法210之預定製程工具是否有效。工具 配置214提供特定製程工具之配置資料。規則引擎逝 可使用工具配置214白招日丨丨a, 直4自規則集216選擇特定規則集,該 特定規則集對應於如所配置之彼特定製程工具。 規則集216包括各種規則,該等規則定義如所配置之 製程工具之操作視窗。規則集216可包括不同類型之規 則規則」疋義與製程工具之參數及/或動作相關聯之 _。規則可包括優先順序。例如,規則可定義為「嚴 苛」,原因在於違反此種規則可對製程工具及/或半導體 晶圓造成損壞。規則可定義$「警示」,原因在於違反此 種規則為不推薦而有可能的。熟習此項技術者將瞭解, 額外及/或不同類型之優先順序可分配給該等規則。 在一些實施例中,規則集216包括限制核對規則。「限 制核對規則」可定義製程工具之特定可變參數之限制。 例如,一個限制核對規則可定義在處理期間維持於製程 201214183 工具腔至中之最小壓力。另一個限制核對規則可定義此 I y士 敢大值。另一個限制核對規則可定義最小/最大 轧抓。熟習此項技術者將瞭解,各種限制核對規則可為 特定製祆工具之各種參數而形成。 在些貫施例中,規則集2 16包括步驟定義規則。「步 驟定義規則」可定義步驟類型之一組要求。「步驟類型」 為可由製程工具所執行之動作。例如,蝕刻腔室可執行 源蝕刻步驟、偏壓蝕刻步驟、沖洗步驟、清潔步驟等。 藉由°又定工具之特定參數及分配給此種參數之數值,來 :義每—種步驟類型。由步驟定義規則所定義之要求指 疋那些參數及參數值會產生特定步驟類型。例如「X」 瓦特源功率'、」瓦特偏壓功率及「z」seem氣流可分 類為源姓刻步驟類型’目此可設定步驟定義規則之要 f。、」瓦特源功率、「b」瓦特偏壓功率及「c」sccm 礼流可分類為偏壓則步驟類型,因此可設定步驟定義 規則之要求。熟習此項技術者將瞭解,給定製程工具可 ^有各種步驟類型且步驟定義規則可經定義以分類此種 步驟類型。 -些實施例中,規則集216包括步驟轉變規則。「 驟轉變規則」可定牛剧^s Λ,丨a 0曰y 制 J疋義步驟類型之間允許且需要的轉變 程工具可執行各種步驟類型 進行。製程工且… 要按任何順 製ί具之刼作視窗可定義步驟類型之間允許2 或需要的轉變。例如,步驟轉變規則可定義,允許步驟 10 201214183 跟隨步驟Ad-個步驟轉變規則可定義,不允許步驟E 跟隨步驟C’而必須在步驟C與步驟£之間執行步驟D。 熟習此項技術者將瞭解’規則集216可包括上述^ 的限制核對、步驟定義及步驟轉變規則之各種實施例: 例如’可以製程工具之不同變體之不同規則配置任何規 則。可以相依資訊配置任何規則,例如,若製程工具具 有某—特徵,則必須相應地配置彼特徵。 在操作中,規則引擎202針對合㈣規則集216摩用 每-個製作方法21〇,以決定製作方法21〇是否有效。在 一些實施例中’規則引$ 2G2核對由製作方法步驟所定 義之參數值與限制核對規則’以產生第一結果,該等第 —結果指示違反此種規則(若有)。隨後,規則引擎202 可使用步驟定義規則來決定製作方法之步驟類型,以產 生第二結果,該等第二結果將製作方法步驟分成特定步 驟類型。隨後’規_ 202可核對步驟類型之間的轉 變與步驟轉變規則,以產生第三結果,該等第三 示違反此種規則(若有)。然後,基於第一結果、第二^ 果及第三結果,規則引擎2〇2可產生驗證資料Η?,以供 與如所配置之特定製程工具一起使用製作方法。 ’、 驗證資料212可指示錯誤(多個)(若有),該(等) 錯誤描述違反應用規則集中之至少一個規則。在一些實 施例中’錯誤指不(多個)可進一步描述製作方法之修 (夕個)’該(等)修改為消除違規所必需。驗證資料 212係經由輸出if 208提供作為輸出。例如,驗證資料 11 201214183 212可經由GUI而向伟宙本舶- 叩使用者顯不,因此使用者 規及產生有效製作方法所需要之潛在修改。 ’、 在一些實施例中,製作方法核對器114包括製作 減輕模組2 1 8。製作方法、、ά @ z 眾忭万去減輕模組218經配 資料2U及製作方法21〇(多 收驗。且 製作方法減輕模組2 1 8 經配置為修改已被指+ & & /已被“為無效之製作方法(多個)。例 如,製作方法減輕模組?s π 士 , , 18可有利地識別違規及驗證資 料2 1 2之推薦修改,且自叙攸并、五 且自動修改違反了的製作方法,以 消除运規。製作方法減輕模 可猎由改變參數值、 插入步驟、移除步驟、重新 垔新佈置步驟專而進行修改, 使製作方法將滿足特定庫 " ⑴產生修改後的製作 咸“‘、且 、夕個;220,以作為輪屮。 第3圖$圖示驗證製 ^ 的流程圖。可由上述計算系方法咖之實施例 ’、統〇 〇來執行方法3 0 0。方法 300始於步驟3〇1。在步 法 仕,驟302,選擇規則隼 體製程工具之操作視窗。在 J集朿…導 配置資料來選擇規則集。 了基於八 也丨/驟304,核對由丰導體贺栽 製作方法之步驟所定義之參 則,以產生第一結果。在步驟值”規則集之限制核對規 步驟306,使用規則隼之步驟宏 義規則,根據半導體製程 則集之/驟疋 型,以產生第二結果。在步之步驟決定步驟類 轉變與規則集之步驟轉變規則,核對步驟類型之間的 驟310,基於第一結果、第二社要以產生第三結果。在步 一、、,°果及第三結果,有利地產 12 201214183 具—起使用半導體製 生驗證資料,以供與半導體製程 程製作方法。 方法3”包括步驟312,在步驟312中使用 在顯示器上顯示驗證資 .概也貝科,該顯示器耦接 300可包括步驟314至316 方法…“ 至步驟316。在步驟3M,判定製作 方法疋否被指示為有效。若是, 〇QQ _ , 彳方去30〇結束於步驟 利地佟貝1,方法3〇0行進至步驟316。在步驟316,有 二半導體製程製作方法’,以消除錯誤(多個),該 (專)錯誤由驗證資料所描述。隨後,方* 3〇〇可返回 至步驟304且進行重複。 口本發明之態樣實施為與電腦系統一起使用之程式產 品。程式產品之(多個)定義實施例之功能且該⑷ 程式可包含於各種電腦可讀取媒體上,包括(但不限 於)·⑴資訊’該資訊永久儲存於不可寫入儲存媒體(例 如,電腦内之唯讀記憶體裝置’諸如可由cd_r〇m驅動 或DVD驅動讀取之CD-R〇M磁碟或dvd r〇m磁碟) 上;以及(ii)可改寫資訊,該可改寫資訊儲存於可寫入儲 存媒體(例如’磁片驅動或硬碟驅動内之軟式磁碟或可 喂寫CD或可讀寫dvd )上。當此種電腦可讀取媒體攜 帶電腦可讀取指令時,此種電腦可讀取媒體表示本發明 之實施例’其中該等指令指示本發明之功能。 儘管上文係針對本發明之實施例,但在不脫離本發明 之基本範疇之情況下可設計本發明之其他及另外實施 例。 13 201214183 【圖式簡單說明】 上文簡要概述且下文更詳細論述之本發明之實施例可 參照本發明之說明性實施例進行轉,本發明之說明性 實施例圖示於附加圖式中。然而,應注意,附加圖式僅 圖示本發明之典型實施例,因此不欲視為本發明範疇之 限制,因為本發日月可允許其他时有效之實施例。 第1圖為圖示計算系統之示例性實施例之方塊圖; 第2圖為圖示製作方法核對器之實施例之方塊圖;以 及 第3圖為圖示驗證製程製作方法之方法實施例之流程 為了促進理解,為· r月b之情況下,相同元件符號茯矣 諸圖所共有之相同元徠 琥代表 件。諸圖未按比例繪製且為清楚起 見了予以簡化。預细 . J ~個實施例之元件及特徵結構可有 利地併入其他實施彳 有 包例中而無需進一步敍述。 14 201214183 【主要元件符號說明】 100 計算系統 102 處理器 104 記憶體 106 支援電路 108 I/O介面 109 顯示器 110 軟體 111 I/O裝置 112 作業系統 114 製作方法核對器 150 半導體製程工具 202 規則引擎 204 規則資料庫 206 輸入介面 208 輸出介面 210 製作方法 212 驗證資料 214 工具配置 216 規則集 218 製作方法減輕模組 220 修改後的製作方法 300 方法 301 步驟 302 步驟 304 步驟 306 步驟 308 步驟 310 步驟 3 12 步驟 3 14 步驟 316 步驟 399 步驟 15

Claims (1)

  1. 201214183 七、申請專利範圍: 1. 一種驗證一半導體製程製作方法之電腦實施方法,該方 法包含以下步驟: 選擇一規則集,該規則集描述一半導體製程工具之一操作 視窗; 核對參數值與該規則集之限制核對規則以產生第一結果, 該等參數值係由該半導體製程製作方法步驟定義; 使用該規則集之步驟定義規則,根據該半導體製程製作方 法之S亥等步驟決定步驟類型,以產生第二结果; 核對該等步驟類型之間的轉變與該規則集之步驟轉變規 則,以產生第三結果;以及 基於該等第一結果、該等第二結果及該等第三結果,使用 該電腦產生驗證資料’以供與該半導體製程工具—起使 用該半導體製程製作方法。 2.如請求項1所述之方法,其中 邊擇步驟包含以下步 獲得該半導體製程工具之配置資料;以及 基於該配置資料,自複數個規則集選擇該規則集。 3.如請求項1所述之方法,其中 半導體製程工具之可變參數之限制 該等限制核對規則定義該 4·如請求们㈣之方法,其中該等步驟定義規則定義 16 201214183 等步驟類塑中之各步驟類型之一組要求。 5.如請求項1所述之方法’其中該等步驟轉變規則定義步 驟類型之間允許且需要的轉變。 6·如請求項1所述之方法,其中該驗證資料包括至少一個 錯誤指示器’該錯誤指示器描述違反該規則集中之至少 一個規則。 7. 如請求項6所述之方法’其中該至少一個錯誤指示進一 步描述該半導體製程製作方法之至少一個修改,以消除 該違規。 8. 如明求項6所述之方法,該方法進一步包含以下步驟: 使用该電腦修改該半導體製程製作方法,以消除該違規, 該違規由該至少一個錯誤指示器所描述。 9·如請求項8所述之方法’其中該修改步驟包含以下步驟: 在該半導體製程製作方法之該等步驟之中插入新步驟。 10.如請求項1所述之方法,該方法進一步包含以下步驟: 使用圖形使用者介面(graphical user interface; GUI)在一 顯不器上顯示該驗證資料,該顯示器耦接至該電腦。 17 201214183 ιι·一種用於驗證一半導體製程製作方法之設備,該設備包 含: 一記憶體,該記憶體經配置為儲存製作方法核對軟體及複 數個規則集,該等規則集描述半導體製程工具之操作視 窗;以及 —處理器,該處理器㉟接至該記憶體,該處理器經配置為 執行該製作方法核對軟體以: 自該複數個規則集選擇-規則集’該等規則集用於描述 一半導體製程工具; 核對參數值與該規則集之限制核對規則以產生第一結 果,該等參數值係由該半導體製程製作方法步驟定 義; 使用該規則集之步驟定義規則,根據該半導體製程製作 方法之該等步驟決定步驟類型,以產生第二結果; 核對該等步驟類型之間的轉變與該規則集之步驟轉變規 則’以產生第三結果;以及 基於該等第-結果、該等第:結果及該等第三結果,產 生驗證資料,以供與該半導體製程工具一起使用該半 導體製程製作方法。 12.如明求項11所述之設備,其中該記憶體經配置為儲存 該等半導體製程工具中之各半導體製程工具之配置資 料並且其中該處理器經配置為,基於該半導體處理器 工具之該配置資料自該複數個規則集選擇該規則集。 18 201214183 13. 如二求g u所述之設備,其中該等限制核對規則定義 該半導體製程卫具之可變參數之限制,其㈣等步驟定 義規則定義該等步驟類型中之各步驟類型之—組要求, 並且其中該等步驟轉變規則定義㈣類型之間允許且需 要的轉變。 14. 如請求㉟U所述之設備,其中該驗證資料包括至少一 個錯誤指示器,該錯誤指示器描述違反該規則集中之至 少一個規則。 15·如請求g Η所述之設備’其中該處理器經進一步配置 以: 使用:電腦修改該半導體製程製作方法,以消除該違規, 該堤規由該至少一個錯誤指示器所描述。 16. 如請求項η所述之設備,該設備進—步包含: -顯示器,該顯示器麵接至該處理器,該顯示器經配置為 使用-圖形使用者介面(GUI)來顯示該驗證資料。 17. 人種電腦可讀取媒體,該電腦可讀取媒體上健存有指 令’當該等指令由一處理器執行時使該處理器執行―: 驗證-半導體製程製作方法之方法,該方法包含以下步 19 201214183 選擇一規則集,該規則集描述一半導體製程工具之一操作 視窗; 核對參數值與該規則集之限制核對規則,以產生第一結 果,該等參數值係由該半導體製程製作方法步驟定義: 使用該規則集之步驟定義規則,根據該半導體製程製作方 法之該等步驟決定步驟類型,以產生第二妹果. 核對該等步驟類型之間的轉變與該規則集之步驟轉變規 則’以產生第三結果;以及 基於該等第-結果、該等第二結果及該等第三結果,使用 該電腦產生驗證資料,以供與該半導體製程工具一起使 用該半導體製程製作方法。 18. 如請求項17所述之電腦可讀取媒體,#中該等限制核 對規則定義該半導體製程工具之可變參數之限制,其中 該等步驟定義規則定義該等步驟類型中之各步驟類型之 -組要求’並且其中該等步驟轉變規則定義步驟類型之 間允許且需要的轉變。 19. 如請求項17所述之電腦可讀取媒體,丨中該驗證資料 包括至少-個錯誤指示器,該錯誤指示器描述違反該規 則集中之至少-個規則’並且其中該至少—個錯誤指示 進一步描述該半導體製程製作方法之至少-個修改,以 消除該違規。 20 201214183 ’其中該驗證資料 示器福述違反該規 方法進一步包含以 20.如叫求項17所述之電腦可讀取媒體 包括至少—個錯誤指示器,該錯誤指 則集中之至少一個規則,並且其中該 下步驟: Λ 使用該電腦修改該半導體製裎製作方、 該違規由該至少一個錯誤指-^以消除該違規, 曰不器所描述。 21
TW100128569A 2010-08-31 2011-08-10 用於自動驗證半導體製程製作方法之方法及設備 TWI479352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37856110P 2010-08-31 2010-08-31
US13/044,747 US8527081B2 (en) 2010-08-31 2011-03-10 Method and apparatus for automated validation of semiconductor process recipes

Publications (2)

Publication Number Publication Date
TW201214183A true TW201214183A (en) 2012-04-01
TWI479352B TWI479352B (zh) 2015-04-01

Family

ID=45698239

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100128569A TWI479352B (zh) 2010-08-31 2011-08-10 用於自動驗證半導體製程製作方法之方法及設備

Country Status (6)

Country Link
US (1) US8527081B2 (zh)
JP (1) JP5762542B2 (zh)
KR (1) KR101510752B1 (zh)
CN (1) CN103080939B (zh)
TW (1) TWI479352B (zh)
WO (1) WO2012030930A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5969875B2 (ja) * 2012-09-28 2016-08-17 株式会社Screenホールディングス データ生成システムおよびデータ生成方法
CN104977857B (zh) * 2014-04-03 2018-01-09 北京北方华创微电子装备有限公司 工艺制程处理方法及系统
CN106158685A (zh) * 2015-04-22 2016-11-23 北大方正集团有限公司 一种半导体炉管工艺的检测装置及方法
CN112292644A (zh) * 2018-07-12 2021-01-29 应用材料公司 使用基于块的工作流程的约束编程

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227844B (en) * 2001-04-10 2005-02-11 Taiwan Semiconductor Mfg System for comparing process programs
US7698012B2 (en) 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US7225047B2 (en) 2002-03-19 2007-05-29 Applied Materials, Inc. Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements
US7333871B2 (en) 2003-01-21 2008-02-19 Applied Materials, Inc. Automated design and execution of experiments with integrated model creation for semiconductor manufacturing tools
US7877161B2 (en) * 2003-03-17 2011-01-25 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
US7292906B2 (en) * 2004-07-14 2007-11-06 Tokyo Electron Limited Formula-based run-to-run control
US7477960B2 (en) * 2005-02-16 2009-01-13 Tokyo Electron Limited Fault detection and classification (FDC) using a run-to-run controller
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
KR100929944B1 (ko) * 2006-02-07 2009-12-04 도쿄엘렉트론가부시키가이샤 기판 처리 장치의 제어 장치 및 기판 처리 장치의 제어 프로그램을 기록한 기억 매체
US7542820B2 (en) * 2006-09-28 2009-06-02 Lam Research Corporation Methods and arrangement for creating recipes using best-known methods
US8510790B2 (en) * 2007-03-12 2013-08-13 Hitachi Kokusai Electric Inc. Substrate processing apparatus
JP5275641B2 (ja) * 2007-03-12 2013-08-28 株式会社日立国際電気 基板処理装置、基板処理装置の表示方法、基板処理装置の制御方法及び半導体装置の製造方法
US7856332B2 (en) 2007-12-04 2010-12-21 International Business Machines Corporation Real time system for monitoring the commonality, sensitivity, and repeatability of test probes
JP2010135480A (ja) 2008-12-03 2010-06-17 Canon Inc レシピ作成装置、及び半導体露光装置
JP5566032B2 (ja) * 2009-01-13 2014-08-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および入力禁止プログラム
JP2010182861A (ja) * 2009-02-05 2010-08-19 Hitachi Kokusai Electric Inc 基板処理装置

Also Published As

Publication number Publication date
JP5762542B2 (ja) 2015-08-12
US8527081B2 (en) 2013-09-03
CN103080939B (zh) 2016-03-16
JP2013541189A (ja) 2013-11-07
US20120053719A1 (en) 2012-03-01
WO2012030930A3 (en) 2012-05-18
KR20130139221A (ko) 2013-12-20
KR101510752B1 (ko) 2015-04-10
TWI479352B (zh) 2015-04-01
CN103080939A (zh) 2013-05-01
WO2012030930A2 (en) 2012-03-08

Similar Documents

Publication Publication Date Title
US7689948B1 (en) System and method for model-based scoring and yield prediction
US7707528B1 (en) System and method for performing verification based upon both rules and models
KR102424907B1 (ko) Drc 데크 검증을 위한 테스트 레이아웃들의 자동 생성
JP2010506336A (ja) 電子設計自動化における特性
TWI503763B (zh) 半導體處理控制方法和電腦可讀取紀錄媒體
US11119901B2 (en) Time-limited dynamic testing pipelines
US9032346B2 (en) Method and apparatus for creating and managing waiver descriptions for design verification
TW201214183A (en) Method and apparatus for automated validation of semiconductor process recipes
US8037447B2 (en) Identifying semiconductor system specification violations
US11619926B2 (en) Information processing device, program, process treatment executing device, and information processing system
JP4648386B2 (ja) 設計支援装置、設計支援方法、設計支援プログラム
JP5973380B2 (ja) 生産指標抽出装置及びプログラム
WO2009016090A1 (en) A method and relative device for the management of technological recipe information to aid in defining process flows, in particular for the development and production of micro- and nanotechnology devices in cleanroom laboratories
JP5509062B2 (ja) 生産シミュレーション装置
US8234001B2 (en) Tool commonality and stratification analysis to enhance a production process
CN115812207A (zh) 产生半导体制造设备的数字孪生体
TW202119232A (zh) 用於半導體應用的協作學習模型
US8495525B1 (en) Lithographic error reduction by pattern matching
JP5181484B2 (ja) 歩留まり監視システム及び歩留まり監視方法
WO2018057048A1 (en) Automated design of a piping system
JP2009157655A (ja) データ解析装置、データ解析方法、およびプログラム
JP2022038866A (ja) 情報処理方法、プログラム、および情報処理装置
US20080167843A1 (en) One pass modeling of data sets
JP2023151758A (ja) システムおよび方法
CN117634861A (zh) 基于知识库的工业软件执行流程的确定方法及装置