TW201208510A - Circuit board with anchored underfill - Google Patents

Description

201208510 六、發明說明： ，【發明所屬之技術領域】 本發明一般係關於半導體處理，尤其係關於半導體晶 片銲料凸塊銲墊（solder bump pad)及其製造方法。 【先前技術】 覆晶式（flip-chip)固定方法已行之有年以將半導體晶 片固定至電路板，例如半導體晶片封裝基板。在許多傳統的 覆晶式變化中，於半導體晶片之輸入/輸出（I/O)位置及電路 板之相對應的I / 0位置之間建立複數個銲料接點。於一種傳 統製程中，銲料凸塊係冶金接合（metallurgically bonded) 至半導體晶片之給定的I/O位置或銲塾且所謂的預銲料 (pre-solder)係冶金接合至電路板之相對應的I/O位置。 此後，銲料凸塊及預銲料彼此接近且經受將銲料凸塊及預 銲料之其中之一或兩者回流之熱處理而建立必要的銲料接 點（solder joint)。 覆晶式銲料接點可經受各種來源之機械應力，例如熱 膨脹係數（coefficient of thermal expansion, CTE)失 配、延性差異（ductility difference)及電路板麵曲 (citcuit board warping)。此種應力能令方才所敘述之傳 統的銲料接點受到彎曲力矩。此效應係有方向性的，因為 應力在最靠近晶粒（die)邊緣及角落處最大且隨著靠近晶 粒中心而減弱。 為了降低CTE失配之影響，通常將底部填充材料放置 於晶片及底層封裝基板之間，且尤其將其放置於晶片及封 3 95144 201208510 裝基板上之抗銲層（solder resist layer)之間。類似輝料 接點，甚至底部填充也可能會受到彎曲力矩。若夠嚴重或 若底部填充與抗銲劑之間的接合係局部地減弱，則可能會 發生剝離（delamination)。底部填充剝離會導致於銲料接 點中形成裂縫且最終會導致裝置損壞。 一種傳統的設計係依賴銲料遮罩（so 1 der mask)之相 备平滑的表面與底部填充之間之黏著接合的強度。應力可 克服此種接合。另-種傳統的設計係使用電雜刻製程以 粗化銲料遮罩之上表面，藉此強化黏著接合 。粗化通常僅 貫於1微米。還有另一種技術係依賴在底部填充沉積 之二另外清潔銲料料。在此最後的技射，與平滑表面 進行黏著接合仍係目標。 於鄉本發月係針對克服或降低一個或更多個前述缺點之 衫警。 【發明内容】 包含ΖίΓ月之實施例之—態樣，提供—種製造方法， 成通往該面至電路板之—面以及於銲料遮罩中形 上以使底部填充。將底部填充放置在銲料遮罩 死之邛为凸伸進入至少一個開口中。 曰曰 之 片：=:明之實施例之另-態樣，提供-種將半導體 -面二及;^板之方法，包含將銲料遮罩鋪設至電路板 半導體晶片執面之複數個，。將 放置在間隙中二t 留下間隙。將底部填充 使底°卩填充之部分凸伸進入開口之各者 95144 4 201208510 中。 :據:發明之實施例之另一態樣，提供一種装置，包 板。銲料遮罩位於該面上且包含通往該 v個開σ。底部填充位於銲料遮罩上且包含凸伸 進入至少一個開口中之底部填充之部分。 【實施方式】 ί此敛述係為例如半導體晶片封震基板的電路板的 各種實施例一個例子包含圖案化有通到電路板的一側的 -個或多侧料遮罩。放置在銲料遮罩上的底部填 充包含凸伸進人開口的部分絲成用於強化強度及對抗底 填充剝離的機械接點。現在即將敘述更多細節。 在以下所㈣圖式卜元件㈣料係重複於出現在 多於-張圖式中的相同元件。現在來看圖式，尤其係第i 圖，其中顯示包含固定在電路板2〇的一面17上的半導體 曰曰片15的半導體晶片裝置1〇的例示性實施例的立體視 圖。底部填充材料層25位於半導體晶片15及電路板20 之間。半導體晶片15係可為使用在電子產品中的無數個不 同類型的電路裝置中的任何一種且係可為單或多核心或者 甚至可與另外的晶片堆豐，電子產品例如係為’舉例而言， 微處理器、圖形處理器、複合式微處理器/圖形處理器、特 殊應用積體電路、記憶體裝置等。半導體晶片15可由例如 係為石夕或鍺的主體半導體（bu 1 k semi conductor)或例如係 為絕緣體上覆矽（s i 1 i con-on- i nsu 1 ator)材料的絕緣體上 半導體材料所構成。半導體晶片15可藉由銲料接點或其他 5 95144 201208510 結構以覆晶方式固定且電性連接至電路板2〇(未見於第^ 圖中但顯示在後續的圖式中）。 電路板20係可為半導體晶片封裝基板、電路卡或實 質上任何其他類型的印刷電路板。雖然單片結構可用於電 路板20，但更典型的配置會使用堆積設計（buiid_Up design)。就此而言，電路板20可由中央核心所構成，在 其上方形成一個或多個堆積層且在其下方形成另外一個或 多個堆積層。核心本身可由一個或多個層的堆疊所構成: 此種配置的例子可被稱為所謂的「2_2_2」排列，在其中單 層核心被夾置在二組二個堆積層之間。若實施成半導體： 片封裝基板’則電路板20中的層數量可從四個變化至上個 或更多個，但也可少於四個。亦可使用所謂的「無核心固 (coreless)」設計。電路板2〇的層可由散佈有金屬互連 絕緣材料所構成，絕緣材料例如係各種已知的環氧樹脂。 可使用多層配置以代替堆積。視需要地，電路板2()可 知的陶兗或其他適用於封裝基板或其他印刷電路板的材料 所構成。 將配合第2圖敘述半導體晶片裝置1〇的更多細節， 第2圖係為第1圖在剖面2_2處截取之剖視圖。在看第2 圖之前，注意到顯示在剖面中之封裝件1〇之部分之確切 置將會有所幫助。注意到’剖面2_2通過包含邊緣之一 小部分的半導體晶片15。了解此背景後 ，現在注意看第2 圖。為了在半導體晶片15及其他未顯示的電路裝置之間提 供電力、接地及訊號傳輪，電路板2〇設有一些導線 6 95144 201208510 (conductor trace)及通孔及其他結構。為了促進那些傳 輸’電路板20可設有如圖所示之球柵陣列（ball grid array)33或者針柵陣列（pin grid array)、地栅陣列（land grid array)或其他類型的互連架構之形式之輸入/輸出。 如以上所注意到，半導體晶片15可組構成主體半導體或絕 緣體上半導體配置。在此實施例中，半導體晶片15係實施 成包含主體半導體層35及半導體裝置層40之主體半導 體。半導體裝置層40包含提供半導體晶片15功能性之各 種電路且通常包含促進傳輸電力、接地及訊號至半導體晶 片15及從半導體晶片15傳輸電力、接地及訊號之複數個 金屬化及/或其他類型的導體層。介電層疊層（dielectric laminate layer)45係形成在半導體裝置層4〇上且可由多 層絕緣材料所構成。在例示性實施例中，介電堆疊可由例 如-氧化⑦及氮切之交替層所構成。然而，可使用這些 或其他絕緣材料之其中—者之單片結構代替層疊。一 半導體曰曰片15可覆晶固定至電路板20之一面17以 留下1隙47且藉由複數個錦料結構或接點以電性連接 =路：肋之一側’可以看見其中的二個銲料結構或接 刀別&不為50及55。因為剖面2_2之位置，僅可看經 料=55之—部份。以下銲料接點55之敘述亦將說明^ 。銲料接點5G包讀料結構或凸錢，^ 二Λ Γ金接合至有時被稱為預銲料之另-㈣結構65‘ 、二/ 60及預銲料65係以銲料回流製程而冶金接合。 不貝的線7〇表不於回流之後銲料凸塊60及預銲料邱 95144 7 201208510 之間的假想邊界。然而，本領域之技術人士將理解到即使 在精微的檢查期間此種邊界70係很少能容易見到。鲜料凸 塊60可由各種鉛基（iead-based)或無鉛銲料所構成。例示 性的錯基銲料可具有於或接近共晶比例之組成，例如大約 63%的錫及37%的鉛》無鉛例子包含錫-銀（大約97. 3%的錫 2·7%的銀）、錫-銅（大約99%的錫1%的銅）、錫-銀-鋼（大約 96. 5%的錫3%的銀〇· 5°/◦的銅）等。預銲料65可由相同類型 的材料所組成。視需要地，可消除預銲料65以有利於單一 銲料結構或銲料加上導電柱排列。銲料凸塊60係冶金地連 接至或者被稱為下凸塊金屬化（underbump metal lization) 或UBM結構之導體結構75。如在本說明書的別處之更詳細 的說明，UBM結構75可設有對各種應力及彎曲力矩提供改 善的阻力之階梯排列。接著，UBM結構75電性連接至晶片 U中之標示為80且可為半導體晶片15中之複數個金屬化 層之部分之另一導體結構或銲墊。導體結構80可被稱為重 新分配層（redistribution layer)或RDL結構。可將導體 結構80使用成電力、接地或訊號之輸入/輸出位置或使用 成不電性連接其他結構之虛擬銲墊（dummy pad)。預銲料 65係同樣冶金接合至被銲料遮罩90侧向地圍住之導體 85。導體結構85可形成可為多層導體結構且藉由通孔而互 連且被介電材料層所圍繞者之部分。 底部填充材料層25係散佈在半導體晶片15及基板20 之間’尤其係在半導體晶片15及銲料遮罩90之間，以減 少半導體晶片15、銲料接點50、55等及電路板20之熱膨 8 95144 201208510 脹係數（coefficient of thermal expansion, CTE)中之差 異之影響。若需要的話，底部填充25可擴展至或超過銲料 遮罩之邊緣97。舉例而言，底部填充材料層25可為混合 有矽膠填充物之環氧樹脂及酚醛樹脂，且在建立銲料接點 50及55之回流製程之前或之後沉積。各種物理製程可對 底部填充25及銲料遮罩90之間的接合導致顯著的應力。 此些應力中某些係因為在熱循環期間於半導體晶片15、電 路板20及底部填充材料層25之間之應變率（strain rate) 差異。另一種造成差應力（differential stress)原因可為 銲料凸塊60及預銲料65之間之延性差異。因為已知為邊 緣效應（edge effect)之現象，此些差應力及所造成之應變 可在接近半導體晶片15之邊緣30時最大且可於從邊緣30 射向半導體晶片15之中心之箭頭92所指示之方向逐漸地 減少。 底部填充材料層25藉由黏著力以黏著至銲料遮罩90 之上表面95。然而，藉由跨置於銲料接點50之底部填充 凸起以額外抑制底部填充25從銲料遮罩95分離。底部填 充凸起之其中一者標示為100。藉由在銲料遮罩90中形成 例如係為開口 105之開口以建立底部填充凸起1〇〇及其他 未標示者。現在藉由參考第3圖可理解底部填充25、凸起 100及開口 1〇5等之更多細節，第3圖係為第2圖由虛橢 圓110在周圍劃線之以更大的放大倍率顧示之部分。在第 3圖中可看見電路板2〇之一部分、導體銲墊85、銲料接點 50之預銲料65之一部分及銲料遮罩9〇及底部填充25之 9 95144 201208510 -部分。在此剖面圖中’不僅可看見底部填充25之凸起 ίο亦可看見位於銲料遮罩9〇之相對應的開口 及ho中之凸起115、120及125。如上所注意到凸起⑽ 係位於銲料遮罩中之開口 105中。因為與鮮料遮罩叩之化 學鍵結以及抵抗底部填充25相對於銲料遮罩9g之旋轉移 動的機械連結，凸起_、115、12G及125對於底部填充 25從銲料遮罩90的剝離提供額外的阻力。本質上，例如 凸起100之給定的凸起之側向邊緣或邊界係支承鲜料遮罩 90之開口 105之相對的侧向邊緣或邊界。此功效類似於相 互合作之構件之間的交互配合。 ' 應體認到，可大幅改變凸起10〇、115、ι2〇及125 數目及形狀。就此而言，現在將注意力轉向第4圖，其係 第3圖在剎面4-4處之剖面圖。在此剖面圖中，可看見凸 起100、115、120及125以及排列在預銲料仍周圍且因此 圍住預銲料之四個額外的凸起145、15〇、155及16〇。在 此實施例中，凸起105、115、120及125具有大致上圓形 的剖面。然而，實質上可使用任何形狀，例如矩形、方^ 或其他形狀。再者，依據叹计方向可大幅地改變凸起1〇〇 115、120及125之空間排列。確實，底部填充凸起之數目、 空間排列及占板面積（footprint)可隨著銲料接點而改變1 且依據設計考量，於接近給定的銲料接點處，可不具有底 部填充之凸起。 ' — 一種可能的替代排列係描繪在第5圖中，其係類似第 4圖的剖面圖。在此處’鮮料遮罩9〇’設有開口，在其中 95144 10 201208510 底部填充之凸起165、Π〇、γ 65 。凸起 165、170、175 及 致方形的占板面積。 、175及180排列環繞預銲料 175及180之數目為四個且具有大

到’在此處所敘述的對電路板2()所實施之製程，可實 於刀離的電路板或以條狀或其他形式集合之許多電路 見在將左意力轉向第6圖。在此階段中，在電路板2〇 已形成導體結構85及或者其他金屬化層。導體結構85 可由例如係為紹、銅、銀、金、欽、耐熱金屬、耐熱金屬 化。物及其合金等之各種導體材料所構成。代替單一結構， =體結構85可由複數個金屬狀疊層所㈣，例如鈦詹接 著錦鈒層接著銅層。於另—實施例巾，鈦層可覆蓋有銅層 接著錦之頂部塗層。然而，本領域之技術人士將體認到， 可將種類繁多的導電材料使用於導體結構85。可使用各種 已知用於鋪設金屬材料之技術，例如物理氣相沉積、化學 氣相沉積、電鍍等。應了解到，可使用額外的導體結構。 最初，可鋪設銲料遮罩90至電路板2〇以覆蓋導體銲 塾85。可藉由旋轉塗佈（spin coating)或其他技術鋪設銲· 料遮罩90且可由各種適當的材料製造銲料遮罩，例如，舉 例而言’由 Taiyo Ink Mfg. Co.，Ltd 所製造的 PSR-4000 11 95144 201208510 AUS703 或由 Hitachi Chemical Co.，Ltd·所製造的 SR7000。 在此階段中’可將非接觸光罩（n〇n_c〇ntact ph〇t〇mask) 170放置在銲料遮罩145上。非接觸遮罩wo包含透光的 基板192及依據欲形成在録料遮罩中之開口之所需要的 形狀及尺寸而決定形狀及大小之不透光的部分195、2〇〇、 205、210及215。可將鉻或相似者使用於不透光的部分 195、200、205、210及215且可將某種玻璃使用於基板192。 視需要地，可在銲料遮罩90上形成光微影遮罩，且可藉由 已知的技術以微影的方式圖案化。 現在參考第7圖，實施曝光製程以將銲料遮罩9〇之 未遮蔽的部分曝光，且令其不可溶於後續的顯影溶液中。 在曝光之後，可移除遮罩190，或若遮罩190係由阻劑 (resist)形成則可藉由灰化（ashing)、溶劑剝除（solvent stripping)等剝除之。曝光光線220之合適的波長及輻射 強度以及持續時間將視銲料遮罩90之性質而定。 現在參照第8圖，在曝光之後移除插纟會在第7圖中之 非接觸遮罩190且使用已知的顯影溶液將鮮料遮罩顯影 以在鲜料遮罩90中建立開口 105、130、135及140以及設 計成容納後續形成的預銲料（第3圖中之65)之更大的開口 225。因為形成開口 225，導體銲墊85被曝露出且準備好 容置銲料結構。 將注意力轉向第9圖。在此，可將預銲料65鋪設至 導體銲墊85。可藉由印刷、電鍍、取放（pick and Place) 或其他用於鋪設銲料結構之技術來鋪設預銲料65。顯然， 12 95144 201208510 應小心謹慎以避免在銲料遮罩90之開口 1〇5、13〇、135 及140之任何一者中沉積任何預銲料65。 如第10圖所示，可藉由在銲料遮罩9〇上喷佈底部填 充材料之液滴或珠粒230以沉積底部填充25。可在將半導 體晶片15(參見第2圖）固定至電路板2〇之後或之前完成 底。卩填充25之沉積。當底部填充25遍佈銲料遮罩g〇時， 填滿開口 105、130、135及140以建立前述的凸起。注意 在第ίο圖中，已建立了二個凸起120及125。在沉積之後， 令底部填充25經受熱固化（thermal cure)。可將各種參數 使用於依據甩於樹脂之環氧樹脂之固化。在例示性實施例 中，可於大約140至160t實施固化大約6〇至12〇分鐘。 應了解到，於使用光敏化合物以外之情況下，可使用 其他技術以於銲料遮罩90中建立開口 1〇5、13〇、135及 140。就此而言’當需要時，可能藉由化學蝕刻、雷射切除 或其他材料移除技術以切割出開口 1〇5、13〇、135及14〇。 本領域之技術人士將體認到，不需要將加強的底部填 充凸起放置成連接至銲料接點或其他互連結構位置。就此 而言，現在將注意力轉向第11圖，其係類似第4圖但係在 較低放大倍率之平面圖。因放大倍率較低，所以可看見鲜 料遮罩90之邊緣97及電路板20之表面17之一部分（亦顯 示在第2ϋ巾）。為簡單說明，僅標丨亦顯*在第4圖中之 預銲料65及底部填充凸起100、115、120及125。可在銲 料遮罩90中形成統一標示為2祁之額外的底部填充凸起 235 ’如在本說明書別處所述者。可將底部填充凸起咖放 13 95144 201208510 置在底部填充材料與電路板2Q介接之任何處。在此實施例 中，底部填充凸起235沿著輝料遮單9〇之界限（perimeter) 240。 可將任何在此處所揭露之例示性實施例具體化於設 置在電腦可讀取媒體中之指令中’例如，舉例而言，電腦 可讀取媒難為半導體、磁碟、光碟或其他儲存媒體，或 者，將實施例具體化成電腦資料信號。指令或軟體能夠合 成及/或模擬在此處所揭露之電路結構。在—_示性實施 例中，可使用電子設計自動化程式以合成所揭露之電路結 構，電子設計自動化程式係例如為eWe卿或E_e 等。可使用所得到之碼以促進所揭露之電路結構。 雖然本發明容易受各種修改及替代形式影響但已透 過圖式中之範例顯示特定實施例且已在此詳細敘述特定實 ，例。“ ’應理解到’並非將本發明限制於所揭露的特 定形式。更確切地說’本發明係涵蓋所有落於如隨後附加 之申請專利範圍所定義之本發明之精神及 等效及替代者。 / 【圖式簡單說明】 本發明之前述及 在閱讀以上實施方式及參考圖式後 其他優點將變得顯而易見，其中： 第1圖係為包含安裝於電路板上之半導體晶片之半導 體晶片裝置之例示性實施例之剖面圖； 第2圖係為第1圖在剖面2-2處截取之剖面圖； 第3圖係為第2圖以更大的放大倍率顯示之部分； 95144 14 201208510 第4圖係為描繪在第3圖中之部分在剖面4-4處截取 之剖面圖； 第5圖係為類似第4圖但代替例示性銲料遮罩及底部 填充排列之剖面圖； 第6圖係為描繪位於例示性銲料遮罩上之例示性非接 觸遮罩之剖面圖； 第7圖係為類似第6圖但描繪銲料遮罩微影曝光之剖 面圖； 第8圖係為類似第7圖但描繪銲料遮罩顯影以在其中 產生選擇的開口之剖面圖； 第9圖係為類似第8圖但描繪銲料結構放置於銲料遮 罩上之剖面圖； 第10圖係為類似第9圖但描繪底部填充放置之剖面 圖；以及 第11圖係為類似第4圖但描繪於較低放大倍率之剖 面圖。 【主要元件符號說明】 10 半導體晶片裝置 15 半導體晶片 17 面 20 電路板 25 底部填充 30、97 邊緣 33 球柵陣列 35 主體半導體層 40 半導體裝置層 45 介電層疊層 47 間隙 50、55 銲料接點 60 銲料凸塊 65、65, 預銲料 15 95144 201208510 70 邊界 75 UBM結構 80 導體結構 85 導體銲墊 90、90’銲料遮罩 92 箭頭 95 上表面 100 、 115 、 120 、 125 、 145 、150、 155 、 160 、 235 105 、 130 、 135 、 140 、 225 開口 110 虛線橢圓 190 非接觸遮罩 192 基板 195 、 200 、 205 、 210 、 215 不透光的部分 220 曝光光線 230 珠粒 凸起 240 界限 16 95144

Claims (1)

1. 201208510 七、申請專利範圍： 1. 一種製造方法，包括： 將銲料遮罩（90)鋪設至電路板（20)之一面（17); 於該銲料遮罩（90)中形成通往該面（17)之至少一 個開口（105);以及 將底部填充（25)放置在該銲料遮罩（90)上以使該 底部填充之部分（100)凸伸進入該至少一個開口（105) 中〇 2. 如申請專利範圍第1項所述之方法，固化該底部填充以 硬化該部分。 3. 如申請專利範圍第1項所述之方法，包括於該銲料遮罩 中形成通往該面之複數個開口以及放置該底部填充以 使該底部填充之部分凸伸進入該複數個開口之各者中。 4. 如申請專利範圍第3項所述之方法，包括將銲料（50) 結構耦合至該銲料遮罩。 5. 如申請專利範圍第4項所述之方法，其中，該銲料結構 係被該複數個開口側向地圍住。 6. 如申請專利範圍第1項所述之方法，包括將半導體晶片 (15)耦合至該電路板之該面。 7. 如申請專利範圍第1項所述之方法，包括藉由微影方式 圖案化該銲料遮罩以形成該至少一個開口。 8. 如申請專利範圍第1項所述之方法，其中，使用儲存在 電腦可讀取媒體中之指令以形成該至少一個開口。 9. 一種將半導體晶片（15)耦合至電路板（20)之方法，包 1 95144 201208510 括： 將銲料遮罩（90)鋪設至該電路板（20)之一面（17); 於該銲料遮罩（90)中形成通往該面（17)之複數個 開口（105、135); 將該半導體晶片（15)耦合至該電路板（20)之該面 (17)以留下間隙（47);以及 將底部填充（25)放置在該間隙（47)中以使該底部 填充之部分（100、120)凸伸進入該開口（105、135)之各 者中。 10. 如申請專利範圍第9項所述之方法，固化該底部填充以 硬化該部分。 11. 如申請專利範圍第9項所述之方法，包括將複數個銲料 接點（50、55)耦合在該半導體晶片及該電路板之間。 12. 如申請專利範圍第11項所述之方法，其中，該銲料接 點之至少一者係被該複數個開口之至少一些者側向地 圍住。 13. 如申請專利範圍第9項所述之方法，包括藉由微影方式 圖案化該銲料遮罩以形成該複數個開口。 14. 如申請專利範圍第9項所述之方法，其中，使用儲存在 電腦可讀取媒體中之指令以形成該複數個開口。 15. —種裝置，包括： 電路板（20)，包含一面（17); 銲料遮罩（90)，位於該面（17)上且包含通往該面 (17)之至少一個開口（105);以及 2 95144 201208510 底部填充（25)，位於該銲料遮罩（90)上且包含凸伸 進入該至少一個開口（105)中之該底部填充之部分（100)。 16.如申請專利範圍第15項所述之裝置，其中，該銲料遮 罩包括通往該面之複數個開口且該底部填充包括凸伸 進入該複數個開口之各者中之該底部填充之部分。 Π.如申請專利範圍第16項所述之裝置，包括耦合至該電 路板之該面之鲜料結構（5 0 )。 18. 如申請專利範圍第17項所述之裝置，其中，該銲料結 構係被該複數個開口之至少一些者側向地圍住。 19. 如申請專利範圍第16項所述之裝置，其中，該電路板 包括半導體晶片封裝基板。 20. 如申請專利範圍第15項所述之裝置，包括耦合至該電 路板之該面之半導體晶片（15)。 3 95144