TW201207917A - Method for cleaning silicon carbide semiconductor and apparatus for cleaning silicon carbide semiconductor - Google Patents

Method for cleaning silicon carbide semiconductor and apparatus for cleaning silicon carbide semiconductor Download PDF

Info

Publication number
TW201207917A
TW201207917A TW100120748A TW100120748A TW201207917A TW 201207917 A TW201207917 A TW 201207917A TW 100120748 A TW100120748 A TW 100120748A TW 100120748 A TW100120748 A TW 100120748A TW 201207917 A TW201207917 A TW 201207917A
Authority
TW
Taiwan
Prior art keywords
oxide film
plasma
cleaning
sic
semiconductor
Prior art date
Application number
TW100120748A
Other languages
English (en)
Inventor
Tomihito Miyazaki
Keiji Wada
Toru Hiyoshi
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201207917A publication Critical patent/TW201207917A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

201207917 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種碳化矽（Sic)半導體之洗淨方法及Sic 半導體之洗淨裝置，更明確而言係關於一種使用於具有氧 化膜之半導體裝置中的SiC半導體之洗淨方法及Sic半導體 之洗淨裝置。 【先前技術】 自先前以來’於半導體裝置之製造方法中，為了除去附 著於表面之附著物而進行洗淨。作為上述之洗淨方法，可 列舉例如，日本專利特開平6_314679號公報（專利文獻丨）中 所揭示之技術。於該專利文獻1中，揭示有以如下之方式 進行之半導體基板之洗淨方法。首先，以含有臭氧之超純 水洗淨矽（Si)基板並形成Si氧化膜，將微粒及金屬雜質取 入至該S!氧化膜之内部或表面。其次，以稀氫氟酸水溶液 洗淨該Si基板後姓刻除去以氧化膜，同時除去微粒及金屬 雜質。 先前技術文獻 專利文獻 專利文獻1:日本專利特開平6_314679號公 【發明内容】 發明所欲解決之問題
SiC之帶隙較大’且最大絕緣擊穿電場及熱導率大於 S! ’另-方面，載子之移動率係與Si同樣大，電子之飽和 漂移速度及耐受電昼亦較大。因&，期待應用於要求高效 156699.doc 201207917 化、高耐受電壓化及大容量化之半導體裝置中。因此，本 發明者著眼於將sic半導體使用於半導體裝置中。於將sic 半導體使用於半導體裝置中之情形時，必需洗淨Sic半導 體之表面。 2而，本發明者發現·若為了將上述專利文獻丨中所揭 不之洗淨方法應用於Sic半導體，於Sic半導體上形成以氧 化膜，且以稀氫氟酸水溶液洗淨Si氧化膜，則根據平面方 向之Si氧化膜之膜質，於Sic半導體之面内蝕刻速率會產 生差異。若於Sic半導體中產生由以氧化膜除去而引起之 面内不均，則有時會產生殘留有8丨氧化臈等洗淨不充分之 區域。即便於Si氧化膜全部被除去之情形時，由於僅Sic 半導體面内之一部分區域進行钮刻，故而Sic半導體之表 面特性亦會產生不均。因此，無法使洗淨後之Sic半導體 之表面特性良好。 因此。本發明之目的在於提供一種能以表面特性變得良 好的方式洗淨SiC半導體的Sic半導體之洗淨方法及Sic半 導體之洗淨裝置。 解決問題之技術手段 本發明之SiC半導體之洗淨方法包含於Sic半導體之表面 形成氧化膜之步驟與除去氧化膜之步驟，於除去氧化膜之 步驟中，藉由鹵素電漿或氫（H)電漿除去氧化膜。 根據本發明之sic半導體之洗淨方法，藉由在Sic半導體 之表面形成氧化膜，可形成取入有附著於表面之雜質、微 粒等之氧化膜。因為藉由鹵素電漿或Η電漿除去該氧化 156699.doc 201207917 膜’故而可減少SiC之平面方向之各向異性之影塑。因 此’可以減少面内不均之方式除去形成於批半導體 面之氧化膜。因此，可以減少面内不均之方式除去Sic半 導體之表面之雜質、微粒等。又，Sic半導體係穩定之化 合物，因此即便使用齒素電激，對Sic半導體之損宝亦較 小。因此’能以表面特性變得良好之方式洗 體。 於上述SiC半導體之洗淨方法中’較佳為於除去氧化膜 之步驟中，使用氟（F)電漿作為_素電漿。 F電漿之蝕刻效率較高’且金屬污染之可能性較低。因 此，能以表面特性變得更良好之方式洗淨Sic半導體。 於上述SiC半導體之洗淨方法中，較佳為於除去氧化膜 之步驟中，以2(TC以上40(TC以下之溫度進行氧化膜之除 去0 藉此，可減少對SiC半導體之損害。 於上述Sic半導體之洗淨方法中，較佳為於除去氧化膜 之步驟中，以0.1 Pa以上20 Pa以下之壓力進行氧化膜之除 去。 藉此’可提高鹵素電漿或Η電漿與氧化膜之反應性，從 而可容易地除去氧化膜。 於上述SiC半導體之洗淨方法中，較佳為於形成氧化膜 之步驟中，使用氧（〇)電漿。 藉由使用氧電漿，可容易於作為鍵牢固且穩定之化合物 之SiC半導體之表面形成氧化膜。因此，可容易地形成取 156699.doc 201207917 入有附著於表面之雜質、微粒等之氧化膜。藉由以函素電 漿除去該氧化膜’可除去Sic半導體之表面之雜質、微粒 等。又，SiC半導體係穩定之化合物，因此 氣 :，對Sic半導體之損害亦較小。以，能以表面= 得更良好之方式洗淨SiC半導體。 於上述SiC半導體之洗淨方法中，較佳為於形成氧化膜 之步驟與除去氧化膜之步驟之間，沉半導體係配置於與 大氣隔絕之環境内。 藉此，可抑制大氣中之雜質再附著於Sic半導體之表 面。因此，能以表面特性變得更良好之方式洗淨Sic半導 體。 本發明之一態樣中之Sic半導體之洗淨裝置包含形成 部、除去部與連接部。形成部係於Sic半導體之表面形成 氧化膜。除去部係使用鹵素電漿或漿除去氧化膜。連 接部係連接形成部與除去部以能夠搬送Sic半導體。連接 部中之用於搬送Sic半導體之區域可與大氣隔絕。 本發明之其他態樣中之S i C半導體之洗淨裝置包含用於 在SiC半導體之表面形成氧化膜之形成部、與使用鹵素電 漿或Η電漿用於除去氧化膜之除去部，且形成部與除去部 係相同。 根據本發明之一態樣及其他態樣中之Sic半導體之洗淨 裝置，可抑制於在形成部於SiC半導體上形成氧化膜後、 在除去部除去氧化膜之間，SiC半導體暴露於大氣中。藉 此’可抑制大氣中之雜質再附著於Sic半導體之表面。又 156699.doc 201207917 因為藉由鹵素電漿戎 电m電漿除去取入有雜質、微粒 化膜，故而可減少Sic之承而十人 乳 之千面方向之各向異性之影響。 此，可以減少面内石於 積 句之方式除去形成於Sic半導體之 面之氧化膜。因此，台t IV主上& ,
SiC半導體 • 一 此以表面特性變得良好之方式洗淨 發明之效果 以上說明所述，根據本發明之沉半導體之洗淨方法 及洗淨裝置’ II由以齒素錢或H電激除去形成於表面之 氧化膜’能以表面特性變得良好之方式洗淨训半導體。 【實施方式】 以下’根據圖式說明本發明之實施形態。再者，對以下 之圖式t相同或相當之部分’附上相同之參照符號，不重 複進行說明。 (實施形態1) 圖1係本發明之實施形態1中之SiC半導體之洗淨裝置之 示意圖。參照圖1 ’說明本發明之一實施形態中之Sic半導 體之洗淨裝置。 如圖1所示，SiC半導體之洗淨裝置1〇包含形成部u、除 去部12與連接部13。形成部n與除去部12係藉由連接部13 而連接。形成部11 '除去部12及連接部13之内部係與大氣 隔絕’且内部可相互連通。 形成部11係於Sic半導體之表面形成氧化膜。作為形成 部11 ’可使用例如電漿產生裝置、利用臭氧水等含有氧之 溶液形成氧化膜之裝置等。 156699.doc 201207917 除去部12係除去形成部11所形成之氧化膜。作為除去部 12’可使用電漿產生裝置《除去部12係使用鹵素電漿或氫 電漿除去氧化膜。 形成部11及除去部12所使用之電漿產生裝置並無特別限 定’可使用例如平行平板型RIE(Reactive Ion Etching:反 應性離子蚀刻）裝置、ICP(Inductive Coupled Plasma :電感 耦合電漿）型 RIE裝置、ECR(Electr〇n Cyclotron Resonance: 電子回旋共振）型RIE裝置、SWP(Surface Wave Plasma :表 面波電漿）型 RIE裝置、CVD(ChemiCal Vapor Deposition: 化學氣相沈積）裝置等。 連接部13係將形成部11與除去部12連接以能夠搬送siC 基板1。於連接部13中用於搬送SiC基板1之區域（内部空間） 可與大氣隔絕》 此處，與大氣之隔絕（隔絕大氣之環境）係表示未混入大 氣之環境’例如真空中’或由惰性氣體或氮氣構成之環 境。具體而言’與大氣隔絕之環境係例如真空中，或填充 有氮（N)、氦（He)、氖（Ne)、氬（Ar)、氪（Kr)、氙（Xe)、氡 (Rn) ’或由該等之組合構成之氣體之環境。 於本實施形態連接部13係將形成部11之内部與除去 部12之内部連結。連接部13係内部具有用於將自形成部i i 所搬出之SiC半導體向除去部12搬送之空間。即，連接部 13係為了以不使SiC半導體開放於大氣中之方式將其自形 成部11向除去部12搬送而設置。 連接部13係内部具有可搬送SiC基板1般之大小。又，連 156699.doc 201207917 接部13亦可具有可在已將SiC基板1載置於晶座上之狀態下 進行搬送之大小。連接部13係將例如形成部11之出口與除 去部12之入口連結之加載互鎖室。 又，洗淨裝置10亦可進而包含配置於連接部13之内部並 且用於將SiC半導體自形成部11向除去部12搬送之第丨搬送 部。洗淨裝置10亦可進而包含用於將已由除去部12除去了 氧化膜之SiC半導體取出至洗淨裝置1〇之外部、或者在與 大氣隔絕之環境内向形成構成半導體裝置之氧化膜之氧化 膜形成部搬送的第2搬送部《第1搬送部與第2搬送部可相 同亦可不同。 又’洗淨裝置10亦可進而包含配置於形成部丨丨與連接部 13之間且用於隔絕形成部丨丨之内部與連接部13之内部之隔 絕部。又，洗淨裝置10亦可進而包含配置於除去部12與連 接部13之間且用於隔絕除去部12之内部與連接部^之内部 之隔絕部。隔絕部可使用例如可堵塞各自之連通部的閥或 擋板等。 3 又，洗淨裝置10亦可進而包含用於排出内部之環境氣體 之真空泵、或用於替換内部之環境氣體之替換儲氣瓶。真 空泵或替換儲氣瓶可連接於形成部11、除去部12及連接部 13之各個’亦可至少連接於其中之任一個。 再者，洗淨裝置10亦可包含除上述以外之多種要素，佝 為了便於說明，省略該等之要素之圖示及說明。 又，於圖1中，作為連接部13表示了僅將形成部11與除 去部12之間連結之形狀’但並不限定於此。作為連接： 156699.doc 201207917 1 3，亦可使用例如隔絕大氣之反應室’且於該反應室内配 置形成部11及除去部12。 圖2係概略地表示本發明之實施形態1中準備之Sic半導 體之剖面圖。圖3係表示本發明之實施形態1中之Sic半導 體之洗淨方法之流私圖。圖4係概略地表示本發明之實施 形態1中於SiC半導體上形成有氧化膜之狀態之剖面圖。圖 5係概略地表示本發明之實施形態1中已除去了氧化膜之狀 態之剖面圖。繼而，參照圖丨〜圖5，說明本發明之一實施 形態之SiC半導體之洗淨方法。於本實施形態中，作為Sic 半導體，說明洗淨圖2所示之SiC基板1之方法。又，於本 實施形態中，使用圖1所示之SiC半導體之洗淨裝置1〇。 如圖2及圖3所示，首先，準備具有表面laiSic基板 1(步驟S1)。SiC基板1並無特別限定，例如可藉由以下之 方法而準備。 具體而言，例如，準備藉由HVPE(Hydride Vap〇r Epitaxy ··氫化物氣相成長）法、MBE(M〇lecidar b咖 Epitaxy :分子束磊晶法）法、〇MvpE(〇rgan〇 v啊『
PhaSeEpitaxy :有機金屬氣相成長）法、昇華法、cvd法等 氣相成長法，溶液法、高氮壓溶液法等液相成長法等所成 長之sic錢。錢，自Sic錠切割出具有表面之sic基板。 切割方法並無特別限定，自Sic錠藉由切片等切割出训基 板。其次’研磨所切割出之加基板之表面。研磨之面可 僅為表面’亦可進一步研磨與表面相反側之背面。研磨方 法並無特別限定，但為了使表面平坦，並且減少傷痕等損 156699.doc 201207917 害，採用例如 CMP(Chemical Mechanical Polishing :化學 機械研磨）。於CMP中’作為研磨劑使用膠體氧化矽，作 為研磨粒使用鑽石、氧化絡，作為固定劑使用接著劑、蠘 等。再者，亦可與CMP —併、或者代替CMP，進一步進行 電場研磨法、化學研磨法、機械研磨法等其他研磨。又， 亦可省略研磨。藉此，可準備圖2所示之具有表面U2Sic 基板1 ^作為上述之SiC基板1，使用例如導電型為n型，電 阻為0.02 ncm之基板。 其次’如圖3及圖4所示，於SiC基板i之表面_成氧化 膜3(步驟S2)。於本實施形態之步驟82中，由圖丨所示之洗 淨裝置10之形成部11形成氧化膜3。 氧化膜3之形成方法並無特別限定，例如可列舉使用含 有氧之溶液、氧電聚、含氧氣之環境下之熱氧化等將沉 基板1之表面1 a氧化之方法。 料含有氧之溶液，可列舉例如臭氧水。若考慮沉為 化合物’則較佳為使用例如具有3〇_以上之濃度 之臭氧水。於此情形時，可抑制臭 * ^ 昊氧之刀解，並且可提高 表面la與臭氧之反應速度，因 膜3 J今易於表面la形成氧化 又，就包含氧氣之熱氧化而言 物，目1丨h At * , ’ /思為穩定之化合 物則較佳為例如在70〇t以上 行。再者’乾燥環境係表*在氣相燥環境下進 含有非有意添加之液相成分。 &成氧化膜3’亦可 又’氧電榮係表示自含有氣开 有“素之氣體所生成之電聚， 156699.doc 201207917 例如可藉由將氧氣供給至電漿產生裝置而產生。「藉由氧 電漿形成氧化膜3」係表示藉由使用含有氧元素之氣體之 電漿形成氧化膜3。換而言之，表示藉由利用自含有氧元 素之氣體所生成之電漿進行處理而形成氧化膜3。 於在步驟“中使用氧電毅之情形時，較佳為在2〇〇七以 上700Ϊ以下形成氧化膜3。於此情形時，可提高處理量而 形成氧化膜3。又可減少電力，因此可減少成本而形成氧 化膜3。又’可均勻地形成氧化膜。 於在步驟S2中使用氧電漿之情形時，在〇」&以上2〇匕 以下之環境下形成氧化膜。於此情形時，可提高與Sic基 板1之表面la之反應性。 於步驟S2中，形成例如1分子層以上3〇 nm以下之厚度之 氧化膜3。藉由形成具有丨分子層以上之厚度之氧化膜3, 可將表面U上之雜質、微粒等取入至氧化膜中。藉由形成 3〇 nm以下之氧化膜，於後述之步驟S3中將容易除去氧化 臈3 〇 若實施該步驟S2 ’則將附著於SiC基板1之表面u上之微 粒、金屬雜質等取入至氧化膜3之表面或内部。再者，+氧 化膜3係例如氧化石夕。 繼而，參照圖1，將由形成部11形成有氧化膜3iSic基 板1向除去部12搬送。此時，SiC基板1係於處於與大氣二 絕之環境之連接部13内進行搬送。換而言之，於形成氧化 膜3之步驟S2與除去氧化膜3之步驟S3之間，Sic基板丨係配 置於與大氣隔絕之環境内。藉此，可抑制形成氧化膜3 156699.doc 12 201207917 後，大氣中所含之雜質附著於Sic基板丨上。 繼而，如圖3及圖5所示，除去氧化膜3(步驟S3)。於該 步驟S3中，藉由齒素電裝或H電毁，除去氧化膜3。於本實 施形態之步驟S3中’藉由圖旧示之洗淨裝置狀除去部 12除去氧化膜3。 此處，函素電聚係表示自含有齒素元素之氣體所生成之 電漿。函素元素係指F、氣(C1)、溴(Br)及碘⑴。「藉由函 素電漿除去氧化膜3」係表示藉由使用含有鹵素元素之氣 體之電漿來蝕刻氧化膜3。$而言之，表示藉由利用自含 有鹵素it素之氣體戶斤生叙電毁進行處理而除去氧化膜 3 ° 作為鹵素電聚，較佳為使用F電焚。此處，F電毁係表示 自含有F元素之氣體所生成之電漿，可藉由將例如四氟化 石反（CF4)、三氟甲烷（CHF3)、六氟乙烷（cjj、六氟化硫 (SF6)、三氟化氮（NF3)、二氟化氙（XeF2)、氟π〗）及三氟化 氯（CIF3)之單獨氣體或者混合氣體供給至電漿產生裝置而
產生。「藉由F電漿除去氧化膜3」係表示藉由使用含有F 元素之氣體之電漿來蝕刻氧化膜3。換而言之，表示藉由 利用自含有F元素之氣體所生成之電漿進行處理而除去氧 化膜3。 Η電漿係表示自含有η元素之氣體所生成之電漿，可藉 由例如將Hz氣體供給至電漿產生裝置而產生。「藉由η電 漿除去氧化膜3」係表示藉由使用含有η元素之氣體之電漿 來蝕刻氧化膜3。換而言之，表示藉由利用自含有Η元素之 156699.doc 13 201207917 氣體所生成之電漿進行處理而除去氧化膜3。 於該步驟S3中’較佳為以2〇°C以上400°C以下之溫度除 去氧化膜3。 又，於該步驟S3中，較佳為以〇.1 pa以上2〇 pa以下之壓 力除去氧化膜3。 若實施該步驟S3，則可除去於步驟S2中取入有雜質、微 粒等之氧化膜，因而可除去附著於步驟S1中所準備之Sic 基板1之表面la上之雜質、微粒等。 藉由實施以上之步驟（步驟S1〜S3)，例如如圖5所示，可 貫現具有雜質及微粒減少之表面2 a之S i C基板2。 再者，亦可重複上述步驟S2及S3。又’步驟81後亦可根 據需要，追加實施利用其他化學藥品之洗淨步驟、去離子 水洗淨步驟、乾燥步驟等，其他化學藥品可列舉例如包含 硫酸與過氧化氫水之SPM。亦可於在步驟S2前以spM洗淨 之情形時除去有機物。又，亦可於步驟S2前進行RCA洗淨 等。 如以上說明所述，作為本實施形態中之SiC半導體之SiC 基板1之洗淨方法，包含於sic基板！之表面la形成氧化膜3 之步驟（步驟S2)與除去氧化膜3之步驟（步驟S3)，於除去步 驟（步驟S3)中，藉由鹵素電漿或11電漿除去氧化膜3。 於步驟S2中，藉由於Sic基板i之表面u形成氧化膜3， 可取入附著於表面la之欽（Ti)等金屬雜質、微粒等而形成 氧化膜3。因為藉由利用画素電聚之活㈣素或㈣聚之活 性Η來除去氧化膜3，故而可減少Si(：之平面方向之各向異 I56699.doc 14 201207917 性之〜響。因此，可以減少面内不均之方式除去形成於 基板1之表面la上之氧化膜3。即，可不受氧化膜3之膜 貝之々響，而均勻性良好地除去氧化膜3。因此，可以減 夕面内不均之方式除去SiC基板1之表面ia之雜質、微粒 等。又，亦可抑制形成於SiC基板丨之表面u上的氧化膜3 之局部之殘留。進而，可抑制僅於Sic基板丨面内之一部分 區域進行_ ’從而亦可抑制Sic基板1之表面1&之局部之 凹陷。 又本發明者著眼於SiC基板之化學性穩定而發現：即 便將利用會使Sj板上產生損害之鹵素電聚或η電聚的氧 化膜3之除去方法應用於Sic基板，亦難以使㈣基板】上產 生損。因此，即便於步驟S3中使用鹵素電漿或H電漿， 對SiC基板1造成之損害亦較小。 因此，根據本實施形態中之Sic基板i之洗淨方法，可以 減少表面la之面内不均之方式除去雜質、微粒等，並且由 洗淨引起之損害亦較小。因此，能以表面特性變得良好之 方式洗淨SiC基板1。 又’於步驟S3中藉由乾燥環境之_素電激或η電漿進行 氧化膜3之除去。.電聚係潔淨，因此對環境亦較溫和。進 而，與濕式環境（包含液相之環境）下之洗淨相比，使用電 漿之㈣步驟可省略水洗、乾燥等後處理，因此便於洗淨 SiC基板卜進而，因無需水洗之後處理，故而，可抑制於 步驟S3後之SiC基板2之表面2a產生水印。 於作為上述本實施形態中之Sic半導體之sic基板丨之洗 156699.doc - ]5- 201207917 淨方法中 用氧電漿 較佳為於形成氧化膜3之步驟（步驟S2)中，使 應眼於如下：若將上述專利文獻1之洗淨方法 定之化二A，導體，則因^係較㈣言在熱特性方面更穩 ° ’故而SiC半導體之表面不容易被氧化。即， 化^利文獻i之洗淨方法可氧化&之表面，但無法充分 1之表面’從而無法充分洗淨Sic半導體之表面。因 匕為了氧化SiC半導體之表面，本發明者經過努力研究 之後’發現藉由使用氧„可藉由利用活性氧而容易形成 .膜又SiC之結晶堅固，因此即便使用氧電漿，對 SH：基板1之損害亦較小。因此，能以表面特性變得更良好 之方式洗淨SiC基板h 又以氧電漿於SiC基板1之表面la形成氧化膜3(步驟 S2)’以齒素電漿或η電漿除去氧化膜3(步驟s3)，藉此可 在乾燥環境（氣相中）下洗淨Sic基板丨之表面u。關於濕式 環境（包含液相之環境）下之洗淨，有時用於洗淨之液相、 器具等會含有金屬離子。又自洗淨室微粒處於容易增加之 傾向。因此，乾燥環境下之洗淨係與濕式環境（包含液相 之環境）相比’可進一步減少表面之金屬雜質及微粒。 作為本發明之實施形態中之SiC半導體之Sic基板1之洗 淨裝置10係包含：形成部11，其用於在Sic基板1之表面la 形成氧化膜3;除去部12，其使用鹵素電漿或Η電漿用於除 去氧化膜3;及連接部13’其將形成部π與除去部12連接 以能夠搬送SiC基板，且搬送SiC基板1之區域可與大氣隔 156699.doc 16 201207917 絕0 根據本實施形態中之Sic基板！之洗淨裝置1〇，可抑制於 在形成部Η中於SiC基板i上形成氧化膜3後，在除去部Η 中除去氧化膜3之間，SiC基板丨暴露於大氣中。藉此，可 抑制大氣中之雜質再附著於SiC基板!之表面1&上。又藉由 齒素電聚或Η電漿’可除去取入有雜質、微粒等之氧：膜 3,從而可減少SiC之平面方向之各向異性之影響。藉此， 可以減少面内不均之方式除去形成於Sic基板丨之表面“上 之氧化膜3。因此，能以表面特性變得良好之方式洗淨sic 基板h (變形例） 圖6係本發明之實施形態丨之變形例中之Si(：半導體之洗 淨裝置之不意圖。參照圖6，說明本實施形態之變形例中 之SiC半導體之洗淨裝置。 如圖6所示，變形例之洗淨裝置2〇包含反應室21、第^氣 體供給部22 '第2氣體供給部23與真空系24。第1氣體供給 部22、第2氣體供給部23及真空泵24係與反應室21連接。 反應室21係將SiC基板1收容於内部之電毁產生裝置。作 為電聚產生裝置’可使用平行平板型RIE裝置、ICP型RIE 裝置、ECR型RIE裝置、SWP型RIE裝置、CVD裝置等。 第1及第2氣體供給部22、23係將電漿產生源之氣體供給 至反應室21。第1氣體供給部22係供給例如含有氧之氣 體。因此，第1氣體供給部22可於反應室21内產生氧電 漿’藉此可於SiC基板1之表面la形成氧化膜3。第2氣體供 156699.doc -17· 201207917 給部23係供給例如含有鹵素或η之氣體。因此，第2氣體供 給部23可於反應室21内產生鹵素電漿或η電漿，藉此可除 去形成於SiC基板1之表面la上之氧化膜3。 真空泵24係使反應室21之内部為真空。因此，可於藉由 氧電漿在SiC基板1之表面ia形成氧化膜3後，使反應室21 之内部為真空’且藉由鹵素電漿或Η電漿除去氧化膜3。再 者，亦可省略真空泵24。 再者，圖6所示之洗淨裝置亦可包含除上述以外之多種 要素’但為了便於說明，省略該等要素之圖示及說明。 根據上述說明，本實施形態之變形例中之Sic半導體之 洗淨裝置20包含用於在作為Sic半導體之Sic基板i之表面 la形成氧化膜3之形成部、與使用鹵素電漿或H電漿用於除 去氧化膜3之除去部，且形成部與除去部係相同（反應室 21)。 根據變形例中之SiC半導體之洗淨裝置 於在形成^ 中於SiC基板1上形成氧化膜3後，在除去部中除去氧化膜 之間，無需搬送SiC基板丨，因而Sic基板丨沒有暴露於大《 中。換而言之，於形成氧化膜3之步驟S2與除去氧化膜^ 步驟S3之間，Sic基板係配置於與大氣隔絕之環境内^ 此，可抑制SiC基板i之洗淨時大a中之_質再附著於^ 基板I之表面la_h ^又因為藉由_素電㈣H電漿除去取7 有雜質、微粒等之氧化膜3，故而可減少批之平面方向戈 各向異性之影響。藉此’能以減少面内不均之方式除：开 成於SiC基板!之表面la上之氧化膜3。目此，能以表面相 156699.doc • Ϊ8- 201207917 性變得良好之方式洗淨SiC基板1。 (實施形態2) 圖7係概略地表示本發明之實施形態2中的洗淨之SiC半 導體之剖面圖。圖8係表示本發明之實施形態2中之SiC半 導體之洗淨方法之流程圖。圖9〜圖11係概略地表示本發明 之實施形態2中之SiC半導體之洗淨方法之一步驟之剖面 圖。參照圖2、圖4、圖5、圖7〜圖11，對本實施形態中之 SiC半導體之洗淨方法進行說明。於本實施形態中，作為 SiC半導體，如圖7所示，說明洗淨包含si(：基板2與形成於 SiC基板2上之蟲晶層120的遙晶晶圓1〇〇之方法。 首先，如圖2及圖8所示，準備SiC基板1(步驟S1)»步驟 S1係與實施形態1同樣，因此不重複上述之說明。 其次，如圖4及圖8所示，於SiC基板丨之表面1&形成氧化 膜3(步驟S2) ’然後’如圖5及圖8所示，除去氧化膜3(步驟 S3)。步驟S2及S3係與實施形態1同樣，因此不重複上述之 說明。藉此，可洗淨SiC基板1之表面ia，從而可準備具有 雜質及微粒減少之表面2a之SiC基板2。再者，亦可省略 SiC基板1之表面la之洗淨。 其次，如圖7〜圖9所示，於SiC基板2之表面2&上，藉由 氣相成長法、液相成長法等，形成磊晶層12〇(步驟S4)。 於本實施形態中，例如以如下之方式形成磊晶層12〇。 具體而言’ *圖9所*，於SiC基板2之表面2a上形成緩 衝層121。緩衝層121係包含例如導電型為n型之sic，且係 例如厚度為0.5 μΐΏ之蟲晶層。又’緩衝層i2l中之導電性 156699.doc -19- 201207917 雜質之濃度係例如5χ1017 cm·3。 然後，如圖9所示，於緩衝層121上形成耐受電壓保持層 122。作為耐受電壓保持層122，藉由氣相成長法、液相成 長法寺’形成包含導電型為η型之SiC之層。对受電墨保持 層122之厚度係例如15 μιη。又，耐受電壓保持層ι22中之 η型之導電性雜質之濃度係例如5χ1〇丨5 cm-3。 其次，如圖7及圖8所示，對磊晶層12〇植入離子（步驟 S5)。於本實施形態中’如圖7所示，以如下之方式形成p 型井區域123、n+源極區域124與〆接觸區域125。首先將 導電型為p型之雜質選擇性地植入至耐受電壓保持層122之 一部分中，形成井區域123。然後，藉由將n型之導電性雜 質選擇性地植入至特定之區域形成源極區域124，又藉由 將導電型為ρ型之導電性雜質選擇性地植入至特定之區域 形成接觸區域125。再者’ #質之選擇性之植入係使用例 如包含氧化膜之遮罩而進行。於雜質之植入後分別除去該 遮罩。 上述之植人步驟後，亦可進行活性化退火處理。例如， 於氬環境中，以加熱溫度17〇(rc進行3〇分鐘之退火。 、藉由該等步驟，如圖7所示，可準備包含沉基板2與形 成於SiC基板2上之磊晶層12〇的磊晶晶圓1〇〇。 其次’洗淨Μ晶圓100之表面隐。具體而言，如圖8 及圖1〇所示，於蟲晶晶圓1⑽之表面隐形成氧化膜3(步 驟 S2)。 該步驟S2係與實施形態1中之於SiC基板i之表面la上形 156699.doc '20- 201207917 成氧化膜3之步驟S2同樣。然而，於由於在步驟S5中對磊 晶晶圓植入離子而使表面1 〇〇a受到損害之情形時，為了除 去該損害層，亦可氧化損害層。於此情形時，藉由例如氧 電毁或1100°C以上之熱氧化’自表面1〇〇£1向siC基板2氧化 超過10 nm且100 nm以下。 其次’藉由鹵素電漿或Η電漿除去形成於磊晶晶圓100之 表面100a上之氧化膜3(步驟S3)。該步驟S3係與實施形態1 中之除去开> 成於SiC基板1之表面ia上之氧化膑3之步驟S3 同樣，因此不重複上述之說明。 藉由實施以上之步驟（S1〜S5)，可洗淨附著於磊晶晶圓 100之表面100a上之雜質、微粒等。再者，亦可重複進行 步驟S2及步驟S3之方©、及亦可進而包含其他之洗淨步驟 之方面係與實施形態1同樣。藉此，例如如圖11所示，可 實現具有雜質及微粒減少之表面丨〇丨a之磊晶晶圓丨〇 i。 再者，於洗淨本實施形態中之磊晶晶圓時，可使用圖i 所示之洗淨裝置10及圖6所示之洗淨裝置2〇中之任一個。 於使用圖1所示之洗淨裝置1G之情料，於洗淨裝置1〇之 連接部13中，搬送形成有氧化膜3之蟲晶晶圓⑽。因此， 連接°P13具有可搬送蟲晶晶圓100或載置有羞晶晶圓100之 日日座之形狀0 t以上說明所述’根據本實施形態中之蟲晶晶圓100之 爭方'去SlC之結晶性堅固，因而藉由對於Si而言由於 會造成損害而無法採用的齒素電漿或Η電漿來除去氧化膜 3。齒素電聚及Η電漿係潔淨且均勾性較高，因此可減少平 156699.doc 21 201207917 面方向之各向異性之影響’除去氧化膜3。因此，能以蠢 晶晶圓1 〇〇之表面1 〇〇a之特性變得良好之方式進行洗淨。 藉由實施本實施形態之作為SiC半導體之磊晶晶圓1〇〇之 洗淨方法，如圖11所示，可製造具有雜質、微粒等減少之 表面101a之磊晶晶圓101。若於該表面1〇la上形成閘極氧 化膜等構成半導體裝置之絕緣膜，則可提高絕緣膜之特 性，並且可減少存在於表面101a與絕緣膜之界面及絕緣膜 中的雜質、微粒等。因此，可提高半導體裝置之施加逆向 電壓時之耐受電壓’並且可提高施加順向電壓時之動作之 穩定性及長期可靠性。因此，本發明之SiC半導體之洗淨 方法可尤佳地用於閘極氧化膜形成前之磊晶晶圓j 〇〇之表 面100a。 再者，以本實施形態之洗淨方法所洗淨之磊晶晶圓1〇1 係因於洗淨之表面1 〇 1 a形成絕緣膜故而可提高絕緣膜之特 性，因此可較佳地用於具有絕緣膜之半導體裝置。因此， 本貫施形態中經洗淨之轰晶晶圓1 01可較佳地用於例如 MOSFET(Metal Oxide Semiconductor Field Effect Transistor ： 場效電晶體）、或IGBT(Insulated Gate Bipolar Transistor : 絕緣閘極雙極電晶體）等具有絕緣閘極型場效部之半導體 裝置、或JFET(Junction Field-Effect Transistor:接合場效 電晶體）等中。 此處，於實施形態1中’已對洗淨SiC基板1之表面1&之 方法進行了說明。於實施形態2中，對洗淨磊晶晶圓1〇〇之 表面100a之方法進行了說明，該磊晶晶圓1〇〇包含Sic基板 156699.doc •22· 201207917 2與形成於SiC基板2上之SiC磊晶層120，且siC磊晶層120 八有星離子植入之表面丨〇〇a。然而，本發明之洗淨方法亦 可應用於具有未經離子植入之表面之SiC蠢晶層。又，於 洗淨磊晶晶圓100之情形時，亦可洗淨構成磊晶晶圓1〇〇之 SW基板2之表面2a、或磊晶晶圓1〇〇之表面1〇〇&中之至少 一者。即，本發明之Sic半導體之洗淨方法包括⑴洗淨sic 基板之情形、及（u)洗淨包含Sic基板與形成於sic基板上 之SiC磊晶層之磊晶晶圓之情形，且之sic磊晶層係包 含自表面經離子植入者與未經離子植入者。 實施例 於本貫施例中，作為SiC半導體，係對於洗淨圖丨2所示 之磊晶晶圓130,且使用_素電漿除去氧化膜之效果進行 了研究。再者，圖1 2係概略地表示實施例中洗淨之磊晶晶 圓130之剖面圖。 (本發明例1) 首先，作為SiC基板2，準備具有表面2a之4H-SiC基板 (步驟S1)。 其次，作為構成磊晶層120之層，藉由CVD法成長具有 10 μιη之厚度、且具有1><10丨6 cm-3之雜質濃度的p型Sic層 131(步驟 S4)。 其次，將Si〇2用作遮罩，形成將磷（p)作為n型雜質且具 有lx 10 cm之雜質濃度之源極區域124及汲極區域129。 又，形成將鋁（A1)作為p型雜質且具有lxl〇i9 cm·3之雜質濃 度之接觸區域125(步驟s5)。再者，於完成各個離子植入 156699.doc -23- 201207917 後，除去遮罩》 其次，進行活性化退火處理。作為該活性化退火處理， 將Ar氣體用作環境氣體’將條件設為加熱溫度 1700〜1800°C、加熱時間30分鐘。 藉此’準備具有表面130a之磊晶晶圓13〇。繼而，使用 圖6所示之洗淨裝置2〇，洗淨磊晶晶圓130之表面130a。 使用氧電漿’形成氧化膜（步驟S2)。於該步驟S2中，使 用圖6所示之平行平板型RIE之洗淨裝置2〇，於反應室以之 内部配置蟲晶晶圓13 0，以如下之條件進行氧電漿處理。 自第1氣體供給部22以50 seem供給〇2氣體，在反應室21内 之環境之壓力為1.0 pa、將磊晶晶圆13〇中之siC基板2之背 面之加熱溫度設為400。(：、施加有500 W之電力（power)之 狀態下，形成氧化膜。發現，藉此可於磊晶晶圓13〇之表 面130a形成1 nm之厚度之氧化膜。 其-人，在於反應室21内配置有磊晶晶圓13 〇之狀態下， 使用F電漿除去氧化膜（步驟S3)。於該步驟§3中，停止自 第1氣體供給部22供給氧，自第2氣體供給部23以3〇 sccm 供給F2氣體，在反應室21内之環境之壓力為丨〇 Pa、將磊 晶晶圓130中之SiC基板2之背面之加熱溫度設為4〇〇〇c、施 加有300 W之電力（P〇wer)之狀態下，除去氧化膜。發現， 藉此可均勻地（減少面内不均）除去步驟S2中所形成之氧化 膜。 藉由以上之步驟（步驟S1〜S5)，洗淨磊晶晶圓130之表面 130a。較洗淨前之表面13 〇a而言，本發明例i之洗淨後之 156699.doc • 24 · 201207917 磊晶晶圓130之表面之雜質及微粒有所減少。x，於本發 月例1之洗淨後之磊晶晶圓丨3 〇之表面上，氧化膜未局部殘 留。 (比較例1) 於比較例1中’首先’準備與本發明例1同樣之圖12所示 之蟲晶晶圓130。 其次，洗淨磊晶晶圓13〇。比較例i之磊晶晶圓13〇之洗 淨方法係基本上與本發明例i之磊晶晶圓no之洗淨方法相 同’但在於除去氧化膜之步驟S3中代替F電漿而使用HF之 方面、及代替圖6所示之洗淨裝置2〇而使用圖工所示之洗淨 裝置10之方面有所不同。 具體而言，於比較例i中’於圖1所示之洗淨裝置2〇中’ 使用氧電漿’於所準備之磊晶晶圓13〇之表面13〇a形成氧 化膜（步驟S2)。於該步驟32中，作為形成部n使用平行平 板型RIE ’於形成部〖丨之内部配置磊晶晶圓13〇，以與本發 明例1同樣之以下之條件進行氧電漿處理。在以5〇 sccrn供 給〇2氣體、形成部11内之環境之壓力為丨〇 Pa、將磊晶晶 圓130中之SiC基板2之背面之加熱溫度設為4〇〇°c、施加有 500 W之電力（power)之狀態下，形成氧化膜。發現，藉此 可於磊晶晶圓130之表面i3〇a形成1 nm之厚度之氧化膜。 其次’將由形成部11形成有氧化膜之磊晶晶圓丨3〇向除 去部12搬送。此時’磊晶晶圓bo係在處於與大氣隔絕之 環境之連接部13内進行搬送。 其次’使用HF除去氧化膜。於該步驟中，藉由將hf儲 156699.doc -25- 201207917 留於除去部12内’將磊晶晶圓130浸潰於hf中而除去氧化 膜3。 然後’自洗淨裝置10取出磊晶晶圓13〇，以去離子水洗 淨磊晶晶圓1 30之表面（去離子水洗淨步驟）。其次，以旋轉 法使蠢晶晶圓13 0乾燥（乾燥步驟）。 八人重複進行使用上述之氧電渡形成氧化膜之步驟 (步驟S2)、使用HF除去氧化膜之步驟、去離子水洗淨步驟 及乾燥步驟。 藉由以上之步驟，洗淨磊晶晶圓130之表面13〇ae於比 較例1中，無法較本發明例丨更均勻地（減少面内不均）除去 步驟S2中所形成之氧化膜n其原因在於：因為於比較 例1中使用HF除去氧化膜，故而根據平面方向之氧化膜之 膜質，於磊晶晶圓130之面内蝕刻速率產生差異，從而產 生氧化膜除去之面内不均。 根據上述說明可知：根據本實施例，藉由於半導體 之表面形成氧化膜，且使用_素電漿除去該氧化膜，能以 減少面内不均之方絲去附著於表面之雜f、微粒等，因 而可使SiC半導體之表面特性良好而洗淨。 如上所述已對本發明之實施形態及實施例進行了說明， 但最初便計劃將各實施形態及實施例之特徵適當地加以組 合。又，應該考慮到此次所揭示之實施形態及實施例係在 所有方面均為例示而並無限制。本發明之範圍並非由上述 之實施形態及實施例表示而是由申請專利範圍表示且包 含與申請專利範圍均等之含義及範圍内之所有變更。 156699.doc -26· 201207917 【圖式簡單說明】 圖1係本發明之實施形態1中之SiC半導體之洗淨裝置之 示意圖。 圖2係概略地表示本發明之實施形態1中準備之SiC半導 體之剖面圖。 圖3係表示本發明之實施形態1中之sic半導體之洗淨方 法之流程圖。 圖4係概略地表示本發明之實施形態1中於sic半導體上 形成有氧化膜之狀態之剖面圖。 圖5係概略地表示本發明之實施形態1中已除去氧化膜之 狀態之剖面圖。 圖6係本發明之實施形態1之變形例中的Sic半導體之洗 淨裝置之示意圖。 圖7係概略地表示本發明之實施形態2中的洗淨之半 導體之剖面圖。 圖8係表示本發明之實施形態2中之Sic半導體之洗淨方 法之流程圖。 圖9係概略地表示本發明之實施形態2中之ye半導體之 洗淨方法之一步驟之剖面圖。 圖1 〇係概略地表示本發明之實施形態2中之SiC半導體之 洗淨方法之一步驟之剖面圖。 圖Π係概略地表示本發明之實施形態2中之ye半導體之 洗淨方法之一步驟之剖面圖。 圖12係概略地表示實施例中洗淨之磊晶晶圓之剖面圖。 156699.doc •11 · 201207917 【主要元件符號說明】 1、2 la、2a ' 100a、101a、130a 3 10 ' 20 11 12 13 21 22 23 24 100 、 101 、 130 120 121 122 123 124 125 129 131 SI 〜S5
SiC基板 表面 氧化膜 洗淨裝置. 形成部 除去部 連接部 反應室 第1氣體供給部 第2氣體供給部 真空泵 蟲晶晶圓 蟲晶層 缓衝層 耐受電壓保持層 井區域 源極區域 接觸區域 汲極區域 p型SiC層 步驟 156699.doc -28-

Claims (1)

  1. 201207917 七、申請專利範圍： 丄·—種碳化矽半導體之洗淨方法，其包含 於碳化矽半導體（1)之表面形成氧化膜（3)之步驟；及 除去上述氧化膜（3)之步驟；且 於除去上述氧化膜（3)之步驟中，使用鹵素電漿或氫電 漿。 2.如請求項1之碳化矽半導體之洗淨方法，其中於除去上 述氧化膜（3)之步驟中，使用氟電漿作為上述鹵素電漿。 3 ·如印求項1之碳化矽半導體之洗淨方法，其中於除去上 述氧化膜（3)之步驟中，以2〇〇c以上4〇(rc以下之溫度進 行上述氧化膜（3)之除去。 4. 如Sf求項1之碳化石夕+導體之洗淨方法，其中於除去上 述氧化膜（3)之步驟中，以〇.1 Pa以上20 pa以下之塵力進 行上述氧化膜（3)之除去。 5. 如請求们之碳化石夕半導體之洗淨方法，其十於 述氧化膜⑺之步驟中，使用氧電聚。 .二青求項1之碳化矽半導體之洗淨方法，其令於形成上 ^氧化膜（3)之步驟與除去上述氧化膜⑺之步驟之間， 述碳化石夕半導體⑽配置於與大氣隔絕之環境内。 7. -種碳化矽半導體之洗淨裝置，其包含·· 形成部（11)，其用 化膜（3); 於在碳切半導體⑴之表面形成氧 除去部（12) 氧化膜；及 其使用齒素電漿或氬電漿用於除去上述 J56699.doc 201207917 連接部（13)，其將上述形成部（n)與上述除去部（12)連 接以能夠搬送上述碳化矽半導體（丨）；且 上述連接部（13)中之用於搬送上述碳化矽半導體（2)之 區域可與大氣隔絕。 8· 一種碳化矽半導體之洗淨裝置，其包含 形成部（11)，其用於在碳化矽半導體（1)之表面形成氧 化膜（3);及 除去部（12)，其使用齒素電漿或氫電漿用於除去上述 氧化膜（3);且 上述形成部（11)與上述除去部（12)係相同。 156699.doc
TW100120748A 2010-06-16 2011-06-14 Method for cleaning silicon carbide semiconductor and apparatus for cleaning silicon carbide semiconductor TW201207917A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010136869A JP2012004272A (ja) 2010-06-16 2010-06-16 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置

Publications (1)

Publication Number Publication Date
TW201207917A true TW201207917A (en) 2012-02-16

Family

ID=45347969

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100120748A TW201207917A (en) 2010-06-16 2011-06-14 Method for cleaning silicon carbide semiconductor and apparatus for cleaning silicon carbide semiconductor

Country Status (7)

Country Link
US (1) US20120178259A1 (zh)
JP (1) JP2012004272A (zh)
KR (1) KR20130076788A (zh)
CN (1) CN102687250A (zh)
CA (1) CA2773511A1 (zh)
TW (1) TW201207917A (zh)
WO (1) WO2011158557A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201318463D0 (en) * 2013-08-13 2013-12-04 Medical Res Council Graphene Modification
CN103681246B (zh) * 2013-12-30 2017-10-17 国家电网公司 一种SiC材料清洗方法
CN105710082B (zh) * 2014-12-02 2018-03-06 中国科学院上海硅酸盐研究所 一种去除金属纳米线表面有机物及氧化层的方法
JP6415360B2 (ja) * 2015-03-12 2018-10-31 昭和電工株式会社 炭化珪素単結晶基板の製造方法
FR3034252B1 (fr) * 2015-03-24 2018-01-19 Soitec Procede de reduction de la contamination metallique sur la surface d'un substrat
DE102015212099B4 (de) 2015-06-29 2022-01-27 Adidas Ag Sohlen für Sportschuhe
JP6458677B2 (ja) * 2015-08-05 2019-01-30 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法及び製造装置
TWI782220B (zh) 2015-09-22 2022-11-01 美商應用材料股份有限公司 清洗方法
CN106024586B (zh) * 2016-06-23 2018-07-06 扬州扬杰电子科技股份有限公司 一种碳化硅表面清洁方法
CN108257855B (zh) * 2016-12-28 2021-09-10 全球能源互联网研究院 高k栅介质层的制备方法及碳化硅MOS功率器件
US10575588B2 (en) 2017-03-27 2020-03-03 Adidas Ag Footwear midsole with warped lattice structure and method of making the same
US10932521B2 (en) 2017-03-27 2021-03-02 Adidas Ag Footwear midsole with warped lattice structure and method of making the same
CN109524304B (zh) * 2018-11-21 2021-04-27 北京国联万众半导体科技有限公司 碳化硅栅介质氟等离子体的处理方法及碳化硅功率器件
DE102019218727A1 (de) * 2019-12-03 2021-06-10 Robert Bosch Gmbh Vorrichtung und verfahren zum bearbeiten mindestens eines halbleiter-substrates
US11786008B2 (en) 2020-10-07 2023-10-17 Adidas Ag Footwear with 3-D printed midsole
USD1022425S1 (en) 2020-10-07 2024-04-16 Adidas Ag Shoe
USD980594S1 (en) 2020-10-13 2023-03-14 Adidas Ag Shoe
US12082646B2 (en) 2020-10-13 2024-09-10 Adidas Ag Footwear and footwear components having a mesh component
US11992084B2 (en) 2020-10-13 2024-05-28 Adidas Ag Footwear midsole with 3-D printed mesh having an anisotropic structure and methods of making the same
USD980595S1 (en) 2020-10-13 2023-03-14 Adidas Ag Shoe
US11589647B2 (en) 2020-10-13 2023-02-28 Adidas Ag Footwear midsole with anisotropic mesh and methods of making the same
FR3137998A1 (fr) * 2022-07-18 2024-01-19 Stmicroelectronics (Tours) Sas Dispositif électronique de protection ESD

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314679A (ja) 1993-04-30 1994-11-08 Sony Corp 半導体基板の洗浄方法
JP3761546B2 (ja) * 2003-08-19 2006-03-29 株式会社Ｎｅｏｍａｘ ＳｉＣ単結晶基板の製造方法
JP2007053227A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP5025591B2 (ja) * 2008-08-08 2012-09-12 親夫 木村 薄膜半導体層の形成方法

Also Published As

Publication number Publication date
CN102687250A (zh) 2012-09-19
CA2773511A1 (en) 2011-12-22
US20120178259A1 (en) 2012-07-12
WO2011158557A1 (ja) 2011-12-22
KR20130076788A (ko) 2013-07-08
JP2012004272A (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
TW201207917A (en) Method for cleaning silicon carbide semiconductor and apparatus for cleaning silicon carbide semiconductor
TW201230178A (en) Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device
US9184276B2 (en) Method and apparatus for manufacturing silicon carbide semiconductor device
TW201203391A (en) Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device
JP5540919B2 (ja) 炭化珪素半導体の洗浄方法
WO2011158534A1 (ja) 炭化珪素半導体装置の製造方法
US20110309376A1 (en) Method of cleaning silicon carbide semiconductor, silicon carbide semiconductor, and silicon carbide semiconductor device
TW201214535A (en) Method for cleaning silicon carbide semiconductor and apparatus for cleaning silicon carbide semiconductor
JP4613656B2 (ja) 半導体ウエーハの製造方法
JP2012129295A (ja) 炭化珪素半導体の洗浄方法