KR20130076788A - 탄화규소 반도체의 세정 방법 및 탄화규소 반도체의 세정 장치 - Google Patents

탄화규소 반도체의 세정 방법 및 탄화규소 반도체의 세정 장치 Download PDF

Info

Publication number
KR20130076788A
KR20130076788A KR1020127007289A KR20127007289A KR20130076788A KR 20130076788 A KR20130076788 A KR 20130076788A KR 1020127007289 A KR1020127007289 A KR 1020127007289A KR 20127007289 A KR20127007289 A KR 20127007289A KR 20130076788 A KR20130076788 A KR 20130076788A
Authority
KR
South Korea
Prior art keywords
oxide film
plasma
sic
cleaning
silicon carbide
Prior art date
Application number
KR1020127007289A
Other languages
English (en)
Inventor
도미히토 미야자키
게이지 와다
도루 히요시
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20130076788A publication Critical patent/KR20130076788A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

SiC 반도체의 세정 방법은, SiC 반도체(1)의 표면에 산화막(3)을 형성하는 공정(스텝 S2)과, 산화막(3)을 제거하는 공정(스텝 S3)을 구비하고, 산화막(3)을 제거하는 공정(스텝 S3)에서는, 할로겐 플라즈마 또는 수소 플라즈마에 의해서 산화막(3)을 제거한다. 산화막(3)을 제거하는 공정(스텝 S3)에서는, 할로겐 플라즈마로서 불소 플라즈마를 이용하는 것이 바람직하다. 표면 특성이 양호해지도록 SiC 반도체(1)를 세정할 수 있다.

Description

탄화규소 반도체의 세정 방법 및 탄화규소 반도체의 세정 장치 {METHOD FOR CLEANING SILICON CARBIDE SEMICONDUCTOR AND APPARATUS FOR CLEANING SILICON CARBIDE SEMICONDUCTOR}
본 발명은, 탄화규소(SiC) 반도체의 세정 방법 및 SiC 반도체의 세정 장치에 관한 것으로, 보다 구체적으로는 산화막을 갖는 반도체 디바이스에 이용하는 SiC 반도체의 세정 방법 및 SiC 반도체의 세정 장치에 관한 것이다.
종래부터, 반도체 디바이스의 제조 방법에 있어서, 표면에 부착되어 있는 부착물을 제거하기 위해서 세정을 행하고 있다. 이러한 세정 방법으로서, 예를 들면, 일본특허공개 평6-314679호 공보(특허문헌 1)에 개시된 기술을 들 수 있다. 이 특허문헌 1에 있어서는, 반도체 기판의 세정 방법이 이하와 같이 행해지는 것이 개시되어 있다. 우선, 실리콘(Si) 기판을, 오존을 포함하는 초순수로 세정하여 Si 산화막을 형성하고, 이 Si 산화막의 내부나 표면에 파티클 및 금속 불순물을 흡수한다. 다음에, 이 Si 기판을 희불산 수용액으로 세정하여 Si 산화막을 에칭 제거하고, 동시에 파티클 및 금속 불순물을 제거한다.
특허문헌 1 : 일본특허공개 평6-314679호 공보
SiC는 밴드 갭이 크고, 또한 최대 절연 파괴 전계 및 열전도율은 Si와 비교하여 큰 한편, 캐리어의 이동도는 Si와 동일한 정도로 크고, 전자의 포화 드리프트 속도 및 내압도 크다. 그 때문에, 고효율화, 고내압화, 및 대용량화가 요구되는 반도체 디바이스로의 적용이 기대된다. 따라서, 본 발명자는 SiC 반도체를 반도체 디바이스에 이용하는 것에 착안하였다. SiC 반도체를 반도체 디바이스에 이용하는 경우에는, SiC 반도체의 표면을 세정해야 한다.
그러나, 상기 특허문헌 1에 개시된 세정 방법을 SiC 반도체에 적용하기 위해서, SiC 반도체 상에 Si 산화막을 형성하고, Si 산화막을 희불산 수용액으로 세정하면, 면방위에 의한 Si 산화막의 막질에 의해, SiC 반도체의 면내에서 에칭율에 차이가 생기는 것을 본 발명자는 발견하였다. SiC 반도체에 있어서 Si 산화막 제거에 의한 면내 변동이 생기면, Si 산화막이 남는 등 세정이 불충분한 영역이 생기는 경우가 있다. Si 산화막이 모두 제거된 경우라도, SiC 반도체 면내의 일부의 영역만 에칭이 진행됨으로써, SiC 반도체의 표면 특성에 변동이 생긴다. 이 때문에, 세정 후의 SiC 반도체의 표면 특성을 양호하게 할 수 없다.
따라서, 본 발명의 목적은, 표면 특성이 양호해지도록 SiC 반도체를 세정하는 SiC 반도체의 세정 방법 및 SiC 반도체의 세정 장치를 제공하는 것이다.
본 발명의 SiC 반도체의 세정 방법은, SiC 반도체의 표면에 산화막을 형성하는 공정과, 산화막을 제거하는 공정을 구비하고, 산화막을 제거하는 공정에서는 할로겐 플라즈마 또는 수소(H) 플라즈마에 의해서 산화막을 제거한다.
본 발명의 SiC 반도체의 세정 방법에 따르면, SiC 반도체의 표면에 산화막을 형성함으로써, 표면에 부착되어 있던 불순물, 파티클 등을 흡수하여 산화막을 형성할 수 있다. 이 산화막을, 할로겐 플라즈마 또는 H 플라즈마에 의해서 제거하고 있기 때문에, SiC의 면방위에 의한 이방성의 영향을 저감시킬 수 있다. 이 때문에, SiC 반도체의 표면에 형성한 산화막을, 면내 변동을 저감시키도록 제거할 수 있다. 따라서, SiC 반도체의 표면의 불순물, 파티클 등을 면내 변동을 저감하도록 제거할 수 있다. 또한, SiC 반도체는, 안정된 화합물이기 때문에, 할로겐 플라즈마를 이용해도, SiC 반도체에 대한 손상이 적다. 따라서, 표면 특성이 양호해지도록 SiC 반도체를 세정할 수 있다.
상기 SiC 반도체의 세정 방법에 있어서 바람직하게는, 산화막을 제거하는 공정에서는, 할로겐 플라즈마로서 불소(F) 플라즈마를 이용한다.
F 플라즈마는, 에칭 효율이 높고, 금속 오염의 가능성이 낮다. 이 때문에, 표면 특성이 보다 양호해지도록 SiC 반도체를 세정할 수 있다.
상기 SiC 반도체의 세정 방법에 있어서 바람직하게는, 산화막을 제거하는 공정에서는 산화막의 제거를 20℃ 이상 400℃ 이하의 온도에서 행한다.
이에 따라, SiC 반도체로의 손상을 저감시킬 수 있다.
상기 SiC 반도체의 세정 방법에 있어서 바람직하게는, 산화막을 제거하는 공정에서는 산화막의 제거를 0.1 Pa 이상 20 Pa 이하의 압력으로 행한다.
이에 따라, 할로겐 플라즈마 또는 H 플라즈마와, 산화막과의 반응성을 높일 수 있기 때문에, 산화막을 용이하게 제거할 수 있다.
상기 SiC 반도체의 세정 방법에 있어서 바람직하게는, 산화막을 형성하는 공정에서는 산소(O) 플라즈마를 이용한다.
O 플라즈마를 이용함으로써, 결합이 강고하고, 안정된 화합물인 SiC 반도체의 표면에 산화막을 용이하게 형성할 수 있다. 이 때문에, 표면에 부착되어 있던 불순물, 파티클 등을 흡수하여 산화막을 용이하게 형성할 수 있다. 할로겐 플라즈마로 이 산화막을 제거함으로써, SiC 반도체의 표면의 불순물, 파티클 등을 제거할 수 있다. 또한, SiC 반도체는 안정된 화합물이기 때문에, O 플라즈마를 이용해도 SiC 반도체로의 손상이 적다. 따라서, 표면 특성이 보다 양호해지도록 SiC 반도체를 세정할 수 있다.
상기 SiC 반도체의 세정 방법에 있어서 바람직하게는, 산화막을 형성하는 공정과 산화막을 제거하는 공정과의 사이에서는 SiC 반도체는 대기로부터 차단된 분위기 내에 배치된다.
이에 따라, 대기 중의 불순물이 SiC 반도체의 표면에 재부착되는 것을 억제할 수 있다. 따라서, 표면 특성이 보다 양호해지도록, SiC 반도체를 세정할 수 있다.
본 발명의 일 측면에 있어서의 SiC 반도체의 세정 장치는, 형성부와, 제거부와, 접속부를 구비하고 있다. 형성부는 SiC 반도체의 표면에 산화막을 형성한다. 제거부는 할로겐 플라즈마 또는 H 플라즈마를 이용하여 산화막을 제거한다. 접속부는 SiC 반도체를 반송 가능하게 형성부와 제거부를 접속한다. 접속부에서의 SiC 반도체를 반송하기 위한 영역은 대기로부터 차단될 수 있다.
본 발명의 다른 측면에 있어서의 SiC 반도체의 세정 장치는, SiC 반도체의 표면에 산화막을 형성하기 위한 형성부와, 할로겐 플라즈마 또는 H 플라즈마를 이용하여 산화막을 제거하기 위한 제거부를 구비하고, 형성부와 제거부는 동일하다.
본 발명의 일 및 다른 측면에 있어서의 SiC 반도체의 세정 장치에 따르면, 형성부에 있어서 SiC 반도체에 산화막을 형성한 후, 제거부에 있어서 산화막을 제거하는 동안에, SiC 반도체가 대기에 노출되는 것을 억제할 수 있다. 이에 따라, 대기 중의 불순물이 SiC 반도체의 표면에 재부착되는 것을 억제할 수 있다. 또한 할로겐 플라즈마 또는 H 플라즈마에 의해서, 불순물, 파티클 등을 흡수한 산화막을 제거하고 있기 때문에, SiC의 면방위에 의한 이방성의 영향을 저감시킬 수 있다. 이에 따라, SiC 반도체의 표면에 형성한 산화막을, 면내 변동을 저감시키도록 제거할 수 있다. 따라서, 표면 특성이 양호해지도록 SiC 반도체를 세정할 수 있다.
이상 설명한 바와 같이, 본 발명의 SiC 반도체의 세정 방법 및 세정 장치에 따르면, 표면에 형성한 산화막을 할로겐 플라즈마 또는 H 플라즈마로 제거함으로써 표면 특성이 양호해지도록 SiC 반도체를 세정할 수 있다.
도 1은 본 발명의 실시의 형태 1에 있어서의 SiC 반도체의 세정 장치의 모식도이다.
도 2는 본 발명의 실시의 형태 1에 있어서 준비하는 SiC 반도체를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 실시의 형태 1에 있어서의 SiC 반도체의 세정 방법을 도시하는 플로우차트이다.
도 4는 본 발명의 실시의 형태 1에 있어서 SiC 반도체에 산화막을 형성한 상태를 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 실시의 형태 1에 있어서 산화막을 제거한 상태를 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 실시의 형태 1의 변형예에 있어서의 SiC 반도체의 세정 장치의 모식도이다.
도 7은 본 발명의 실시의 형태 2에 있어서의 세정하는 SiC 반도체를 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 실시의 형태 2에 있어서의 SiC 반도체의 세정 방법을 도시하는 플로우차트이다.
도 9는 본 발명의 실시의 형태 2에 있어서의 SiC 반도체의 세정 방법의 일 공정을 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 실시의 형태 2에 있어서의 SiC 반도체의 세정 방법의 일 공정을 개략적으로 도시하는 단면도이다.
도 11은 본 발명의 실시의 형태 2에 있어서의 SiC 반도체의 세정 방법의 일 공정을 개략적으로 도시하는 단면도이다.
도 12는 실시예에서 세정하는 에피택셜 웨이퍼를 개략적으로 도시하는 단면도이다.
이하, 도면에 기초하여 본 발명의 실시의 형태를 설명한다. 또한, 이하의 도면에 있어서 동일 또는 해당하는 부분에는 동일한 참조 부호를 붙이고, 그 설명은 반복하지 않는다.
(실시의 형태 1)
도 1은, 본 발명의 실시의 형태 1에 있어서의 SiC 반도체의 세정 장치의 모식도이다. 도 1을 참조하여, 본 발명의 일 실시의 형태에 있어서의 SiC 반도체의 세정 장치를 설명한다.
도 1에 도시한 바와 같이, SiC 반도체의 세정 장치(10)는 형성부(11)와, 제거부(12)와, 접속부(13)를 구비하고 있다. 형성부(11)와 제거부(12)는, 접속부(13)에 의해 접속되어 있다. 형성부(11), 제거부(12) 및 접속부(13)의 내부는 대기로부터 차단되어 있고, 내부는 상호 연통 가능하다.
형성부(11)는 SiC 반도체의 표면에 산화막을 형성한다. 형성부(11)로서는, 예를 들면 플라즈마 발생 장치, 오존수 등의 O를 포함하는 용액을 이용하여 산화막을 형성하는 장치 등이 이용된다.
제거부(12)는 형성부(11)에서 형성한 산화막을 제거한다. 제거부(12)로서는, 플라즈마 발생 장치가 이용된다. 제거부(12)는 할로겐 플라즈마 또는 수소 플라즈마를 이용하여 산화막을 제거한다.
형성부(11) 및 제거부(12)에서 이용하는 플라즈마 발생 장치는, 특별히 한정되지 않고, 예를 들면 평행 평판형 RIE(Reactive Ion Etching : 반응성 이온 에칭)장치, ICP(Inductive Coupled Plasma : 유도 결합 플라즈마)형 RIE 장치, ECR(Electron Cyclotron Resonance : 전자 사이클로트론 공명)형 RIE 장치, SWP(Surface Wave Plasma : 표면파 플라즈마)형 RIE 장치, CVD(Chemical Vapor Deposition : 화학 증착) 장치 등이 이용된다.
접속부(13)는 SiC 기판(1)을 반송 가능하게 형성부(11)와 제거부(12)를 접속한다. 접속부(13)에 있어서 SiC 기판(1)을 반송하기 위한 영역(내부 공간)은, 대기로부터 차단될 수 있다.
여기서, 대기로부터의 차단(대기를 차단한 분위기)이란, 대기가 혼입되지 않는 분위기를 의미하고, 예를 들면 진공 중, 또는, 불활성 가스나 질소 가스로 이루어지는 분위기이다. 구체적으로는, 대기로부터 차단된 분위기는, 예를 들면 진공중, 또는, 질소(N), 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe), 라돈(Rn), 또는 이들의 조합으로 이루어지는 가스가 충전된 분위기이다.
본 실시의 형태에서는, 접속부(13)는 형성부(11)의 내부와 제거부(12)의 내부를 연결하고 있다. 접속부(13)는 형성부(11)로부터 반출되는 SiC 반도체를 제거부(12)로 반송하기 위한 공간을 내부에 갖는다. 즉, 접속부(13)는 SiC 반도체를 대기에 개방하지 않도록 형성부(11)로부터 제거부(12)로 반송하기 위해서 설치되어 있다.
접속부(13)는 내부에서 SiC 기판(1)이 반송 가능한 크기를 갖는다. 또한 접속부(13)는 SiC 기판(1)을 서셉터에 적재한 상태로 반송 가능한 크기를 갖고 있어도 좋다. 접속부(13)는, 예를 들면 형성부(11)의 출구와, 제거부(12)의 입구를 연결하는 로드록실이다.
또한, 세정 장치(10)는 접속부(13)의 내부에 배치됨과 함께, SiC 반도체를 형성부(11)로부터 제거부(12)로 반송하기 위한 제1 반송부를 또한 구비하고 있어도 좋다. 세정 장치(10)는 제거부(12)에서 산화막을 제거한 SiC 반도체를, 세정 장치(10)의 외부로 추출하거나, 혹은, 반도체 디바이스를 구성하는 산화막을 형성하는 산화막 형성부로 대기로부터 차단된 분위기 내에서 반송하기 위한 제2 반송부를또한 구비하고 있어도 좋다. 제1 반송부와 제2 반송부는, 동일해도 상이해도 좋다.
또한, 세정 장치(10)는 형성부(11)와 접속부(13)와의 사이에 배치되고, 그리고 형성부(11)의 내부와 접속부(13)의 내부를 차단하기 위한 차단부를 또한 구비하고 있어도 좋다. 또한, 세정 장치(10)는 제거부(12)와 접속부(13)와의 사이에 배치되고, 그리고 제거부(12)의 내부와 접속부(13)의 내부를 차단하기 위한 차단부를 또한 구비하고 있어도 좋다. 차단부는, 예를 들면 각각의 연통부를 막는 것이 가능한 밸브나 도어 등을 이용할 수 있다.
또한, 세정 장치(10)는, 내부의 분위기 가스를 배출하기 위한 진공 펌프나, 내부의 분위기 가스를 치환하기 위한 치환 가스 봄베를 또한 구비하고 있어도 좋다. 진공 펌프나 치환 가스 봄베는, 형성부(11), 제거부(12) 및 접속부(13)의 각각에 접속되어 있어도 좋고, 적어도 어느 하나에 접속되어 있어도 좋다.
또한, 세정 장치(10)는 상기 이외의 여러 가지 요소를 포함하고 있어도 좋지만, 설명의 편의상, 이들의 요소의 도시 및 설명은 생략한다.
또한, 도 1에서는, 접속부(13)로서 형성부(11)와 제거부(12)와의 사이만을 연결하는 형상을 도시했지만, 특별히 이것에 한정되지 않는다. 접속부(13)로서, 예를 들면 대기를 차단한 챔버를 이용하여, 이 챔버 내에 형성부(11) 및 제거부(12)가 배치되어 있어도 좋다.
도 2는, 본 발명의 실시의 형태 1에 있어서 준비하는 SiC 반도체를 개략적으로 도시하는 단면도이다. 도 3은, 본 발명의 실시의 형태 1에 있어서의 SiC 반도체의 세정 방법을 도시하는 플로우 차트이다. 도 4는, 본 발명의 실시의 형태 1에 있어서 SiC 반도체에 산화막을 형성한 상태를 개략적으로 도시하는 단면도이다. 도 5는, 본 발명의 실시의 형태 1에 있어서 산화막을 제거한 상태를 개략적으로 도시하는 단면도이다. 계속해서, 도 1∼도 5를 참조하여, 본 발명의 일 실시의 형태의 SiC 반도체의 세정 방법을 설명한다. 본 실시의 형태에서는, SiC 반도체로서, 도 2에 도시하는 SiC 기판(1)을 세정하는 방법을 설명한다. 또한, 본 실시의 형태에서는, 도 1에 도시하는 SiC 반도체의 세정 장치(10)를 이용한다.
도 2 및 도 3에 도시한 바와 같이, 우선, 표면(1a)을 갖는 SiC 기판(1)을 준비한다(스텝 S1). SiC 기판(1)은, 특별히 한정되지 않지만, 예를 들면 이하의 방법에 의해 준비할 수 있다.
구체적으로는, 예를 들면, HVPE(Hydride Vapor Phase Epitaxy : 히드라이드 기상 성장)법, MBE(Molecular Beam Epitaxy : 분자선 에피택시)법, OMVPE(Organo Metallic Vapor Phase Epitaxy : 유기 금속 기상 성장)법, 승화법, CVD법 등의 기상 성장법, 플럭스법, 고질소압 용액법 등의 액상 성장법 등에 의해 성장된 SiC 잉곳을 준비한다. 그 후, SiC 잉곳으로부터 표면을 갖는 SiC 기판을 잘라낸다. 잘라내는 방법은 특별히 한정되지 않고, SiC 잉곳으로부터 슬라이스 등에 의해 SiC 기판을 잘라낸다. 계속해서, 잘라낸 SiC 기판의 표면을 연마한다. 연마하는 면은, 표면이어도 좋고, 표면과 반대측인 이면을 더욱 연마해도 좋다. 연마하는 방법은 특별히 한정되지 않지만, 표면을 평탄하게 함과 함께, 상처 등의 손상을 저감시키기 위해서, 예를 들면 CMP(Chemical Mechanical Polishing : 화학 기계 연마)를 채용한다. CMP에서는 연마제로서 콜로이달실리카, 지립으로서 다이아몬드, 산화크롬, 고정제로서 접착제, 왁스 등을 이용한다. 또한, CMP와 더불어, 혹은 대신해서, 전계연마법, 화학연마법, 기계연마법 등의 다른 연마를 더욱 행해도 좋다. 또한 연마를 생략해도 좋다. 이에 따라, 도 2에 도시하는 표면(1a)을 갖는 SiC 기판(1)을 준비할 수 있다. 이러한 SiC 기판(1)으로서, 예를 들면 도전형이 n형이며, 저항이 0.02 Ω ㎝인 기판을 이용한다.
다음에, 도 3 및 도 4에 도시한 바와 같이, SiC 기판(1)의 표면(1a)에 산화막(3)을 형성한다(스텝 S2). 본 실시의 형태의 스텝 S2에서는, 도 1에 도시하는 세정 장치(10)의 형성부(11)에서 산화막(3)을 형성한다.
산화막(3)의 형성 방법은, 특별히 한정되지 않고, 예를 들면 O을 포함하는 용액, O 플라즈마, O 가스를 포함하는 분위기에서의 열산화 등을 이용하여 SiC 기판(1)의 표면(1a)을 산화되는 방법을 들 수 있다.
O를 포함하는 용액은, 예를 들면 오존수를 들 수 있다. SiC가 안정된 화합물 인 것을 고려하면, 예를 들면 30 ppm 이상의 농도를 갖는 오존수를 이용하는 것이 바람직하다. 이 경우, 오존의 분해를 억제할 수 있음과 함께, 표면(1a)과 오존과의 반응 속도를 높일 수 있기 때문에, 표면(1a)에 산화막(3)을 용이하게 형성할 수 있다.
또한, O 가스를 포함하는 열산화는, SiC가 안정된 화합물인 것을 고려하면, 예를 들면 700℃ 이상의 온도의 드라이 분위기에서 행하는 것이 바람직하다. 또한, 드라이 분위기란, 기상 중에서 산화막(3)을 형성하는 것을 의미하고, 의도하지 않은 액상 성분을 포함하고 있어도 좋다.
또한, O 플라즈마란, O 원소를 포함하는 가스로부터 생성되는 플라즈마를 의미하고, 예를 들면 O 가스를 플라즈마 발생 장치에 공급함으로써 발생시킬 수 있다. 「O 플라즈마에 의해 산화막(3)을 형성한다」란, O 원소를 포함하는 가스를 이용한 플라즈마에 의해 산화막(3)을 형성하는 것을 의미한다. 다시 말해서, O 원소를 포함하는 가스로부터 생성되는 플라즈마에 의해서 처리됨으로써, 산화막(3)을 형성하는 것을 의미한다.
스텝 S2에서 O 플라즈마를 이용하는 경우에는, 200℃ 이상 700℃ 이하에서 산화막(3)을 형성하는 것이 바람직하다. 이 경우, 작업 처리량을 향상하여 산화막(3)을 형성할 수 있다. 또한 전력을 저감시킬 수 있기 때문에, 비용을 저감하여 산화막(3)을 형성할 수 있다. 또한, 균일하게 산화막을 형성할 수 있다.
스텝 S2에서 O 플라즈마를 이용하는 경우에는, 0.1 Pa 이상 20 Pa 이하의 분위기에서 산화막을 형성한다. 이 경우, SiC 기판(1)의 표면(1a)과의 반응성을 높일 수 있다.
스텝 S2에서는, 예를 들면 1분자층 이상 30 ㎚ 이하의 두께의 산화막(3)을 형성한다. 1분자층 이상의 두께를 갖는 산화막(3)을 형성함으로써, 표면(1a)의 불순물, 파티클 등을 산화막에 흡수할 수 있다. 30 ㎚ 이하의 산화막을 형성함으로써, 후술하는 스텝 S3에서 산화막(3)은 제거되기 쉬워진다.
이 스텝 S2를 실시하면, SiC 기판(1)의 표면(1a)에 부착되어 있는 파티클, 금속 불순물 등을 산화막(3)의 표면이나 내부에 흡수한다. 또한, 산화막(3)은, 예를 들면 산화실리콘이다.
다음에, 도 1을 참조하여, 형성부(11)에서 산화막(3)을 형성한 SiC 기판(1)을, 제거부(12)로 반송한다. 이 때, SiC 기판(1)은 대기로부터 차단된 분위기인 접속부(13) 내에서 반송된다. 다시 말해서, 산화막(3)을 형성하는 스텝 S2와 산화막(3)을 제거하는 스텝 S3과의 사이에서는, SiC 기판(1)은 대기로부터 차단된 분위기 내에 배치된다. 이에 따라, 산화막(3)이 형성된 후에, SiC 기판(1)에 대기에 포함되는 불순물이 부착되는 것을 억제할 수 있다.
다음에, 도 3 및 도 5에 도시하는 바와 같이, 산화막(3)을 제거한다(스텝 S3). 이 스텝 S3에서는, 할로겐 플라즈마 또는 H 플라즈마에 의해서 산화막(3)을 제거한다. 본 실시의 형태의 스텝 S3에서는, 도 1에 도시하는 세정 장치(10)의 제거부(12)에서 산화막(3)을 제거한다.
여기서, 할로겐 플라즈마란, 할로겐 원소를 포함하는 가스로부터 생성되는 플라즈마를 의미한다. 할로겐 원소란, F, 염소(Cl), 브롬(Br) 및 요오드(I)이다. 「할로겐 플라즈마에 의해 산화막(3)을 제거한다」란, 할로겐 원소를 포함하는 가스를 이용한 플라즈마에 의해 산화막(3)을 에칭하는 것을 의미한다. 다시 말해서, 할로겐 원소를 포함하는 가스로부터 생성되는 플라즈마에 의해서 처리됨으로써, 산화막(3)을 제거하는 것을 의미한다.
할로겐 플라즈마로서는, F 플라즈마를 이용하는 것이 바람직하다. 여기서, F 플라즈마란, F 원소를 포함하는 가스로부터 생성되는 플라즈마를 의미하고, 예를 들면 4불화탄소(CF4), 3불화메탄(CHF3), 프론(C2F6), 6불화유황(SF6), 3불화질소(NF3), 2불화크세논(XeF2), 불소(F2), 및 3불화염소(ClF3)의 단독 가스 혹은 혼합 가스를 플라즈마 발생 장치에 공급함으로써 발생시킬 수 있다. 「F 플라즈마에 의해 산화막(3)을 제거한다」란, F 원소를 포함하는 가스를 이용한 플라즈마에 의해 산화막(3)을 에칭하는 것을 의미한다. 다시 말해서, F 원소를 포함하는 가스로부터 생성되는 플라즈마에 의해서 처리됨으로써, 산화막(3)을 제거하는 것을 의미한다.
H 플라즈마란, H 원소를 포함하는 가스로부터 생성되는 플라즈마를 의미하고, 예를 들면 H2 가스를 플라즈마 발생 장치에 공급함으로써 발생시킬 수 있다. 「H 플라즈마에 의해 산화막(3)을 제거한다」란, H 원소를 포함하는 가스를 이용한 플라즈마에 의해 산화막(3)을 에칭하는 것을 의미한다. 다시 말해서, H 원소를 포함하는 가스로부터 생성되는 플라즈마에 의해서 처리됨으로써, 산화막(3)을 제거하는 것을 의미한다.
이 스텝 S3에서는, 20℃ 이상 400℃ 이하의 온도에서 산화막(3)을 제거하는 것이 바람직하다.
또한, 이 스텝 S3에서는, 0.1 Pa 이상 20 Pa 이하의 압력으로 산화막(3)을 제거하는 것이 바람직하다.
이 스텝 S3을 실시하면, 스텝 S2에서 불순물, 파티클 등을 흡수한 산화막을 제거할 수 있기 때문에, 스텝 S1에서 준비한 SiC 기판(1)의 표면(1a)에 부착되어 있던 불순물, 파티클 등을 제거할 수 있다.
이상의 공정(스텝 S1∼S3)을 실시함으로써, 예를 들면 도 5에 도시한 바와 같이, 불순물 및 파티클이 저감된 표면(2a)을 갖는 SiC 기판(2)을 실현할 수 있다.
또한, 상기 스텝 S2 및 S3을 반복해도 좋다. 또한 스텝 S1 후에 필요에 따라서, 다른 약액으로의 세정 공정, 순수 린스 공정, 건조 공정 등을 추가하여 실시해도 좋다. 다른 약액은, 예를 들면 황산과 과산화수소수를 포함하는 SPM을 들 수 있다. 스텝 S2 전에 SPM으로 세정하는 경우에는 유기물을 제거할 수도 있다. 또한, 스텝 S2 전에 RCA 세정 등을 행해도 좋다.
이상 설명한 바와 같이, 본 실시의 형태에 있어서의 SiC 반도체로서의 SiC 기판(1)의 세정 방법은, SiC 기판(1)의 표면(1a)에 산화막(3)을 형성하는 공정(스텝 S2)과, 산화막(3)을 제거하는 공정(스텝 S3)을 구비하고, 제거하는 공정(스텝 S3)에서는 할로겐 플라즈마 또는 H 플라즈마에 의해서 산화막(3)을 제거한다.
스텝 S2에 있어서 SiC 기판(1)의 표면(1a)에 산화막(3)을 형성함으로써, 표면(1a)에 부착되어 있던 티탄(Ti) 등의 금속 불순물, 파티클 등을 흡수하여 산화막(3)을 형성할 수 있다. 할로겐 플라즈마에 의한 활성 할로겐 또는 H 플라즈마에 의한 활성 H를 이용함으로써 산화막(3)을 제거하고 있기 때문에, SiC의 면방위에 의한 이방성의 영향을 저감시킬 수 있다. 이 때문에, SiC 기판(1)의 표면(1a)에 형성한 산화막(3)을, 면내 변동을 저감시키도록 제거할 수 있다. 즉, 산화막(3)의 막질에 영향받지 않고서, 균일성 좋게 산화막(3)을 제거할 수 있다. 따라서, SiC 기판(1)의 표면(1a)의 불순물, 파티클 등을 면내 변동을 저감시키도록 제거할 수 있다. 또한, SiC 기판(1)의 표면(1a) 상에 형성한 산화막(3)의 국소적인 잔류도 억제할 수 있다. 또한, SiC 기판(1) 면내의 일부의 영역만 에칭이 진행하는 것을 억제할 수 있기 때문에, SiC 기판(1)의 표면(1a)의 국소적인 함몰도 억제할 수 있다.
또한, SiC 기판은 화학적으로 안정되어 있는 것에 본 발명자는 착안하여, Si 기판에서는 손상이 생기는 할로겐 플라즈마 또는 H 플라즈마에 의한 산화막(3)의 제거 방법을 SiC 기판에 적용해도, SiC 기판(1)에는 손상이 생기기 어려운 것을 발견하였다. 이 때문에, 스텝 S3에 있어서 할로겐 플라즈마 또는 H 플라즈마를 이용해도, SiC 기판(1)으로 부여하는 손상은 적다.
따라서, 본 실시의 형태에 있어서의 SiC 기판(1)의 세정 방법에 따르면, 불순물, 파티클 등을 표면(1a)의 면내 변동을 저감시키도록 제거할 수 있음과 함께, 세정에 의한 손상이 적다. 따라서, 표면 특성이 양호해지도록 SiC 기판(1)을 세정할 수 있다.
또한, 스텝 S3에 있어서 산화막(3)의 제거를 드라이 분위기의 할로겐 플라즈마 또는 H 플라즈마에 의해 행하고 있다. 플라즈마는 크린이기 때문에, 환경에도 좋다. 또한, 플라즈마에 의한 에칭 공정은 웨트 분위기(액상을 포함하는 분위기)에서의 세정과 비교하여 수세, 건조 등의 후처리를 생략할 수 있기 때문에, SiC 기판(1)을 간편하게 세정할 수 있다. 나아가서는, 수세의 후처리의 필요가 없어지기 때문에, 스텝 S3 후의 SiC 기판(2)의 표면(2a)에 워터마크가 발생하는 것을 억제할 수 있다.
상기 본 실시의 형태에 있어서의 SiC 반도체로서의 SiC 기판(1)의 세정 방법에 있어서 바람직하게는, 산화막(3)을 형성하는 공정(스텝 S2)에서는 O 플라즈마를 이용한다.
본 발명자는, 상기 특허문헌 1의 세정 방법을 SiC 반도체에 적용하면, SiC는 Si보다도 열적으로 안정된 화합물이기 때문에, SiC 반도체의 표면이 산화되기 어려운 것에 착안하였다. 즉, 상기 특허문헌 1의 세정 방법은, Si의 표면을 산화할 수는 있지만, SiC의 표면을 충분히 산화할 수 없기 때문에, SiC 반도체의 표면을 충분히 세정할 수는 없다. 따라서, SiC 반도체의 표면을 산화하기 위해서 본 발명자가 예의 연구한 결과, O 플라즈마를 이용함으로써 활성 O를 이용함으로써 산화막(3)을 용이하게 형성할 수 있는 것을 발견하였다. 또한 SiC는 결정적으로 튼튼하기 때문에, O 플라즈마를 이용해도, SiC 기판(1)으로의 손상이 적다. 따라서, 표면 특성이 보다 양호해지도록 SiC 기판(1)을 세정할 수 있다.
또한, O 플라즈마로 SiC 기판(1)의 표면(1a)에 산화막(3)을 형성하고(스텝 S2), 할로겐 플라즈마 또는 H 플라즈마로 산화막(3)을 제거하는(스텝 S3) 것에 의해, 드라이 분위기(기상 중)에서 SiC 기판(1)의 표면(1a)을 세정할 수 있다. 웨트 분위기(액상을 포함하는 분위기)에서의 세정은, 세정에 이용하는 액상, 기구 등에 금속 이온이 포함되어 있는 경우가 있다. 또한 세정실로부터 파티클이 증가하기 쉬운 경향이 있다. 이 때문에, 드라이 분위기에서의 세정은, 웨트 분위기(액상을 포함하는 분위기)에 비교하여 표면의 금속 불순물 및 파티클을 보다 저감시킬 수 있다.
본 발명의 실시의 형태에 있어서의 SiC 반도체로서의 SiC 기판(1)의 세정 장치(10)는, SiC 기판(1)의 표면(1a)에 산화막(3)을 형성하기 위한 형성부(11)와, 할로겐 플라즈마 또는 H 플라즈마를 이용하여 산화막(3)을 제거하기 위한 제거부(12)와, SiC 기판을 반송 가능하게 하기 위해서 형성부(11)와 제거부(12)를 접속하고, 그리고 SiC 기판(1)을 반송시키는 영역은 대기로부터 차단될 수 있는 접속부(13)를 구비하고 있다.
본 실시의 형태에 있어서의 SiC 기판(1)의 세정 장치(10)에 따르면, 형성부(11)에 있어서 SiC 기판(1)에 산화막(3)을 형성한 후, 제거부(12)에 있어서 산화막(3)을 제거하는 동안에, SiC 기판(1)이 대기에 노출되는 것을 억제할 수 있다. 이에 따라, 대기 중의 불순물이 SiC 기판(1)의 표면(1a)에 재부착되는 것을 억제할 수 있다. 또한 할로겐 플라즈마 또는 H 플라즈마에 의해서, 불순물, 파티클 등을 흡수한 산화막(3)을 제거하고 있기 때문에, SiC의 면방위에 의한 이방성의 영향을 저감시킬 수 있다. 이에 따라, SiC 기판(1)의 표면(1a)에 형성한 산화막(3)을, 면내 변동을 저감하도록 제거할 수 있다. 따라서, 표면 특성이 양호해지도록, SiC 기판(1)을 세정할 수 있다.
(변형예)
도 6은, 본 발명의 실시의 형태 1의 변형예에 있어서의 SiC 반도체의 세정 장치의 모식도이다. 도 6을 참조하여, 본 실시의 형태의 변형예에 있어서의 SiC 반도체의 세정 장치를 설명한다.
도 6에 도시한 바와 같이, 변형예의 세정 장치(20)는, 챔버(21)와, 제1 가스 공급부(22)와, 제2 가스 공급부(23)와, 진공 펌프(24)를 구비하고 있다. 제1 가스 공급부(22), 제2 가스 공급부(23) 및 진공 펌프(24)는 챔버(21)와 접속되어 있다.
챔버(21)는, 내부에 SiC 기판(1)을 수용하는 플라즈마 발생 장치이다. 플라즈마 발생 장치로서는, 평행 평판형 RIE 장치, ICP형 RIE 장치, ECR형 RIE 장치, SWP형 RIE 장치, CVD 장치 등이 이용된다.
제1 및 제2 가스 공급부(22, 23)는, 플라즈마 발생원의 가스를 챔버(21)에 공급한다. 제1 가스 공급부(22)는, 예를 들면 O를 포함하는 가스를 공급한다. 이 때문에, 제1 가스 공급부(22)는 챔버(21) 내에서 O 플라즈마를 발생하는 것이 가능하고, 이에 따라 SiC 기판(1)의 표면(1a)에 산화막(3)을 형성할 수 있다. 제2 가스 공급부(23)는, 예를 들면 할로겐 또는 H를 포함하는 가스를 공급한다. 이 때문에, 제2 가스 공급부(23)는 챔버(21) 내에서 할로겐 플라즈마 또는 H 플라즈마를 발생하는 것이 가능하고, 이에 따라 SiC 기판(1)의 표면(1a)에 형성된 산화막(3)을 제거할 수 있다.
진공 펌프(24)는, 챔버(21)의 내부를 진공으로 한다. 이 때문에, O 플라즈마에 의해 SiC 기판(1)의 표면(1a)에 산화막(3)을 형성한 후에, 챔버(21)의 내부를 진공으로 하여, 할로겐 플라즈마 또는 H 플라즈마에 의해 산화막(3)을 제거할 수 있다. 또한, 진공 펌프(24)는 생략되어도 좋다.
또한, 도 6에 도시하는 세정 장치는, 상기 이외의 여러 가지 요소를 포함하고 있어도 좋지만, 설명의 편의상, 이들의 요소의 도시 및 설명은 생략한다.
이상으로, 본 실시의 형태의 변형예에 있어서의 SiC 반도체의 세정 장치(20)는, SiC 반도체로서의 SiC 기판(1)의 표면(1a)에 산화막(3)을 형성하기 위한 형성부와, 할로겐 플라즈마 또는 H 플라즈마를 이용하여 산화막(3)을 제거하기 위한 제거부를 구비하고, 형성부와 제거부가 동일(챔버(21))하다.
변형예에 있어서의 SiC 반도체의 세정 장치(20)에 따르면, 형성부에 있어서 SiC 기판(1)에 산화막(3)을 형성한 후, 제거부에 있어서 산화막(3)을 제거하는 동안에, SiC 기판(1)을 반송할 필요가 없기 때문에, SiC 기판(1)은 대기에 노출되지 않는다. 다시 말해서, 산화막(3)을 형성하는 스텝 S2와 산화막(3)을 제거하는 스텝 S3과의 사이에서는, SiC 기판은 대기로부터 차단된 분위기 내에 배치된다. 이에 따라, SiC 기판(1)의 세정 중에 대기 중의 불순물이 SiC 기판(1)의 표면(1a)에 재부착하는 것을 억제할 수 있다. 또한 할로겐 플라즈마 또는 H 플라즈마에 의해서, 불순물, 파티클 등을 흡수한 산화막(3)을 제거하고 있기 때문에, SiC의 면방위에 의한 이방성의 영향을 저감시킬 수 있다. 이에 따라, SiC 기판(1)의 표면(1a)에 형성한 산화막(3)을, 면내 변동을 저감시키도록 제거할 수 있다. 따라서, 표면 특성이 양호해지도록 SiC 기판(1)을 세정할 수 있다.
(실시의 형태 2)
도 7은, 본 발명의 실시의 형태 2에 있어서의 세정하는 SiC 반도체를 개략적으로 도시하는 단면도이다. 도 8은, 본 발명의 실시의 형태 2에 있어서의 SiC 반도체의 세정 방법을 도시하는 플로우차트이다. 도 9∼도 11은 본 발명의 실시의 형태 2에 있어서의 SiC 반도체의 세정 방법의 일 공정을 개략적으로 도시하는 단면도이다. 도 2, 도 4, 도 5, 도 7∼도 11을 참조하여, 본 실시의 형태에 있어서의 SiC 반도체의 세정 방법에 관해서 설명한다. 본 실시의 형태에서는, SiC 반도체로서, 도 7에 도시한 바와 같이, SiC 기판(2)과, SiC 기판(2) 상에 형성된 에피택셜층(120)을 포함하는 에피택셜 웨이퍼(100)를 세정하는 방법을 설명한다.
우선, 도 2 및 도 8에 도시한 바와 같이, SiC 기판(1)을 준비한다(스텝 S1). 스텝 S1은, 실시의 형태 1과 동일하기 때문에, 그 설명은 반복하지 않는다.
다음에, 도 4 및 도 8에 도시한 바와 같이, SiC 기판(1)의 표면(1a)에 산화막(3)을 형성하고(스텝 S2), 그 후, 도 5 및 도 8에 도시한 바와 같이 산화막(3)을 제거한다(스텝 S3). 스텝 S2 및 S3은 실시의 형태 1과 동일하기 때문에, 그 설명은 반복하지 않는다. 이에 따라, SiC 기판(1)의 표면(1a)을 세정할 수 있고, 불순물 및 파티클이 저감된 표면(2a)을 갖는 SiC 기판(2)을 준비할 수 있다. 또한, SiC 기판(1)의 표면(1a)의 세정은 생략되어도 좋다.
다음에, 도 7∼도 9에 도시한 바와 같이, SiC 기판(2)의 표면(2a) 상에 기상 성장법, 액상 성장법 등에 의해 에피택셜층(120)을 형성한다(스텝 S4). 본 실시의 형태에서는, 예를 들면 이하와 같이 에피택셜층(120)을 형성한다.
구체적으로는, 도 9에 도시한 바와 같이, SiC 기판(2)의 표면(2a) 상에 버퍼층(121)을 형성한다. 버퍼층(121)은, 예를 들면 도전형이 n형인 SiC로 이루어지고, 예를 들면 두께가 0.5 ㎛인 에피택셜층이다. 또한 버퍼층(121)에 있어서의 도전성 불순물의 농도는, 예를 들면 5×1017 ㎝-3이다.
그 후, 도 9에 도시한 바와 같이, 버퍼층(121) 상에 내압 유지층(122)을 형성한다. 내압 유지층(122)으로서, 기상 성장법, 액상 성장법 등에 의해 도전형이 n형인 SiC로 이루어지는 층을 형성한다. 내압 유지층(122)의 두께는, 예를 들면 15 ㎛이다. 또한 내압 유지층(122)에 있어서의 n형의 도전성 불순물의 농도는, 예를 들면 5×1015 ㎝-3이다.
다음에, 도 7 및 도 8에 도시한 바와 같이, 에피택셜층(120)에 이온 주입한다(스텝 S5). 본 실시의 형태에서는, 도 7에 도시한 바와 같이, p형 웰영역(123)과, n+ 소스 영역(124)과, p+ 컨택트 영역(125)을 이하와 같이 형성한다. 우선 도전형이 p형인 불순물을 내압 유지층(122)의 일부에 선택적으로 주입함으로써 웰영역(123)을 형성한다. 그 후, n형의 도전성 불순물을 소정의 영역에 선택적으로 주입함으로써 소스 영역(124)을 형성하고, 또한 도전형이 p형인 도전성 불순물을 소정의 영역에 선택적으로 주입함으로써 컨택트 영역(125)을 형성한다. 또한 불순물의 선택적인 주입은, 예를 들면 산화막으로 이루어지는 마스크를 이용하여 행해진다. 이 마스크는 불순물의 주입 후에 각각 제거된다.
이러한 주입 공정의 후, 활성화 어닐링 처리가 행해져도 좋다. 예를 들면, 아르곤 분위기 중, 가열 온도 1700℃에서 30분간의 어닐링이 행해진다.
이들 공정에 의해, 도 7에 도시한 바와 같이, SiC 기판(2)과, SiC 기판(2) 상에 형성된 에피택셜층(120)을 구비한 에피택셜 웨이퍼(100)를 준비할 수 있다.
다음에, 에피택셜 웨이퍼(100)의 표면(100a)을 세정한다. 구체적으로는, 도 8 및 도 10에 도시한 바와 같이, 에피택셜 웨이퍼(100)의 표면(100a)에 산화막(3)을 형성한다(스텝 S2).
이 스텝 S2는 실시의 형태 1에 있어서의 SiC 기판(1)의 표면(1a) 상에 산화막(3)을 형성하는 스텝 S2와 동일하다. 다만, 스텝 S5에서 에피택셜 웨이퍼에 이온 주입함으로써 표면(100a)이 손상을 받은 경우, 이 손상층을 제거할 목적으로 손상층을 산화해도 좋다. 이 경우, 예를 들면 O 플라즈마나 1100℃ 이상에서의 열산화에 의해 표면(100a)으로부터 SiC 기판(2)을 향해서 10 ㎚ 초과 100 ㎚ 이하 산화된다.
다음에, 에피택셜 웨이퍼(100)의 표면(100a) 상에 형성된 산화막(3)을 할로겐 플라즈마 또는 H 플라즈마에 의해서 제거한다(스텝 S3). 이 스텝 S3은, 실시의 형태 1에 있어서의 SiC 기판(1)의 표면(1a) 상에 형성한 산화막(3)을 제거하는 스텝 S3과 동일하기 때문에, 그 설명은 반복하지 않는다.
이상의 공정(S1∼S5)을 실시함으로써, 에피택셜 웨이퍼(100)의 표면(100a)에 부착되어 있던 불순물, 파티클 등을 세정할 수 있다. 또한, 스텝 S2 및 스텝 S3을 반복하여 행해도 좋은 것, 다른 세정 공정을 더욱 포함해도 좋은 것은, 실시의 형태 1과 동일하다. 이에 따라, 예를 들면 도 11에 도시한 바와 같이, 불순물 및 파티클이 저감된 표면(101a)을 갖는 에피택셜 웨이퍼(101)를 실현할 수 있다.
또한, 본 실시의 형태에 있어서의 에피택셜 웨이퍼를 세정할 때에는, 도 1에 도시하는 세정 장치(10) 및 도 6에 도시하는 세정 장치(20)의 어느 것을 이용해도 좋다. 도 1에 도시하는 세정 장치(10)를 이용하는 경우에는, 세정 장치(10)의 접속부(13)에 있어서는, 산화막(3)이 형성된 에피택셜 웨이퍼(100)가 반송된다. 이 때문에, 접속부(13)는, 에피택셜 웨이퍼(100) 또는 에피택셜 웨이퍼(100)가 적재된 서셉터를 반송 가능한 형상을 갖고 있다.
이상 설명한 바와 같이, 본 실시의 형태에 있어서의 에피택셜 웨이퍼(100)의 세정 방법에 따르면, SiC는 결정적으로 튼튼하기 때문에, Si에서는 손상에 의해 채용할 수 없는 할로겐 플라즈마 또는 H 플라즈마에 의해서, 산화막(3)을 제거하고 있다. 할로겐 플라즈마 및 H 플라즈마는 깨끗하고 균일성이 높기 때문에, 면방위에 의한 이방성의 영향을 저감시켜 산화막(3)을 제거할 수 있다. 따라서, 에피택셜 웨이퍼(100)의 표면(100a)의 특성이 양호해지도록 세정할 수 있다.
본 실시의 형태의 SiC 반도체로서의 에피택셜 웨이퍼(100)의 세정 방법을 실시함으로써, 도 11에 도시한 바와 같이, 불순물, 파티클 등을 저감시킨 표면(101a)을 갖는 에피택셜 웨이퍼(101)를 제조할 수 있다. 이 표면(101a) 상에 게이트 산화막 등의 반도체 디바이스를 구성하는 절연막을 형성하면, 절연막의 특성을 향상시킬 수 있음과 함께, 표면(101a)과 절연막과의 계면, 및 절연막 중에 존재하는 불순물, 파티클 등을 저감시킬 수 있다. 따라서, 반도체 디바이스의 역방향 전압 인가시의 내압을 향상시킬 수 있음과 함께, 순방향 전압 인가 시의 동작의 안정성 및 장기간 신뢰성을 향상시킬 수 있다. 따라서, 본 발명의 SiC 반도체의 세정 방법은, 게이트 산화막 형성 전의 에피택셜 웨이퍼(100)의 표면(100a)에 특히 적합하게 이용된다.
또한, 본 실시의 형태의 세정 방법으로 세정한 에피택셜 웨이퍼(101)는, 세정한 표면(101a)에 절연막을 형성함으로써 절연막의 특성을 향상시킬 수 있기 때문에, 절연막을 갖는 반도체 디바이스에 적합하게 이용할 수 있다. 따라서, 본 실시의 형태에서 세정한 에피택셜 웨이퍼(101)는, 예를 들면 MOSFET(Metal Oxide Semiconductor Field Effect Transistor : 전계 효과 트랜지스터)나 IGBT(Insulated Gate Bipolar Transistor : 절연 게이트 바이폴라 트랜지스터) 등의 절연 게이트형 전계 효과부를 갖는 반도체 디바이스나, JFET(Junction Field-Effect Transistor : 접합 전계 효과 트랜지스터) 등에 적합하게 이용할 수 있다.
여기서, 실시의 형태 1에서는, SiC 기판(1)의 표면(1a)을 세정하는 방법에 관해서 설명하였다. 실시의 형태 2에서는, SiC 기판(2)과, SiC 기판(2) 상에 형성된 SiC 에피택셜층(120)을 구비하고, SiC 에피택셜층(120)은 이온 주입된 표면(100a)를 갖는 에피택셜 웨이퍼(100)의 표면(100a)을 세정하는 방법에 관해서 설명하였다. 그러나, 본 발명의 세정 방법은, 이온 주입되어 있지 않은 표면을 갖는 SiC 에피택셜층에도 적용할 수 있다. 또한, 에피택셜 웨이퍼(100)를 세정하는 경우에는, 에피택셜 웨이퍼(100)를 구성하는 SiC 기판(2)의 표면(2a) 또는, 에피택셜 웨이퍼(100)의 표면(100a)의 적어도 한쪽을 세정해도 좋다. 즉, 본 발명의 SiC 반도체의 세정 방법은, (i) SiC 기판을 세정하는 경우와, (ii) SiC 기판과, SiC 기판상에 형성된 SiC 에피택셜층을 갖는, 에피택셜 웨이퍼를 세정하는 경우를 포함하고, (ii)의 SiC 에피택셜층은, 표면으로부터 이온 주입된 것과, 이온 주입되어 있지 않은 것을 포함한다.
실시예
본 실시예에서는, SiC 반도체로서, 도 12에 도시하는 에피택셜 웨이퍼(130)를 세정하고, 할로겐 플라즈마를 이용하여 산화막을 제거하는 것의 효과에 관해서 조사하였다. 또한, 도 12는 실시예에서 세정하는 에피택셜 웨이퍼(130)를 개략적으로 도시하는 단면도이다.
(본 발명예 1)
우선, SiC 기판(2)으로서, 표면(2a)을 갖는 4H-SiC 기판을 준비한다(스텝 S1).
다음에, 에피택셜층(120)을 구성하는 층으로서, 10 ㎛의 두께를 갖고, 1×1016 ㎝-3의 불순물 농도를 갖는 p형 SiC층(131)을 CVD법에 의해 성장하였다(스텝 S4).
다음에, SiO2를 마스크로서 이용하고, 인(P)을 n형 불순물로 하여 1×1019 ㎝-3의 불순물 농도를 갖는 소스 영역(124) 및 드레인 영역(129)을 형성하였다. 또한, 알루미늄(Al)을 p형 불순물로 하여 1×1019 ㎝-3의 불순물 농도를 갖는 컨택트 영역(125)을 형성하였다(스텝 S5). 또한, 각각의 이온 주입을 한 후에는, 마스크를 제거하였다.
다음에, 활성화 어닐링 처리를 행하였다. 이 활성화 어닐링 처리로서는, Ar 가스를 분위기 가스로서 이용하여 가열 온도 1700∼1800℃, 가열 시간 30분 조건으로 하였다.
이에 따라, 표면(130a)을 갖는 에피택셜 웨이퍼(130)를 준비하였다. 계속해서, 도 6에 도시하는 세정 장치(20)를 이용하여, 에피택셜 웨이퍼(130)의 표면(130a)을 세정하였다.
O 플라즈마를 이용하여, 산화막을 형성하였다(스텝 S2). 이 스텝 S2에서는, 도 6에 도시하는 평행 평판형 RIE의 세정 장치(20)를 이용하여, 챔버(21)의 내부에 에피택셜 웨이퍼(130)를 배치하고, 이하의 조건으로 O 플라즈마 처리를 행하였다. 제1 가스 공급부(22)로부터 O2 가스를 50 sc㎝로 공급하고, 챔버(21) 내의 분위기의 압력이 1.0 Pa이고, 에피택셜 웨이퍼(130)에 있어서의 SiC 기판(2)의 이면의 가열온도를 400℃로 하고 500 W의 전력(파워)을 인가한 상태로 산화막을 형성하였다. 이에 따라, 에피택셜 웨이퍼(130)의 표면(130a)에 1 ㎚의 두께의 산화막을 형성할 수 있는 것을 확인하였다.
다음에, 챔버(21) 내에 에피택셜 웨이퍼(130)를 배치한 상태로, F 플라즈마를 이용하여, 산화막을 제거하였다(스텝 S3). 이 스텝 S3에서는, 제1 가스 공급부(22)로부터 O를 공급하는 것을 정지하고, 제2 가스 공급부(23)로부터 F2 가스를 30 sc㎝로 공급하며, 챔버(21) 내의 분위기의 압력이 1.0 Pa이고, 에피택셜 웨이퍼(130)에 있어서의 SiC 기판(2)의 이면의 가열 온도를 400℃로 하고 300 W의 전력(파워)을 인가한 상태로 산화막을 제거하였다. 이에 따라, 스텝 S2에서 형성한 산화막을 균일하게(면내 변동을 저감하여) 제거할 수 있는 것을 확인하였다.
이상의 공정(스텝 S1∼S5)에 의해, 에피택셜 웨이퍼(130)의 표면(130a)을 세정하였다. 본 발명예 1의 세정 후의 에피택셜 웨이퍼(130)의 표면은, 세정 전의 표면(130a)보다도 불순물 및 파티클이 저감되어 있었다. 또한, 본 발명예 1의 세정 후의 에피택셜 웨이퍼(130)의 표면에는 산화막이 국소적으로 잔류되어 있지 않았다.
(비교예 1)
비교예 1에 있어서는, 우선, 본 발명예 1과 동일한 도 12에 도시하는 에피택셜 웨이퍼(130)를 준비하였다.
다음에, 에피택셜 웨이퍼(130)를 세정하였다. 비교예 1의 에피택셜 웨이퍼(130)의 세정 방법은, 기본적으로는 본 발명예 1의 에피택셜 웨이퍼(130)의 세정 방법과 동일했지만, 산화막을 제거하는 스텝 S3에 있어서 F 플라즈마의 대신에 HF를 이용한 점, 및, 도 6에 도시하는 세정 장치(20)의 대신에 도 1에 도시하는 세정 장치(10)를 이용한 점에서 상이하였다.
구체적으로는, 비교예 1에서는, 도 1에 도시하는 세정 장치(20)에 있어서, O 플라즈마를 이용하여, 준비한 에피택셜 웨이퍼(130)의 표면(130a)에 산화막을 형성하였다(스텝 S2). 이 스텝 S2에서는, 형성부(11)로서 평행 평판형 RIE를 이용하여, 형성부(11)의 내부에 에피택셜 웨이퍼(130)를 배치하고, 본 발명예 1과 동일한 이하의 조건으로 O 플라즈마를 행하였다. O2 가스를 50 sc㎝로 공급하고, 형성부(11) 내의 분위기의 압력이 1.0 Pa이고 에피택셜 웨이퍼(130)에 있어서의 SiC 기판(2)의 이면의 가열 온도를 400℃로 하여 500 W의 전력(파워)을 인가한 상태로, 산화막을 형성하였다. 이에 따라, 에피택셜 웨이퍼(130)의 표면(130a)에 1 ㎚의 두께의 산화막을 형성할 수 있던 것을 확인하였다.
다음에, 형성부(11)에서 산화막을 형성한 에피택셜 웨이퍼(130)를, 제거부(12)로 반송하였다. 이 때, 에피택셜 웨이퍼(130)는 대기로부터 차단된 분위기 인 접속부(13) 내에서 반송되었다.
다음에, HF를 이용하여 산화막을 제거하였다. 이 공정에서는, 제거부(12) 내에 HF를 저류시켜 에피택셜 웨이퍼(130)를 HF에 침지시킴으로써 산화막(3)을 제거하였다.
그 후, 세정 장치(10)로부터 에피택셜 웨이퍼(130)를 잘라내고, 에피택셜 웨이퍼(130)의 표면을 순수로 세정하였다(순수 린스 공정). 계속해서, 스핀법으로 에피택셜 웨이퍼(130)를 건조하였다(건조 공정).
다음에, 전술한 O 플라즈마를 이용하여 산화막을 형성하는 공정(스텝 S2), HF를 이용하여 산화막을 제거하는 공정, 순수 린스 공정 및 건조 공정을 반복하였다.
이상의 공정에 의해, 에피택셜 웨이퍼(130)의 표면(130a)을 세정하였다. 비교예 1에서는 스텝 S2에서 형성한 산화막을, 본 발명예 1보다도 균일하게(면내 변동을 저감하여) 제거할 수 없었다. 이것은, 비교예 1에서는 HF를 이용하여 산화막을 제거했기 때문에, 면방위에 의한 산화막의 막질에 의해 에피택셜 웨이퍼(130)의 면내에서 에칭율에 차에 기인하여 산화막 제거의 면내 변동이 생겼기 때문이라고 생각된다.
이상에서, 본 실시예에 따르면, SiC 반도체의 표면에 산화막을 형성하고, 그리고 이 산화막을 할로겐 플라즈마를 이용하여 제거함으로써, 표면에 부착되어 있었던 불순물, 파티클 등을 면내 변동을 저감시키도록 제거할 수 있기 때문에, SiC 반도체의 표면 특성을 양호하게 하여 세정할 수 있는 것을 알 수 있었다.
이상과 같이 본 발명의 실시의 형태 및 실시예에 관해서 설명을 행했지만, 각 실시의 형태 및 실시예의 특징을 적절하게 조합하는 것도 당초부터 예정하고 있다. 또한, 이번 개시된 실시의 형태 및 실시예는 모든 점에서 예시로서 제한적인 것은 아니라고 생각해야 한다. 본 발명의 범위는 상기한 실시의 형태 및 실시예가 아니라 청구의 범위에 의해서 표시되고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
1, 2 : SiC 기판, 1a, 2a, 100a, 101a, 130a : 표면
3 : 산화막, 10, 20 : 세정 장치
11 : 형성부, 12 : 제거부
13 : 접속부, 21 : 챔버
22 : 제1 가스 공급부, 23 : 제2 가스 공급부
24 : 진공 펌프, 100, 101, 130 : 에피택셜 웨이퍼
120 : 에피택셜층, 121 : 버퍼층
122 : 내압 유지층, 123 : 웰영역
124 : 소스 영역, 125 : 컨택트 영역
129 : 드레인 영역, 131 : p형 SiC층

Claims (8)

  1. 탄화규소 반도체(1)의 표면에 산화막(3)을 형성하는 공정과,
    상기 산화막(3)을 제거하는 공정을 구비하고,
    상기 산화막(3)을 제거하는 공정에서는 할로겐 플라즈마 또는 수소 플라즈마를 이용하는 것인 탄화규소 반도체의 세정 방법.
  2. 제1항에 있어서, 상기 산화막(3)을 제거하는 공정에서는, 상기 할로겐 플라즈마로서 불소 플라즈마를 이용하는 것인 탄화규소 반도체의 세정 방법.
  3. 제1항에 있어서, 상기 산화막(3)을 제거하는 공정에서는, 상기 산화막(3)의 제거를 20℃ 이상 400℃ 이하의 온도에서 행하는 것인 탄화규소 반도체의 세정 방법.
  4. 제1항에 있어서, 상기 산화막(3)을 제거하는 공정에서는, 상기 산화막(3)의 제거를 0.1 Pa 이상 20 Pa 이하의 압력으로 행하는 것인 탄화규소 반도체의 세정 방법.
  5. 제1항에 있어서, 상기 산화막(3)을 형성하는 공정에서는, 산소 플라즈마를 이용하는 것인 탄화규소 반도체의 세정 방법.
  6. 제1항에 있어서, 상기 산화막(3)을 형성하는 공정과 상기 산화막(3)을 제거하는 공정의 사이에서는, 상기 탄화규소 반도체(1)는 대기로부터 차단된 분위기 내에 배치되는 것인 탄화규소 반도체의 세정 방법.
  7. 탄화규소 반도체(1)의 표면에 산화막(3)을 형성하기 위한 형성부(11)와,
    할로겐 플라즈마 또는 수소 플라즈마를 이용하여 상기 산화막을 제거하기 위한 제거부(12)와,
    상기 탄화규소 반도체(1)를 반송할 수 있도록 상기 형성부(11)와 상기 제거부(12)를 접속하는 접속부(13)를 구비하고,
    상기 접속부(13)에 있어서의 상기 탄화규소 반도체(2)를 반송하기 위한 영역은, 대기로부터 차단될 수 있는 것인 탄화규소 반도체의 세정 장치.
  8. 탄화규소 반도체(1)의 표면에 산화막(3)을 형성하기 위한 형성부(11)와,
    할로겐 플라즈마 또는 수소 플라즈마를 이용하여 상기 산화막(3)을 제거하기 위한 제거부(12)를 구비하고,
    상기 형성부(11)와 상기 제거부(12)는 동일한 것인 탄화규소 반도체의 세정 장치.
KR1020127007289A 2010-06-16 2011-04-21 탄화규소 반도체의 세정 방법 및 탄화규소 반도체의 세정 장치 KR20130076788A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-136869 2010-06-16
JP2010136869A JP2012004272A (ja) 2010-06-16 2010-06-16 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
PCT/JP2011/059820 WO2011158557A1 (ja) 2010-06-16 2011-04-21 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置

Publications (1)

Publication Number Publication Date
KR20130076788A true KR20130076788A (ko) 2013-07-08

Family

ID=45347969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127007289A KR20130076788A (ko) 2010-06-16 2011-04-21 탄화규소 반도체의 세정 방법 및 탄화규소 반도체의 세정 장치

Country Status (7)

Country Link
US (1) US20120178259A1 (ko)
JP (1) JP2012004272A (ko)
KR (1) KR20130076788A (ko)
CN (1) CN102687250A (ko)
CA (1) CA2773511A1 (ko)
TW (1) TW201207917A (ko)
WO (1) WO2011158557A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160114544A (ko) * 2015-03-24 2016-10-05 소이텍 기판 표면 상의 금속 오염을 감소시키는 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201318463D0 (en) * 2013-08-13 2013-12-04 Medical Res Council Graphene Modification
CN103681246B (zh) * 2013-12-30 2017-10-17 国家电网公司 一种SiC材料清洗方法
CN105710082B (zh) * 2014-12-02 2018-03-06 中国科学院上海硅酸盐研究所 一种去除金属纳米线表面有机物及氧化层的方法
JP6415360B2 (ja) * 2015-03-12 2018-10-31 昭和電工株式会社 炭化珪素単結晶基板の製造方法
DE102015212099B4 (de) 2015-06-29 2022-01-27 Adidas Ag Sohlen für Sportschuhe
JP6458677B2 (ja) * 2015-08-05 2019-01-30 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法及び製造装置
TWI782220B (zh) 2015-09-22 2022-11-01 美商應用材料股份有限公司 清洗方法
CN106024586B (zh) * 2016-06-23 2018-07-06 扬州扬杰电子科技股份有限公司 一种碳化硅表面清洁方法
CN108257855B (zh) * 2016-12-28 2021-09-10 全球能源互联网研究院 高k栅介质层的制备方法及碳化硅MOS功率器件
US10932521B2 (en) 2017-03-27 2021-03-02 Adidas Ag Footwear midsole with warped lattice structure and method of making the same
US10575588B2 (en) 2017-03-27 2020-03-03 Adidas Ag Footwear midsole with warped lattice structure and method of making the same
CN109524304B (zh) * 2018-11-21 2021-04-27 北京国联万众半导体科技有限公司 碳化硅栅介质氟等离子体的处理方法及碳化硅功率器件
DE102019218727A1 (de) * 2019-12-03 2021-06-10 Robert Bosch Gmbh Vorrichtung und verfahren zum bearbeiten mindestens eines halbleiter-substrates
US11786008B2 (en) 2020-10-07 2023-10-17 Adidas Ag Footwear with 3-D printed midsole
USD1022425S1 (en) 2020-10-07 2024-04-16 Adidas Ag Shoe
US12082646B2 (en) 2020-10-13 2024-09-10 Adidas Ag Footwear and footwear components having a mesh component
US11589647B2 (en) 2020-10-13 2023-02-28 Adidas Ag Footwear midsole with anisotropic mesh and methods of making the same
USD980594S1 (en) 2020-10-13 2023-03-14 Adidas Ag Shoe
US11992084B2 (en) 2020-10-13 2024-05-28 Adidas Ag Footwear midsole with 3-D printed mesh having an anisotropic structure and methods of making the same
USD980595S1 (en) 2020-10-13 2023-03-14 Adidas Ag Shoe
FR3137998A1 (fr) * 2022-07-18 2024-01-19 Stmicroelectronics (Tours) Sas Dispositif électronique de protection ESD

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314679A (ja) 1993-04-30 1994-11-08 Sony Corp 半導体基板の洗浄方法
JP3761546B2 (ja) * 2003-08-19 2006-03-29 株式会社Ｎｅｏｍａｘ ＳｉＣ単結晶基板の製造方法
JP2007053227A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP5025591B2 (ja) * 2008-08-08 2012-09-12 親夫 木村 薄膜半導体層の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160114544A (ko) * 2015-03-24 2016-10-05 소이텍 기판 표면 상의 금속 오염을 감소시키는 방법

Also Published As

Publication number Publication date
US20120178259A1 (en) 2012-07-12
TW201207917A (en) 2012-02-16
CA2773511A1 (en) 2011-12-22
JP2012004272A (ja) 2012-01-05
WO2011158557A1 (ja) 2011-12-22
CN102687250A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
KR20130076788A (ko) 탄화규소 반도체의 세정 방법 및 탄화규소 반도체의 세정 장치
WO2012070368A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
TWI745390B (zh) 減少晶圓釋氣的整合方法
JP5605005B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
US10199221B2 (en) Cleaning method
KR20130076791A (ko) 탄화규소 반도체 장치의 제조 방법 및 탄화규소 반도체 장치의 제조 장치
US8642476B2 (en) Method for manufacturing silicon carbide semiconductor device
US8785301B2 (en) Method of cleaning silicon carbide semiconductor
WO2011158558A1 (ja) 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
JP2009246038A (ja) Ｉｉｉ−ｖ族化合物半導体の結晶成長方法と結晶成長装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid