TW201205778A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW201205778A
TW201205778A TW100109172A TW100109172A TW201205778A TW 201205778 A TW201205778 A TW 201205778A TW 100109172 A TW100109172 A TW 100109172A TW 100109172 A TW100109172 A TW 100109172A TW 201205778 A TW201205778 A TW 201205778A
Authority
TW
Taiwan
Prior art keywords
semiconductor
electrode
circuit
semiconductor device
jfet
Prior art date
Application number
TW100109172A
Other languages
English (en)
Inventor
Kenichi Sawada
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201205778A publication Critical patent/TW201205778A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electronic Switches (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

201205778 六、發明說明： 【發明所屬之技#t領域】 本發明’係有關於一種於基板上包括絕緣間極型之開關 元件與半導體電路之半導體裝置。 【先前技術】 近年來，需要穩定化之直流電源之電子設備中，廣泛地 使用有DC(direct current，直流）/DC轉換器。降壓型之 DC/DC轉換器，係利用開關元件使一次側之直流電壓接通/ 斷開，且利用LC濾波器使產生之脈衝平滑化，從而獲得樵 定化之電壓。又，藉由使開關元件斷開之期間環流之電 流’傳導至代替二極體之第2開關元件中，成為同步式之 DC/DC轉換器，而提昇電源之利用效率。 然而，同步式之DC/DC轉換器係於開關一次側之直流電 壓之第1開關元件接通時’存在第2開關元件之端子電壓急 遽上升，並因寄生電容之影響，而使控制電極之電壓上 升，從而造成第2開關元件失效（自接通）之情形。 圖12 ’係表示先前之開關元件之驅動電路之電路圖。對 於上述失效，例如圖12所示，使用如下技術，即，將並聯 連接有用以使第1開關元件10a接通之速度降低之電阻器 R9、與用以使斷開速度降低之肖特基能障二極體（sbd， Schottky barrier diode)D2a的電路，串聯連接於第j開關元 件之控制電極13a ^通常如此之並聯電路，係使用包含標 準性電阻體之電阻器、與包含石夕之SBD。勿庸置疑，為使 開關高速化，而期待儘量縮短纏繞於與控制電極連接之電 154702.doc 201205778 路之配線長，從而減小電感。 進而’專利文獻1中揭示有如下技術，即，使驅動第2開 關元件之信號之驅動電路中產生負電壓，且於第2開關元 件斷開之期間，對控制電極施加負電壓，藉此，防止第2 開關元件失效。 先前技術文獻 專利文獻 專利文獻1:曰本專利特開2009-22 106號公報 【發明内容】 發明所欲解決之問題 然而’上述之使用電阻器及SBD之並聯電路之方法，存 在著電阻體以及石夕於高溫之環境下劣化之虞，因此，存在 無法於與可能隨著開關而達到高溫之第1開關元件同一之 基板上配置並聯電路，導致自驅動電路至控制電極為止之 配線長延長，從而無法忽視電感影響之問題。不僅存在該 問題，而且專利文獻1揭示之技術中，尚存在開關元件之 驅動電路變得複雜之問題。 本發明係鑒於如此情況研製而成者，其目的在於提供一 種避免開關元件造成之高溫不良影響，且將用以防止失效 之電路配置於與開關元件同一之基板上之半導體裝置。 解決問題之技術手段 本發明之半導體裝置，其係於基板上包含絕緣閘極型之 開關元件、及控制該開關元件之接通/斷開之控制信號進 行傳播之半導體電路之半導體裝置，其特徵在於，上述半 154702.doc 201205778 導體電路，係包括包含帶隙大於矽之半導體之"固或複數 個半導體元件，且該半導體元件以上述控制信號傳播時 之電阻之大/小可變之方式構成。 於本發明中，由於可藉由使控制信號在半導體元件中傳 ' 播時電阻之大/小可變，而使對開關元件進行接通/斷開控 . 制時之閘極電流進行小/大變更，因此，產生於開關元件 中之開關波形之前緣，相較後緣成為平緩之傾斜。又，由 於半導體元件包含寬帶隙半導體，故而，即便附近受到配 置於同一基板上之開關元件之發熱影響，導致半導體元件 之度上升，半導體元件亦可無劣化且可靠地進行動作。 本發明之半導體裝置之特徵在於，上述半導體元件係 根據以汲極電極或者源極電極之電位為基準之閘極電極之 電壓之低/高（或高/低），通道之電阻進行大/小變化之N通 或 P通道）型之 FET(Field effect transistor，場效電晶 體）。 於本發明中，因N通道（或p通道）型之FET之汲極以及源 極中具有近似對稱性，故而，於使以獲得對開關元件進行 接通/斷開控制之控制信號的FET之源極電極或者汲極電極 . 之電位為基準之閘極電極之電壓，進行低/高（或高/低）變
' 化之情形時’可使對開關元件進行接通/斷開控制時之FET 之通道電阻進行大/小變更。 本發明之半導體裝置之特徵在於，上述FET係為JFET (junction field_effect transist〇r，接面場效電晶體）或者空 乏 '^之 M〇SFET(Metal-Oxide-Semiconductor Field-Effect 154702.doc 201205778
Transistor，金氧半導體場效電晶體）。 於本發明中，由於FET為JFET或者空乏型之MOSFET， 因此’即便未對FET之源極電極以及閘極電極間提供偏電 壓’通道亦進行傳導。因此’ FET之驅動電路之構成變得 簡單。 本發明之半導體裝置之特徵在於，上述開關元件係為N 通道（或P通道）型’上述半導體元件係為逆並聯連接之肖 特基能障二極體，且使相對上述開關元件之正向（或逆向） 之電阻大於逆向（或正向）之電阻。 於本發明中，由於開關元件係為N通道（或p通道）型，因 此，對開關元件進行接通/斷開控制時之閘極電流，正/逆 向（或逆/正向）流入開關元件。又，用作半導體元件之肖特 基能障二極體為逆並聯連接，且半導體元件對於開關元件 之之正向之電阻大於（或小於）逆向之電阻。因此，可藉由 肖特基能障二極體之電阻，而使對開關元件進行接通/斷 開控制時之閘極電流進行小/大變更。 上述半導體元件係半 本發明之半導體裝置之特徵在於 導體材料包含碳化秒。 於本發明中，由於半導體元件包含碳化石夕，因此 +導體元件之溫度上升至400t附近為止， 之動作。 j期待可靠 个如π<牛導體裝置，係包含絕緣閘極型之開 其設置於基板上；以及半導體電路，#包括含有 石夕之半導料料，且設置於上述基板上之至少一個 154702.doc 201205778 件。上述半導體電路，係於上述半導體電路之輸入尹接 具有南位準及低位準之驅動信號，且 之輸出中產生控制上述開關元件之傳導/非傳導之導體】路 2述驅動信號，係包含自上述高位準及低位準之二準變 為另一位準之第1轉態、及自上述高位準及低位準之另一 2準變為-位準之第2轉態，上述驅動信號，係經由上述 +導體元件’自上述半導體電路之上述輸人傳播至上述半 導體電路之上述輸出’且於上述半導體電路中，當上述驅 動信號在上述半導體元件令進行傳播時，上述半導體元件 響應上述驅動信號之上述第1轉態，自第i及第2傳導狀態 之-傳導狀態變為另一傳導狀態’並且，當上述驅動信號 在上述半導體元件中進行傳播時，上述半導體元件響應上 述驅動信號之上述第2轉態’自上述第1及第2傳導狀態之 另-傳導狀態變為-傳導狀態，產生上述半導體電路對於 上述驅動信號之傳播之可變電阻，並根據該電阻之變化， 於上述半導體電路之上述輸出中，產生控制上述開關元件 之傳導/非傳導之信號。根據該半導體裝置，可根據驅動 ^號之位準之轉態，而使半導體電路對於驅動信號之傳播 之電阻可變。因此，可根據驅動信號之位準之轉態，調整 半導體電路對於驅動信號之傳播之電阻，故而，可使由驅 動信號產生且使開關元件進行傳導/非傳導之信號之波形 之前緣，相較後緣成為平緩之傾斜。又，由於半導體元件 具有寬▼隙之半導體材料，因此，即便附近受到配置於同 一基板上之開關元件之發熱影響，導致半導體元件之溫度 154702.doc 201205778 上升，半導體元件亦可無劣化且可靠地進行動作。 本發明之半導體裝置，可使上述半導體元件包含閘極電 極、汲極電極以及源極電極，上述半導體電路包含接收用 於上述半導體元件之上述閘&電極之閘極信冑之其他輸 入，上述半導體元件為FET，且上述FET為N通道型以及p 通道型之一者，於上述FET中，相應於以上述汲極電極以 及上述源極電極之一者之電位為基準之上述閘極信號之大 小’上述半導體元件之通道之電阻進行變化。可以此方式 將FET用作半導體電路之半導體元件。 本發明之半導體裝置，係上述半導體元件可包含與絕緣 閘極型不同之型。由此，便可將半導體元件與開關元件分 別設置為不同之半導體晶片。 本發明之半導體裝置，可使上述;FET為JFET，且將上述 驅動信號自上述JFET之源極電極以及汲極電極之一者傳播 至上述JFET之上述源極電極以及上述汲極電極之另一者。 可以此方式，將JFET用作半導體電路之半導體元件。 本發明之半導體裝置’可使上述FET為空乏型之 MOSFET ’且使上述驅動信號自上述M〇SFET之源極電極 以及汲極電極之一者傳播至上述M〇SFET之上述源極電極 以及上述汲極電極之另一者。因此，亦可BM〇SFEt用作 半導體電路之半導體元件。 本發明之半導體裝置，可使上述半導體電路包括更包含 其他半導體元件，並且上述半導體元件與上述其他半導體 元件為並聯連接之並聯電路’上述半導體元件以及上述其 154702.doc 201205778 他半導體元件分別為第丨及第2肖特基能障二極體，上述第 1及第2肖特基能障二極體為相互逆向且並聯連接，使上述 驅動信號自上述並聯電路之輸入傳播至上述並聯電路之輸 出使上述第1肖特基能障二極體正向連接於上述開關元 件且使上述第2肖特基能障二極體逆向連接於上述開關 元件，並且使上述第1肖特基能障二極體之電阻大於上述 第2肖特基能障二極體之電阻。因此，可使用二個肖特基 能障二極體’簡易地構成半導體電路。 本發明之半導體裝置，係包括設置於基板上之絕緣閘極 型之開關元件、以及具有包含帶隙大於石夕之半導體材料且 設置於上述基板上之一個半導體元件之半導體電路。上述 半導體元件，係包含源極電極、汲極電極以及閘極電極， 且上述半導體元件之上述源極電極以及上述汲極電極之一 電極，接收具有高位準及低位準之驅動信號，上述驅動信 號，係經由上述半導體元件自上述半導體電路之輸入傳播 至上述半導體電路之輸出，上述半導體元件之上述源極電 極以及上述汲極電極之另一電極，係提供根據上述驅動信 號，控制上述開關元件之傳導/非傳導之信號。根據該半 導體裝置，相應於半導體元件之源極電極以及汲極電極之 一電極所接收之驅動化號之位準之轉態，使半導體電路對 於驅動信號之傳播之電阻可變。由於可以此方式，根據驅 動信號之位準之轉態，調整半導體電路對於驅動信號之傳 播之電阻，因此，可使由驅動信號產生且使開關元件傳導/ 非傳導之信號之波形之前緣，相較後緣成為平緩之傾斜。 154702.doc 201205778 又由於半導體疋件具有寬帶隙之半導體材料，因此，即 便附近受到配設於同—基板上之開關元件之發熱影響 致半導體元件之w & 现又上升，半導體元件亦可無劣化且 地進行動作。 非 (本發明之半㈣裝置，係包含設置於基板上之絕緣閑極 1關70件、以及具有包含帶隙大於矽之半導體材料且 設置於上述基板上之二個半導體元件之半導體電路。上述 二個半導體元件分別為第1及第2肖特基能障二極體，上述 第1及第2肖特基能障二極體，係構成相互逆向且並聯連接 而成之並聯電路，且於上述第（肖特基能障二極體正向連 接於上述開關元件，上述第2肖特基能障二極體逆向連接 於上述開關元件之情形時，上述P肖特基能障二極體之 電阻大於上述第2肖特基能障二極體之電阻，上述半導體 電路係於輸入中接收具有高位準及低位準之驅動信號， 上述驅動信號，係經由上述並聯電路自上述半導體電路之 輸入傳播至上述半導體電路之輸出’上述半導體電路之輸 出，係提供根據上述驅動信號，控制上述開關元件之傳導/ 非傳導之信號。根據該半導體裝置，由於正向連接之第】 肖特基能障二極體具有大於逆向連接之第2肖特基能障二 極體之電阻，因此，相應於驅動信號之位準之轉態，使得 半導體電路對於驅動信號之傳播之電阻可變。由於可以此 方式’根據驅動信號之位準之轉態，調整半導體電路對於 驅動信號之傳播之電阻，因此，可使由驅動信號產生且使 開關元件傳導/非傳導之信號之波形之前緣，相較後緣成 ΙΟ Ι 54702.doc 201205778 為平緩之傾斜。又’由於半導體元件具有寬帶隙之半導體 材料’因此，即便附近受到配設於同一基板上之開關元件 之發熱影響，使半導體元件之溫度上升，半導體元件亦可 無劣化且可靠地進行動作。 於本發明中，上述開關元件，可為N通道型以及p通道 型之一者，故而，可採用N通道型以及P通道型之任一者， 進而，於該半導體裝置中，上述半導體元件之半導體材料 係為碳化矽，因而，可提供寬帶隙之半導體元件。 發明之效果 根據本發明，由於可使控制包含寬帶隙半導體之半導體 元件之信號傳播時之電阻可變，且可使對開關元件進行接 通/斷開控制時之閘極電流進行小/大變更，因而，產生於 開關元件中之開關波形之前緣，相較後緣成為平緩之傾 斜。又，即便附近受到配設於同一基板上之開關元件 熱影響，導致半導體元件之溫度上升，半導體元件亦可無 f化且可靠地進行動作。㈣，可避免開關元件造成之高 /皿不良影響’將防止失效之電路配置於與開關元 基板上。 』一之 【實施方式】 以下’對本發明’基於表示其實施形態之圖式進行詳細 說明。其中’以下所示之實施形態’係為例示用以使本發 明具體化之半導體枣署本 ^ 使本發 定為以明並㈣半導體装置限 ’’’、 " 進而，該說明書並非將請求項彳^ # 件，限定為實施形離，哉“ — $所不之構 〜记載之構件。（貫施形態1}圖丨，係本 154702.doc 201205778 發明之實施形態1之半導體裝置之電路圖。於圖中，1為半 導體裝置，且半導體裝置1，具備將碳化矽等之所謂之寬 帶隙半導體或者矽作為半導體材料之開關元件即N通道型 之MOSFET 10、半導體材料包含碳化矽且於M〇SFET 10之 閘極電極13連接有汲極電極3 1之半導體元件即n通道型之 JFET 30。對JFET 30之源極電極32與MOSFET 10之源極電 極12之間，由外部之驅動電路2提供使mosfet 10接通/斷 開之驅動信號。於MOSFET 10之汲極電極11以及源極電極 12 ’連接有外部之未圖示之負載以及電源。 驅動電路2 ’係包括將上述驅動信號供給至源極電極32 以及源極電極12間之信號源S1、及對該信號源81輸出之電 壓進行分壓之電阻器Rl、R2之串聯電路。電阻器' R2 之連接點以及電阻器R 1之另一端，分別連接於JFET 3 〇之 閘極電極3 3以及源極電極3 2。 於上述之構成中，當信號源S 1輸出之驅動信號為Η(高） 位準之情形時，Η位準之電壓由電阻器ri、R2進行分壓， 且將經電阻器R1分壓之電壓施加於閘極電極33及源極電極 32間。其結果’以源極電極32之電位為基準之閘極電極33 之電壓（以下，簡稱為閘極電壓）成為負電壓。另一方面， 於仏號源S1輸出之驅動信號為L(低）位準之情形時，經電 阻R1分壓之電壓近似為零，故閘極電壓近似為〇。 其次’對JFET 30之閘極電壓與通道電阻之關係進行說 明。圖2，係示意性表示標準性之^^通道型之JFET之通道 電阻根據閘極電壓而變化之情況之說明圖。於圖中，橫軸 154702.doc -12- 201205778 係表示以源極電極之電位為基準之汲極電極之電壓（以 下，簡稱為汲極電壓）Vds(v)，縱軸係表示流入汲極電極 中之電流（以下，簡稱為汲極電流）Id(A)。於圖2中，將5種 閘極電壓Vgs(G V、·1 V ' ·2 V、·3 V以及·4 V)作為參數， 並以實線表示汲極電流1(1對汲極電壓vds之變化。各曲線 之斜度之倒數相當於通道電阻。再者，JFET之源極電極以 及;及極電極存在近似對稱性，故即便於橫轴中，取以沒極 電極之電位為基準之源極電極之電壓於縱軸中，取流入 源極電極中之電流，將相對於没極電極之電位的閘極電極 之電壓作為參數之情形時，亦呈現與圖2相同之曲線。 如圖2所示，當使汲極電壓Vds為正恆定電壓，並使閘極 電C Vgs進行I化之情形時，没極電流η相應於閘極電壓 Vgs之低/高進行小/大變化，從而讀取通道電阻進行大/小 變化之情況。於閘極電壓Vgs為恆定之情形時，通道電阻 近似怪定’故流入與汲極電塵Vds近似成比例之沒極電流 Id其中，於所謂之飽和區域甲，汲極電流Id變為近似恆 定。另一方面，於使汲極電壓Vds為負電壓進行遞減之情 形時，當沒極電壓Vds低於閘極電MVgs時，間極電極以: 汲極電極間進行傳導’閘極電流自汲極電極中流出，因 此，負汲極電流急遽增大。如此之現象，易於產生於負閘 極電麼Vgs之絕對值小之區域中。再者，半導體元件不僅 限於JFET，亦可為^乏型之M〇SFET。於半導體元件為空 乏型之M〇SFET之情形時，即便沒極電壓％低於間極電 壓Vgs，閘極電極以及汲極電極間亦不進行傳導，當汲極 -J3- 154702.doc 201205778 電壓Vds為負電壓時，負汲極電流1(1不會急遽增大。 返回圖1，於信號源S1輸出之驅動信號自L(低）位準變為 Η(高）位準，JFET 30之閘極電壓Vgs下降為負電壓之情形 時，根據圖2之說明，JFET 30之通道電阻由小變大。藉 此’便可抑制流入閘極電極13之閘極電流，使MOSFET 1〇 平緩接通，從而使汲極電極11以及源極電極12間之開關波 形之前緣（本實施形態1中為下降）成為平緩之傾斜。又，於 該情形時’相對於源極電極32之電位迅速上升為η位準， 與MOSFET 10之閘極電極13連接之汲極電極31，因閘極電 極13之雜散電容之影響而導致電位之上升延遲，故而， JFET 30之沒極電壓Vds成為負電壓。其中，於使jfet 3 0 之通道電阻由小變大時，可確保負閘極電壓Vgs之絕對值 足夠大，故難以產生JFET 30之汲極電壓Vds低於閘極電壓 Vgs之反轉現象。即便產生如此之反轉現象，亦因自jfet 30之汲極電極31中流出之電流而使閘極電極13之電位上 升，因此，上述反轉現象迅速消失。 其次’於信號源S1輸出之驅動信號自Η位準變為L位 準’且JFET 30之閘極電壓Vgs自負電壓上升至近似為零為 止之情形時’根據圖2之說明，JFET 30之通道電阻由大變 小。藉此’便可以低電阻自閘極電極1 3中汲取閘極電流， 使MOSFET 10迅速斷開，從而使没極電極η以及源極電極 12間之開關波形之後緣（本實施形態1為上升）成為陡峭之傾 斜。又’於該情形時’相對於源極電極3 2之電位迅速下降 至L位準，與MOSFET 10之閘極電極13連接之汲極電極 I54702.doc 201205778 31 ’因閘極電極13之雜散電容之影響而導致電位之下降略 有延遲，因而，jFET 3〇之汲極電壓Vds成為正電壓，故不 會產生上述反轉現象。 其次’對同一基板上裝载有MOSFET 10以及JFET 30之 半導體裝置1之安裝例進行說明。圖3，係半導體裝置1之 示意性平面圖。半導體裝置丨，係包括包含陶瓷之基板5, 且於該基板5上之導電體圖案51、52上相互近接地配置有 垂直結構之MOSFET 10以及水平結構之jfeT 30。 mosfet ίο之汲極電極η與導電體圖案51、以及JFET 之基板與導電體圖案52，分別由高溫焊錫及/或導電性之 黏接劑連接。閘極電極13以及汲極電極31間，係由引線61 連接’源極電極12、閘極電極33以及源極電極32各自由引 線62、63、64相互連接於基板5上之導電體圖案53、54、 55。再者’ JFET 30亦可為垂直結構，且於垂直結構之情 形時’由高溫焊錫連接朝向基板5侧之汲極電極3丨與導電 體圖案52 ’且由引線61連接閘極電極13以及導電體圖案52 間即可。 於圖3中’ JFET 30，係近接配置於m〇SFET 10，故即便 附近受到MOSFET 10之開關造成之發熱影響，亦因半導體 材料為碳化矽之故’而於400°C左右之高溫下亦無劣化之 虞’從而可作為FET可靠地進行動作。 如上所述’根據本實施形態1，可藉由使MOSFET之驅 動信號在JFET中傳播時之通道電阻之大M、可變，而使對 MOSFET進行接通/斷開控制時之閘極電流進行小/大變 154702.doc •15· 201205778 更，使得MOSFET之汲極電極以及源極電極間之開關波形 之前緣’相較後緣成為平緩之傾斜。又，因JFET包含寬帶
隙半導體’故即便附近受到配置於同一基板上之MOSFET 之發熱影響’導致JFET之溫度上升，jFET亦可無劣化且 可靠地進行動作》因此，可避免開關元件造成之高溫不良 影響，將防止失效之電路配置於與開關元件同一之基板 上。 又’由於半導體元件為JFET或者空乏型之m〇SFET，因 此，即便未提供特別之偏電壓作為FEt之閘極電壓Vgs , 通道亦進行傳導。因此，可簡單地構成FET之驅動電路。 進而，又因作為半導體元件之JFET包含碳化矽，故即便 JFET之溫度上升至接近4〇(rc為止，亦可作為可變電阻元 件，可靠地進行動作。 (變形例1) 圖1，係利用包含電阻器R1、R2之分壓器對信號源81輸 出冬驅動仏號之電壓進行分壓，並將經電阻器^分壓之電 壓作為JFET 30之閘極電壓Vgs，但於結合通道電阻相對 JFET 3 0之閘極電壓vgs之變化特性，適當地調整上述驅動 信號之電壓之情形時，亦可省略分壓器。以下，對未使用 分壓器之變形例進行說明。圖4，係本發明之實施形態1之 半導體裝置1之變形例之電路圖。將信號源51輸出之驅動 信號提供至JFET 30之源極電極32與M0SFET 1〇之源極電 極12之間，係與圖1相同，而上述驅動信號之電壓直接施 加至閘極電極33以及源極電極32間則不同於圖1。因半導 I54702.doc 201205778 體裝置1之電路與圖丨相同，故省略其之說明。 於上述之構成中，當信號源S1輸出之驅動信號為Η位準 時，JFET 30之閘極電壓Vgs n絕對值與1^位準之電麼 值相等之負電壓。於信號源S1輸出之驅動信號為L位準 時’閘極電壓Vgs近似為〇之方面與圖丨相同。此處，以藉 由馆號源S1之驅動信號變為H位準時之負閘極電壓， 而使JFET 30之通道電阻成為預期之較大值之方式，調整 上述驅動L號之Η位準之波高值。相反地，亦可結合上述 驅動k戒之Η位準之波两值，調整通道電阻相對3 0之 閘極電壓Vgs的變化特性。可藉由以此方式進行調整，而 省略驅動電路2之電阻器RJ、R2。 (實施形態2) 實施形態1 ’係MOSFET 10以及JFET 30之通道型（N通道 型/P通道型）均為N通道型之形態，與此相對，實施形態 2 ’係使MOSFET以及JFET之通道型為相異之形態以及均 為P通道型之形態。 圖5 ’係例示藉由在jFet之通道進行傳播之驅動信號而 使MOSFET接通/斷開時之JFET之閘極電壓之圖表。即便 JFET為空乏型之MOSFET亦為相同之情況。圖表中之各列 及各行，分別表示JFET以及MOSFET之通道型。於圖5 中，表示藉由H/L位準之驅動信號而使MOSFET接通/斷開 或者斷開/接通時之閘極電壓。再者，圖5，係例示對JFET 之源極電極供給MOSFET之驅動信號時之JFET之閘極電壓 者，但由於JFET之源極電極以及汲極電極存在近似對稱 154702.doc 17 201205778 性，因此，即便例示對汲極電極供給MOSFET之驅動信號 時（相對汲極電極之電位）之閘極電壓之情形時，亦表示與 圖5相同之情況。 例如，於實施形態1之圖1及圖4之電路圖中，藉由在N通 道型之JFET 3 0之通道進行傳播之驅動信號，而使N通道型 之MOSFET 10接通/斷開之情形時，當驅動信號為Η位準 時，閘極電壓Vgs成為負電壓，當驅動信號為L位準時，閘 極電壓Vgs成為零電壓。亦即，藉由使閘極電壓Vgs相對於 對MOSFET 10進行接通/斷開控制之H/L位準之驅動信號， 進行低/高變化，而使JFET 30之通道電阻進行大/小變更。 以下，對組合有P通道型之JFET以及N通道型之MOSFET之 情形、及組合有P通道型之JFET及P通道型之MOSFET之情 形進行說明。組合有N通道型之JFET及P通道型之MOSFET 之情形時之電路圖，因易於根據其他組合時之電路圖進行 設想，故省略具體之例示。 首先，對組合有P通道型之JFET及N通道型之MOSFET之 情形進行說明。圖6，係本發明之實施形態2之半導體裝置 之電路圖。於圖中，la為半導體裝置，半導體裝置la，係 包含N通道型之MOSFET 10、以及半導體材料含有碳化矽 且於MOSFET 10之閘極電極13中連接有汲極電極41之P通 道型之JFET 40。對JFET 40之源極電極42與MOSFET 10之 源極電極12之間，自外部之驅動電路2a提供使MOSFET 10 接通/斷開之驅動信號。於MOSFET 10之汲極電極11以及 源極電極12，連接有外部之未圖示之負載以及電源。 154702.doc -18- 201205778 驅動電路2a，係包含將上述驅動信號提供至源極電極42 以及源極電極12間之信號源s丨、以及對未圖示之正電源之 電壓以及信號源以所輸出之電遷之差值進行分壓之電阻器 R3、R4之串聯電路。電阻器R3、R4之連接點以及電阻器 R3之另一端，分別連接於JFET 4〇之閘極電極43以及源極 電極42。上述正電源之電壓，係高於上述驅動信號之η位 準之電壓。驅動電路2a，又，具有經由作為基極電阻之電 阻器R5將基極以及射極連接於信號源型之電晶體 Q1、以及分別於電晶體（^之集極以及射極連接有基極以 及射極之NPN型之電晶體q2。電晶體Q1之集極，係經由 電阻器R6連接於上述正電源，電晶體Q2之集極，係連接 於閘極電極43。 :述之構成中，對電晶體Qi之集極，輸出信號源$ 1 ^輸出之驅動信號之肌位準經反轉之反轉信號，且對電 的體Q2之集&，輪出上述反轉信號之位準經反轉之 肌位準之信號。亦即’於信號源S1輸出之驅動作號為H 位準之情料，電晶帅之集極輸出之㈣成為 路集極）。於該情形時，上述正電源之電壓與Η位準之㈣ 之差值由電阻HR3、R4進行㈣，且將經電阻器R3分麼 ::壓施加至閘極電極43以及源極電極42間使得閘極電 壓Vgs成為正電壓β χ 另—方面，於仏號源Si輸出之驅動信 7…，位準之情形時’電晶體Q2之集極成為L位準，因 此，源極電極42以及閘極電極43均成為L位準，而肿丁牝 之開極電壓Vgs變成近似為零。 154702.doc -19· 201205778 換而言之，於藉由在P通道型之JFET 40之通道中進行傳 播之驅動信號，而使N通道型之MOSFET 10接通/斷開之情 形時，當驅動信號為Η位準時，JFET 40之閘極電壓Vgs成 為正電壓，當驅動信號為L位準時，閘極電壓Vgs成為零電 壓。亦即，如圖5所示，可藉由使閘極電壓Vgs相對於對 MOSFET 10進行接通/斷開控制之H/L位準之驅動信號，進 行高/低變化，而使JFET 40之通道電阻進行大/小變更。 繼而，對組合P通道型之JFET以及P通道型之MOSFET之 情形進行說明。圖7，係本發明之實施形態2之其他半導體 裝置之電路圖。於圖中，lb為半導體裝置，且半導體裝置 lb，包含P通道型之MOSFET 20、以及半導體材料包含碳 化矽且於MOSFET 20之閘極電極23連接有汲極電極41之P 通道型之JFET 40。對JFET 40之源極電極42與MOSFET 20 之源極電極22之間，自外部之驅動電路2b挺供使MOSFET 20接通/斷開之驅動信號。於MOSFET 20之汲極電極21以 及源極電極22，連接有外部之未圖示之負載以及電源。 驅動電路2b，係包含將上述驅動信號供給至源極電極42 以及源極電極22間之信號源S2、以及對該信號源S2輸出之 電壓進行分壓之電阻器R7、R8之串聯電路。電阻器R7、 R8之連接點以及電阻器R7之另一端，分別連接於JFET 40 之閘極電極43以及源極電極42。 於上述之構成中，在信號源S2輸出之驅動信號為L位準 之情形時，L位準之電壓由電阻器R7、R8進行分壓，且將 經電阻器R7分壓之電壓施加至閘極電極43以及源極電極42 154702.doc -20· 201205778 間，使得閘極電壓Vgs成為正電壓。另一方面，於信號源 S2輸出之驅動信號為η位準之情形時，經電阻器R7分壓之 電壓近似為零，故閘極電壓Vgs變為近似為〇。 換而言之，於藉由在P通道型之JFET 4〇之通道中進行傳 播之驅動信號而使P通道型iM〇SFET 20接通/斷開之情形 時’當驅動信號為L位準時，JFET 40之閘極電壓Vgs成為 正電壓，當驅動信號為Η位準時，閘極電壓VgS成為零電 壓。亦即，如圖5所示，可藉由使閘極電壓Vgs相對於對 MOSFET 20進行接通/斷開控制之l/h位準之驅動信號，進 行尚/低變化，而使JFET 40之通道電阻進行大/小變更。 其他方面’對與實施形態丨對應之部位標註相同之符 號，且省略其之詳細說明。 如上所述，根據本實施形態2，由於n通道（或p通道）型 之JFET之、/及極以及源極存在近似對稱性，故而，於使以獲 得對MOSFET進行接通/斷開控制之驅動信號之JFET之源極 電極或者汲極電極之電位為基準之閘極電壓，進行低/高 (或高/低）變化之情形時，可使對MOSFET進行接通/斷開控 制時之FET通道電阻進行大/小變更。 (實施形態3) 實施形態1 ’係使用JFET 30作為半導體元件之形態，與 此相對，實施形態3，係使用逆並聯連接之肖特基能障二 極體作為半導體元件之形態。圖8，係本發明之實施形態3 之半導體裝置之電路圖。於圖中，1C為半導體裝置，且半 導體裝置lc ’係包含N通道型之]viOSFET 10、以及半導體 154702.doc •21 · 201205778 材料包含碳化矽且逆並聯連接之肖特基能障二極體D1、 D2。肖特基能障二極體D1、D2，分別使陰極以及陽極連 接於MOSFET 10之閘極電極1；3。對肖特基能障二極體D1、 D2各自之陽極及陰極、與厘〇81?]£了 1〇之源極電極12之間， 自外部之信號源s 1提供使MOSFET 1 〇接通/斷開之驅動信 號。於MOSFET 10之汲極電極11以及源極電極12，連接有 外部之未圖示之負載以及電源。 於上述之構成中，當信號源S1輸出之驅動信號自L位準 變為Η位準時，藉由接通電阻相對較大之肖特基能障二極 體D1進行傳導，而抑制流入閘極電極丨3中之閘極電流，使 MOSFET 10平緩接通。又，於信號源S1輸出之驅動信號自 Η位準變為L位準時，藉由接通電阻相對較小之肖特基能 障一極體D2進行傳導，而以低電阻自閘極電極13汲取閘極 電"丨l，使MOSFET 10迅速斷開。再者，於mosfeT 10為ρ 通道型之情形時，可藉由使肖特基能障二極體D1之接通電 阻變得相對較小，且使肖特基能障二極體D2之接通電阻變 得相對較大’而獲得與上述相同之效果。 其人對肖特基此障二極體D1、D2之接通電阻進行說 明。圖9，係示意性表示肖特基能障二極體Dl、D2之構成 之縱剖面圖。於圖中，71為0型半導體層，且於該…型半 導體層71之上表面積層有η·型半導體層72。n+型半導體層 之下表面係由作為陰極之背面金屬電極層所覆蓋，且 於η型半導體層72之上表面之中央部，形成有作為陽極之 金屬電極膜73。η-型半導體層72之上表面之其他部分，係 154702.doc -22· 201205778 由包含氧化矽之絕緣膜74所覆蓋。 n+型半導體層71以及n_型半導體層72，係分別相對於自 金屬電極膜73傳導至背面金屬電極層7()之接通電流，具有 由n+層電阻81以及n_層電阻82表示之等效電阻。又，背面 金屬電極層70以及金屬電極膜73，分別具有由背面金属電 極層電阻80以及金屬電極膜電阻83表示之等效電阻。該等 等效電阻，視作對接通電流串聯連接之接通電阻。肖特基 能障二極體D1、D2之接通電阻，可藉由製造時調整卜型半 導體層（以下，稱為卜層）72之比電阻及/或厚度，而使電阻 值進行變化。 圖10 ’係示意性表示肖特基能障二極體D1、D2之接通 電阻根據η -層7 2之比電阻及/或厚度而變化之情況之說明 圖。圖之橫軸表示前向電壓VF(V)，縱軸表示前向電流 IF(A)。於圖10中，實線表示η-層72之比電阻及/或厚度相 對較小之情形，虛線表示心層72之比電阻及/或厚度相對較 大之情形。實線以及虛線之斜度之倒數相當於接通電阻。 亦即’隨著η-層72之比電阻及/或厚度由小變大，前向電流 IF相對前向電壓VF之斜度由大變小，從而讀取接通電阻由 小變大之情況。 其次’對同一基板上裝載1〇以及肖特基能障 二極體Dl、D2之半導體裝置lc之安裝例進行說明。圖 11 ’係半導體裝置1 c之示意性平面圖。半導體裝置丨c，係 包含具有陶瓷之基板5a，且於該基板5a上之導電體圖案 51、56、5 7上，相互近接配設有垂直結構之MOSFET 10以 154702.doc •23· 201205778 及肖特基能障二極體D1、D2。MOSFET 10之汲極電極u 與導電體圖案51、以及肖特基能障二極體di、D2之背面 金屬電極層70、70與導電體圖案56、57，分別由高溫焊錫 連接》 源極電極12以及閘極電極π，分別由引線62、65連接於 基板5a上之導電體圖案53、58。導電體圖案56、58間係由 引線66連接，導電體圖案58以及肖特基能障二極體〇2之金 屬電極膜73間，係由引線67連接。又，肖特基能障二極體 D1之金屬電極膜73與基板5a上之導電體圖案59係由引線68 連接’進而’導電體圖案57、59間係由引線69連接。 肖特基能障二極體Dl、D2 ’係近接配設於MOSFET 1〇，故即便附近受到MOSFET 10之開關造成之發熱影響， 亦由於肖特基能障二極體D1、D2之半導體材料包含碳化 矽，而即便400。(：左右之高溫下亦無劣化之虞，故可作為 接通電阻相異之二極體可靠地進行動作。 其他方面，對與實施形態丨對應之部位標註相同之符 號，且省略其之詳細說明。 如上所述，根據本實施形態3，因]^〇81^丁為>1通道（或p 通道）型’故對MOSFET進行接通/斷開控制時之閘極電 流，正/逆向（或逆/正向）流入M〇SFET。又，肖特基能障二 極體為逆並聯連接，且相對於M〇SFET，正向之電阻變得 大於（或者小於）逆向之電阻。因此，可藉由肖特基能障二 極體之電阻，而使對M〇SFET進行接通/斷開控制時之閘極 電流進行小/大變更。 154702.doc • 24 - 201205778 再者’實施形態1至3中，開關元件係使用m〇sfET 10或 20但不僅限於此’亦可使用IGBT(Insulated gate bipolar transistor·，絕緣閘雙極性電晶體）等具有絕緣閘極之雙極 性元件。 其次，利用其他表現，說明上述實施形態i、2。作為一 例，對實施形態1之半導體元件丨進行說明，但實施形態2 之半導體裝置la、lb亦為相同情況。如圖丄所示，半導體 裝置1，係包含MOSFET 10及半導體電路。M〇SFET 1〇， 係為設置於基板5上之絕緣閘極型之半導體元件。半導體 電路，係包括JFET 30作為一個半導體元件。JFET 3〇，係 包含帶隙大於石夕之半導體材料，且設置於基板5上。如圖5 所示，該半導體電路，係於該半導體電路之輸入，接收具 有Η位準（高位準）及L位準（低位準）之驅動信號，且於該半 導體電路之輸出’產生對開關元件之傳導/非傳導進行控 制之信號。如圖5所示，傳導，係表*m〇sfet ι〇之接^ 狀態，非傳導，係表示Μ〇贿1()之斷開狀態。驅動信 號’係包含自Η位準及l位準之一位準變為另一位準之第1 轉態、以及自Η位準及"立準之另一位準變為一位準之第2 轉態。例如，於第!轉態為|Η位準變為“立準之轉 形時’第2轉態則為自L位準變為Η位準之轉態」驅動二 號，係經由；FET 3〇,自半導體電路之輸人傳播至半導體 電路之輸出。如圖5所示，於半導體電路中，&驅 f对進行傳播時，㈣_應驅㈣ ^ 態，自第^及第2傳導狀態之一傳導狀態變為另一傳導： 154702.doc •25· 201205778 態，並且，當驅動信號在JFET 30中進行傳播時，jfet 3〇 響應驅動信號之第2轉態，自第丨及第2傳導狀態之另一傳 導狀態變為-傳導狀態’產生半導體電路對於驅動信號之 傳播之可變電阻，並根據該電阻之變化，於該半導體電路 之輸出，產生控制開關元件之傳導/非傳導之信號。半導 體電路之第丨及第2傳導狀態，係根據半導體電^於驅動 信號之傳播之電阻而產生。如圖5所示，於m〇sfet⑺成 為接通狀態之情形時，半導體電路對於驅動信號之傳播之 電阻相對較大，於開關元件成為斷開狀態之情形時，半導 體電路對於驅動信號之傳播之電阻相對較小。 如圖1所示，於半導體電路中包含N通道型2Jfet 3〇, 但如圖6及圖7所示，亦可為取代JFET 3〇，而包含p通道型 之JFET 40之構成。通τ 3()、4()之半導㈣料係為碳化 石夕。又’如圖1所示’於半導體電路中，係包括⑽道型之 MOSFET 10作為開關元件，但如圖7所示，亦可為取代 MOSFET 10，而使用ρ通道型之M〇SFET2(^構成。 JFET 3〇 ’如圖1所示，包含閘極電極33、汲極電極31以 及源極電極32。半導體電路，係具有接收用於JFET 30之 閘極電極3 3之閘極號(由驅動信號中產生之信號)之其他 輸入。於JFET 30中，如圖2所示，根據以汲極電極31及源 電極32之任者之電位為基準之閘極信號之大小（VGD 以及Vgs之一者）’ JFET 3〇之通道之電阻進行變化。另一 面士圖6及圖7所示，於半導體元件為p通道型之情形 時，該半導體元件為JFET 40。JFET 40，係包含閘極電極 154702.doc •26· 201205778 43、汲極電極41以及源極電極42。半導體電路，係具有接 收用於JFET 40之閘極電極43之閘極信號（由驅動信號中產 生之信號）之其他輸入。於jFET 40中，根據以汲極電極41 以及源極電極42之任一者之電位為基準之閘極信號之大小 (Vgd以及Vgs之一者），JFET 40之通道之電阻進行變化。 於N通道型之JFET 30之情形時，如圖1所示，驅動信號， 自JFET 3·0之源極電極32以及汲極電極31之一者，傳播至 JFET 30之源極電極32以及汲極電極31之另一者，並且， 經分壓而作為閘極信號輸入至閘極電極33 ^另一方面，於 P通道型之JFET 40之情形時’如圖6及圖7所示，驅動信 號’自JFET 40之源極電極42以及汲極電極41之一者，傳 播至JFET 40之源極電極42以及汲極電極41之另一者，並 且’經分壓作為閘極信號輸入至閘極電極43。再者，亦可 取代絕緣閘極型之JFET 30以及JFET 40，而使用空乏型之 MOSFET。於該情形時，驅動信號，係自空乏型之 MOSFET之源極電極以及汲極電極之任一者，傳播至空乏 型之MOSFET之源極電極以及没極電極之另一者，並且， 經分壓作為閘極信號輸入至空乏型之MOSFET之閘極電 極0 其次’對例如實施形態1之情形下之作用、效果進一步 進行說明。於信號源S1輸出之驅動信號自L位準變為 準，JFET 30之閘極電壓Vgs下降至負電壓之情形時，根據 圖2之說明，JFET 30之通道電阻增加。藉此，便可抑制流 入MOSFET 10之閘極電極13中之閘極電流，使M〇SFET 1〇 154702.doc -27- 201205778 平緩接通，從而使MOSFET 1 〇之汲極電極丨丨以及源極電極 12間之開關波形之前緣成為平緩之傾斜。而且，於信號源 S1輸出之驅動信號自Η位準變為l位準，jfeT 30之閘極電 壓Vgs由負電壓上升至近似為零為止之情形時，根據圖2之 說明，JFET 30之通道電阻減少。藉此，便可以低電阻自 MOSFET 10之閘極電極13汲取閘極電流，使M〇SFET 1〇迅 速斷開，從而使MOSFET 10之汲極電極n以及源極電極12 間之開關波形之後緣成為陡ill肖之傾斜。 進而使用其他之表現，說明實施形態1、2之構成。例 如，對圖1所示之實施形態丨之半導體裝置丨進行說明，但 圖6及圖7所示之實施形態2之半導體裝置la、11?亦為相同 情況。如圖1所示，半導體裝置j，係包含M〇SFET丨〇及半 導體電路。MOSFET 10,係為設置於基板5上之絕緣開極 型之半導體元件。半導體電路係具有JFET 3〇。JFet 30， 係包含帶隙大於矽之半導體材料，且設置於基板5上。 JFET 30，係包含源極電極32、汲極電極3丨以及閘極電極 33。JFET 30之源極電極32以及汲極電極31之一者，接收 具有Η位準（高位準）及L位準（低位準）之驅動信號。驅動信 號，係經由JFET 30自半導體電路之輸入傳播至半導體電 路之輸出。JFET 30之源極電極32以及汲極電極31之另一 者，提供根據驅動信號，控制jFET 3〇之傳導/非傳導之信 號圖1所示之JFET 30係為N通道型，但亦可為取代jfet 3〇，而使用圖6及圖7所示之實施形態2之卩通道型之JFET 40之構成。又，亦可為取代N通道型2M〇SFet ι〇，而使 154702.doc •28· 201205778 用圖7所示之實施形態2之P通道型之MOSFET 20之構成。 其次’使用其他表現，說明上述實施形態3。如圖8所 示’半導體裝置lc ’係具備MOSFET 10、及半導體電路。 MOSFET 10，係為設置於基板5a上之絕緣閘極型之開關元 件。半導體電路’係具有肖特基能障二極體D1、D2。肖 特基能障二極體Dl、D2，係包含帶隙大於矽之半導體材 料’且設置於基板5a上。半導體電路，係於該半導體電路 之輸入接收具有Η位準（高位準）以及L位準（低位準）之驅動 k號’且於該半導體電路之輸出，產生控制m〇SFet 1〇之 傳導/非傳導之信號。傳導，係表示M〇SFET 1〇之接通狀 態，非傳導，係表*M〇SFET 1〇之斷開狀態。驅動信號， 係包括自Η位準及l位準之一位準變為另一位準之第1轉 態、以及自Η位準及L位準之另一位準變為一位準之第2轉 態。例如，第〖轉態為自準變為l位準之轉態之情形 時’則第2轉態為自L位準變為H位準之轉態。驅動信號， 係』由半導體電路之肖特基能障二極體D1、之任一 者自半導體電路之輸入傳播至半導體電路之輸出。於半 導體電路中’在驅動信號分別於肖特基能障二極體D1、 D2中進订傳播時，響應驅動信號之第1轉態，自第1及第2 〜'之傳導狀態變為另一傳導狀態，並且在驅動信 號刀別於—個半導體元件巾進行㈣時，響應驅動信號之 \轉广、自第1及第2傳導狀態之另一傳導狀態變為一傳 導狀心產生半導體電路對於驅動信號之傳播之可變電 阻且根據該電阻之變化’於該半導體電路之輸出產生控 154702.doc •29- 201205778 制MOSFET 10之傳導/非傳導之信號。半導體電路，係包 括並聯連接有肖特基能障二極體D1、D2之並聯電路。肖 特基能障二極體Dl、D2’係相互逆向且並聯連接。驅動 信號’係自並聯電路之輸入傳播至並聯電路之輸出。半導 體電路之第1及第2傳導狀態，係根據半導體電路對於驅動 信號之傳播之電阻而產生。半導體電路對於驅動信號之傳 播之電阻’係根據流入至構成半導體電路之肖特基能障二 極體Dl、D2中之驅動信號之方向而產生。亦即，半導體 電路之傳導狀態，係根據在半導體電路中傳播之驅動信號 之方向變化，由第1傳導狀態變為第2傳導狀態，或者，由 第2傳導狀態變為第2傳導狀態。 MOSFET 10為N通道型之開關元件’而使用p通道型之 開關元件之情形時’亦可取代MOSFET 10，而使用 MOSFET 20。肖特基能障二極體D1、〇2之半導體材料係 為碳化矽。於將N通道型之MOSFET 10用作開關元件之情 形時’使肖特基能障二極體D1正向連接於MOSFET 1 〇，並 使肖特基能障二極體D2逆向連接於MOSFET 10，故肖特基 能障二極體D1之電阻大於肖特基能障二極體之電阻。 於使用P通道型之MOSFET 20之情形時，使肖特基能障二 極體D2正向連接於MOSFET 20，並使肖特基能障二極體 D1逆向連接於MOSFET 20，故肖特基能障二極體D2之電 阻大於肖特基能障二極體D1之電阻。 其次，對實施形態3之作用、效果進一步進行說明。例 如’於將N通道型之M0SFET 1〇用作開關元件之情形時， 154702.doc •30- 201205778 若信號㈣輸出之驅動信號由L位準變糾位準，則藉由 接通電阻相對較大之肖特基能障二極體⑴進行傳導（於該 情形時’肖特基能障二極體的為非傳導），而抑制流入至 閘極電極13之間極t流，使M0SFET 1〇平緩接通。又，若 信號源S1輸出之驅動信號由η位準變為[位準，則藉由接 通電阻相對較小之肖特基能障二極體的進行傳導（於該情 形時，宵特基能障二極體01為非傳導），而以低電阻自^ 極電極13中汲取閘極電流，使]^〇;§1^1 1〇迅速斷開。再 者，於將P通道型之MOSFET 2〇用作開關元件之情形時， 藉由使肖特基能障二極體m之接通電阻相對較小，並使肖 特基能障二極體D2之接通電阻相對較大，而獲得與使用 MOSFET 10時相同之效果。 進而使用其他表現，說明實施形態3。如圖8所示，半 導體裝置1 e ’係包含設置於基板5a±之作為絕緣間極型之 開關元件之N通道型之MOSFET 10(於P通道型之情形時為 MOSFET 20)、以及包括具有帶隙大於矽之半導體材料且 設置於基板5a上之肖特基能障二極體〇1、D2之半導體電 路。肖特基能障二極體Dl、D2，係構成相互逆向且並聯 連接而成之並聯電路。亦即，半導體電路，係包含該並聯 電路。於肖特基能障二極體Dl、D2之一者正向連接於 MOSFET 10，且肖特基能障二極體D1、D2之另—者逆向 連接於開關元件之情形時，正向之肖特基能障二極體之電 阻大於逆向之宵特基能障二極體之電阻。半導體電路，係 於輸入接收具有Η位準（高位準）以及l位準（低位準）之驅動 154702.doc 201205778 信號輸入。驅動信號，係經由並聯電路自半導體電路之輸 入傳播至半導體電路之輸出。半導體電路之輸出，係提供 根據驅動信號’控制開關元件之傳導/非傳導。 產業上之可利用性 本發明係可避免開關元件造成之高溫不良影響，將防止 失效之電路配置於與開關元件同一之基板上之半導體裝 置。 ’ 【圖式簡單說明】 圖1係本發明之實施形態丨之半導體裝置之電路圖。 圖2係示意性表示標準性^^通道型之JFet之通道電阻根 據閘極電壓而變化之情況之說明圖。 圖3係半導體裝置之示意性平面圖。 圖4係本發明之實施形態1之半導體裝置之變形例之電路 圖。 圖5係例示藉由在JFET之通道中傳播之驅動信號而使 MOSFET接通/斷開時jFET之閘極電壓之圖表。 圖6係本發明之實施形態2之半導體裝置之電路圖。 圖7係本發明之實施形態2之其他半導體裝置之電路圓。 圖8係本發明之實施形態3之半導體裝置之電路圖。 圖9係示意性表示肖特基能障二極體之構成之縱剖面 圖。 圖1 〇係不意性表示肖特基能障二極體之接通電阻根據n_ 層之比電阻及/或厚度而變化之情況之說明圖。 圖11係半導體裝置之示意性平面圖。 154702.doc -32- 201205778 圖12係表示先前之開關元件之驅動電路之電路圖。 【主要元件符號說明】 卜1 a、 lb、 1 c 半導體裝置 2a、 2b 驅動電路 5、5a 基板 10、 20 MOSFET 10a 第1開關元件 11 ' 21 '31 、41 汲極電極 12、 22 '32 '42 源極電極 13 ' 23 '33 、43 閘極電極 13a 控制電極 30、 40 JFET 51、 52 '53 、54 、 55 、 導電體圖案 56、 57 '58 、59 61、 62 ' 63 、64 、 65 、 引線 66 ' 67 '68 '69 70 背面金屬電極層 71 n+型半導體層 72 η-型半導體層 73 金屬電極膜 74 絕緣膜 80 背面金屬電極層電阻 81 η+層電阻 82 η-層電阻 154702.doc -33· 201205778 83 D1、D2、D2a IF Q1、Q2 R1 、 R2 、 R3 、 R4 、 R5 、 R6、R7、R8、R9 SI ' S2
VF 金屬電極膜電阻 肖特基能障二極體 前向電流 NPN型電晶體 電阻器 信號源 前向電壓 154702.doc 34·

Claims (1)

  1. 201205778 七、申請專利範圍： 1. 一種半導體裝置，其係於基板上包含絕緣閘極型之開關 元件、及供控制該開關元件之接通/斷開之控制信號進行 傳播之半導體電路者，其特徵在於： 上述半導體電路係含有包含帶隙大於矽之半導體之1 個或者複數個半導體元件； 該半導體元件係以使上述控制信號傳播時之電阻之大/ 小可變之方式構成。 2. 如請求項1之半導體裝置，其中 上述半導體元件係相應於以汲極電極或者源極電極之 電位為基準之閘極電極之電壓之低/高（或高/低”通道之 電阻進行大/小變化之N通道（或p通道）型之FET。 3_如請求項2之半導體裝置，其中 上述FET係為JFET或者空乏型之MOSFET。 4·如請求項1之半導體裝置，其中 上述開關元件係為N通道（或P通道）型； 上述半導體元件係為逆並聯連接之肖特基能障二極 體，且使相對上述開關元件之正向（或逆向）之電阻大於 逆向（或正向）之電阻。 5.如請求項1至4中任一項之半導體裝置，其中 上述半導體元件之半導體材料包含碳化矽。 6· 一種半導體裝置，其特徵在於：其係包含 絕緣閘極型之開關元件，其設置於基板上；以及 半導體電路，其包括含有帶隙大於矽之半導體材料， 154702.doc 201205778 且叹置於上述基板上之至少—個半導體元件 j述半導體電路係於上述半導體電路之輸人，接收具 有局位準及低位準之驅動信號’且於上述半導體電路之 輸出’產生控制上述開關元件之傳 上述驅動信號係包含自上述高位準及低位準2位準 變為另一位準之第1轉態、及自上述高位準及低位準之 另一位準變為一位準之第2轉態； 上述驅動信號係經由上述半導體元件，自上述半導體 電路之上述輸人傳播至上述半導體電路之上述輸出； 於上述半導體電路中，當上述驅動信號在上述半導體 元件中進行傳播時，上述半導體元件㈣上述驅動信號 之上述第1轉態，自第i及第2傳導狀態中之一傳導狀態 變為另傳導狀態，並且，當上述驅動信號在上述半導 體元件中進行傳播時，上述半導體元件響應上述驅動信 號之上述第2轉態，自上述第丨及第2傳導狀態之另一傳 導狀態變為-傳導狀態’產生上述半導體電路對於上述 驅動信號之傳播之可變電阻，並根據該電阻之變化，於 上述半導體電路之上述輸出產生上述信號。
    如請求項6之半導體裝置，其中 上述半導體元件係包含閘極電極、汲極電極以及源極 電極； 上述半導體電路係包括接收用於上述半導體元件之上 述閘極電極之閘極信號之其他輸入； 上述半導體元件係為FET ; 154702.doc 201205778 上述FET係為N通道型以及P通道型之一者； 於上述FET中，相應於以上述汲極電極以及上述源極 電極中之一者之電位為基準之上述閘極信號，上述半導 體元件之通道之電阻進行變化。 8. 如請求項6或7之半導體裝置，其中 上述半導體元件係包含與絕緣閘極型不同之型。 9. 如請求項7或8之半導體裝置，其中 上述FET係為JFET ; 上述驅動信號係自上述JFET之源極電極以及汲極電極 中之一電極傳播至上述JFET之上述源極電極以及上述没 極電極之另一電極。 10. 如請求項7之半導體裝置，其中 上述FET係為空乏型之MOSFET ; 上述驅動信號係自上述MOSFET之源極電極以及汲極 電極中之一電極傳播至上述M〇SFET之上述源極電極以 及上述汲極電極之另一電極。 11. 如請求項6之半導體裝置，其中 上述半導體電路更包含其他半導體元件，並且包括並 聯連接上述半導體元件與上述其他半導體元件之並聯電 路； 上述半導體元件以及上述其他半導體元件分別為第1 及苐2肖特基能障二極體； 上述第1及第2肖特基能障二極體為相互逆向且並聯連 接； 154702.doc 201205778 述驅動L號係自上述並聯電路之輸人傳播至上述並 聯電路之輸出； ;使上述第1肖特基能障二極體正向連接於上述開關 70件，且使上述第2肖特基能障二極體逆向連接於上述 開關元件之情形肖，使上述第1肖特基能障m電 阻大於上述第2肖特基能障二極體之電阻。 12.種半導體裝置，其特徵在於： 其係包含設置於基板上之絕緣閘極型之開關元件、 以及 具有包含帶隙大於石夕之半導體材料且設置於上述基板 上之一個半導體元件之半導體電路者； 上述半導體元件係包含源極電極、汲極電極以及閉極 電極； 上述半導體元件之上述源極電極以及上述汲極電極中 之一電極，接收具有高位準及低位準之驅動信號； 上述驅動信號係經由上述半導體元件自上述半導體電 路之輸入傳播至上述半導體電路之輸出； 上述半導體7L件之上述源極電極以及上述汲極電極中 之另電極，係提供根據上述驅動信號，控制上述開關 元件之傳導/非傳導之信號。 13. —種半導體裝置，其特徵在於： . 其係包含設置於基板上之絕緣閘極型之開關元件、 以及 具有包含帶隙大於矽之半導體材料且設置於上述基板 154702.doc 201205778 上之二個半導體元件之半導體電路； 上述二個丰導體元件分別為第1及第2肖特基能障二極 體； 上述第1及第2肖特基能障二極體係構成相互逆向且並 聯連接而成之並聯電路； 上述第1肖特基能障二極體係正向連接於上述開關元 件’上述第2肖特基能障二極體係逆向連接於上述開關 元件，並且，上述第1肖特基能障二極體之電阻大於上 述第2肖特基能障二極體之電阻； 上述半導體電路係於輸入接收具有高位準及低位準之 驅動信號； 上述驅動信號係經由上述並聯電路自上述半導體電路 之輸入傳播至上述半導體電路之輸出； 上述半導體電路之輸出係提供根據上述驅動信號控制 上述開關元件之傳導/非傳導之信號。 14. 如請求項6至13中任一項之半導體裝置，其中 上述開關元件係為N通道型以及p通道型之一者。 15. 如請求項6至14中任一項之半導體裝置，其中 上述半導體元件之半導體材料係包含碳化矽。 154702.doc
TW100109172A 2010-03-23 2011-03-17 Semiconductor device TW201205778A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010066708A JP5343904B2 (ja) 2010-03-23 2010-03-23 半導体装置

Publications (1)

Publication Number Publication Date
TW201205778A true TW201205778A (en) 2012-02-01

Family

ID=44672893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109172A TW201205778A (en) 2010-03-23 2011-03-17 Semiconductor device

Country Status (8)

Country Link
US (1) US8988132B2 (zh)
EP (1) EP2551900A4 (zh)
JP (1) JP5343904B2 (zh)
KR (1) KR20120129751A (zh)
CN (1) CN102939650A (zh)
CA (1) CA2764478A1 (zh)
TW (1) TW201205778A (zh)
WO (1) WO2011118321A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110579698A (zh) * 2019-09-10 2019-12-17 江南大学 一种InAlN/GaN HEMT的结温测试方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350461B1 (ko) 2012-04-03 2014-01-09 주식회사 하이딥 튜너블 커패시터
WO2014088551A1 (en) * 2012-12-04 2014-06-12 Otis Elevator Company Gate drive power supply for multilevel converter
US9196751B2 (en) * 2013-03-14 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Junction FET semiconductor device with dummy mask structures for improved dimension control and method for forming the same
JP6218462B2 (ja) * 2013-07-04 2017-10-25 三菱電機株式会社 ワイドギャップ半導体装置
CN103441145B (zh) * 2013-08-02 2016-04-13 无锡华润上华半导体有限公司 半导体器件及其形成方法、启动电路及开关电源
JP6066867B2 (ja) * 2013-08-27 2017-01-25 三菱電機株式会社 駆動回路および半導体装置
FI20150334A (fi) 2015-01-14 2016-07-15 Artto Mikael Aurola Paranneltu puolijohdekokoonpano
JP6655837B2 (ja) * 2015-02-26 2020-02-26 パナソニックＩｐマネジメント株式会社 双方向コンバータ、コントローラ、および半導体装置
US10763251B2 (en) 2017-09-26 2020-09-01 Texas Instruments Incorporated ESD network comprising variable impedance discharge path
CN110784097A (zh) * 2019-12-03 2020-02-11 珠海格力电器股份有限公司 功率模块的驱动器、智能功率模块和空调
CN117118038B (zh) * 2023-10-24 2024-02-23 深圳市首航新能源股份有限公司 一种预充电路和电源设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256977A (en) * 1978-12-26 1981-03-17 Honeywell Inc. Alternating polarity power supply control apparatus
US4677324A (en) 1986-03-21 1987-06-30 Rca Corporation Fast switch-off circuit for conductivity modulated field effect transistor
US5005061A (en) 1990-02-05 1991-04-02 Motorola, Inc. Avalanche stress protected semiconductor device having variable input impedance
US5378642A (en) * 1993-04-19 1995-01-03 General Electric Company Method of making a silicon carbide junction field effect transistor device for high temperature applications
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
JP2006019174A (ja) 2004-07-02 2006-01-19 Tomoegawa Paper Co Ltd ガス拡散電極、膜−電極接合体、その製造方法および固体高分子型燃料電池
US7330055B2 (en) * 2004-10-26 2008-02-12 Qortek, Inc. Circuit with high power density applicability
JP4676765B2 (ja) * 2005-01-06 2011-04-27 株式会社トライエンジニアリング スイッチング回路
JP4816182B2 (ja) 2006-03-23 2011-11-16 株式会社日立製作所 スイッチング素子の駆動回路
US7821015B2 (en) 2006-06-19 2010-10-26 Semisouth Laboratories, Inc. Silicon carbide and related wide-bandgap transistors on semi insulating epitaxy
JP4946508B2 (ja) * 2007-02-28 2012-06-06 株式会社日立製作所 半導体回路
JP4916964B2 (ja) 2007-07-12 2012-04-18 ルネサスエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ、ドライバｉｃ、およびシステムインパッケージ
JP5532192B2 (ja) * 2008-01-24 2014-06-25 独立行政法人産業技術総合研究所 電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110579698A (zh) * 2019-09-10 2019-12-17 江南大学 一种InAlN/GaN HEMT的结温测试方法

Also Published As

Publication number Publication date
US20120223763A1 (en) 2012-09-06
EP2551900A1 (en) 2013-01-30
JP2011199178A (ja) 2011-10-06
US8988132B2 (en) 2015-03-24
WO2011118321A1 (ja) 2011-09-29
CA2764478A1 (en) 2011-09-29
EP2551900A4 (en) 2014-09-24
CN102939650A (zh) 2013-02-20
JP5343904B2 (ja) 2013-11-13
KR20120129751A (ko) 2012-11-28

Similar Documents

Publication Publication Date Title
TW201205778A (en) Semiconductor device
US20170141677A1 (en) Switching Device for Power Conversion and Power Conversion Device
US8766702B2 (en) Power semiconductor device having plurality of switching elements connected in parallel
JP6656414B2 (ja) 半導体装置の駆動方法および駆動回路
JP2006158185A (ja) 電力用半導体装置
JP2015019370A (ja) 逆導通ｉｇｂｔおよびゲートドライバ回路を有する電子回路
JP5277579B2 (ja) 半導体装置
JP5556726B2 (ja) スイッチング回路
US10224425B2 (en) Electric power converter
US10461739B2 (en) Transistor device
US10886909B2 (en) Electric assembly including an insulated gate bipolar transistor device and a wide-bandgap transistor device
US20150109031A1 (en) Rc-igbt with freewheeling sic diode
US10475909B2 (en) Electric assembly including a bipolar switching device and a wide bandgap transistor
JP2007288774A (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
US11043943B2 (en) Switching of paralleled reverse conducting IGBT and wide bandgap switch
JP2008218611A (ja) 半導体装置
JP2020088239A (ja) 半導体装置
JP2015177094A (ja) 半導体装置
CN109216461B (zh) 集成肖特基二极管的u型源槽vdmosfet器件
JP2013085409A (ja) 半導体スイッチング回路、及びそれを用いた半導体モジュール並びに電力変換モジュール
JP2008054280A (ja) トランジスタの駆動回路
EP3012977A1 (en) Method for switching a semiconductor module, semiconductor module and half-bridge
JP2006166655A (ja) 半導体装置
JP2010045218A (ja) 電力用半導体装置
JP5737509B2 (ja) スイッチング回路