TW201201284A - Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device - Google Patents

Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device Download PDF

Info

Publication number
TW201201284A
TW201201284A TW100114744A TW100114744A TW201201284A TW 201201284 A TW201201284 A TW 201201284A TW 100114744 A TW100114744 A TW 100114744A TW 100114744 A TW100114744 A TW 100114744A TW 201201284 A TW201201284 A TW 201201284A
Authority
TW
Taiwan
Prior art keywords
substrate
sic
manufacturing
tantalum carbide
base
Prior art date
Application number
TW100114744A
Other languages
English (en)
Inventor
Makoto Sasaki
Shin Harada
Takeyoshi Masuda
Keiji Wada
Hiroki Inoue
Taro Nishiguchi
Kyoko Okita
Yasuo Namikawa
Taku Horii
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201201284A publication Critical patent/TW201201284A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

201201284 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種碳化矽基板之製造方法、半導體裝置 之製造方法、碳化矽基板及半導體裝置，更特定而言，係 關於一種可降低使用有碳化矽基板之半導體裝置之製造成 本的碳化矽基板之製造方法、半導體裝置之製造方法、碳 化矽基板及半導體裝置。 【先前技術】 近年來，為了使半導體裝置之高耐壓化、低損失化、高 溫環境下之使用等成為可能，正在積極採用碳化矽作為構 成半導體裝置之材料。較之一直以來廣泛用作構成半導體 裝置之材料之矽而言，碳化矽係帶隙較大的寬帶隙半導 體。因此，藉由採用碳化矽作為構成半導體襞置之材料， 可達成半導體裝置之高耐壓化、導通電阻之降低等。又， 較之採用矽作為材料之半導體裝置而言，採用碳化矽作為 材料之半導體裝置亦具有於高溫環境下使用時特性之下降 較小的利點。 於上述狀況下’對用於製造半導體裝置之碳化矽結晶及 碳化矽基板之製造方法進行各種研討，提出各種方案（例 如，參照日本專利特開2002-280531號公報（專利文獻1))。 先行技術文獻 專利文獻 專利文獻1:曰本專利特開2002_280531號公報 【發明内容】 155424.doc 201201284 發明所欲解決之問題 然而，碳化矽於常壓下不具有液相。又，結晶成長溫度 非常高，為200(TC以上，難以實現成長條件之控制及其穩 定化。因此，碳化矽單晶難以一方面維持高品質一方面實 現大口徑化，故不容易獲得大口徑且高品質的碳化矽基 板。而且，因難以製作大口徑之碳化矽基板而存在以下問 題.不僅碳化矽基板之製造成本會上升，而且於使用該碳 化石夕基板製造半導體裝置時，每1批次之生產數量變少， 從而半導體裝置之製造成本會變高。又，考慮到，藉由將 製造成本較高的碳化矽單晶用效用作基板，可降低半導體 裝置之製造成本。 因此，本發明之目的在於提供一種可降低使用有碳化矽 基板之半導體裝置之製造成本的碳化矽基板之製造方法、 半導體裝置之製造方法、碳化矽基板及半導體裝置。 解決問題之技術手段 本發明之碳化矽基板之製造方法包含以下步驟：準備包 含碳化矽之基底基板與包含單晶碳化矽之sic基板；將基 底基板與Sic基板以彼此之主面相互接觸之方式進行堆 積’藉此製作積層基板；加熱積層基板，藉此將基底基板 與SiC基板接合而製作接合基板；以使基底基板與SiC基板 之間形成有溫度差之方式加熱接合基板，藉此，使製作接 合基板之步驟中基底基板與SiC基板之界面上所形成的空 隙於接合基板之厚度方向移動；及將使空隙移動之步驟中 基底基板及SiC基板之中被加熱至較高溫之一基板的包含 155424.doc -4- 201201284 與另一方之基板為相反側之主面之區域去除，藉此去除★ 隙。 如上所述，高品質的碳化矽單晶難以實現大口徑化。另 一方面’於使用有碳化矽基板之半導體裝置之製造製程中 為了高效地進行製造，需要被統一為特定之形狀及大小之 基板。因此，即便於已獲得高品質的碳化矽單晶（例如缺 陷密度較小的碳化矽單晶）之情形時，無法藉由切斷等而 加工成特定之形狀等之區域亦有可能無法有效利用。 相對於此’本發明之碳化矽基板之製造方法中，於基底 基板上載置包含單晶碳化矽之Sic基板而製作之積層基板 藉由加熱而接合，從而製造出碳化矽基板。因此，例如可 將包含缺陷密度較大且低品質的碳化矽結晶之基底基板加 工成上述特定之形狀及大小，並於該基底基板上載置高品 質的但未實現所需之形狀等的碳化矽單晶作為SiC基板， 藉由加熱而製造碳化矽基板。以此方式獲得之碳化矽基板 整體被統一為特定之形狀及大小，故可有助於半導體裝置 製w之同效化。又，於如此之碳化矽基板之高品質的sic 土板上可形成例如蟲晶成長層而製造半導體裝置，因此 可有效地利用碳切單^其結果為，根據本發明之碳化 矽基板之製造方法，可製造出能降低使用有碳化矽基板之 半導體裝置之製造成本的碳化碎基板。 進而右將SlC基板與基底基板接合而製作接合基板， ^由於SlC基板或基底基板之趣曲等而有於基底基板與SiC 板之界面上形成空隙之虞。將存在如此之空隙的接合基 155424.doc 201201284 ^直接作為碳切基板㈣於半導㈣置之製 時’空隙會作為電阻成分而如从障^ ”阻成刀而起作用，使基板之電阻率上 。因此’可產生使所製造之半導體裝置之導通電阻 之問題。又，若將存在如 ,μ u ± 二丨承的接合基板直接用作碳 化石夕基板，則亦有如下問 .U涿二隙之存在而導致基板 之強度降低’於處理時易產生破損等。 相對於此，本發明之碳化矽基板之製造方法中，於將 Sic基板與基底基板接合而形成接合基板之後，進而包含 使空隙=接合基板之厚度方向移動之步驟、及去除空隙之 步驟。精此，碳化矽基板内之空隙減少，伴隨空隙之存在 而產生的上述問題得到抑制。此處，上述空隙之去除可藉 由例如研磨而實施。又，上述製作接合基板之步驟與使^ ，移動之步驟可分別作為不同之步驟而實施，但亦可作為 皁-之步驟同時實施。具體而言’例如亦可於製作積層基 板之步驟之後，以使基底基板與Sic基板之間形成有溫度 差之方式加熱積層基板，藉此將基底基板與Sic基板接 合’並使空隙移動。 於上述碳化矽基板之製造方法中，亦可於使空隙移動之 步驟中’以使基底基板之溫度高於Sic基板之溫度之方式 加熱接合基板’並於去除空隙之步驟中，將基底基板之包 a與SiC基板為相反側之主面之區域去除，藉此去除空 隙。 若以使基底基板之溫度高於SiC基板之溫度之方式加熱 接合基板’則上述空隙向基底基板側移動。然後，將基底 155424.doc 201201284 基板之包含與SiC基板為相反側之主面之區域與空隙一併 去除，藉此可去除空隙而不會損耗SiC基板。因此，於採 用例如包含高品質的單晶碳化矽之SiC基板之情形時，可 不浪費該SiC基板而去除空隙。 上述碳化矽基板之製造方法中，於使空隙移動之步驟 中，基底基板之與SiC基板為相反側之主面亦可被加熱至 1500°C以上且3000。(：以下之溫度域。 藉由將加熱溫度設為1500°C以上，可高效地達成空隙之 移動。另一方面，藉由將加熱溫度設為3000。(：以下，可抑 制SiC基板上產生蝕刻等之損傷。 於上述碳化矽基板之製造方法中，於製作積層基板之步 驟之前，亦可進而包含以下步驟：對製作積層基板之步驟 中應彼此接觸之基底基板及SiC基板之主面進行平坦化。 藉由預先對應成為基底基板與SiC基板之接合面之面進行 平坦化，可更確實地接合基底基板與Sic基板。 於上述碳化矽基板之製造方法中，作為製作積層基板之 步驟’亦可於製作積層基板之步驟之前，不對製作積層基 板之步驟中應彼此接觸之基底基板及sic基板之主面進行 研磨的情況下實施。藉此，可降低碳化矽基板之製造成 本。此處，於製作積層基板之步驟中應彼此接觸之基底基 板及SiC基板之主面，亦可並不如上所述被研磨。然而， 自去除藉由基板製作時的切片等而形成之表面附近之受損 層之觀點考慮，較佳為例如於實施藉由蝕刻而去除該受損 層之步驟之後實施上述製作積層基板之步驟。 155424.doc 201201284 上述碳化矽基板之製造方法中，於製作積層基板之步驟 中，SiC基板亦可係於基底基板上俯視時並排載置複數 個。若自另一觀點進行說明，則SiC基板亦可沿基底基板 之主面而並排載置複數個。 如上所述’高品質的碳化矽單晶難以實現大口徑化。相 對於此’將自南品質的碳化發單晶選取之複數個SiC基 板’平面式地並排地配置複數個之後，接合基底基板與 SiC基板’藉由可獲得可作為具有高品質的sic層之大口徑 之基板進行處理之碳化石夕基板。而且，藉由使用該碳化碎 基板’可使半導體裝置之製造製程高效化。再者，為了使 半導體裝置之製造製程高效化，較佳為，將上述複數個 SiC基板中之彼此相鄰之SiC基板相互接觸地配置。更具體 而言，較佳為’例如將上述複數個SiC基板鋪設成俯視時 呈矩陣狀。 上述碳化矽基板之製造方法中，於製作積層基板之步驟 中，SiC基板之與基底基板為相反側之主面相對於{〇〇〇 1} 面之偏離角亦可成為50。以上且65。以下。 藉由使✓、方晶之早晶碳化石夕於<〇Q〇 1；>方向成長，可高效 地製作咼品質的單晶。而且，可自於<〇〇〇1>方向成長之碳 化石夕單晶高效地選取以{0001}面為主面之碳化矽基板。另 一方面，存在以下情形，即，藉由使用具有相對於面方位 {0001}之偏離角為50。以上且65。以下之主面的碳化矽基 板’可製造出高性能的半導體裝置。 具體而言，例如用於M0SFET(Meta丨 0xide Semic0nduct0r 155424.doc 201201284
Field Effect Transistor;金屬氧化物半導體場效電晶體）之 製作之碳化矽基板，一般具有相對於面方位{〇〇〇1}之偏離 角為8。左右以下之主面。然後，於該主面上形成蟲晶成長 層，並且於該磊晶成長層上形成氧化膜、電極等，從而獲 得MOSFET。該MOSFET中，於包含磊晶成長層與氧化膜 之界面的區域中形成有通道區域。然而，於具有如此構造 之MOSFET中，由於基板之主面相對於{〇〇〇1}面之偏離角 為8。左右以下，故於形成有通道區域之磊晶成長層與氧化 膜之界面附近形成有較多的界面態，阻礙了載子之行進， 從而通道移動率降低。 相對於此，於製作上述積層基板之步驟中，使SiC基板 之與基底基板為相反側之主面之相對於丨〇〇〇丨丨面的偏離角 為50。以上且65。以下，藉此，所製造的碳化矽基板之主面 相對於{0001}面之偏離角成為5〇0以上且65〇以下。因此， 上述界面態之形成減少，從而可製造出能製作導通電阻降 低之MOSFET等之碳化矽基板。 上述碳化矽基板之製造方法中，於製作積層基板之步驟 中SiC基板之與基底基板為相反側之主面之偏離方位與 <1-100>方向所成的角亦可成為5〇以下。 <1-100>方向係碳化矽基板之代表性的偏離方位。而 且，因基板之製造步驟中的切片加工之偏差等而使偏離方 位之偏差為5。以下，藉此可容易於碳化矽基板上進行磊晶 成長層之形成等。 上述碳化矽基板之製造方法中，於製作積層基板之步驟 155424.doc 201201284 中’ SiC基板之與基底基板為相反側之主面之相對於<ι_ 100>方向之{03-38}面的偏離角亦可為·3。以上且5。以下。 藉此’可進一步提高使用碳化矽基板製作MOSFET時之 通道移動率◊此處，相對於面方位{03-38}之偏離角為_3° 以上且+5。以下之依據在於，對通道移動率與該偏離角之 關係之調查之後發現，於該範圍内可獲得特別高的通道移 動率。 又，所謂「相對於<1-1〇〇>方向之{03-38}面之偏離 角」，係上述主面之法線對於〈卜丨⑽〉方向及<〇〇〇1>方向上 之伸展平面之正投影、與{03_38}面之法線所成的角度， 於上述正投影相對於 <丨_丨〇〇>方向接近平行時其符號為 正，於上述正投影相對於<0001>方向而接近平行時其符號 為負。 再者，上述主面之面方位更佳為實質上為{〇3_38}，上 述主面之面方位進而更佳為{〇3_38}。此處，所謂主面之 面方位實質上為{〇3-38}，係指考慮到基板之加工精度 等基板之主面之面方位處於面方位實質上視作{〇3-38} 的偏離角之範圍内，該情形時偏離角之範圍係例如相對於 {03-38}偏離角為±2。之範圍。藉此可進一步提高上述通 道移動率。 上述反化石夕基板之製造方法中，於製作積層基板之步驟 中 丨匸基板之與基底基板為相反側之主面之偏離方位與 <11_2〇>方向所成的角亦可成為5。以下。 與上述<1_100>方向相同，<112〇>方向係碳化矽基板之 155424.doc 201201284 代表性的偏離方位。而且，因基板之製造步驟中的切片加 工之偏差等而使偏離方位之偏差為±5。，藉此可容易於SiC 基板上進行蟲晶成長層之形成等。 上述碳化矽基板之製造方法中，於將基底基板與Sic基 板接合之步驟中’亦可於藉由將大氣環境減壓而獲得之環 境中加熱積層基板。藉此，可降低碳化矽基板之製造成 本。 上述碳化矽基板之製造方法中，於將基底基板與Sic基 板接合之步驟中，亦可在高於1〇-1 Pa且低於1〇4 pa之壓力 下加熱積層基板。 藉此，可能夠以簡單的裝置實施上述接合，並且能夠獲 得用於以較短的時間實施接合之環境。其結果為，可降低 碳化矽基板之製造成本。 本發明之半導體裝置之製造方法包含以下步驟：準備碳 化矽基板；於碳化矽基板上形成磊晶成長層；及於磊晶成 長層上形成電極。而且，於準備碳化矽基板之步驟中，係 藉由上述本發明之碳化矽基板之製造方法而製造碳化矽基 板。 根據本發明之半導體裝置之製造方法，使用藉由上述本 發明之碳化矽基板之製造方法所製造之碳化矽基板來製造 半導體裝置，故可降低半導體裝置之製造成本。 本發明之碳化矽基板係藉由上述本發明之碳化矽基板之 製造方法而製造。因此’本發明之碳切基板成為可降低 使用有碳化矽基板之半導體裝置之製造成本的碳化矽基 155424.doc 201201284 板。 本發明之半導體裝置係藉由上述本發明之半導體裝置之 製造方法而製造。因此，本發明之半導體裝置成為降低了 製造成本的半導體裝置。 發明之效果 由以上說明可知’根據本發明之碳化矽基板之製造方 法、半導體裝置之製造方法、碳化矽基板及半導體裝置， 可提供一種能降低使用有碳化矽基板之半導體裝置之製造 成本的碳化矽基板之製造方法、半導體裝置之製造方法、 碳化矽基板及半導體裝置。 【實施方式】 以下’根據圖式說明本發明之實施形態。再者，於以下 圖式中’對於相同或相當之部分標註相同之參照編號，不 重複說明。 (實施形態1) 首先’參照圖1〜圖7，對本發明之一實施形態即實施形 態1進行說明。參照圖1，於實施形態中之碳化矽基板之製 造方法中，首先，作為步驟（S10)，實施基板準備步驟。 該步驟（S10)中，參照圖2，準備例如包含碳化矽之基底基 板10及包含單晶碳化矽之SiC基板20。此時，SiC基板20之 主面20A成為藉由該製造方法所獲得之SiC層20之主面 20A(參照下述之圖7)，故按照所需之主面20A之面方位而 選擇SiC基板20之主面20A之面方位。 又，對於基底基板10，採用例如雜質濃度大於2xl019 155424.doc 201201284
Cm 3之基板。而且，對於SiC基板20，可採用雜質濃度大 於5x10 8 cm 3且小於2χ1〇19 之基板。藉此，即便於形 成電阻率較小之基底層1〇並實施裝置處理中之熱處理之情 形時，亦可至少抑制SiC層2〇中產生積層缺陷。又，作為 基底基板10，可採用包含單晶碳化矽、多晶碳化矽、非晶 質碳化矽、碳化矽燒結體等之基板。 其-人’作為步驟（S20) ’實施基板平坦化步驟。該步驟 (S20)中’下述步驟（S3〇)中應彼此接觸之基底基板1〇之主 面10A及SiC基板20之主面20B(接合面）藉由例如研磨而平 坦化。再者，該步驟（S2〇)並非必需之步驟，但藉由實施 該步驟可使彼此對向之基底基板1〇與Sic基板2〇之間的間 隙之大小變的均勻，由此提高下述步驟（S4〇)中接合面内 之反應（接合）之均勻性。其結果為，可將基底基板1〇與以(： 基板20更確實地接合。又，為了更確實地接合基底基板⑺ 與SiC基板’上述接合面之面粗糙度Ra較佳為未達 nm，更佳為未達5〇 nm。進而，使接合面之面粗糙度未 達10 nm，藉此可實現更確實的接合。 另一方面，亦可省略步驟（S20)，且並不研磨應彼此接 觸之基底基板10及Sic基板20之主面而實施步驟（S3〇)。藉 此，可降低碳化矽基板丨之製造成本。又，自去除藉由基 底基板10及SiC基板20製作時的切片等而形成之表面附近 之受扣層的觀點考慮，亦可利用例如藉由蝕刻而去除該受 損層之步驟替代上述步驟（S2〇)，或者於上述步驟（S2〇)之 後執行該步驟，然後再實施下述步驟（S3〇)。 155424.doc 201201284 其次，作為步驟（S30)，實施積層步驟。該步驟（S3〇) 中’參照圖1，以接觸於基底基板10之主面l〇A上之方式載 置SiC基板20，製作積層基板。此處，該步驟（S3〇)中， SiC基板20之與基底基板1〇為相反側之主面2〇a相對於 {0001}面的偏離角亦可成為5〇。以上且65。以下。藉此，可 容易製造SiC層20之主面20A相對於{0001}面之偏離角成為 50。以上且65。以下的碳化矽基板1。又，於步驟（S3〇)中， 上述主面20A之偏離方位與<1_1〇〇>方向所成之角亦可成為 5。以下。藉此’可容易於所製作之碳化矽基板1上（主面 20A上）進行蟲晶成長層之形成等。進而，於步驟（“ο) 中，主面20A之相對方向之{〇3_38}面之偏離角 亦可為-3。以上且5。以下。藉此，可進一步提高使用所製造 之碳化矽基板1製作MOSFET等時的通道移動率。 另一方面，於步驟（S30)中，主面2〇A之偏離方位與<u_ 20>方向所成之角亦可成為5。以下。藉此，可容易於所製 作之碳化矽基板1上進行磊晶成長層之形成等。 其次，作為步驟（S40)，實施接合步驟。該步驟（S4〇) 中，將上述積層基板2加熱至例如構成基底基板1〇之碳化 矽之昇華溫度以上的溫度域，藉此將基底基板1〇與以(：基 板20接合。由此，參照圖3，獲得接合基板3 ^此處，作為 步驟（sio)中要準備之基底基板1〇&Sic基板2〇，難以準備 具有無翹曲等之變形之完全平面形狀之基板。因此，於步 驟（S3〇)中製作之積層基板2上，基底基板1〇與51(：基板2〇 並非為整個面皆完全密接之狀態，多數情況下存在接觸之 155424.doc 14 201201284 區域與未接觸之區域。其結果為，步驟（S3〇)中，於基底 基板10與Sic基板20之接合界面1 5附近形成有空隙3〇。 其次，作為步驟（S50) ’實施空隙移動步驟。該步驟 (S50)中，以使基底基板1〇與31(：基板2〇之間形成有溫度差 之方式加熱接合基板3。具體而言，例如以使基底基板10 _ 之溫度高於SiC基板20之溫度之方式加熱上述接合基板3。 此時，參照圖4，於空隙30之内部，構成沿溫度較高側 即基底基板1〇之内壁3〇A之區域的碳化矽昇華，沿箭頭α移 動後到達/jm度較低側即SiC基板20側之内壁3〇β並固化。 藉此，如圖5所示，空隙30向基底基板1〇側移動。然後， 維持s玄狀態，藉此，如圖6所示，空隙3〇移動至基底基板 10之與SiC基板20為相反側之主面1〇B附近。 此處，於步驟（S50)中，亦可以使基底基板1〇及以(：基板 20中之任一者成為高溫之方式進行加熱但本實施形態 中自抑制空隙30對SiC基板20之品質及良率造成之影響 的觀點考慮，為了使空隙3〇向基底基板1〇側移動，以使基 底基板10側之溫度高於Sic基板20側之溫度之方式加熱接 &基板3又，該接合基板3之加熱可於例如包含石墨之坩 渦或包3石墨且表面塗佈有碳化组之掛禍内、或者晶座 上貫Μ此時，環境之壓力越低，則空隙30之移動速度變 知越大目此，自提而生產效率之觀點考慮，較理想的是 減小環k之壓力’具體而言’較理想的是未達大氣壓。 又加熱時之J衣境可採用例如稀有氣體（氬氣等）或氮氣 等又如上所述於形成有溫度差之狀態下加熱積層基板 155424.doc 201201284 2 ’藉此亦可同時實施步驟（S40)與步驟（S50)。 其次’作為步驟（S60)，實施空隙去除步驟。該步驟 (S6〇)中，將基底基板10及SiC基板20中之於步驟（S5〇)中加 熱至更高溫之一基板的包含與另一基板為相反側之主面的 區域去除，藉此去除空隙3〇。具體而言，例如於本實施形 中參照圖6，將基底基板10之包含與Sic基板20為相反 側之主面1 〇B的區域丨〇c去除，藉此去除空隙^根據以 上順序，完成圖7所示之本實施形態之碳化矽基板i。 此處，根據上述製程，碳化矽基板丨可藉由基底基板1〇 之形狀等之選擇而成為所需之形狀及大小，故可有助於半 導體裝置之製造之高效化。λ，於由上述製程所製造之碳 化矽基板1中，可利用先前無法加工成所需之形狀等而未 利用之包含高品質的碳化矽單晶之SiC基板20來製造半導 體裝置，故可有效地利用碳化矽單晶。其結果為，根據本 實施形態中的碳化矽基板1之製造方法，可製造出可降低 使用有碳化矽基板之半導體裝置之製造成本的碳化矽基板 1 ° 進而，根據上述製程，於步驟（S50)中使形成於基底基 板10與SiC基板20之接合界面15附近的空隙3〇移動之後， 於步驟（S60)中將其去除。因此’碳化矽基板丨内之空隙3〇 減少，從而，伴隨空隙30之存在而產生的基板之電阻率之 上升、基板之強度降低等受到抑制。 此處，於上述步驟（S50)中，較佳為，基底基板1〇之與 SiC基板20為相反側之主面丨〇B被加熱至丨5〇〇艺以上且 155424.doc -16· 201201284 3000 C以下之溫度域。將加熱溫度設為15〇〇它以上藉 玉隙30之移動速度變高，從而可高效地實現空隙％之 移動。另一方面，將加熱溫度設為3〇〇〇艽以下，藉此可抑 制SiC基板2〇上產生蝕刻等之損傷。 再者，於上述碳化石夕基板之製造方法中，亦可進而包含 如下步驟：對積層基板中的Sic基板2〇之與基底基板1〇為 相反侧之主面20A所對應的SiC基板20之主面進行研磨。藉 此，於SiC層20(SiC基板20)之與基底基板10為相反侧之主 面20 A上’可形成咼品質的蟲晶成長層。其結果為，可製 造出包含高品質的該磊晶成長層作為例如活性層之半導體 裝置。即，藉由採用上述步驟，可獲得能製造出包含形成 於上述SiC層20上之磊晶層之高品質之半導體裝置的碳化 石夕基板1。此處，該SiC基板20之主面20A之研磨可於基底 基板10與SiC基板20接合之後實施，亦可於藉由預先研磨 上述積層基板2中的應成為與基底基板為相反側之主面 20A的SiC基板20之主面而製作積層基板2之步驟之前實 施。 參照圖7，藉由上述製造方法而獲得之碳化矽基板1具 備：包含碳化矽之基底層10、及包含與基底層1〇不同之單 晶碳化矽之SiC層20。此處，所謂SiC層20包含與基底層1〇 不同之單晶碳化矽之狀態，包括以下情形：基底層1〇包含 碳化石夕之多晶、非晶質等單晶以外之碳化石夕之情形，以及 基底層10包含單晶碳化矽且包含與Sic層20不同之結晶之 情形。所謂基底層10與SiC層20包含不同之結晶之狀維， 155424.doc -17- 201201284 係指基底層_Sic層2G之間存在分界，例如該分界之一 側與另-側之缺陷密度不同之狀態。此時，缺陷密度於該 分界上亦可成為不連續。 又，上述本實施形態之碳化矽基板1之製造方法中，於 = (S40)巾’亦可㈣由對大氣環境進行減壓而獲得之 環境中加熱積層基板。藉此，可降低碳化矽基板丨之製造 成本。又，於步驟（S50)中，亦可於藉由對大氣環境進行 減壓而獲得之環境中加熱接合基板。藉此，可降低碳化石夕 基板1之製造成本。 進而，上述本實施形態之碳化矽基板1之製造方法中， 於步驟（S4〇)中，亦可於高於1〇·! Pa且低於1〇4以之壓力下 加熱積層基板2»藉此，能夠以簡單的裝置實施上述接 合，並且能夠獲得用於以較短時間實施接合之環境。其結 果為，可降低碳化矽基板1之製造成本。又，於步驟（35〇) 中’亦可於高於10—1 Pa且低於1〇4 pa之壓力下加熱接合基 板3。藉此’能夠以簡單的裝置達成上述空隙3 〇之移動， 並且能夠獲得用於以較短時間達成空隙3〇之移動之環境。 其結果為，可降低碳化矽基板1之製造成本。 此處’於步驟（S30)所製作之積層基板中，基底基板1〇 與SiC基板20之間所形成之間隙較佳為1 〇〇 μηι以下。藉 此’於步驟（S40)中，可實現基底基板1〇與SiC基板2〇之均 勻的接合。 又，步驟（S40)中之積層基板之加熱溫度較佳為18〇〇°c 以上且2500X：以下。於加熱溫度低於1800。(：之情形時，基 155424.doc •18- 201201284 底基板10與Sic基板20之接合需要較長時間，從而碳化矽 基板1之製造效率降低。另一方面，若加熱溫度超過 C則基底基板及SiC基板20之表面變粗链，從而 有所製作之碳化矽基板丨產生之結晶缺陷增多之虞。為了 進一步抑制碳化矽基板丨之缺陷之產生並提高製造效率， 步驟（S40)中之積層基板之加熱溫度較佳為19〇〇。〇以上且 2100°C 以下。 又，步驟（S40)中之加熱時之環境亦可為惰性氣體環 境。而且，於對該環境採用惰性氣體環境之情形時，較佳 為選自包含氬氣、氦氣及氮氣之群中的至少丨種的惰性氣 體環境。 (實施形態2) 其次，對作為本發明之另一實施形態之實施形態2進行 說明。實施形態2中之碳化矽基板之製造方法基本上與實 訑形態1之情形同樣地實施。然而，實施形態2之碳化矽基 板之製造方法與實施形態1之情形不同之處在於Sic基板之 配置。 貫施形態2之碳化石夕基板之製造方法中，參照圖1，與實 施形態1之情形同樣，首先作為步驟（sl〇)，實施基板準備 步驟。該步驟（sio)中，準備基底基板10及81(：基板2〇。此 時’於本實施形態中，準備複數個Sic基板2〇。 其次’步驟（S20)視需要而與實施形態1之情形同樣地實 施。其後，作為步驟（S3 0) ’實施積層步驟。該步驟（S3〇) 中’參照圖8 ’步驟（S10)申所準備之複數個siC基板2〇在 155424.doc _ 19· 201201284 俯視時並排配置之狀態下，與基底基板1 〇之主面1 0A接觸 而配置。此時，較佳為，複數個Sic基板20以使基底基板 10上鄰接之SiC基板20彼此相互接觸之方式而配置成矩陣 狀。 然後，與實施形態1之情形同樣地，作為步驟（S40)，實 施接合步驟’獲得接合基板3(參照圖9)。此時，與實施形 態1之情形同樣地’於基底基板1〇與SiC基板20之接合界面 15附近形成有空隙30。又，本實施形態中，於SiC基板20 彼此之接合界面2 5附近亦形成有空隙3 1。 其次，與實施形態1之情形同樣地’作為步驟（S50)，實 施空隙移動步驟。藉此’如圖1 〇所示，於接合界面15附近 所形成之空隙30到達基底基板1〇之與SiC基板20為相反側 之主面10B附近。又’於SiC基板20彼此之接合界面25附近 所形成的空隙3 1亦同樣地到達主面1 〇B附近。然後，與實 施形態1之情形同樣地實施步驟（S60)，藉此完成圖11所示 之本實施形態之碳化矽基板1。根據該碳化矽基板1，藉由 使用複數個SiC基板20可容易實現大口徑化，故可進一步 降低使用有碳化矽基板之半導體裝置之製造成本。 又，參照圖8 ’較佳為，SiC基板20之端面20C相對於該 SiC基板20之主面20 A實質上垂直。藉此，可容易製造碳化 石夕基板1。此處’例如若上述端面2〇C與主面20A所成之角 為85。以上且95。以下，則可判斷上述端面2〇C與主面20A實 質上為垂直。 (實施形態3) 155424.doc •20- 201201284 其次，將使用上述本發明之碳化矽基板製作之半導體裝 置之一例作為實施形態3進行說明。參照圖12，本發明之 半導體裝置 101 係縱式 DiMOSFET(Double Implanted MOSFET ’雙重植入MOSFET)，其具備：基板1〇2、緩衝 層121、耐壓保持層122、p區域123、n+區域124、p+區域 125、氧化膜126、源極電極111與上部源極電極丨27、閘極 電極110及形成於基板1〇2之背面側之沒極電極η〗。具體 而言’於包含導電型為n型之碳化矽之基板1〇2之表面上， 形成有包含碳化矽之緩衝層121。作為基板丨02，採用藉由 包含上述實施形態1及2中所說明之製造方法的本發明之碳 化石夕基板之製造方法所製造之碳化矽基板。而且，於採用 上述貫施形態1及2之碳化矽基板1之情形時，緩衝層121係 形成於碳化石夕基板1之SiC層20上。緩衝層121之導電型為η 型，其厚度例如為0_5 μιη^又，緩衝層121中之]^型之導電 性雜質之濃度可為例如5xi〇17 cm-3。於該緩衝層121上形 成有耐壓保持層122。該耐壓保持層丨22包含導電型為!!型 之碳化石夕’其厚度例如為1 〇 pm ^又，作為耐壓保持層i22 中之π型之導電性雜質之濃度，可使用例如5Xi〇i5 cm·3之 值。 於該耐壓保持層122之表面’相互隔開間隔而形成有導 電型為p型之p區域123。於p區域123之内部，在p區域123 之表面層形成有n+區域124。又，於與該n+區域124鄰接之 位置’升> 成有p區域125。以自一p區域123中之n+區域124 上延伸至p區域123、露出於2個p區域123之間的耐壓保持 155424.doc -21- 201201284 層122、另一 p區域123及該另一 p區域123中之n+區域124上 為止的方式，形成有氧化膜126。於氧化膜126上形成有閘 極電極110。又’於n+區域124及p+區域125上形成有源極 電極111。於該源極電極Π 1上形成有上部源極電極127。 而且’基板102中’在與形成有緩衝層121之側之表面為相 反側之面即背面形成有汲極電極丨丨2。 於本實施形態之半導體裝置1〇1中，作為基板1〇2係採用 藉由包含上述實施形態1及2中所說明之製造方法的本發明 之碳化石夕基板之製造方法所製造的碳化石夕基板。即，半導 體裝置101具備：作為碳化矽基板之基板1〇2;作為形成於 基板102上之磊晶成長層之緩衝層121及耐壓保持層122 ; 及形成於耐壓保持層122上之源極電極ln。而且，該基板 102係藉由本發明之碳化矽基板之製造方法而製造。此 處，如上所述，藉由本發明之碳化矽基板之製造方法所製 造之基板成為可降低半導體裝置之製造成本的碳化矽基 板。因此’半導體裝置101成為降低了製造成本之半導體 裝置。 其次，參照圖13〜圖17,說明圖12所示之半導體裝置 之製造方法。參照圖13’首先’實施碳切基板準備步 (S110)。此處，準備例如包含(〇3 — 38)面成為主面之碳化 之基板1G2(參照圖14)。作為該基板1Q2，準備包含藉由 述實施形態1及2中說明之製造方法所製造之碳切基? 的上述本發明之碳化矽基板。 又’作為該基板1 〇2(參昭圓].__ V麥，、、、圖14) ’亦可使用例如導電 155424.doc -22· 201201284 為η型、基板電阻為0.02 Qcm之基板。 其次，如圖1 3所示’實施磊晶層形成步驟（S丨2〇)。具體 而言’於基板102之表面上形成緩衝層121。該緩衝層ι21 係形成於被用作基板102的碳化矽基板1之SiC層20之主面 20A上（參照圖7)。作為緩衝層121，形成包含導電型為η型 之碳化矽、其厚度例如為〇·5 μηι之磊晶層。緩衝層ι21中 之導電型雜質之密度可使用例如5χ10ΐ7 cm-3之值。而且， 於該緩衝層121上’如圖14所示形成有耐壓保持層122 ^作 為該耐壓保持層122，藉由磊晶成長法形成包含導電型為n 型之碳化矽之層。作為該耐壓保持層122之厚度，可使用 例如10 μηι之值。又’作為該耐壓保持層122中之〇型之導 電性雜質之密度，可使用例如5xl〇i5 cm-3之值。 其次，如圖13所示實施注入步驟（S13 〇)。具體而言，將 使用光微影及蝕刻而形成之氧化膜用作遮罩，將導電型為 P型之雜質注入至耐壓保持層122中，藉此，如圖i 5所示形 成P區域123。又，於去除已使用之氧化膜之後，再次使用 光微影及蝕刻而形成具有新的圖案之氧化膜。然後，將該 氧化膜作為遮罩，將η型之導電性雜質注入至特定之區 域，藉此形成η+區域124。又，以相同之手法注入導電型 為Ρ型之導電性雜質，藉此形成ρ+區域125。其結果為，獲 得如圖15所示之結構。 於上述注入步驟之後，進行活化退火處理。作為該活化 退火處理，可使用例如氬氣作為環境氣體，並使用加熱溫 度17 0 0 C、加熱時間3 0分鐘之條件。 I55424.doc -23- 201201284 其-人，如圖13所示實施閘極絕緣膜形成步驟（S 140) ^具 體而口，如圖16所$，以覆蓋於耐壓保持層122、p區域 123、n+區域124、p+區域125上之方式形成氧化膜126。作 為用於形成該氧化膜126之條件，亦可進行例如乾式氧化 (熱氧化）。作為該乾式氧化之條件，可使用加熱溫度為 1200 C、加熱時間為3〇分鐘之條件。 其後，如圖13所示實施氮退火步驟（sl5〇) ^具體而言， 使環境氣體為一氧化氮（N〇)，進行退火處理。作為退火處 理之溫度條件，例如使加熱溫度為丨1〇〇t：、加熱時間為 120分鐘。其結果為，氧化膜126與下層之耐壓保持層 122、p區域123、n+區域124、p+區域125之間的界面附近 被導入有氮原子《又，於將該一氧化氮用作環境氣體之退 火步驟之後，亦可進而使用惰性氣體即氬（Ar)氣進行退 火。具體而言，亦可使用氬氣作為環境氣體，並使用加熱 溫度為1100°C、加熱時間為60分鐘之條件。 其次’如圖13所示實施電極形成步驟（s丨6〇)。具體而 言’於氧化膜126上使用光微影法而形成具有圖案之抗蝕 膜。將該抗蝕膜用作遮罩，將位於n+區域124及p+區域125 上之氧化膜之部分藉由蝕刻而去除。此後，於抗蝕膜上及 該氧化膜126上所形成之開口部内部’以與n+區域124及〆 區域125接觸之方式，形成金屬等之導電體膜。其後，去 除抗蝕膜’藉此將位於該抗蝕膜上之導電體膜去除（剝 離）。此處’作為導電體’可使用例如鎳（Ni) ^其結果為， 如圖17所示，可獲得源極電極111。再者，此處。較佳為 155424.doc -24 - 201201284 進行用於合金化之熱處理。具體而言，使用例如惰性氣體 即氬（Ar)氣作為環境氣體，進行加熱溫度為95〇<t、加熱 時間為2分鐘之熱處理（合金化處理）。 其後’於源極電極111上形成上部源極電極127(參照圖 12)。又’於氧化膜126上形成閘極電極11〇(參照圖12)。 又’形成汲極電極112(參照圖〗2)。以此方式，可獲得圖12 所示之半導體裝置1〇1。 再者，於上述實施形態3中，作為使用本發明之碳化石夕 基板而可製作之半導體裝置之一例，係以縱式河〇81?£丁進 行了說明’但可製作之半導體裝置並不限於此。例如 JFET(Junction Field Effect Transistor，接面場效應電晶 體）、IGBT(Insulated Gate Bipolar Transistor，絕緣閘極雙 極電晶體）、肖特基能障二極體等各種半導體裝置亦可使 用本發明之碳化矽基板而製作。 又，於上述實施形態3中，已對於在以（〇3_38)面為主面 之碳化矽基板上形成作為動作層而發揮功能之磊晶層而製 作半導體裝置之情形進行了說明，但可用作上述主面之結 晶面並不限於此，可採用包含（〇〇〇1)面並與用途相應之任 意結晶面作為上述主面。 進而，作為上述主面（碳化矽基板丨之以^基板（Sic層）2〇 之主面20A) ’採用相對於<〇1·1〇>方向之（〇 33_8)面之偏離 角為-3。以上且+5〇以下之主面，藉此，可進一步提高使用 碳化石夕基板製作MOSFET等時之通道移動率。此處，六方 晶之單晶碳化⑦之⑽叫面被定義騎面，（__丨）面被定 155424.doc -25- 201201284 義為碳面。又，所謂「相對於<〇H〇>方向之（〇·33·8)面之 偏離角」，係指上述主面之法線對於鲁卜方向及以偏離 方位為基準之<01鲁方向之伸展平面之正投影,办 8)面之法線所成之角度’於上述正投影相對於方 向而接近平行時其符號為正，於上述正投影相對於<〇〇〇_ ι>方向而接近平行時其符號為m，所謂相對於上述 <01-10>方向之（0-33-8)面之偏離角為_3。以上且+5〇以下之 主面’係指該主面為於碳切結晶中滿足上述條件之碳面 側之面。再者，本中請中之（〇-33-8)面包含根據用以規定 結晶面之軸之設定而表現不同的等價之碳面側之面，且不 包含石夕面側之面。 再者，上述本發明之碳切基板之製造方法、半導體裝 置之製造方法 '碳切基板及半導體裝置中，基底基板 (基底層）之直徑較佳為2吋以上，更佳為6吋以上。又若 =慮到應用於功率元件，則較佳為構成Sic層（SiC基板）之 碳化石夕之多型體為侧。又，較佳為基底基板與Sic基板 之結晶構造相同° x，基底層與Sic層之熱膨脹率之差較 佳為，較小，達到於使用有碳化矽基板之 造製程中不會產生破損之程度…對於基底基板置及2 基板之各個而言，較佳為面内之厚度之偏差較小，具體而 言，該厚度之偏差較佳為10 μη1以下。又，若考慮到應用 於電〃α在妷化矽基板之厚度方向流動之縱式裝置，則基底 層之電阻率較佳為未達50 ，更佳為未達1〇 mQcm。 自合易處理之觀點考慮，碳化矽基板之厚度較佳為 155424.doc -26 - 201201284 300 μηι以上。又，對於接合基底基板與SiC基板之步驟中 之積層基板進行加熱時，可採用例如電阻加熱法、高頻感 應加熱法、燈退火法等。 此次揭示之實施形態之所有方面皆為例示，而非制限性 者。本發明之範圍係藉由申請專利範圍而非上述之說明所 揭示，旨在包含與申請專利範圍均等之意義、及範圍内之 所有的變更。 產業上之可利用性 本發明之碳化石夕基板之製造方法、半導體裝置之製造方 法、碳化矽基板及半導體裝置，可特別有利地應用於要求 降低使用有碳化矽基板之半導體裝置之製造成本的碳化矽 基板之製造方法、半導體裝置之製造方法、碳化矽基板及 半導體裝置中。 【圖式簡單說明】 圖1係表示實施形態1中之碳化矽基板之概略製造方法的 流程圖。 圖2係用以說明實施形態丨中之碳化矽基板之製造方法的 概略剖面圖。 圖3係用以說明實施形態丨中之碳化矽基板之製造方法的 概略剖面圖。 圖4係將圖3之空隙周邊放大表示之局部概略剖面圖。 圖5係用以說明實施形態1中之碳化矽基板之製造方法的 概略剖面圖。 圖6係用以說明實施形態1中之碳化矽基板之製造方法的 155424.doc -27- 201201284 概略剖面圖。 圖7係表示實施形態1中之碳化矽基板之構造的概略剖面 圖。 圖8係用以說明實施形態2中之碳化矽基板之製造方法之 概略剖面圖。 圖9係用以說明實施形態2中之碳化矽基板之製造方法之 概略剖面圖。 圖10係用以說明實施形態2中之碳化矽基板之製造方法 之概略剖面圖。 圖11係表示實施形態2中之碳化矽基板之構造的概略剖 面圖。 圖12係表示縱式MOSFET之構造之概略剖面圖。 圖13係表示縱式MOSFET之製造方法之概略的流程圖。 圖14係用以說明縱式MOSFET之製造方法之概略剖面 圖。 圖1 5係用以說明縱式MOSFET之製造方法之概略剖面 圖。 圖16係用以說明縱式MOSFET之製造方法之概略剖面 圖。 圖17係用以說明縱式MOSFET之製造方法之概略剖面圖。 【主要元件符號說明】 1 碳化矽基板 2 積層基板 3 接合基板 155424.doc 28- 201201284 10 基底層（基底基板） 10A、10B 主面 IOC 區域 15 接合界面 20 SiC層（SiC基板） 20A > 20B 主面 20C 端面 25 接合界面 30、31 空隙 30A、30B 内壁 101 半導體裝置 102 基板 110 閘極電極 111 源極電極 112 汲極電極 121 緩衝層 122 耐壓保持層 123 ρ區域 124 η+區域 125 ρ+區域 126 氧化膜 127 上部源極電極 S10〜S60 、 S110〜S160 步驟 α 箭頭 155424.doc 29-

Claims (1)

  1. 201201284 七、申請專利範圍： 1. 一種碳化矽基板（1)之製造方法，其包含以下步驟： 準備包含碳化矽之基底基板（10)與包含單晶碳化矽之 SiC 基板（20); 將上述基底基板（10)與上述SiC基板（20)以彼此之主面 相互接觸之方式進行堆積，藉此製作積層基板（2); 加熱上述積層基板（2)，藉此將上述基底基板（10)與上 述SiC基板（20)接合而製作接合基板（3); 以使上述基底基板（10)與上述SiC基板（20)之間形成有 溫度差之方式加熱上述接合基板（3)，藉此，使製作上述 接合基板（3)之步驟中形成於上述基底基板（1〇)與上述 SiC基板（20)之界面（15)上的空隙（3〇)於上述接合基板（3) 之厚度方向移動；及 將使上述空隙（3〇)移動之步驟中上述基底基板（1〇)及 上述SiC基板（20)之中被加熱至較高溫之一基板（1〇)的包 含與另一基板（20)為相反側之主面（1〇B)之區域去除，藉 此去除上述空隙（3〇)。 2.如請求項1之碳化矽基板（1)之製造方法，其中 於使上述空隙（3〇)移動之步驟中’以使上述基底基板 (10)之溫度高於上述Sic基板（20)之溫度之方式加熱上述 接合基板（3); 於去除上述空隙（30)之步驟中，將上述基底基板（1〇) 之包3與上述SiC基板（20)為相反側之主面（1〇B)之區域 去除’藉此去除上述空隙（3〇)。 155424.doc 201201284 3. 如請求項2之碳化矽基板（1)之製造方法，其中 於使上述空隙（30)移動之步驟中，上述基底基板（1〇) 之與上述SiC基板（20)為相反側之主面（10B)被加熱至 1500°C以上且3000°C以下之溫度域。 4. 如請求項1之碳化矽基板（1)之製造方法，其中 於製作上述積層基板（2)之步驟之前，進而包含以下步 驟：對於製作上述積層基板（2)之步驟中應彼此接觸之上 述基底基板（10)及上述SiC基板（20)之主面（10A、20B)進 行平坦化。 5. 如請求項1之碳化矽基板（1)之製造方法，其中 製作上述積層基板（2)之步驟係，於製作上述積層基板 (2)之步驟之前’不對製作上述積層基板（2)之步驟中應 彼此接觸之上述基底基板（1 〇)及上述SiC基板（20)之主面 (10A ’ 20B)進行研磨的情況下實施。 6. 如請求項1之碳化矽基板之製造方法，其中 於製作上述積層基板（2)之步驟中，上述SiC基板（20) 係於上述基底基板（1〇)上俯視時並排載置複數個。 7. 如請求項1之碳化矽基板之製造方法，其中 於製作上述積層基板（2)之步驟中，上述SiC基板（20) 之與上述基底基板（10)為相反側之主面（2〇A)相對於 {0001}面之偏離角成為5〇。以上且65。以下。 8. 如請求項7之碳化矽基板（1)之製造方法，其中 於製作上述積層基板（2)之步驟中，上述SiC基板（20) 之與上述基底基板（1 〇)為相反側之主面（20A)之偏離方位 155424.doc 201201284 與<1-100>方向所成的角成為5〇以下。 9. 如請求項8之碳化矽基板（η之製造方法，其中 於製作上述積層基板（2)之步驟中，上述SiC基板（20) 之與上述基底基板（10)為相反側之主面（2〇A)之相對於 <1-100>方向的{03-38}面之偏離角為-3。以上且5。以下。 10. 如請求項7之碳化矽基板（1)之製造方法，其中 於製作上述積層基板（2)之步驟中，上述SiC基板（20) 之與上述基底基板（10)為相反側之主面（20A)之偏離方位 與<11·20>方向所成的角成為5。以下。 11. 如請求項1之碳化矽基板（1)之製造方法，其中 於將上述基底基板（10)與上述SiC基板（20)接合之步驟 中’在藉由將大氣環境減壓而獲得之環境中加熱上述積 層基板（2)。 12. 如請求項1之碳化矽基板（丨）之製造方法，其中 於將上述基底基板（10)與上述SiC基板（20)接合之步驟 中，在高於10·1 Pa且低於104 Pa之壓力下加熱上述積層 基板（2) 〇 13. —種半導體裝置（1〇1)之製造方法，其包含以下步驟： 準備碳化矽基板（102); 於上述碳化矽基板（102)上形成磊晶成長層（121、 122);及 於上述磊晶成長層（121、122)上形成電極（110、111);且 於準備上述碳化矽基板（102)之步驟中，藉由如請求項 1之碳化矽基板（1)之製造方法製造上述碳化矽基板 155424.doc (102)。 201201284 14. 一種碳化矽基板（1)，其係藉由如請求項1之碳化矽基板 (1)之製造方法而製造。 15. —種半導體裝置（101)，其係藉由如請求項13之半導體裝 置（101)之製造方法而製造。 155424.doc
TW100114744A 2010-06-04 2011-04-27 Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device TW201201284A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010128841A JP2011254051A (ja) 2010-06-04 2010-06-04 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置

Publications (1)

Publication Number Publication Date
TW201201284A true TW201201284A (en) 2012-01-01

Family

ID=45066478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100114744A TW201201284A (en) 2010-06-04 2011-04-27 Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device

Country Status (7)

Country Link
US (1) US20120126251A1 (zh)
JP (1) JP2011254051A (zh)
KR (1) KR20120038508A (zh)
CN (1) CN102511074A (zh)
CA (1) CA2770764A1 (zh)
TW (1) TW201201284A (zh)
WO (1) WO2011152089A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5447206B2 (ja) * 2010-06-15 2014-03-19 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素基板
CN107991230B (zh) * 2018-01-08 2019-12-17 中国电子科技集团公司第四十六研究所 一种辨别碳化硅晶片碳硅面的方法
DE112020003654T5 (de) * 2019-08-01 2022-04-21 Rohm Co., Ltd. Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256918A (ja) * 1988-05-24 1990-02-26 Nippon Denso Co Ltd 半導体ウェハの直接接合方法
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
JP3254559B2 (ja) * 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
EP0967304B1 (en) * 1998-05-29 2004-04-07 Denso Corporation Method for manufacturing single crystal of silicon carbide
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP4802380B2 (ja) 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
US6972247B2 (en) * 2003-12-05 2005-12-06 International Business Machines Corporation Method of fabricating strained Si SOI wafers
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
CN102379025A (zh) * 2010-01-26 2012-03-14 住友电气工业株式会社 制造碳化硅衬底的方法
CA2759074A1 (en) * 2010-02-05 2011-08-11 Taro Nishiguchi Method for manufacturing silicon carbide substrate
JP2011233636A (ja) * 2010-04-26 2011-11-17 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP2011256053A (ja) * 2010-06-04 2011-12-22 Sumitomo Electric Ind Ltd 複合基板およびその製造方法

Also Published As

Publication number Publication date
CN102511074A (zh) 2012-06-20
CA2770764A1 (en) 2011-12-08
US20120126251A1 (en) 2012-05-24
JP2011254051A (ja) 2011-12-15
KR20120038508A (ko) 2012-04-23
WO2011152089A1 (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5344037B2 (ja) 炭化珪素基板および半導体装置
WO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011096109A1 (ja) 炭化珪素基板の製造方法
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
JPWO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
TW201205803A (en) Silicon carbide substrate, semiconductor device, and method for manufacturing said silicon carbide substrate and semiconductor device
TW201104860A (en) Semiconductor device
WO2011092893A1 (ja) 炭化珪素基板の製造方法
TW201131756A (en) Silicon carbide substrate
WO2012127748A1 (ja) 炭化珪素基板
TW201234547A (en) Method for manufacturing composite substrate having silicon carbide substrate
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
JP2011256053A (ja) 複合基板およびその製造方法
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
US20120017826A1 (en) Method for manufacturing silicon carbide substrate
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011166022A (ja) 炭化珪素基板の製造方法
TW201217591A (en) Composite substrate having single crystal silicon carbide substrate