TW201135761A - Laminated inductor - Google Patents

Laminated inductor Download PDF

Info

Publication number
TW201135761A
TW201135761A TW099132856A TW99132856A TW201135761A TW 201135761 A TW201135761 A TW 201135761A TW 099132856 A TW099132856 A TW 099132856A TW 99132856 A TW99132856 A TW 99132856A TW 201135761 A TW201135761 A TW 201135761A
Authority
TW
Taiwan
Prior art keywords
coil
magnet
layer
laminated
magnetic
Prior art date
Application number
TW099132856A
Other languages
English (en)
Inventor
Kenichiro Nogi
Yoshiaki Kamiyama
Kenji Okabe
Masataka Kohara
Original Assignee
Taiyo Yuden Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Kk filed Critical Taiyo Yuden Kk
Publication of TW201135761A publication Critical patent/TW201135761A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0066Printed inductances with a magnetic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

201135761 六、發明說明: 【發明所屬之技術領域】 本發明係關於-種例如作為電源電路等之抗流線圈而使 用之積層電感器。 【先前技術】 例如,如圖12((a):立體圖,(b): (a)之L5_L5i之剖面圖) 所示,積層電感器29包括積層體晶片22、與形成於該積層 體晶片2 2之端面之一對外部電極2 7。積層體晶片2 2係例如 圖13中要素構成圖所示,包含平面形狀為四邊形且沿厚度 方向積層之複數個磁體層23、及分別配設於鄰接之磁體= 23與23之間之複數個線圈圖案213。將上述線圈圖案213相 互連接而形成螺旋狀線圈218。進而將到達磁體層23之緣部 之引出部連接於該線圈218之始端及終端從而形成線圈導 體。又’ 一對外部電極27係如圖12所示,形成於積層體晶 片22之彼此對向之端面,分別連接於線圈2丨8之始端引出部 2 8及終端引出部2 10。 伴隨可攜式電子設備或薄型電子設備需求之擴大,作為 該等電子設備之電源電路等之抗流線圈,使用積層電感器 之機會增加。然而’先前之積層電感器與繞組電感器相比, 存在直流重疊特性較差之問題。該積層電感器之直流重疊 特性之惡化’係指伴隨通電之直流電流值之增大,構成抗 流線圈之磁體上產生磁通密度之飽和而導致電感值大幅降 低之現象。 對此’為了解決此類積層電感器中之問題,提出有幾個 149620.doc 201135761 提案》 例如,專利文獻1中記載有:於積層電感器中,使包圍線 圈圖案外側區域的全部或一部分為非磁體。 又,專利文獻2中記載有:於積層電感器中,藉由使線圈 所包圍之磁路部分的至少一部分為非磁體以減少磁通,改 善電感之重疊特性,從而於高電流時具有高電感值。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2〇〇7·28ΐ379號公報 [專利文獻2]日本專利特開平ιι_97245號公報 【發明内容】 [發明所欲解決之問題] 然而,已知會存在如下之問題:於如專利文獻丨令所記載 般使線圈圖案外周之全部為非磁體之情形時,或如專利文 獻2中所圮載般使線圈所包圍之磁路部分為非磁體陶瓷之 情形時,會導致初始電感值大幅降低。又,若為了提高電 感值,如專利文獻丨所記載般除去一部分非磁體,則有時磁 通會集中於該除去區域而易於磁飽和,導致直流重叠特性 降低。 本發明係解決此類先前之積層電感器中之問題。亦即, 本發明之目的在於提供一種不會破壞直流重疊特性,便可 提南電感值、進而防止Q值之降低之積層電感器。 [解決問題之技術手段] 本發明者等人,為了達成上述目的進行多次專心研究, 149620.doc 201135761 結果發現.如專利文獻1所記載般,於積層電感器之環繞之 線圈之整個外周申加人非磁體之狀態τ,積層體晶片中會 產生磁通密度較高之區域與較低之區域。為了提高專利文 獻1之電感值L,嘗試考慮將—部分之固定面積之非磁體除 去。若除去磁通密度較高之區域之非磁體,則該區域中磁 通密度會進一步集中而易於形成磁飽和狀態,使直流重疊 特性大為降低。而若除去磁通密度較低區域之非磁體則 該區域中不易產生磁飽和,因此不會減損直流重疊特性。 進而亦判明·藉由以使已除去非磁體之缺口部之區域與外 部電極接觸的方式而形成,可改善Q值。 本發月係基於该等之見解而完成者,根據本發明,提供 以下發明。 " []種積層電感器,其特徵在於:其係作為電源電路等 之抗流線圈而使用者,且包括: 積層體晶片;及 一對外部電極,形成於該積層體晶片之端面且分別連接 於線圈導體之始端及終端; · 上述積層體晶片包含: 複數個磁體層,其等係平面形狀為四邊形且沿厚度方向 積層; 線圈導體,其係將分別配設於鄰接之該磁體層間之複數 個線圈圖案相互連接而形成螺旋狀線圈,並於線圈之始端 及終端具有到達磁體層 之緣部之引出部;及 卜磁體層,其係於鄰接之上述磁體層配設有上述線圈圖 149620.doc 201135761 案之層間,且配設於螺旋狀線圈外側之區域,並於最外周 之4個角部形成有缺口部; 分別包含與上述磁體之積層方向平行之邊部且僅由磁體 層所構成之柱狀區域,係以不與線圈導體接觸之方式分別 配設於上述缺口部。 [2]如上述[1]之積層電感器’其中上述柱狀區域與外部 電極接觸。 [發明之效果] 藉由本發明之結構,僅由積層體晶片之4個角部之磁體層 所構成之柱狀區域容易產生磁通。亦即,可有效地利用積 層體晶片中此前最不易產生磁通之該柱狀區域的磁體特 性。其結果,與於線圈外周之全部配置有非磁體層之先前 之積層電感器相比,電感值提高,直流重疊特性幾乎不會 降低,進而可改善Q值。 【實施方式】 使用圖1〜圖4對本發明之實施形態之積層電感器進行說 明。 (第1實施形態) 本發明之第1實施形態示於圖i〜3。圖!係立體圖,圖2係 剖面圖,圖2(a)係圓1之U_L1,之剖面圖,圖2(b)係圖!之 L2-L2’之剖面圖。圖3係圖1所示之積層體晶片之要素構成 圖。 本發明之積層電感器之第丨實施形態如圖丨、圖3所示,包 括長方體形狀之積層體晶片12與形成於該積層體晶片之端 149620.doc 201135761 面之一對外部電極17。 具體而言’積層體晶片12包含平面形狀為四邊形且沿厚 度方向積層之複數個磁體層13、與分別配設於鄰接之磁體 層間之複數個線圈圖案113。該線圈圖案113相互連接而形 成螺旋狀線圈118。進而將到達磁體層之緣部之引出部18、 連接於該線圈118之始端及終端而形成線圈導體15。繼 而’於積層體晶片12内之鄰接之磁體層13配設有上述線圈 圖案113之層間,且於螺旋狀線圈118外側區域,配設有非 磁體層14。該非磁體層14具有與磁體層大致相同之外形尺 寸’並具有於外周之4個角部形成有四邊形缺口部ι15之環 狀形狀。此時,於缺口部115,如圖2b所示,形成有僅由磁 體層構成之柱狀區域112。 藉由對積層體晶片丨2之對向之2側面塗佈銀膏,將外部電 極1 7設置為分別與線圈之始端與終端導通。外部電極之表 面被施以2層電鍍。積層體晶片之主要部分為包含Ni-Zn-Cu 系鐵氧體等之磁體層,磁體層係將複數片四邊形狀之磁體 層之薄片疊合而形成。於積層體晶片内部形成螺旋狀線 圈’於線圈外周配設有包含材質Zn-Cu系鐵氧體等之非磁體 層。為了形成線圈,首先如圖3所示,將線圈圖案導體網版 印刷至磁體層之薄片上,該線圈圖案導體之形狀為對線圈 之環繞進行分割之形狀。繼而,使磁體薄片上之線圈圖案 經由通孔沿厚度方向導通而積層,藉此形成線圈。線圈係 環繞成大致為長方形。非磁體層係對磁體層之薄片上之線 圈圖案之外側區域進行網版印刷而形成。使非磁體層與線 149620.doc 201135761 ’非磁體層之外形尺寸與磁體層大致
層所構成之剖面為四邊形之柱狀區域112。為了改善q值, 減少通過外部電極之磁通為有效之手段,因此,該柱狀區 圈圖案之外周部接觸,」 相同。又,非磁體層中, 缺口部115,該缺口部11 域112形成為至少-個面與外部電極接觸ϋ使通過外部 電極之磁通導人至該柱狀區域。以此方式,為了改善⑽, 較佳為使該柱狀區域112與外部電極以更大之面積接觸而 形成。 (第2實施形態) 本發明之第2實施形態示於圖4。 本發明之積層電感器之第2實施形態如圖4所示,包括長 方體形狀之積層體晶片12與形成於該積層體晶片之端面之 一對外部電極1 7。 具體而言’積層體晶片12係具有平面形狀為四邊形且沿 厚度方向積層之複數個磁體層13、與分別配設於鄰接之磁 體層間之複數個線圈圖案113。該線圈圖案113相互連接而 形成螺旋狀線圈。進而,將到達至磁體層之緣部之引出部 18、11〇連接於該線圈之始端及終端而形成線圈導體。繼 而’於積層體晶片12内之鄰接之磁體層13配設有上述線圈 圖案113之層間’且為螺旋狀線圈外側之區域,配設有非磁 體層14«非磁體層14具有與磁體層大致相同之外形尺寸, 149620.doc 201135761 且具有環狀形狀,其於外周之4個 口部115。此時,別形成有三角形缺 部115形成有剖 區域16,其僅由磁體層構成。 角形之柱狀 藉由對積層體晶片之對向之2側面塗佈銀 17設置為分別與線圈之始端與終端導通。對外:雷:電極 no & it ^ m 對外部電極17施 電鑛。積層體晶片12之主要部分為包含鐵 ^體等之磁體層,磁體層係將複數片四邊形狀之磁體層之 薄片疊合而形成。積層|*曰y >咖合 Μ… 部形成有螺旋狀線圈, ,線圈之外周配設有包含心系鐵氧體等之非磁體声 4。首先如圖4般’將線圈圖案導體網版印刷至磁體薄片 上,該線圈圖案導體之形狀為對線圈之環繞進行分判之形 狀。繼而,使磁體薄片上之線圈圖案經由通孔沿厚度方向 導通而積層,藉此形成線圈。線圈係環繞成大致為長方形。 非磁體層Μ係對磁體層之薄片上之線圈圖案的外側區域進 行網版印刷而形成。使非磁體層與線圈圖案之外周部接 觸’非磁體層之外形尺寸與磁體層大致相同。非磁體層Μ 中,於外周之4個角部分別形成等腰三角形缺口部ιΐ5,其 面積與上述實施形態丨之正方形缺口部115相同。該缺口部 ⑴並不與線圈圖案接觸。χ,於形成於非磁體此缺口部 115,以包含與積層體晶片中之磁體層之積層方向平行之邊 部之方式形成有僅由磁體層所構成之剖面為三角形之柱狀 區域16。為了改善q值,減少通過外部電極之磁通為有效之 手^又,因此將該柱狀之區域1 6形成為至少一個面與外部電 極1 7接觸,而可使通過外部電極之磁通更多地導入至該柱 149620.doc 201135761 狀區域16。為了改善Q值,較佳為使該柱狀區域16與外部電 極17以更大面積接觸而形成。 (使用先前例之模擬) 為了證實本發明之效果機制,如專利文獻1所記載般,關 於將非磁體層插入至線圈外周之全部之積層電感器,利用 模擬調查積層體晶片内之磁通密度分佈。 用於模擬之先前例之積層電感器20示於圖5〜7。圖5係該 積層電感器20之立體圖,圖6係該積層電感器20之剖面圖, 圖7係該積層電感器20之要素構成圖。 該積層電感器20係如圖5、圖7所示,包括長方體形狀之 積層體晶片22與形成於該積層體晶片之端面之一對外部電 極27。 與上述之本發明之第1實施形態及第2實施形態相同,具 體而言,積層體晶片22包含平面形狀為四邊形且沿厚度方 向積層之複數個磁體層23、與分別配設於鄰接之磁體層間 之複數個線圈圖案213。該線圈圖案213相互連接而形成螺 旋狀線圈21 8。進而’將到達磁體層之緣部之引出部28、2 j 〇 連接於該線圈21 8之始端及終端而形成線圈導體25。繼而, 於積層體晶片22内之鄰接之磁體層23配設上述線圈圖案 213之層間’且於螺旋狀線圈2丨8外側之區域,配設有非磁 體層24。該非磁體層24係具有與磁體層大致相同之外形尺 寸並具有環狀形狀。與本發明不同之處在於,於該環狀非 磁體層24中,上述之本發明之第i實施形態及第2實施形態 所具有之外周的4個角部並未形成缺口部115,且並未形成 149620.doc •10· 201135761 僅由磁體層構成之柱狀區域112或16。 模擬之結果示於圖8。圖8係將圖7中使大致呈C字形之線 圈圖案213之全部外側區域為非磁體24的積層體晶片内的 具有一個線圈圖案213之積層面(圖7之積層面216)之磁通密 度的高低以亮度表示者。磁通密度越低之區域顯示為亮度 越高。再者’將磁體層之外形尺寸設為2.4x2.4 mm進行模 擬。 圖8中,標度之數值表示磁通密度,單位為τ。 由圖8明顯可知:與積層體晶片内之其他區域之磁通密度 相比’積層體晶片之4個角部之區域(圖8 A部分内)之磁通密 度較低。另一方面可知:與線圈導體B接觸之區域之磁通密 度較高。 如此可知:與積層體晶片内之其他區域之磁通密度相 比’圖8之積層體晶片<4個角部的磁通密度較低,因此積 層體晶片之4個角部之區域不易產生磁飽和。 與此相對,本發明係如下:於配設於積層體晶片之線圈 外側區域之非磁體層的最外周之4個角部形成缺口部丨丨5, 並於此處將僅由磁體層構成之柱狀區域112或16以不與線 圈導體接觸之方式配置。藉由該結構,積層體晶片之4個角 部區域容易產生磁通,可有效地利用迄今為止積層體晶片 中不易產生磁通之該區域之磁體特性。 結果,本發明可享有以下之便利:與將非磁體層插入至 線圈外周之全部之先前的積層電感器相比,電感值提高, 直流重疊特性幾乎不會降低。 149620.doc -11 - 201135761 此處,嘗試考慮如下構成:假設使非磁體層之缺口部形 成於圖8之模擬結果中磁通密度高之區域,例如與線圈導體 接觸之區域,而於該缺口部設置僅由磁體層構成之柱狀區 域。此時,若該柱狀區域電流上升,則因磁通密度進而提 高而易於磁飽和,故而使直流重疊特性大為降低。 又,當磁通通過外部電極時,外部電極產生渦電流,此 會成為損耗大之要因而使Q值降低。本發明之構成係使非磁 體層之缺口部形成於與外部電極接觸之區域,並於該缺口 部配設僅由磁體層所構成之柱狀區域。如圖7之先前之構成 中’因位於線圈整個周圍之非磁體層,磁通向積層體晶片 外側漏出而易於通過外部電極。另一方面,本發明中僅由 磁體層構成之柱狀區域與外部電極接觸,因而磁通易於自 外部電極通過該柱狀區域。如此一來,本發明中因通過外 部電極之磁通減少而使Q值得以改善。 [實施例] 以下使用本發明之實施例、比較例、及先前例進行說明, 但本發明並非限定於該等實施例。 (實施例1) 首先將乙基纖維素、松油醇添入至以Fe〇2、Cu〇、Zn〇、 Nl〇為主#料且經預燒粉碎後之Ni.Zn-Cu系鐵I體細粉末 中加以混煉而製成漿體。用刮刀將該漿體塗成一定厚度, 將經乾燥者切割成特定之印刷用尺寸而製成磁體薄片。對 i磁體薄片藉由模具打孔或雷射加工穿孔等方法而於特定 位置形成通孔。繼而使用具有線圈圖案之一部分形狀之網 149620.doc -12· 201135761 版將銀膏印刷至磁體薄片並進行乾燥。非磁體漿料係將乙 基纖维素、松油醇添入至以Fe〇2、Cu0、Zn〇為主材料且經 預燒粉碎後之Zn-Cu系鐵氧體細粉末中加以混煉而製成。以 將該非磁體漿料印刷至上述線圈圖案外側之特定位置的方 式進行疋位而進行網版印刷。此時非磁體之印刷圖案形狀 係佔有線圈圖案外側區域,並於最外周之4個角部分別形成 有正方形缺口部。藉由該缺口部,形成有積層時僅由磁體 層連續而成之柱狀區域。其次將磁體薄片積層,進行壓製 壓接以使鄰接之磁體薄片之線圈圖案藉由通孔導通而連 接。將其切割成特定尺寸後於500t下加熱丨hr進行脫脂處 理,於大氣爐令800〜900〇C下加熱煅燒2hr而得到積層體晶 片。對所獲得之積層體晶片之對向的2個側面藉由浸漬法等 塗佈銀膏以與線圈引出部相連接,於大氣中約6〇〇t下加熱 並進仃燒製處理1 hr而形成一對銀電極層。於該銀電極層上 施以鎳電解滾筒電鍍後’進行錫電解滾筒電鍍而形成二序 積層有銀電極層、鎮電鍵層、錫電鑛層之外部電極P,獲 得圖1所示之積層電感器10。 上述所獲得之實施例1之積層電感器試樣之主要各部分 之構成如下。 積層電感器外形尺寸:長3.2 磁體層:Ni-Zn-Cu系鐵氧體 ^mx£i.6mmx^K6mm 非磁體層:配設於線圈圖案 長〇.2mm之正方形缺口。 線圈:1周尺寸長邊2.0_χ短邊1〇_導體寬 149620.doc 201135761 面示於圖9a。 將圖3所示之積層面116作為實施例丨之代表 (實施例2) 首先將乙基纖維素、松油醇添入至以Fe〇2、、 NiO為主材料且經預燒粉碎後之^^⑽鐵氧體細粉末 中加以混煉,製成漿體。用刮刀將該漿體塗成一定厚度, 將經乾燥者切割成特定之印刷用尺寸而製成磁體薄片:對 該磁體薄片藉由模具打孔或雷射加工穿孔等方法而於特定 位置形成通孔。其次使用具有線圈圖案之一部分形狀之網 版將銀膏印刷至磁體薄片並進行乾燥。非磁體漿料係將乙 基纖維素、松油醇添人至以Fe〇2、㈤、〜◦為主材料且經 預燒粉碎後之Zn_Cu系鐵氧體細粉末中加以混煉而製成。以 將該非磁體漿料印刷至上述線圈圖案外側特定位置之方式 進行定位而進行網版印刷。此時非磁體之印刷圖案形狀係 佔有線圈圖案之外側區域,並於最外周之4個角部分別形成 有等腰三角形缺口部。該缺口部之面積與上述實施例1之面 積相同,藉由該缺口部,形成有積層時僅由磁體層連續而 成之柱狀區域。繼而將磁體薄片積層,進行壓製壓接以使 鄰接之磁體薄片之線圈圖案藉由通孔導通而連接。將其切 割成特定尺寸後於50(TC下加熱1 hr進行脫脂處理,於大氣 爐中800〜900。(:下加熱煅燒2 hr而得到積層體晶片。對所獲 得之積層體晶片之對向之2個側面藉由浸潰法等塗佈銀膏 以與線圈引出部相連接,於大氣中約6〇〇。〇下加熱並進行燒 製處理1 hr而形成一對銀電極層。於該銀電極層上施以鎳電 解滾筒電鍍後,進行錫電解滾筒電鍍而形成依序積層有銀 149620.doc 201135761 電極層、錄電錄層、錫電鑛層之外部電極,獲得圖4所示之 積層電感器11。 上述所獲得之實施例2之積層冑感器試樣之主要各部分 之構成如下。 積層電感器外形尺寸:長3.2_χ寬16_高16_ 磁體層:Ni-Zn-Cu系鐵氧體 非磁體層:配設於線圈圖案之外周,於4個角部分別形成 :形成直角且2邊分別約為0.28 _之直角等腰三角形缺口 部。再者,缺口部之面積與實施例丨相同。 線圈·1周尺寸長邊2.0mmx短邊1〇_導體寬 將圖4所示之積層面117作為實施例2之代表面示於圖外。 (比較例1) 首先將乙基纖維素、松油醇添入至以Fe〇2、Cu〇、、 NiO為主材料且經預燒粉碎後之Ni_Zn•⑽、鐵氧體細粉末 中加以混煉,製成漿體。用刮刀將該漿體塗成一定厚度, 將經乾燥者切割成特定之印刷用尺寸而製成磁體薄片。對 該磁體薄片藉由模具打礼或雷射加工穿孔等方法而於特定 位置形成通孔。其次使用具有線圈圖案之一部分形狀之網 版將銀膏印刷至磁體薄片並進行乾燥。非磁體漿料係將乙 基纖維素、松油醇添入至以Fe〇2、Cu〇、Zn〇為主材料且經 預燒粉碎後之Zn-Cu系鐵氧體細粉末中加以混煉而製成。以 將該非磁體漿料印刷至上述線圈圖案外側之特定位置之方 式進行定位而進行網版印刷。此時非磁體層之印刷圖案形 狀係佔有線圈圖案外側區域,於線圈之直線部4邊之約中央 149620.doc 15 201135761 部分別與上述實施例l、上述實施例2相同,存在有於煅燒 後形成0.04 mm2之面積之四邊形缺口部。該缺口部係配設 為内側與線圈圖案接觸,外側與磁體層之外周接觸以分割 線圈圖案外側區域。於缺口部,形成有積層時僅由磁體層 連續而成之柱狀區域。繼而將磁體薄片積層,進行壓製壓 接以使鄰接之磁體薄片之線圈圖案藉由通孔導通而連接。 將其切割成特定尺寸後於500。(:下加熱i hr進行脫脂處理, 於大氣爐中800〜90(TC下加熱煅燒2 hr而得到積層體晶片。 對所獲得之積層體晶片之對向的2個側面藉由浸潰法等塗 佈銀膏以與線圈引出部相連接,於大氣中約6〇〇t:下加熱並 進行燒製處理1 hr而形成一對銀電極層。於該銀電極層上施 以鎳電解滾筒電鍍後’進行錫電解滾筒電鍍而形成外部電 極’獲得比較例1之積層電感器2 1。 上述所獲得之比較例1之積層電感器試樣之主要各部分 之構成如下。 積層電感器外形尺寸:長3_2 111111><寬1.6111111><高1.6 111111 磁體材料:Ni-Zn-Cu系鐵氧體 非磁體層:配設於線圈圖案外周於線圈之4邊約中央部 分別形成0.04 mm2之缺口。再者,缺口部之面積與上述實 施例1、上述實施例2相同。 線圈:1周尺寸長邊2.0mmx短邊l.〇mm導體寬〇.3mm 比較例1之代表面示於圖9C。 (先前例1) 首先將乙基纖維素、松油醇添入至以Fe02、CuO、Zn〇、 149620.doc -16 - 201135761
NiO為主材料且經預燒粉碎後之Ni_Zn_Cu系鐵氧體細粉末 中加以混煉,製成漿體。用刮刀將該漿體塗成一定厚度, 將經乾燥者切割成特定之印刷用尺寸而製成磁體薄片。對 該磁體薄片藉由模具打孔或雷射加工穿孔等方法而於特定 位置形成通孔。其次使用具有線圈圖案之一部分形狀之網 版將銀膏印刷至磁體薄片並進行乾燥。非磁體漿料係將乙 基纖維素、松油醇添入至以Fe〇2、Cu〇、Zn〇為主材料且經 預燒粉碎後之Zn-Cu系鐵氧體細粉末中加以混煉而製成。以 將該非磁體漿料印刷至上述線圈圖案外側之特定位置之方 式進行定位而進行網版印刷。此時非磁體之印刷圖案形狀 係如圖7所不,無缺口部,且佔有線圈圖案外側區域之全 部。繼而將磁體薄片積層,進行定位並進行壓製壓接以使 鄰接之磁體薄片之線圈圖案藉由通孔導通而連接。將盆切 割成特^尺寸後於下加熱! hr進行脫脂處理,於^氣 爐中800 9GG C下加熱炮燒2 hr而得到積層體晶片。對所獲 得之積層體晶片之對向的2個側面藉由浸潰法㈣佈銀膏 以與線圈引出部相連接,於大氣_約6_下加熱並進行燒 製處理1 hr而形成—對銀電極層。於該銀電極層上施以錄電 解滾筒電鍵後,進行錫電解滾筒電鑛而形成依序積層有銀 電㈣、鎳電鑛層、錫^層之外部電極,獲得圖Η所示 之先别例1之積層電感器2〇。 上述所獲仟之先則例!之積層電感器試樣之主 之構成如下。 文合口丨刀 積層電感器外形尺寸 長3.2 mmx寬 1.6 咖><高! 6 _ 149620.doc -17· 201135761 磁體層:Ni-Zn-Cu系鐵氧體 非磁體層:配設於線圈圖案整個外周 線圈:1周尺寸長邊2.〇mmx短邊10mm導體寬〇3_ 將圖7所示之積層面21 7作為先前例1之代表面示於圖9d。 關於上述所獲得之本發明之實施例丨、實施例2之積層電 感器試樣、比較例1及先前例1之積層電感器試樣,使用 Agilent公司製造之4285A,對增大流經積層電感器之電流 時之電感值進行測定,算出相對於初始電感值之電感之變 也率並將所獲得之結果示於圖1〇。 圖10中,橫軸表示流經積層電感器試樣之電流值,縱軸 表示相對於初始電感值之電感之變化率。又,圖10中,分 別為:一點鏈線表示實施例丨,實線表示實施例2,2點鏈線 表示比較例1,虛線表示先前例1。 如圖所示,先前例1中非磁體層存在於線圈整個外周,因 此電感變化率最小。相對於電流值,電感變化率大致均一 地降低,表示有1200 mA下約-16%之電感變化率。與此相 對,具有於最外周之4個角部形成有缺口部之非磁體層之實 %例1及實施例2之積層電感器試樣中,電感變化率擴大。 相對於電流值之電感變化率直至200 mA左右為止降低率稍 大,其後相對於電流值,電感變化率係大致均一地降低。 實施例1之情形表示1200 mA下約-27%之電感變化率,實施 例2之情形表示12〇〇 mA下約_22%之電感變化率。另一方 f,具有於線圈之外周4邊之大致中央部形成有四邊形缺口 部之非磁體層的比較例1之積層電感器試樣中,電感變化率 149620.doc • 18 · 201135761 進而擴大。比較例1之積層電感器試樣表示電流值在〇至4〇〇 mA之間約-55%之電感變化率,其後,相對於電流值,大致 均一地降低’表示有1200 mA下約-60%之電感變化率。比 較例1中’因於磁通密度較高區域形成非磁體層之缺口部, 故而該區域之磁通至電流值400mA為止產生飽和而使直流 重疊特性降低’為不適於使用之水平。與此相對,實施例1、 實施例2於磁通岔度之最低區域形成有非磁體層之缺口 部,因此磁通相對於電流值不會產生飽和,亦即,不會使 直流重疊特性大為降低,達到可充分使用之水平。 圖11係關於上述所獲得之本發明之實施例丨、實施例2之 積層電感器試樣、以及先前例丨之積層電感器試樣,將流經 試樣之電流值示於橫軸,將此時之積層電感器試樣之電感 值示於縱軸。又,圖n中,分別為:一點鏈線表示實施例2, 實線表示實施例2,虛線表示先前例i。 已知·如圖11所示,本發明之實施例i之電感器試樣中, 流經試樣之電流值至300 mA為止之範圍内,又本發明之 實施例2之電感器試樣中,流經試樣之電流值至15〇心為止 之範圍内’各自之電感值與先前例1相比提高。實施例1、 實施例2中’藉由於4個角部形成有非磁體層之缺口部,會 使磁通導入至該4個角部之區域,即積層體晶片之磁通密度 :低之區域。其係因迄今為止將非磁體均一地配設、或配 、考慮之位置’故而將磁通導人至低磁通密度之區 域以:效地利用該部分之作為磁體之特性。 各實驗條件之Q值之結果示於表卜⑽係使用人叫⑽公 149620.doc •19- 201135761 司製造之4285A以頻率1 MHz進行測定。 根據表顯而易見:與先前例1相比,比較例i、實施例j、 實施例2之Q值提高。可推測:該等Q值之差異係取決於通 過外。卩電極之磁通量之大小。亦即,通過外部電極之磁通 量較多時,伴隨其磁通,因產生於外部電極之渦電流成為 損耗因素,故而Q值降低,反之,通過外部電極之磁通量較 '時,Q值&尚,成為更佳之特性值。先前例1中因線圈 之整個外周存在非磁體層,進而通過位於其外側之外部電 極之磁通量相對增多。另一方面,實施例丨、實施例2中, 積層體晶片内存在4處未設置非磁體之區域,均設置為與外 部電極接觸,因此,先前例1中通過外部電極之磁通的一部 分會通過實施例1、實施例2中未設置非磁體之區域。如此 一來,因實施例1、實施例2中通過外部電極之磁通較先前 例1減少,故而實施例1、實施例2之9值較先前例丨提高。 [表1] 先前例 比較例 實施例1 實施例2 Q值(以 1 MHz) 20 25 27 25 又’未設置非磁體之區域為2處且與外部電極接觸之比較 例1的Q值成為先前例1與實施例1、實施例2之間的值。 如上所述’若將本發明之實施例1、實施例2之結果與先 前例1、比較例1進行比較,則本發明不會破壞直流重疊特 性便可提高電感值L,進而改善Q值。 【圖式簡單說明】 圖1係作為本發明之第1實施形態之具有於最外周之4個 149620.doc •20· 201135761 角部形成有四邊形狀之缺口部之非磁體層的積層電感器之 立體圖; 圖2係圖1所示之積層電感器之剖面圖,圖2(a)係圖1之 Ll-Lr之剖面圖,圖2(b)係圖1之L2-L2·之剖面圖; 圖3係圖1所示之具有於非磁體層之最外周之4個角部形 成有正方形缺口之非磁體層的積層電感器之要素構成圖; 圖4係作為本發明之第2實施形態之具有於最外周之4個 角部形成有等腰三角形缺口之非磁體層的積層電感器之要 素構成圖; 圖5係作為相對於本發明之先前例之一例的於線圈之整 個外周配設有非磁體層之積層電感器之立體圖; 圖6係圖5所示之積層電感器之剖面圖,圖6(a)係圖5之 L3-L3'之剖面圖’圖6(b)係圖5之L4-L4,之剖面圖; 圖7係圖5所示之於線圈之整個外周配設有非磁體層之積 層電感器之要素構成圖; 圖8係表示模擬圖7所示之積層電感器之積層面216中之 磁通密度分佈之結果的圖; 圖9係將本發明之實施例、比較例、及先前例以代表各自 之形態之積層面表示者,圖9(a)係實施例1(圖3之積層面 116),圖9(b)係實施例2(圖4之積層面117),圖9(c)係比較例 1,圖9(d)係先前例1 ; 圖1 〇係表不對各形態例之積層電感器施加電流時之電感 變化率之圖; 圖11係表不對各形態例之積層電感器施加電流時之電感 149620.doc •21 - 201135761 值之圖; 圖12係表示作為相對於本發明之先前例之一例的未配5史 非磁體層之積層電感器之圖,圖l2(a)係立體圖,圖12(b)係 圖12(a)之L5-L5'之剖面圖;及 圖13係圖12所示之未配設非磁體層之積層體晶片之要素 構成圖。 【主要元件符號說明】 10、11 本發明之積層電感器 12 ' 22 積層體晶片 13、23 磁體層 14 ' 24 非磁體層 15 ' 25 線圈導體 16 、 112 柱狀區域 17 ' 27 外部電極 18 、 110 、 28 、 210 線圈導體引出部 20、21、29 先前之積層電感器 113 、 213 線圈圖案 114 、 214 通孔連接部 115 、 215 缺口部 116、117、216、217 積層面 118 、 218 線圈 A 4個角部之區域 B 線圈導體 22- 149620.doc

Claims (1)

  1. 201135761 七、申請專利範圍: 1· 一種積層電感器,其特徵在於:其係作為電源電路等之 抗流線圈而使用者,且包括: 積層體晶片;及 一對外部電極,形成於該積層體晶片之端面且分別連 接於線圈導體之始端及終端; 上述積層體晶片包含: 複數個磁體層’其等係平面形狀為四邊形且沿厚度方 向積層; 線圈導體,其係將分別配設於鄰接之該磁體層間之複 數個線圈圖案相互連接而形成螺旋狀線圈,並於線圈之 始端及終端具有到達磁體層之緣部之引出部;及 非磁體層,其係於鄰接之上述磁體層配設有上述線圈 圖案之層間,且配設於螺旋狀線圈外側之區域,並於最 外周之4個角部形成有缺口部; 分別包含與上述磁體之積層方向平行之邊部且僅由磁 體層所構成之柱狀區域,係以不與線圈導體接觸之方式 分別配設於上述缺口部。 - 2·如請求項1之積層電感器,其中 -上述柱狀區域與外部電極接觸。 149620.doc
TW099132856A 2009-10-23 2010-09-28 Laminated inductor TW201135761A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009244738A JP2011091269A (ja) 2009-10-23 2009-10-23 積層インダクタ

Publications (1)

Publication Number Publication Date
TW201135761A true TW201135761A (en) 2011-10-16

Family

ID=43900113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099132856A TW201135761A (en) 2009-10-23 2010-09-28 Laminated inductor

Country Status (5)

Country Link
JP (1) JP2011091269A (zh)
KR (1) KR20120023689A (zh)
CN (1) CN102473504A (zh)
TW (1) TW201135761A (zh)
WO (1) WO2011048873A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103858276B (zh) * 2012-01-10 2016-08-17 株式会社村田制作所 天线元件以及天线模块
CN104756207B (zh) * 2012-11-01 2017-04-05 株式会社村田制作所 层叠型电感元件
US10439584B2 (en) * 2016-06-22 2019-10-08 Panasonic Intellectual Property Management Co., Ltd. Common mode noise filter
CN107146680A (zh) * 2017-03-15 2017-09-08 广东风华高新科技股份有限公司 积层电感器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130109A (ja) * 1994-11-02 1996-05-21 Matsushita Electric Ind Co Ltd 積層部品用非磁性絶縁材料、積層部品およびその製造法
CN1220994C (zh) * 1998-10-22 2005-09-28 太阳诱电株式会社 积层电子元件
JP4873522B2 (ja) * 2005-05-10 2012-02-08 Fdk株式会社 積層インダクタ
JP4827087B2 (ja) * 2006-04-11 2011-11-30 Fdk株式会社 積層インダクタ

Also Published As

Publication number Publication date
JP2011091269A (ja) 2011-05-06
WO2011048873A1 (ja) 2011-04-28
KR20120023689A (ko) 2012-03-13
CN102473504A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
JP3621300B2 (ja) 電源回路用積層インダクタ
JP6546074B2 (ja) 積層インダクタ
US9741484B2 (en) Laminated coil component
JP6830347B2 (ja) コイル部品
KR101994722B1 (ko) 적층형 전자부품
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
JP5457542B2 (ja) 積層型インダクタ
US20130113593A1 (en) Multilayer type inductor and method of manufacturing the same
US9281113B2 (en) Laminated coil component, and method of manufacturing the laminated coil component
US9524817B2 (en) Metal magnetic powder and method for forming the same, and inductor manufactured using the metal magnetic powder
WO2009136661A1 (ja) 積層インダクタおよびその製造方法
KR20130096026A (ko) 적층형 인덕터 및 그 제조 방법
TW201230087A (en) Laminated coil
TW201135761A (en) Laminated inductor
JP2020141041A (ja) コイル部品
KR20150114799A (ko) 적층 어레이 전자부품 및 그 제조방법
JP2006261577A (ja) 積層型インダクタ
JPH05275247A (ja) 薄形インダクタ/トランス
KR101214731B1 (ko) 적층형 인덕터 및 이의 제조 방법
JP2011014709A (ja) 電子部品
JP2019165169A (ja) コイル部品及び電子機器
JP2005340586A (ja) 積層型電子部品
KR20130030573A (ko) 적층형 인덕터 및 이의 제조 방법
CN107527708B (zh) 电子部件
KR20150042169A (ko) 적층형 인덕터 및 그 제조 방법