TW201134974A - Film forming method and method for forming capacitor - Google Patents

Description

201134974 六、發明說明： 【叙月所屬之技術領域】 本發明關於一種於 方法及電容器的形成方=導體曰曰圓等表面形成薄膜之成膜 【先别趁術】

剌處理、熱擴散處理、氧化處成膜處理、 成期望的電晶體亓杜 一 來尚雄、度地集積形 別是隨著半導體穿置的!件、電容器等。近年來，特 的佔有面ϋ M等記憶裝置中之各單#en) 的—積雖因微細化傾向而越來越小，但為 門二Lr有面積變小’雖然只要使電容器電極 間ί絕緣層厚度變薄，抑或增加介電體的比介電率即可， 但^際上魏緣層的厚度㈣會使得絕緣性劣化，又 用同”電體的材質亦會導致各種技術性問題。 因此，作為即便是佔有面積或佔有體積較少仍能夠辦 加電容器的容量之構造，已被提出有一種將電容器形成^ 筒狀或圓柱狀之電容器構造(例如專利文獻1}。 又’上述電容器所使用之電極，過去一般來說雖係使 用聚矽膜’但最近，從即使是微細化而比電阻值仍較低且 階梯覆蓋率（step coverage)優異等理由，已開始使用氮化欽 膜(TiN膜）。例如，DRAM記憶單元中之圓柱狀電容器係且 備有：從於矽基板(半導體晶圓）的主面將閘極電極挾置其; 3 201134974 所形成之源極、汲極區域的其中之一開始延伸之接觸插塞 (contact plug)所連接之圓柱狀下部電極；形成於圓柱狀下部 電極表面之Hf〇2等高介電率膜；及形成於高介電率膜表面 之上部電極；該等下部電極及上部電極係使用氮化鈦(TiN) 膜。上述構造之圓柱狀電容器係矩陣狀地多個配列於si基 板的主面。 由於亦必須在微細筒體狀下部電極内形成有該氮化鈦 膜，因此係藉由高階梯覆蓋率之成膜方法（熱c VD(Chemical Vapor Deposition)法）來進行成膜。利用熱CVD法所進行之〇 ™的成膜中’係使用例如測4來作為原料氣體，而使用 聰3來作為氮化氣體’並藉由供應該等氣體到加熱後的基 板上’以於基板上形成TiN膜。又，亦藉由SFD(Sequential Flow Deposition;連續流沈積)處理來進行成膜該sfd處 =係挾雜著吹淨而交互地實施供應原料氣體及氮化氣體之 步驟與僅供應氮化氣體之步驟。 先前技術文獻： 專利文獻1 :曰本特開2002-222871號公報 專利文獻2 :日本特表2〇〇1_5〇7514號公報 ij 專利文獻3 :日本特開2〇〇4_2632〇7號公報 然而’-般來說’ TiN膜的成膜中，雖然成膜溫度愈 3膜的比電阻會降低，但和比電阻降低相反地膜的應力 IV變ί。亦即二膜的比電阻與膜的應力具有反比關係， 阻_優質薄膜反而應力愈大。特別是，雖然藉由SFD 進仃之低溫成膜可獲得比電阻極低的薄膜，但膜的應力 4 201134974 卻特別地高。 如此地當膜的應力愈大，會發生晶圓整體翹曲而在光 微影製程時發生焦距偏移，或於筒狀或圓柱狀電容器產生 裂痕或破裂，抑或因上述翹曲而造成晶圓本身的固定 (clamp)或靜電吸附變得不完全之問題。此外，雖然已知有 種為了保持強度，而以支撐桿(SUpp〇rt bar)來將相鄰筒狀 包谷器彼此之間加以連結之構造，但亦會有因TiN膜的應 力而使得該支撐桿斷裂之問題。 〜 藉由熱CVD來形成如鎢(W)膜之其他薄膜時，亦會產 生上述同樣的問題。 因此，本發明之目的係提供一種可於被處理體表面形 成應力較少的薄膜之成膜方法。 又’本發明之其他目的係提供一種利用上述成膜方法 之電容器的形成方法。 【發明内容】 本發明之第1觀點提供一種成膜方法，其包含有以下 步驟：將含鈦原料氣體與含氮氣體供應至處理容器内的被 處理基板’並藉由熱處理來於被處理基板上形成氮化鈦 膜；及針對該氮化鈦膜實施利用電漿來減少膜的應力之處 理。 本發明之第2觀點提供一種成膜方法，係交互地重複 進行以下步驟：第1步驟，係將含鈦原料氣體與含氮氣體 供應至處理容器内的被處理基板，並藉由熱處理來於被處 理基板上形成氮化鈦膜；及第2步驟，係在停止該原料氣 5 201134974 體的供應聽應該含氮氣體來將該氮化鈦膜氮化的同時， 於該處理容器内產生電漿來減少膜的應力。 本發明之第3觀點提供一種成膜方法，其包含有以下 步驟：將含顧料氣體與還職舰歧處理容器内的被 處理基板，絲由熱處理來於被處理基板上形成鶏膜；及 針對該鶴膜實施利用t漿來減少膜的應力之處理。 、本發明之第4觀點提供一種電容器的形成方法，係於 被處理基板的表面形成電容^，其包含有以下步驟：於該 被處理基板表面所設置之絕緣層表面形成有複數個凹部； 利用成财法來形錢化鈦賴構成的第丨薄膜，其中該 成膜方法包含有町步驟··於包含該複數個凹部内的表面 之該絕緣料域，將含鈦捕纽與含氮氣體供應至處 理容^的被處理基板’並藉由減縣於被處理基板上 形成氮化鈦膜，及針對該氮化鈦膜實施利用電漿來減少膜 的應力之處理；以使得該複數個凹部内的表面的該第！薄 膜殘留之方式來去除該絕緣層表面的該第i薄膜；藉由去 除該絕緣層來使得該第丨薄膜作為筒狀突起物而殘留；於 包含該殘留後的筒狀突起物表面之整面形成有高介電率 膜；利用成膜方法來形成氮化鈦膜所構成的第2薄膜，其 中該成膜方法包含有以下步驟：於該高介電率膜表面處/，' 將含鈦原料氣體與含氮氣體供應至處理容器内的被處理基 板，並藉由熱處理來於被處理基板上形成氮化鈦膜；及針 對該氮化鈦膜實施利用電漿來減少膜的應力之處理；以及 將殘留在該複數個筒狀突起物之間之該第2薄膜與該高介 201134974 電率膜蝕刻去除而形成有電性分離之複數個電容器。 【實施方式】 以下，參照添附圖式來加以說明本發明實施形態。 <用以實施本發明方法之裝置的一例> 首先，概略地說明用以實施本發明方法之裝置的一 例圖1係顯示作為用以實施本發明方法之裝置的一例之 處理系統的概略俯視圖。如該圖丨所示，處理系統10主要 的構成要素係具備有第1及第2處理裝置12、14與略六角 形的共通搬送室16。除此之外，該處理系統1〇係具備有

具有加載互鎖(load-lock)功能之第1及第2裝載室18A、18B 與細長形的導入側搬送室20。具體來說，略六角形之上述 共通搬送室16的2邊係分別連接有第丨及第2處理裝置 12、14 ’而相反側的2邊則分別連接有第i及第2裝載室 18A、18B。 共通搬送室16與第1及第2處理裝置12、14之間， 及共通搬送室16與第1及第2裝載室18A、18B之間係分 別介设有閘閥G ’而被加以叢集（cluster tool)化。藉由該等 閘閥便此夠將第1及第2處理裝置12、14與共通搬送室 16之間’及第1及第2裝载室18A、18b與共'通'搬送室16 之間加以連通及隔絕。又，第1及第2裝载室18A、18B 與導入側搬送室20之間亦如後述般，同樣地介設有閘閥 G。第i及第2裝載室18A、簡可進行被處理體(半導體 晶圓W)的搬出人’且其内部可選擇為真空雾圍或大氣壓雾 圍’又’共通搬送室16内係被維持在真空雾圍。 7 201134974 共通搬送室16内係於玎接觸至第1及第2裝載室 18A、18B，以及第1及第2之2個各處理裝置12、14之 位置處設置有可屈伸及旋轉之多關節臂構造的搬送機構 22。該搬送機構22係具備有可相互朝相反方向獨立地屈伸 之2個選取器Al、A2，而可〆次處理2片晶圓。 上述導入側搬送室20係由核寬的相體所形成’其對向 長邊的一侧係設置有用以導入被處理體（半導體晶圓）之1 個或複數個（圖式例中為3個)搬入口，而各搬入口則設置有 可開閉之開閉門24。然後，對應於該等搬入口係分別設置f·! 有導入埠26，而可將基板容器28 —個一個地載置於各導 入埠26。基板容器28可在多層層積之狀態下等間隔地收 納複數片（例如25片）晶圓W。導入側搬送室20内係形成 有清淨空氣的下向流(down flow) ’而設定為大氣壓程度的 壓力雾圍。 導入側搬送室20内係設置有用以將晶圓W沿著其長 邊方向搬送之導入側搬送機構30。該導入側搬送機構3〇 係可滑移地被支撐在沿著導入侧搬送室20内的長度方向 % 而延伸設置之導引轨道（圖中未顯示）上。該導入侧搬送機構 30係具備有可屈伸及旋轉之2個臂部30A、30B。該導入 側搬送室20 —側的端部係設置有用以進行晶圓的對位之 對準器32,以便能夠檢測出晶圓W的定位標記，例如刻槽 (notch)或定向平面（orientation flat)的位置方向或晶圓^中 心的位置偏移量。

導入側搬送室20之對向長邊的另一側係透過閘閥G 8 201134974 而連接有第ι及第9 ，

2襄載室18Α、18Β=個裂載室18Α、18Β。該第1及第 而直徑較^係分別設置有為了暫時載置晶圓W 大氣壓零圍之狀；Ϊ之載置台33，以便能夠在使其中為 晶圓W的搬出人 利用上述導人織送機構30來進行 該處理系名奋1Λ > Ο Ο 動作之電腦所播士係具備有用以控制該處理系統整體的 控制上述：系統控制部34。該系統控制部34传 的搬入、搬出操作與第 ： 接=、二的具體動作等。又，該系統控制部34 4 等=::媒需::儲存部36，該儲存媒體係儲存= 般之固定性者，讀=儲存媒艎可為如硬碟 等可移動性者。碟、CD_R〇M、DVD、快閃記憶體 明。^參照圖2來針對第1處理裝置12加以％ 理」2係具備有由例如鋁合金等而形成為圓筒狀箱 =仙。該處理容㈣峨置有從底^相體之處 :立起之载置台44 ’該載置台44的上方 ’柱42 徑為3〇〇mm的半導體晶圓w。 列如直 該载置台44係設置有在晶圓w的搬出入時 :圓W的下方面並昇降之昇降銷（圖中未顯示） = 内係大致遍佈整面而設置有用以加熱晶圓雷阻 口"、、器46來作為加熱機構。又，該處理容器4〇的—側係 9 201134974 設置有搬出入口 49 ’該搬出入口 49係透過閘閥G而連結 有共通搬送室16 ’以便能夠進行晶圓w的搬出入。 處理容器40的頂部係設置有喷淋頭50來作為氣體導 入機構。喷淋頭50係於下方面具備有多個氣體喷出孔 48A、48B ’而喷淋頭50的内部則形成有分別被區隔而成 的擴散室52A、52B ’氣體喷出孔48A係與擴散室52A相 連通，而氣體喷出孔48B則與擴散室52B相連通。然後， 分別透過氣體供應配管51A及51B來將各別的氣體供應至 擴散至52A、52B。此處原料氣體係使用TiCl4氣體，而含 氮氣體係使用NH3氣體，TiCl4氣體係透過一側的氣體供應 配管51A被導入至擴散室52A，而NH3氣體則透過另一侧 的氣體供應配管51B被導入至擴散室52B，並分別從氣體 噴出孔48A、48B被喷出至處理容器4〇内。 又，作為添加氣體之％氣體亦會被供應至上述兩擴散 至52A、52B。上述各氣體會藉由如質流控制器（mass controller)之流量控制器（圖中未顯示）而受到流量控制並被 加以供應，又，亦可藉由開閉閥來控制供應的開始、停止。 然後，藉由該等氣體，不使用電漿而藉由熱CVD或SFD 便可形成TiN膜。 又，處理容器40的底部設置有排氣口 54，而該排氣 口 54則連結有真空排氣系統56。該真空排氣系統允係具 備有連接於上述排氣口 54之排氣通道58，而該排氣通道 58則依序介設有壓力調整閥6〇及真空泵62，以便能夠調 整處理容器40内雾圍的壓力並進行真空抽氣。此外，該第 34 ^ 201134974 說：:= 參二圖23來針對上述第2處理裝置14加以 置14伟用處理裝置之結構圖。該第2處理裝 施處mm14#412所形膜 2處理裝置14係^^應力之裝置。如® 3所示，該第 Ο Ο 之處理容器70，該處2 =如銘合金等而形成為圓筒體狀 該處理容ϋ 7〇錢為接地狀態。 境氣體之排氣σ 72, ^部係設置有用以排出容器内的環 統74。該真空排氣系^排氣〇 72則連接有真空排氣系 之排氣通道76,而麵〃鍵備有連接於上述排氣口 72 門開合度來進倾76職序介财可調整閥 調整閥78及真μ t朝向下游側的壓力調整之壓力 地對處理容H 70内進行真t氣便能夠從底㈣邊部均句 該處理容器70内芎番士回1 , 導電性材料所構成的支柱81來載^^台82，其係透過 導體晶圓w。且體爽⑴、^來载置例如直徑獅咖的半 材料物呂合金等導電性 之功能。該下部電極為接it電=外其ζ之一（下部電極） 竞所構成的構件内埋入有= t、/亦可於等陶 述+ h . 有例如網狀的導電性構件來作為上 it該導電性構件為接地狀態之結構。 機爐7 Θ係埋人有例如電阻加熱器84來作為加孰 機籌，以便能夠加熱半導體晶圓w，並維持於所欲溫度了 11 201134974 又，該載置台82係执 將其固定在載置台置有推壓半導體晶圓W的周邊部來 示），或在半導體I ^上之箝位環(clamp ring，圖中未顯 圓w來使其昇降曰曰圓w的搬入、搬出時會頂起半導體晶 處理容器7〇^昇销（圖中未顯示）。 f 者(上部電極）的功部係設置有具有電聚用電極的另一 該噴淋頭86則與了噴淋頭86來作為氣體導入機構，而 邊部係透過絕緣枒88為一體成型設置。該頂板88的周 部’以使得噴淋項9〇而氣密地裝設於容器侧壁的上端 頭86係由例如鋁合86 f處理容器7〇為絕緣狀態。該喷淋 下方面係形成有用二金等導電材料所形成。該喷淋頭86的 噴淋頭86的上方面从喻出氣體之多個氣體噴出孔％。又， 透過氣體供接有氣體供應配管93。 頭86。電漿產生六& 93來將電衆產生氣體供應至喷淋 氣體、稀有氣體，較佳可使用N2氣體、H2氣體、NH3 稀有氣體較佳為:使用5亥等氣體當中的至少其中1種。 器之流量控制器（圖電漿產生氣體會藉由如質流控制 應，又，亦可藉由μ 顯不）而受到流量控制並被加以供 喷淋頭86係透禍心制供應的開始、停止。 高頻電源98係作為用、、線94而連接有高頻電源98，該 理空間s產生電I =於載置台82與喷淋頭86之間的處 置有匹配生機構。該供電線-的中途設 86施加高頻電力，作^ 口為接地狀態，並對噴淋頭 不限於此’亦可與上述相反地對載置 12 201134974 於台頻，力’而使喷淋頭86為接地狀態。 沾㈣地各器70的側壁係、設置有用以進行半導體晶圓 在進-丰二Γ出入口 100’而該搬出入口 100係設置有 圓w的搬入、搬出時，能夠氣密地開閉之 二絲护納：第2處理裝置14的各構成部會依來自上 述糸統控制4 34的指令而受到動作控制。 <利用處理系統⑴所進行成膜方法的範例〉

接下來’參照圖4來針對利用上述方式形成的處理系 、、’充彳、行之本發明成膜方法加以說明。圖4係顯示本實 施形態之成膜方法的各步驟之流程圖。首先，利用導入側 搬送機構3G來將未處理的半導體晶圓w從導人側搬送室 20的導入琿26所载置之基板容器28傳遞至内部，再將該 半導體晶圓W搬送至對準n 32以進行對位。對位後的晶 圓W會藉由導入侧搬送機構3〇而再度被搬入至第丨及第2 裝載室18A、18B中任一者的裝載室内。 β亥裝載至内的晶圓W會在裝載室内進行壓力調磬後， 措由共通搬送至16内的搬送機構22，而被傳遞至已預先 維持在真空雾圍之共通搬送室16内。然後，該晶圓w首 先會被搬入至第1處理裝置12來進行成膜處理（步驟u， 成膜處理後的晶圓W接下來會被搬入至第2處理裝置14 以進行藉由電漿處理來減少膜的應力之處理（步驟2)。然 後，各處理結束後之處理後的晶圓W會沿著上述路徑的相 反路徑，而被收納在用以收納處理後的晶圓W之基板容器 28内。 13 201134974 接下來’針對利用圖2所示之第1處理襞置丨 之步驟1的成膜步驟來加以說明。此處考慮了將 = 為如dram的電容器的電極般之筒狀或圓二 需使用階梯覆蓋率良好的成膜方法，因此便不使用事雷 而J利用原料氣體與氮化氣體並藉由熱 ς ’ 順Γ提，DR編的筒狀或圓柱狀電容器之 度為2加左右’其寬高比為20〜30左右：二： 佳可使用同時導入原料氣體與氮化氣體== 的基板上形成·膜之單_cv 加熱後 行成膜，抑= :及僅供應氮化氣體之步驟來進 之熱⑽法(SFD法)。該等方法當中二土進:丁成膜 成不純物較少且比電阻j b力在低溫下形 ,vnr J的優質溥臈之sfd*a# 以下，針對利用SFD法 ^佳。 明。 灯芡^心膜的成膜詳細說 利用上述SFD法所進r 、 間歇地重複導入原料氣體 成，中，基本上係如上所述 體），並依需要來適當地添加;氣體 係顯示利用SFD法來進疒τ 、_至°亥等氣體當中。圖5 之圖式。如圖5所示，係1 ，的成膜時之時序圖的一例 地重複進行以特定時間來導雜著吹淨步驟(步驟S3)而交互 及作為氮化氣體之贿3氣體^為原料氣體之 TiC】4氣體 供應TiCU而導入叫來對|形成薄膜之步驟S1，與停止 來形成特定膜厚的TiN Λ膜進行氮化處理之步騾S2， 、1次步驟S1與步驟S2為1個 201134974 此外，吹淨步驟（步 循環，並依目標膜厚來設定循環次數 驟3)並非必要。 此時’叫氣體係透過氣體供應配管siA而從 =的氣體噴出孔4δΑ被導入至處理容器4〇内、$ 里容器4〇内。又，該處理容器40内的ί: 错由利用真㈣氣系統56來進行真空抽氣而 =

疋的製程壓力。又，載置台44上恭 、、寺於特 , ^ οσ A， 斤载置之曰日圓W係藉由 熱S Μ而被維持於特t溫度。亦可採用夾雜著吹導 而父互地絲TiCl4氣難而3氣體之序列絲代二 ，。此時，f先，藉由供應如4氣體來使肥滅 ^ =圓W表面’接下來藉由供應聰3氣體來使所吸附^ ! 4鼠化而形成TiN，並重複上述步驟直到 為止來進行TiN膜的成膜。 腰与 以下例示進行上述SFD時的製程條件。 製程溫度：250〜1〇〇〇。(^ 製程壓力：l3〜133〇Pa

TlC〗4氣體流量·· 10〜lOOsccm nh3氣體流量：10〜5〇〇〇sccin N2氣體流量：100〜5000sccm TiN的膜厚為：〖〜⑺加爪 、,、化藉f上述成膜處理，便可使ΉΝ膜形成於直到如上所 =·般寬冋比大之凹部内的深處表面為止，來進行階梯覆蓋 “良好的成膜。此外，各氣體的供應樣態僅為其中-範例， 15 201134974 而亦可利用習知任何的氣體供應樣態。進行單純的熱CVD 時’基本上只要在相同條件下供應原料氣體(TiCl4氣體)及 氮化氣體(NKU氣體）’並依需要來同時供應氣體即可。 接下來’針對圖3所示之第2處理裝置14所進行之步 驟2的利用電漿來減少應力之步驟加以說明。此處係對$ 1處理裝置12所形成之TiN膜施予電漿處理來減少膜 的應力。 ' 過去利用熱CVD法所進行之TiN膜的成膜中，為了獲 得C1等不純物少且比電阻低的優質薄膜便必須提高成膜溫 度，而更進一步地為了以較低溫度來獲得比電阻低的優= 薄膜，雖然已被提出有一種利用SFD法所進行之成膜，但 已知利用該等方法會有比電阻愈低則TiN膜的應力會增加 之關係。圖6係顯示僅有進行成膜(as dep0)之TiN膜的X 射線繞射圖形。如圖6所示，得知TiN(200)的頂點位置會 偏移至較塊狀TiN的頂點位置要高角度側。又，發現成膜 後之TiN膜的晶格常數(iattice c〇nstant)為〇 421nm，而塊 狀(bulk)TiN的晶格常數係較〇 424nm要小。亦即，推測藉 由熱CVD來形成TiN膜時，由於α等不純物會大量地從 薄膜釋出，因而便會如圖7所示般使得晶格發生歪斜，而 導致薄膜產生應力。 因此’便藉由於TiN膜形成後實施電漿處理來緩和晶 格的歪斜’以減少膜的應力。圖8係顯示電漿處理後之TiN 膜的X射線繞射圖形，如該圖所示，TiN(2〇〇)的頂點位置 幾乎與塊狀TiN的頂點位置一致，而晶格常數為 〇.423nm 16 201134974 亦與塊狀TiN的晶格常數〇.424nm為相近值，其可由圖9 所示’晶格歪斜的部分擴大而使得薄膜的歪斜變得缓和獲 得證實。 以結晶位準來說明上述情況，在成膜後之狀態下，如 圖1〇所示，雖亦可見到成長為柱狀之TiN結晶歪斜而形成 不穩定的結晶，但藉由電漿處理，如圖11所示，結晶的歪 斜會變得緩和，而不穩定的結晶亦會穩定化，藉此便能夠

減少膜的應力。此時，存在於膜中之氯等不純物會因電漿 處理而減少，而形成更優質的薄膜。又，藉由電漿處理，

TlN結晶的前端部便會被蝕刻，從而減小TiN膜的表面粗 糙度。 步驟2的利用電漿來實施應力減少步驟時，係透過喷 淋頭86來對電漿產生用氣體進行流量控制並供應至第2處 理震置14的處理容器7〇内，藉由真空排氣系統74來對處 理各器70内的壓力進行真空抽氣而維持於特定壓力，藉由 電阻加熱器84來將载置台82上所載置之晶圓界被維持於 特义'服度’從鬲頻電源98對噴淋頭86施加高頻電力’以 於載置台82與嘴淋頭86之間的處理空間S產生電漿。 ^雖然上述電漿處理只要是不會對薄膜造成不良影響的 氣體’便可使用任何種類的氣體，但如上所述’較佳可使 ^ N2氣體、H2氣體、NH3氣體、稀有氣體，並可使用該等 氣體當中的至少其中1種。由於僅有稀有氣體亦能獲得效 果’因此被認為應力減少作用不是化學反應產生的作用， 而疋因為電漿中離子的作用。稀有氣體中又以Ar*氣體為 17 201134974 佳。電漿產生氣體較佳可使用例如NH3氣體及贫2氣體兩者 或其中一者與Ar氣體。 以下例示上述電漿處理的製程條件。 製程溫度：250〜1000°C 製程壓力：13~1330Pa 高頻電功率：100〜1500瓦(W) 電漿產生氣體：Ar、H2、NH3 氣體流量：Ar氣體100〜5000sccm H2 氣體 1〇〇〜5000sccm nH3 氣體 1〇〇〜5000sccm 製程時間：1〜300sec 當製程溫度較25(TC要低時，便無法利用電浆來充分 進行應力減少效果，而當較l〇〇(TC要高時，對晶圓w來 說’在前步驟中所形成之下層元件的特性會發生劣化。因 此製程溫度的較佳範圍為300〜850〇c。又，當製程時間較 lsec要短時’電漿處理的效果會無法充分發揮，而較3〇〇sec 要長時，由於電漿處理的效果會飽和，因此便會導致產能 降低。 藉由上述電漿處理，TiN膜的應力減少後的結果便能 ，解決因TiN膜的應力而導致之各種問題。例如不僅可減 少半導體晶圓本身的翹曲來抑制光微影製程時的焦距偏 且亦可確實地進行晶圓本身的固定或利用靜電&罝所 吸附。又，可防止筒狀或圓柱狀電容器之下畲 5 #電極發生裂痕或破裂，抑或支輯等之支撐桿的斷 18 201134974 裂等。 將實際測量TiN膜應力的結果顯示於圖12。此處係針 對在3種條件(條件a為在68(rc下進行5個SH)循環，條 件B為在480°C下進行12個SFD循環，條件c為在 下進行20個SFD循環)下進行成膜而形成1211111的TiN-(as depo)者，與對該等膜再更進一步地施予電漿處理者進 行應力測量，圖12中係顯示晶圓徑向的應力。此時，有關 ^電漿處理條件，電漿產生氣體係使用Ar、H2、NH3氣體， 高頻電=率為800W，處理時間為12〇sec，溫度為相同於成 膜處理B守的恤度。如該圖所示，可發現藉由於成膜後進行 電聚處理可減少應力。當中，在高溫之條件A中，拉伸靡 力會變化至壓縮應力。 〜 又，關於各種條件下所形成之TiN膜，針對僅有進行 ，膜(as depo)者與之後更進一步地進行了電漿處理者，測 里膜的應力與比電阻。將其結果顯示於圖13〜15。此外， 〇 ί祕理亦在與上勒㈤條件下，並則目㈣成膜處理的 /里度來進订。圖13係顯示溫度與膜的比電阻的關係之圖 式一圖14係顯示溫度與膜的應力的關係之圖式，圖15係 顯不膜的比電阻與應力的關係之®式。 鋏如圖。13所示，僅有進行成膜的情況，在熱cVD中， 雖二460C下的比電阻值極高，但隨著溫度上昇，膜的比 電p會大巾田降低，而在SFD中，氣然低溫下的膜比電阻亦 車乂低一仁仍會隨著溫度上昇而造成比電阻降低。此時，可 ^現“度愈高則膜的應力愈大(參照冑14)，而當比電阻 19 201134974 愈低則膜的應力愈大(參照圖15)。 相對於此，針對進行電漿處理者，可發現隨著應力減 少而電阻亦會降低’藉由於成膜處理後進行電漿處理便可 同時減少應力與降低比電阻。此外，針對於480°C下進行 SFD者，雖會因進行了電漿處理而由拉伸應力變化成壓縮 應力，但不希望壓縮應力時，藉由改變電漿處理的條件便 可使應力趨近於零。

於680 C下進行30個sfd循環而形成厚度i2nm的TiN 膜後，使用Ar、H2、NH3氣體來作為錢產生氣體，使高 頻電功率A 800W’而溫度相同於成膜處理時的溫度 (_C) ’並改變處理時間來觀察比電阻的變化。將其結果 該圖所示，可發現到5〇似 止 段中比電阻會急速降你 _ deco^ ^ - τ _。圖17A係顯示僅有進行成膜(as depo)與進灯了 3〇sec 電 ％ 壶 式，圖ΠΒ係顯示僅有^處理後之深度方向的C1濃度之圖 電衆處理狀深度成難S，)錢行了 30see 可發現藉*於賴後進彳濃度之圖式。如該等圖所示’ 如以上所述，雖然I聚處理亦可降低不純物濃度。 力，但膜的應力會依=由電聚處理可減少™膜的應 望不僅是單純減少骐的應2有要求位準的差異，因此便期 類TiN膜的應力可藉由^ ，而亦能夠控制膜的應力。此 來說，係藉由改變^漿^整電漿處理的條件來控制。具體 控制膜的應力。 水处埋的溫度或時間，便可較容易地 此外’以上雖顯示了藉由繼理來減少藉由熱 201134974 CVD(亦包含SFD)來形成ΉΝ膜後之膜應力的範例，但利 用上述電漿處理所進行之應力減少步驟在藉由熱cvd來 形成W膜的情況亦為有效。具體來說，使用例如wF6氣體 來作為原料氣體，而使用例如％氣體來作為還原氣體，並 將該等氣體供絲加紐的基板j^形成 Ϊ會在膜巾產生應力，但崎況下藉由電料^可減少

<本發明方法的評估1> 細針對_本發明成膜方法來實際進行丁沉膜 明。/圖ι/r水處理’並對其特性進行測量後的結果詳細說 社果之g _^顯林發财_行時的錢製絲件與測量 二,=處為了比較，亦一併記载了以習知成膜方 法所形成之ΤιΝ膜的測量結果。 j ’如圖18中處理名稱所記載，係進行了 f知方法

法二重= 在此皆係使用SFD 藉由咖法二=習知方法中係測量 係測量針對本身的特性’而本發明方法中 特徵)後之L 1 步地施予電讓處理(本發明的 方法為相互_ ㈣碼相方法與本發明 定溫度)為翁二=:Τ:Ν又 度(設定溫度）為4贼。/皿度又電漿處理時的製程溫 方法2的ί異在於方法1的循環次數為 ，、縮短1個循％的期間而使猶環次數為32， 21 201134974 但實際上所形成之轉為大致相同厚度(7 5〜s2咖左右 =二與rv的差異為1個循環的期間相同但循環次 24= t / 6 ’對應於上述所形成之臈厚分別為 24.7〜26.3nm 與 12.2〜12.5nm。 電^處理時的製程壓力皆為667pa，而製程時間皆為 針對上述方式形成的TiN膜，測量膜厚、電阻(Rs)、 應力與比電阻(RV)，並分別求得平均值(Ave.)。 由圖18可知，比較習知方法i與本發明方法〗 現雖然膜厚為大致相同（7.5nm及7.4nm)，但電阻從937扣 大幅降低至278.0Q，且比電阻亦從7〇3.9/i Qcm大幅降低 至2〇7.〇"Qcm。再者，應力從MGpa大幅降低至_〇]GPa， 由應力趨近於零可知本發明方法丨顯示了良好的結果。 比較習知方法2與本發明方法2後可發現較上述方法 的情況要更縮短1個循環的期間且增加循環次數的結果 為膜厚係與上述方法1大致相同。此情泥亦顯示了與上述 方法1的情況相同結果。 亦即，比較習知方法2與本發明方法2後可發現雖然 膜厚相同（8.2nm)’但電阻從456.5Ω大幅降低至273.9Ω， 且電阻亦從372·9β Qcm降低至225.5/z Qcm。而應力亦從 大幅降低至_〇 9Gpa，可知本發明方法2顯示 的結果。 接下來’比較習知方法3與本發明方法3後可發現膜 厚雖為大致相同（24.7〜26.3nm)，但電阻從47.1 Ω大幅降低 至35.9Q ’且電阻亦從1162/^cm大幅降低至 22 201134974 庫力者應力從2.1GPa大幅降低至G.8GPa，由 = 本發明方法3顯示了良好的結果。 接下來，比較習知方法4與本發明方法 厚雖為大致相同（12.2騰及12 5nm)，但電 見大 幅降低至83.2Q，且比雷 攸121.4Ω大 •"且:力=:.°二=::至 *應零了知ΐ發明方法4顯示了良好的結果。 Ο ❹ 體表面所开4 I知錯由本發明方法’便能夠減少被處理 體表面所幵y成之溥膜的應力。 〈本發明方法的評估2> 量4之19圖：顯發明方法進行時的各種製程條件與測 ::形=膜的測量結果。此外 係表不與其左側的數值為相同值。 5〜8==:=所記載，係進行了習知方法 8。ΤιΝ膜的成膜在此皆係使用SFD 复次數係如同以”猶環，，所記载般皆為η。習知 藉由㈣法所形成之™膜本身的特性，而 ^發月方法中係測量針對上述TiN膜再進—步地施予電聚 =1本=月的特徵)後之特性。處理名稱的號碼相同之習知 2本發明方法為相互對應。本評估2中，TiN成膜時 溫度)為68〇ΐ。又電漿處理時的製程溫度 (吕又疋溫度）為64〇。匚。 方法5與方法6的差異以及方法7與方法8的差異在 23 201134974 於方法5、7中，電漿處理時的含氫氣體為NH3氣體與κ 氣體，而在方法6、8中含氫氣體為Η2氣體這—點（圖^ 中，電漿處理的ΝΗ3流量為零）。又方法5、6與方法;、8 的差異在於方法5、6係在原位(lnsitu)下進行電漿處理而 方法7、8係在移位(Exsitu)下進行電漿處理這—點。此外， 此處原位(I n s i tu)係指在真空中連續進行成膜處理與電漿處 理，而移位(Exsitu)係指進行成膜處理後暫時將晶圓取出至 大氣中’之後再度在真空中進行電漿處理。此外，先前本 發明方法1〜4的電漿處理係在原位(insitu)下進行。 電漿處理時的製程壓力皆為667Pa，而製程時間皆為 120sec。針對上述方式形成的TiN膜，測量膜厚、電阻(Rs)、 應力與比電阻(Rv)，並分別求得半導體晶圓W中心（cente 的值。 比較習知方法5與本發明方法5後可發現雖然膜厚為 大致相同（l〇.3nm及10.4nm)，但電阻從139.7Q大幅降低 至79.3Ω ’且比電阻亦從145.0//Qcm大幅降低至 81.5 # Q cm。並且，應力從l.8GPa大幅降低至_〇 4GPa， 可知本發明方法5顯示了良好的結果。 接下來，比較習知方法6與本發明方法6後可發現雖 然膜厚為大致相同（l〇.3nm及l〇.4nm)，但電阻從丨39 7Q 大幅降低至87.0Ω，且比電阻亦從145.0/z Qcm大幅降低 至92.8/z Qcm。並且’應力從丨8GPa大幅降低至_〇 6(}pa ’ 可知本發明方法6顯示了良好的結果。 比較習知方法7與本發明方法7後可發現雖然膜厚為 24 201134974 大致相同（10.4nm及i〇.6nm)，但電阻從139.7Ω大幅降低 至93.0Ω ’且比電阻亦從145.0/zQcm大幅降低至 98·6# Dcm。並且’應力從1.8GPa大幅降低至_〇.7GPa， 可知本發明方法7顯示了良好的結果。 比較習知方法8與本發明方法8後可發現雖然臈厚相 同（1〇.4nm)，但電阻從139.7Ω大幅降低至80.3Ω，且比電 阻亦從145.0# Qcm大幅降低至83.1 # Ωcm。並且，應力 從1.8GPa大幅降低至_〇 4GPa，可知本發明方法8顯示了 ^ 良好的結果。 如上所述，可知電漿處理中，即便是氣體組成或處理 方法相異，仍可減少TiN膜的應力。 又’有關電漿處理時的製程溫度，亦確認了在45〇。(：（本 發明方法1〜4)至640°C (本發明方法5〜8)的溫度範圍中，可 確實發揮電漿處理效果。 <本發明方法的評估3> 接下來’利用本發明成膜方法，針對與Ti同樣為高熔 0 點金屬之鎢(w)膜進行電漿處理’並對其特性進行測量後的 評估結果加以說明。圖20係顯示本發明方法進行時的各種 製程條件與測量結果之圖式。此處為了比較，亦一併記載 了習知成膜方法所形成之W膜的測量結果。此外，圖20 中的箭頭”―”係表示與其左側的數值為相同值。 此處，如圖20中處理名稱所記載，係進行了習知方法 9〜10與本發明方法9〜10。W膜的成膜係利用熱CVD法， 此處係使用WF6氣體來作為原料氣體，使用h2氣體來作為 25 201134974 還原H較用Ar氣體來作為稀釋氣體，並同時導入全 相乱以獲传特定膜厚。習知方法中係測量藉由熱

CVD 法所形成之W膜本身的特性，而本發明方法中係測量針對 上3^膜再進—步地料«處理(本發明的特徵)後之特 性。處理名稱的號碼相同之習知方法與本發明方法為相互 對應。W成膜時的製程溫度(設定溫度)為4贼，電聚處理 時的製程溫度(設定溫度）亦為45(rc。 又方法9與方法10的差異在於方法9中係以NH3氣體 與^^體來作為含氫氣體，而方法1〇中係以％氣體來作 為含氫氣體這-點（圖2〇中，電聚處理的NH3流量為零）。 電漿處理時的製程壓力皆為667Pa，而製程時間皆為 120sec針對上述方式形成的界膜，測量膜厚、電阻(rs)、 應力與比電阻(Rv)，並分別求得半導體晶圓W中心(center) 的值。 比較習知方法9與本發明方法9後可發現膜厚為相同 (46·3ηΐη) ’而電阻僅從2847.5Ω稍微增加至3178.5Q，且 比電阻亦從Qcm稍微增加至14.7a Qcm，為相同的 傾向。然而，應力卻從1.2GPa降低至0.7GPa，可知本發明 方法9顯示了良好的結果。 接下來’比較習知方法10與本發明方法1〇後可發現 膜居為大致相同（46.4nm及46.6nm)，兩者的電阻皆為 2675·1Ω ，且比電阻亦大致相同（12 及 12.5# Qcm)。然而’應力卻從〗1GPa降低至〇 8(}pa，可 知本發明方法10顯示了良好的結果。 26 201134974 如上所述，可知以熱CVD來形成鎢膜時，藉由施予電 漿處理亦可減少膜的應力。 <用以實施本發明方法之裝置的其他範例> 接下來，概略地說明用以實施本發明方法之裝置的其 他範例。此處，針對可在一個處理容器内進行成膜處理與 利用電漿所進行之應力降低處理兩者之處理裝置加以說 明。圖21係顯示作為實施本發明方法之裝置的其他範例之 處理裝置之剖面圖。該處理裝置110的基本結構係與處理 〇 裝置12相同，但在其結構中附加了用以產生電漿的電漿產 生機構，其他與處理裝置12相同者則賦予相同的元件符號 而省略說明。 亦即，該處理裝置110之處理容器40的頂部係透過供 電線122而連接有南頻電源120 ^該南頻電源120係作為 用以在載置台44與喷淋頭50之間的處理空間S /產生電 漿之電漿產生機構。因此，透過處理容器40的頂部而被施 加有南頻電力之喷麻頭5 0便具有上部電極的功能。該供電 〇 線122的中途設置有匹配電路124。高頻電源120可使用 例如頻率為450kHz者。另一方面，載置台44係由A1N等 陶瓷構件所構成，而載置台44内係埋設有例如網狀導電性 構件所構成的下部電極130。處理容器40的頂部與處理容 器40側壁的上端部之間係氣密地設置有絕緣材131，以使 作為上部電極之喷淋頭50與處理容器40為絕緣狀態。此 外，雖可使用NH3氣體來作為電漿產生氣體，但亦可透過 氣體供應配管51B來供應作為其他電漿產生氣體之H2氣 27 201134974 體、Ar氣體。又，此處雖係使下部電極13G為 並對噴淋❹施加高舰力，但錢於此，村與^相 %。下。卩電極130施加高頻電力，而使喷淋頭50為接地 又，载置台44内係埋設有作為加熱機構之電阻加埶 〇σ ，以便能夠將載置台44控制於所欲溫度。 … 〈利用處理m1G所進行之成财法的範例> 方法11=針對湘處理裝置1丨G㈣行之本發明成膜 也半2可在處理容器40内進行上述圖4流程圖的步驟1 興步驟2。 〆 棺田问時涂入原料氣體(例如TiCU氣體）與氮, 氣體(例如随3氣體）而於加熱後的基板上形成TiN膜之j 純熱CVD法，或交互地騎供應祕㈣及氮化氣體之_ 驟及僅供應氮化氣體之步驟來進行成膜，抑或交互地> 原料氣難lut氣體來騎成狀熱CVD法(咖法），' 於晶圓W的凹部形成TiN膜。此時的條件係與上述第1 ' 理裝置12中之成膜時的條件相同。 接下來，將晶圓w載置於載置台44之情況下 成膜用氣體並將處理容H 4〇时淨後，透射淋頭5^· 將電漿產生氣體供應至處理容器4〇内，將處理容器牝 設定為特定壓力’並從高頻電源12〇對噴淋頭％施加高 電力。藉此，便會在載置台44與喷淋頭5()之間的處理 間S產生電襞’以對晶圓w施予電聚處理。此時，卷 衆處理時的溫度與賴處理時的溫度相異時，則改變^ 28 201134974 台44的設定溫度。 電襞產生氣體較佳可與上述第2處理裝置14的情況同 樣地使用&氣體、H2氣體、NH3氣體、稀有氣體，並可使 ，該等氣體當中的至少其中i種。只要使用nh3氣體、n2 氣體來作為電漿產生氣體，則成膜用氣體便已足夠，不需 再額外附加電漿產生用氣體供應系統。與第2成膜裝置14 的情況同樣地’當使用NH3氣體及H2氣體兩者或其中一者 與Αι^氣體時’則必須附加射氣體及氏氣體供應系統。 〇亥电水處理時的條件基本上係與上述第2處理裝置14 的條件相同。X，該電衆處理後的施膜係與利用上述第 2處理裝置14來進行處理的情況同樣地可減少應力。 處理裝置11〇中，由於不需搬送晶圓W，而是一次性 地進行TiN膜的成膜處理與之後更進一步地利用電漿來減 /應力之處里’因*能夠提〶處理的產能。然*，當成膜 處理與電漿處理的設定溫度大為不同時，由於溫度改費 時，故處理系統10會較為有利。 、 接下來， 針對使用處理裝詈夕甘/山》时士Λ丄.

氣體及作為氮化氣體之ΝΗ3氣體以形 與同時進行停止供應TiCl4而導入 29 201134974 並從高頻電源120施加;t； 4s $ 電聚處理之步驟犯，而^^力來產生電漿之氮化處理與 驟SU與步驟S12為丨個循^=厚的™膜。1次的步 次數。步驟S12巾的ΝΗ32#22膜厚來設定循環 .卜%礼體係兼作為氮化氣體與電漿產 生乳體。此外’吹淨步驟(步驟13)並非必要。 =取代上述相而則—種序列，其係直到達成所 奴膜厚為止重複進行藉由供應肥4氣體來使π ^在晶圓W表面之步驟，與—邊供應NH3氣體-邊產生電 聚而同時進行氮化處理與電激處理之步驟。 ”依據上述成膜方法’由於係在步驟su巾形成薄TiN 膜後’立罐岭驟S12來對簡進行利用錢減少應力 之處理、，並重複該等處理’因此可更有效地減少通膜的 〜力並可獲付比龟阻更低的薄膜。又，藉由改變步驟12 的電聚處理時間及循環次數，亦可將TiN膜的應力控制於 所欲值。此外，以下將如上述SFD般間歇地供應氣體，並 同時循環地產生電漿之方法記載為「SFD+循環電漿」。 將實際上利用上述SFD+循環電漿來進行成膜之情況 的特性，與成膜時(as dep〇)及於上述SFD後再更進一步地 進行了電漿處理來進行成膜之情況(SFD+電漿處理)相比較 並加以說明。此處，基本上係使SFD成膜時的溫度為 480 C ’而之後的電漿處理條件係使用Ar、h2、NH3氣體 來作為電漿產生氣體，並使高頻電功率為8〇〇w，處理時間 為5sec，而溫度為480°C。又，SFD+循環電漿係改變步驟 12的時間與循環次數而在4個條件下進行(條件1為3秒χ i 〇 201134974

:環也條件2為3秒伽循環，條件 ”為卿，揭環)。將asdepo U 的)下所形成之TiN膜的丄= Ο Ο :方示於圖24。如該等圖所示，可發現本成 低〆日庙電裝）的電阻係較SFD+電漿處理要更 二=二效:時亦二=發現藉由增加循環次 力減少效果。、s可更加提南比電阻降低效果及應 <電容器的形成方法> /]·對利用本發明成膜方法所進行之電容器的形成方 參照圖25及圖26來加以說明。圖25係顯示本發明電 谷盗形成方法的各步驟之流程圖，圖26係顯示電容器形 =法的各步驟中之晶圓的部分放大剖面圖。此外，圖％中 省略了在形成電容器前’形成於半導體晶圓w之下部構造。 首先，如圖26(A)所示，半導體晶圓w的内部係對應 於應形成電容器的位置而預先形成有例如Ti等所構成的接 觸體(C〇ntact)142。該接觸體142係複數（多數)個設置於^ 個方向（例如縱橫地配置為矩陣狀）。然後，該晶圓w表面 上係形成有例如si〇2等所構成的絕緣層150。該絕緣層15〇 的厚度方向中途係以埋入之方式而層積有後述作為支撐桿 之支撐桿用絕緣膜152。該支撐桿用絕緣膜152係以在= 觸體142上交叉(例如格子狀)之方式而預先被圖案化。支撐 桿用絕緣膜152係使用與絕緣層150相異之材料（例= 31 201134974 針對上述半導體晶圓W如圖26(B)所示地施予蝕刻處 理’來去除與上述各接觸體142相對應部分的絕緣層150 及支樓桿用絕緣膜152而形成凹部154(步驟11)。藉以使接 觸體142露出於凹部154的底部。如上所述，由於該凹部 154係對應於各接觸體142所設置，因此在晶圓W的表面 上係6又置為複數個。該凹部154的高度為2〜3 μ m左右， 而其寬高比為20〜30左右，乃非常細長之凹部。 接下來’如圖26(C)所示，於包含上述凹部154内的表 面之上述絕緣層表面整體以特定厚度形成有TiN膜所構成❶ 的f 1薄膜156(步驟π)。形成該第1薄膜156時，係利用 先如說明的成膜方法來形成應力減少且比電阻較小的優質

TlN膜。此處TiN臈所構成的第1薄膜156與接觸體142 為電連接狀態。 曰接下來，藉由對依上述方式而形成有第丨薄膜156之 :圓 ~施予例如 CMp(Chemical Mechanical Polishing ;化 『機械研磨)研磨，而如圖26(D)所示般地去除形成於上述 逃緣，150表面（上方面）上之第i薄膜156 ’藉此形成在上 凹4 154内表面之第t薄膜156便會殘留下來（步驟13)。 接下來，藉由施予使用例如氟酸等之蝕刻處理，來僅 之=除絕緣層150(步驟14)。藉此，如圖26(E)所示，殘留 ^薄膜156便會作為筒狀突起物而殘留下來，進而形 I 4電極158，而其周圍處，支撐桿用絕緣膜152會作 的，樓桿16G而在相接合之狀態下殘留下來。將該圖％⑹ 于現圖顯示於圖27，下部電極158的周圍係於4個方向 32 201134974 桿160 ’而縱橫相鄰的下部電極158彼此之間 貝J相互稭由各支撐桿16〇而相互連結支撐。 ⑴，如圖26(騎示，於包含筒狀突起物(下部電 )=内側及外側表面之晶圓w表面整面以特定厚度形 ^^電率膜162(步驟15)。該高介電率膜162係使用比 為例如1G以上的材料。該材料可使用例如 HfZrO、Zr〇2 等。

如上所述，形成高介電率膜162後，於 膜=的内側及外侧表面之晶圓w表面整體以特定厚度^ ，有™臈所構成的第2薄膜164(步驟16)。形成該第2 為膜164 ^ ’係利用先前說明的成膜方法來形成應力減少 且比電阻較小的優質TiN膜。 接下來’藉由施予姓刻處理來去除與筒狀突起物(下部 電極158)相對應部分以外的部分之第2薄膜164與高介電 率膜162 ’如圖26(H)所示，第2 _ 164㈣留部分 為上部電極166，而下部電極158、高介電率膜162、及上 部電極166所構成的電容器168會在多數且相互分離之狀 態下形成(步驟17)。 接^來，針對將上述電容器應用於DRAM記憶單元中 的電容器情況之it件構造的—例來加以說明。圖28係顯示 此類元件構造之剖面圖。此外，圖28中省略了支撐桿。如 圖28所示，例如矽基板所構成之半導體基板17〇上的場效 氧化膜(field oxide film)180所區劃而成的區域處係透過閘 極絕緣膜182而形成有閘極電極184。又，閘極電極184 33 201134974 兩側之半導體基板170的主面係藉由以閘極電極184作為 遮罩來進行離子注入等而形成有不純物區域(源極、沒極區 域）186。閘極電極184上係遍佈半導體晶圓W主表面的全 部區域而形成有層間絕緣膜188，而該層間絕緣膜188的 特定位置處係形成有用以連接至源極、汲極區域156的一 側之接觸插塞190。 該接觸插塞190連接有位元線192。包含位元線192 之層間絕緣膜188上係形成有層間絕緣膜194，且貫穿層 間絕緣膜188及184而形成有用以連接至源極、汲極區域n 156的另一側之接觸插塞142。然後，接觸插塞142上係形 成有上述筒狀或圓柱狀電容器168。 ^上述電容器168係以應力減少後的TiN膜來形成下部 電極158及上部電極ι66，其結果不僅可防止晶圓w本身 發生翹曲，且亦可防止電容器168本身發生裂痕或破裂。 此外，電容器中支撐桿並非必要。 <本發明之其他應用> it匕外 述貫施形態中雖係顯示將本發明應用於TiN 、及W膜的成臈之範例，但本發明並未限定於此，而亦可 腹，地應用於 Ti、W、Ta、Ni、Hf、Zr、RuM^M 、或該等的氮化膜，及該等複數物質的化合物膜。 、皮又，上述實施形態中雖係以將TiN膜使用於電容器構 於=極作為例來加以說明，但不限於此，而亦可應用 且亦j 28中的接觸體142、190或位元線192般的配線， 亦可應用於更加上層的接觸體（圖中未顯示）、全域繞線 34 201134974 (Global routing)等。 再者，上述實施形態中雖顯示了 構之高頻電源98所產生的高頻電力 ^ F馬電漿產生機 限於此，亦可採用從微波天線來將^谷轉合型者，但不 之微波導入至處理容器内而形成雷將用微波產生源所產生 型者。 水之方式，或感應耦合 又，此處雖細半導ϋΒ%5] Ο 以說明，但該半導體晶圓除了石夕基板=理體為範例來加 SiC、GaN等化合物半導體基板。又太亦包含GaAs、 晶圓’亦可應用於液晶顯示裳置所使:導體 基板等。 心敬喁基板或陶瓷 【圖式簡單說明】 /圖示作為實施本發明方法之裝 糸統的概略俯視圖。 例之處理 ^係顯示内建於圖丨的處料、統之第^ 、会。構圖，該第！處理裝置係用以形成TiN膜。裝置之 -構Γΐϊ示内建於圖1的處理系統之第2處理裝置之 =一裝置係用以進行利晴來減少膜的 ，4_示在圖丨之處理系統巾所進行本發明成膜方 /去的各步驟之流程圖。 圖5係顯示利用SFD法來進行TiN膜的成臈時之時序 圖的一例之圖式。 圖6係顯示僅有進行成膜(as depo)之TiN膜的TiN(200) 35 201134974 的繞射頂點位置之x射線繞射圖形。 圖7係顯示僅有進行成膜(as depo)之TiN膜的晶格狀 態之示意圖。 圖8係顯不於成祺後進行了電漿處理之TiN膜的 的繞射頂點位置之χ射線繞射圖形。 圖9係顯不於成膜後進行了電聚處理之，膜的晶格 狀態之示意圖。 圖1 〇係顯不僅有進行成膜(as dep〇)之TiN膜的結晶狀 態之示意圖。 圖11係顯示於成膜後進行了電漿處理之TiN膜的結晶 之狀態之示意圖。 圖12係顯示僅藉由SFD而進行成膜(asdep〇)之TiN膜 與成膜後進行了電漿處理之TiN膜的晶圓徑向應力之圖 式。 圖13係顯示針對以各種條件所形成之TiN膜，僅有進 行成膜(as depo)者與之後更進一步地進行了電漿處理者之 溫度與膜的比電阻的關係之圖式。 圖14係顯示針對以各種條件所形成之TiN膜，僅有進 行成膜(as depo)者與之後更進一步地進行了電漿處理者之 溫度與膜的應力的關係之圖式。 圖15係顯示針對以各種條件所形成之TiN膜，僅有進 行成膜(as depo)者與之後更進一步地進行了電漿處理者之 膜的比電阻與膜的應力的關係之圖式。 圖16係顯示以SFD來形成TiN膜後，改變處理時間 36 201134974 =進行電滎處理情況下之處理時間與比電阻的關係之圖 撕行了餘 t T 30sec

的各:二=:量發::圖與;知方法來形成，膜時 ㈣咖成顶膜時 的各知方法來形成通膜時 之處】裝 =::Γ實施本發明方法之裝置的峨 :二藉 序圖的一例之圖式。 丁 圖23係比較僅有進行成膜(as depo)者與之後更進一步 進行了電漿處理者及以4個條件來進行SFD+循環ζ 中之TiN臈的比電阻之圖式。 7 、圖24係比較僅有進行成膜(asdep〇)者與之後更進〜步 j進行了電漿處理者及以4個條件來進行SFD+循環 中之TiN膜的應力之圖式。 ’ 圖25係顯示電容器之形成方法的一例之流程圖，議電 37 201134974 容器係具備有利用本發明方法所形成之TiN膜來作為電 極。 圖26(A)〜圖26(H)係顯示電容器形成方法的一例中之 各步驟之步驟剖面圖，該電容器係具備有利用本發明方法 所形成之TiN膜來作為電極。 圖27為圖26(E)之俯視圖。 圖28係顯示安裝有電容器之元件的一例之剖面圖，該 電容器係具備有利用本發明方法所形成之TiN膜來作為電 極。 【主要元件符號說明】

Al、A2 選取器 G 閘閥 W 半導體晶圓 S、S， 處理空間 10 處理系統 12 第1處理裝置 14 第2處理裝置 16 共通搬送室 18A 第1裝載室 18B 第2裝載室 20 導入側搬送室 22 搬送機構 24 開閉門 26 導入埠 38 201134974 ❹

28 基板容器 30 導入側搬送機構 30A、 30B 臂部 32 對準器 33 載置台 34 系統控制部 36 儲存部 40 處理容器 42 支柱 44 載置台 46 電阻加熱器 48A、 48B 氣體噴出孔 49 搬出入口 50 喷淋頭 51A、 51B 氣體供應配管 52A ' 52B 擴散室 54 排氣口 56 真空排氣系統 58 排氣通道 60 壓力調整閥 62 真空泵 70 處理容器 72 排氣口 74 真空排氣系統 39 201134974 76 排氣通道 78 壓力調整閥 80 真空泵 81 支柱 82 載置台 84 電阻加熱器 86 喷淋頭 88 頂板 90 絕緣材 92 氣體噴出孔 93 氣體供應配管 94 供電線 96 匹配電路 98 局頻電源 100 搬出入口 110 處理裝置 120 南頻電源 122 供電線 124 匹配電路 130 下部電極 131 絕緣材 142 接觸體 150 絕緣層 152 支撐桿用絕緣膜 201134974 154 凹部 156 第1薄膜 158 下部電極 160 支撐桿 162 高介電率膜 164 第2薄膜 166 上部電極 168 電容器

170 半導體基板 180 場效氧化膜 182 閘極絕緣膜 184 閘極電極 186 不純物區域（源極、没極區域) 188 層間絕緣膜 190 接觸插塞 192 位元線

194 層間絕緣膜 41

Claims (1)

1. 201134974 七、申請專利範圍： L 一種成膜方法，其包含有以下步驟： 將含鈦原料氣體與含氮氣體供應至處理容器内的 被處理基板’並藉由熱處理來於被處理基板上形成氮 化鈦膜；及 針對該氮化鈦膜實施利用電漿來減少膜的應力之 處理。 2.如申請專利範圍第丨項之成膜方法，其中該氮化鈦膜 的形成係藉由交互地重複同時供應該原料氣體及該氮 化氣體至被處理基板之第1步驟，與停止該原料氣體 的供應而對被處理基板供應氮化氣體之第2步驟而進 行。 3·如申凊專利範圍第1項之成膜方法，其中該氮化鈦膜 的形成係藉由交互地重複該原料氣體的供應與該氮化 氣體的供應而進行。 4-如申凊專利範圍第3項之成膜方法，其中係於該第1 步驟與該第2步驟之間將處理容器内予以吹淨。 5. 如申請專利範圍第1項之成膜方法，其中該氮化鈦膜 形成時的溫度係設定為250〜100(TC的範圍内。 6. 如申凊專利範圍第1項之成膜方法，其中該原料氣體 為TiCl4氣體，該含氮氣體為NH3氣體。 7. 如申請專利範圍第1項之成膜方法，其中上述利用電 漿來減少膜的應力之處理時的溫度係設定為 250〜1〇〇〇1的範圍内。 42 201134974 8. 9. 10. Ο 11. 12. Ο 13. 如申請專利範圍®1項之成膜方法， 漿來減少膜的應力之處理係使用選 >、中上述利用電 體、ΝΗ3氣體、稀有氣體所構成之 ％氣體、迅氣 為電漿產生氣體。 拜的至少1種來作 如申請專利範圍第丨項之成膜方法， & 的形成與上述彻錢來減少膜 I f11化鈦膜 一處理容器内進行。 Μ力之處理係在同 ===圍第9項之成膜方法，其中該原料氣體 含氮氣體為而3氣體，該電漿產生 氣體為NH3氣體。 如申請專利範圍第1項之成膜方法，其中係 上述利用電漿來減少膜的應力之處理時的溫度及°/或 時間來控制膜的應力。 如申請專利範圍第1項之成膜方法，其中該氮化鈦膜 係構成電容器的電極且形成於該被處理基板的表面之 凹部。 如申請專利範圍第12項之成膜方法，其中該被處理基 板體的表面係形成有形成為筒狀之該電容器的一電 極’並透過其上的介電體膜而形成有作為另一電極之 該氮化鈦膜。 一種成膜方法，係交互地重複進行以下步驟： 第1步驟，係將含鈦原料氣體與含氮氣體供應至 處理容器内的被處理基板，並藉由熱處理來於被處理 基板上形成氮化鈦膜；及 43 14. 201134974 第2步驟，係在停止該原料氣體的供應而供應該 含氮氣體來將該氮化鈦膜氮化的同時，於該處理容器 内產生電漿來減少膜的應力。 15. 如申請專利範圍第14項之成膜方法，其中係於該第1 步驟與該第2步驟之間將處理容器内予以吹淨。 16. 如申請專利範圍第14項之成膜方法，其中該第1步驟 及該第2步驟的溫度係設定為250〜1000°C的範圍内。 17. 如申請專利範圍第14項之成膜方法，其中該原料氣體 為TiCl4氣體，該含氮氣體為NH3氣體。 18. 如申請專利範圍第17項之成膜方法，其中用以產生該 電漿之氣體為NH3。 19. 如申請專利範圍第14項之成膜方法，其中係藉由調整 該第2步驟的時間及/或循環數，來控制膜的應力。 20. —種成膜方法，其包含有以下步驟： 將含鎢原料氣體與還原氣體供應至處理容器内的 被處理基板，並藉由熱處理來於被處理基板上形成鎢 膜；及 針對該鎢膜實施利用電漿來減少膜的應力之處 理。 21. —種電容器的形成方法，係於被處理基板的表面形成 電容器，其包含有以下步驟： 於該被處理基板表面所設置之絕緣層表面形成有 複數個凹部； 利用成膜方法來形成氮化鈦膜所構成的第1薄 44 201134974 膜’其中該成膜方法包含有以下步驟：於包含該複數 個凹部内的表面之該絕緣層表面處，將含鈦原料氣體 與含氮氣體供應至處理容器内的被處理基板，並藉由 熱處理來於被處理基板上形成氮化鈦膜；及針對該氮 化鈦膜實施利用電漿來減少膜的應力之處理； 以使得該複數個凹部内的表面的該第1薄膜殘留 之方式來去除該絕緣層表面的該第1薄膜； 藉由去除該絕緣層來使得該第1薄膜作為筒狀突 起物而殘留； 於包含該殘留後的筒狀突起物表面之整面形成有 高介電率膜； 利用成膜方法來形成氮化鈦膜所構成的第2薄 膜’其中該成膜方法包含有以下步驟：於該高介電率 膜表面處，將含鈦原料氣體與含氮氣體供應至處理容 器内的被處理基板，並藉由熱處理來於被處理基板上 〇 形成氮化鈦膜；及針對該氮化鈦膜實施利用電漿來減 少膜的應力之處理；以及 將殘留在該複數個筒狀突起物之間之該第2薄膜 與該高介電率膜蝕刻去除而形成有電性分離之複數個 電容器。 45