TW201133805A - Semiconductor device, high-frequency integrated circuit, high-frequency wireless communication system, and process for production of semiconductor device - Google Patents

Semiconductor device, high-frequency integrated circuit, high-frequency wireless communication system, and process for production of semiconductor device Download PDF

Info

Publication number
TW201133805A
TW201133805A TW99130850A TW99130850A TW201133805A TW 201133805 A TW201133805 A TW 201133805A TW 99130850 A TW99130850 A TW 99130850A TW 99130850 A TW99130850 A TW 99130850A TW 201133805 A TW201133805 A TW 201133805A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
semiconductor device
sapphire
main surface
Prior art date
Application number
TW99130850A
Other languages
English (en)
Inventor
Takahiro Yokoyama
Osamu Ishikawa
Junji Ito
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW201133805A publication Critical patent/TW201133805A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H01L29/78657—SOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

201133805 六、發明說明： 【考务明戶斤才支冬好名貝3 發明領域 本發明係有關於使用絕緣性藍寶石基板之半導體裝 置、高頻積體電路、高頻無線通訊系統及半導體裝置之製 造方法，特別是高頻用之矽（Si)半導體裝置。 t ：^tT #支冬好J 發明背景 多數半導體裝置所使用之Si基板，一般係以拉晶法 (Czochralski method ; CZ法）做成。已知拉晶法在將Si之結 晶拉起時，造成Si中摻入來自Si熔融用坩堝之雜質，因此難 以藉由低價之方法製得高電阻Si基板。 通常使用之Si基板之電阻率為數Qcm，且基板内有多 數導電性載子。若於具有此種程度之低電阻率之基板上做 成電晶體或電容•電感器之類之被動元件並使用於高頻用 途’則部分高頻輸入信號將使上述Si基板内之載子移動並 竄往基板，產生輸入能損失。因此，普遍認為8丨半導體器 件不適合應用在高頻上。 低電阻率基板造成高頻特性劣化之缺點之改善方法之 一’係使用以砷化鎵(GaAs)為代表之非si化合物半導體基 板。G a A s較易於絕緣性基板上做成，且載子移動率高於s丨， 故可實現優異之高頻特性。另一方面，GaAs因基板價格高， 或難以於GaAs上做成M〇SFET(M〇s型場效電晶體）等電子 器件’而難以達到電路之高積體化。基於上述理由 ，化合 201133805 物半導體雖可應用於光學器件等，但用途有限。因此，改 善Si半導體器件及其高頻特性之方法仍在摸索中。 為貫現與絕緣性GaAs基板同等程度之高頻特性，基 板之電阻率必須為2500(Qcm)以上（參照非專利文獻1為 例）。Si基板之高電阻化方法大致分為以下3種。其一係單純 達到Si基板本身高電阻化之方法（參照專利文獻丨為例），另 一係於Si基板插入絕緣層之絕緣層上覆矽（Silic〇n 〇n
Insulator ; SOI)技術（參照專利文獻3、4，非專利文獻2〜4 為例）’其三係使用非Si之絕緣性基板、例如藍寶石基板之 矽藍寶石（Silicon on Sapphire ; SOS)技術（參照專利文獻2、 非專利文獻1為例）。又’該等由不同之複數層組成之基板 之形成方法，於SOI技術領域中，係利用將基板等直接貼合 之貼合法(例如非專利文獻5)。 先行技術文獻 專利文獻 【專利文獻1】日本專利公開公報特開第2005-294694號 【專利文獻2】美國專利第5416043號說明書 【專利文獻3】美國專利第5374564號說明書 【專利文獻4】美國專利第5985742號說明書 非專利文獻
【非專利文獻 1】Ponchak，G.E et. al，“High frequency interconnects on silicon substrates”，IEEE Radio Frequency Integrated Circuits (RFIC) Symposium 1997, Pages:101-104 【非專利文獻2】F· Ichikawa et. al，“Fully dep丨eted SOI 201133805 process and device technology for digital and RF applications,5 Solid-State Electronics 48, 2004, Pages:999-1006 【非專利文獻3】T· Ichimori et. al, “Fully-Depleted SOI CMOSFETs With the Fully-Silicided Source/Drain Structure," IEEE Trans. Electron Devices, 49, 2002, Pages:2296-2300 【非專利文獻4】H. Nii et. al, “A Novel Lateral Bipolar Transistor with 67GHz fmax on Thin-Film SOI for RF Analog Applications,” IEEE Trans. Electron Devices, 47, 2000, Pages:1536-1541 【非專利文獻5】S. H. Christiansen et. al, “Wafer Direct Bonding ： From Advanced Substrate Engineering to Future Applications in Micro/Nanoelectronics,” Proc. IEEE, 94, 2006, Pages:2060-2106 C發明内容3 發明概要 發明欲解決之課題 關於S i基板之南電阻化之方法，舉例言之，若使用浮 動帶域熔融法(Floating Zone Melting Method ; FZ法）可長成 高純度Si，製得1 〇5(Qcm)級之高電阻Si基板，但有難以達到 8吋基板以上之大尺寸化之缺點。若以可大尺寸化之cz法製 作，則有氧由所用之石英坩禍炫於Si内，難以達到高電阻 化。CZ法中藉由低氧濃度化達到高電阻化之試驗已有各種 提案，但一般而言低氧化有限，並有難以將含氧量控制在 6χ 1017(atoms/cm3)以下、以低氧化降低機械強度容易產生滑 201133805 移線、甚至該等方法製得之Si基板之電阻率容易因熱處理 而變動等幾個課題。 結果，目前實用等級之電阻率，最高僅lOOO(Qcm)左右 之水準，現況還未達到可低價供應市場2000(Qcm)以上之高 電阻Si基板之地步。 SOI技術係於Si基板上層積稱為BOX(Buried OXide Layer)層之較厚之氧化矽（Si〇2)層，再於其上層積Si單晶 層，形成由3層構成之SOI基板。
SOI基板之作成方法中，舉例言之，有一 SIMOX (Separation by IMplantation of OXigen)法。該方法中，BOX 層係以尚劑里之氧進行離子植入做成。 SOI基板因絕緣層之BOX層在動作層之Si層之下，故 SOI基板上之器件之高頻特性較一般之&基板上之器件改 善。然而貫際上BOX層厚度最多數，因此無法忽視box 層下之低電阻率Si基板造成之高頻輸入損失，且無法得到 與GaAs或SOS技術所製造之s〇s基板同樣水準之高頻特性。 sos技術係以使藍寶石上生長si單晶之方法為起點發 展而成。由於藍寶石之電阻率具有1〇ΐ4Ω· cm以上之極高電 阻率，故SOS技術得以實現基板之高電阻化。 藍寶石係如第10圖所示，形成具有鋁(A1)原子及氧(〇) 原子之六方晶系晶體結構，正確言之，係形成第11圖所示 之結合3個三方晶系晶體結構（菱面體結構)之單位晶胞而成 之晶體結構。X ’如第1〇圖之點晝線所示，將六方晶體斜 對角狀切斷而成之面稱為r面，如同圖之粗線所示 ，位於六 201133805 方晶體之上面及下面之六角形之面稱為(；面。另，其中所謂 r面’係指根據藍寶石基板相關之國際規格（SEmi Standard) 之新規格SEMI M65-0306E2(2002年2月修訂）之表記而來， 修訂前為R面（-1012)。此外，所謂c面，係指修訂前之c面 (〇〇〇1)。以下，本發明中係依據修訂後之規格之表記將該等 面稱為r面、c面。 又’第12 A圖及第12B圖所示者分別為r面上之A1晶格、 r面上之〇晶格之排列。 如第12A圖所示，藍寶石與Si之晶格常數不同，因此於 藍寶石上生長Si單晶，例如進行磊晶生長時，一般所用之 方法係於兩者之晶格常數最近之藍寶石r面（參照第1 〇圖）上 生長Si(l〇〇)面。 然而即使於藍寶石之r面上，Si與藍寶石仍有晶格常數 差異，如第12A圖所示，於y方向上有12.4%(1 — 4.758A/ 5·431Α=0·124)之晶格常數差異，於z方向上有5.7%(1 — 5·12Α/5.43ΐΑ=0·057)之晶格常數差異，故難以製得藍寶石 與以之晶格常數差異所產生之晶體缺陷少之SOS基板。因 此’於藍寶石之r面上形成有Si層之SOS基板，實際上仍難 以提高良率以及使SOS基板大基板化。 又，於藍寶石之r面上形成有Si層之SOS基板内，留有 數量無法忽視之晶體缺陷，因此M0SFET之閾值（Vt)之晶圓 面内均勻度很難稱得上優良。如此一來，形成於SOS基板 上之器件則處在一應用範圍限於對Vt之容許度大之RF切換 器等’而難以適用於例如Vt容許度小之功率放大器等較大 201133805 之應用範圍之狀態。 進而，藍寶石之r面並如第12A圖及第12B圖所示，異向 性強過c面。如第12A圖所示，r面上之A1因大致排成正方晶 格狀故異向性小，但如第12]8圖所示’r面上之〇則形成排成 Z字形之〇列反覆出現之晶格圖形，〇晶格明顯異向性高。 由於該〇晶格之異向性，舉例言之，於使用藍寶石之r面之 SOS基板上形成有電晶體等器件時，將於熱膨脹係數或熱 傳導係數上出現異向性。 又，Si與藍寶石有不同之熱膨脹係數，詳而言之，& 之熱膨脹係數為2.55xl〇-6(K-i)，藍寶石則為; 與c面平行之方向），但該等物性值係與晶體方位相依。由 於該差異’晶圓製程中sos基板將發生彎曲。進而，因s〇s 基板彎曲而於器件㈣發生應力，舉财之，作為器件之 電晶體之閾值(Vt)等轉特性亦將改變。若熱膨脹係數出現 異向性H量亦發生異向性，故器件特性亦出現位置相 依性、方向相依性而損及晶圓面内均句度。因此，藍寶石 之r面φ成有兮丨層之S〇s基板乃如上所述恐有廳基板之 異向性使器件特性之面㈣勻度降低之虞。 目的在於降低 本發明即有鏗於上述課題而形成者， SOS基板之異向性並提高半導體裝置之器件特性之面内均 勻度。 用以欲解決課題之手段 為解決上述課題，本發明一種型態之半導體裝置，係 於絕緣體基板之主面上具有Si層者，且前述絕緣體基板為 201133805 藍寶石基板，前述絕緣體基板之主面為C面。 藉由該構造，藍寶石基板中於異向性小之c面形成Si 層，故可提高形成於Si層上之半導體裝置之器件特性之面 内均勻度。 又，因使用光學器件常用之藍寶石基板之c面，故藍寶 石基板之取得較使用r面時便宜，並可將光學器件與電子器 件形成於同一基板内。因此，可實現Si高頻器件之低成本化。 又，前述Si層亦可直接貼合於前述絕緣體基板之主面。 根據該構造，在不使用接著劑等之情形下，藉由將平 面度高之面與面直接接合之貼合法，於藍寶石基板之主面 直接貼合Si層（製造程序中亦稱Si基板），因此即使是結晶格 子之晶格常數不同之藍寶石基板與Si層，仍可接合藍寶石 基板與Si層（參照非專利文獻5)。如此一來，習知之SOS技 術中，用以形成Si層之藍寶石基板之主面雖限定為與Si之晶 格常數相近之r面，但藉由該貼合法，即可不限於r面。亦即， 可於異向性小之藍寶石基板之c面形成Si層。因此，可形成 面内均勻度提高之Si層。 又，前述Si層亦可於與前述絕緣體基板之接合面具有 Si02層。藉由該構造，Si層因於與藍寶石基板之接合面具有 Si02層，故於藍寶石基板與Si層之接合面，Si02層成為緩衝 層，緩和藍寶石基板與Si層之晶格常數差異，因此可使藍 寶石基板與Si層更強力接合。 又，前述Si層亦可於與前述絕緣體基板之接合面之相 反側一面，具有主動元件之電晶體。 201133805 又，前述電晶體可為MOS型場效電晶體。 又，前述電晶體亦可為雙極電晶體。 又，前述Si層亦可於與前述絕緣體基板之接合面之相 反側一面，具有被動元件之電容及電感器中至少任一項。 藉由該構造，於面内均勻度業已提高之Si層上形成主 動元件或被動元件等器件，可實現提升器件特性之面内均 勻度與低成本化之目標。 又，為解決上述課題，本發明一種型態之高頻積體電 路，係具備申請專利範圍第4項之半導體裝置、及申請專利 範圍第7項之半導體裝置。 藉由該構造，使用上述器件構成高頻積體電路，使器 件特性之面内均勻度提高。因此，一旦積體電路之良率提 升，即可實現積體電路之低成本化目標。 又，為解決上述課題，本發明一種型態之高頻無線通 訊系統係至少於收發端之前端部具備上述高頻積體電路。 藉由該構造，於系統全體内至少一部分使用上述高頻 積體電路構成局頻無線通訊糸統*可貫現提南南頻無線通 訊系統之穩定性，及系統之低成本化之目標。 又，為解決上述課題，本發明一種型態之半導體裝置 之製造方法，該半導體裝置係於絕緣體基板之主面上具有 Si層者；該製造方法係包含：一準備主面為c面之藍寶石基 板作為前述絕緣體基板之程序，及一於前述絕緣體基板之 主面直接貼合前述Si基板之程序。 根據該構造，在不使用接著劑等之情形下，藉由將平 10 201133805 面度高之面與面直接接合之貼合法，於藍f石基板之主面 直接貼合Si基板，因此即使是結晶格子之晶格常數不同之 藍寶石基板與Si基板，仍可接合藍寶石基板與si基板 一來’習知之SOS技術中，用以形成Si層之藍f石基板之主 面雖限定為與Si之晶格常數相近之r面，但藉由該貼合法， 即可不限於r面。亦即，可於異向性小之藍寶石基板之c面 瓜成Si層。因此，可提高形成於&層上之半導體裝置之器件 特性之面内均勻度。 又，因使用光學器件常用之藍寶石基板之(^面，故藍寶 石基板之取得較使用 >"面時便宜，並可將光學器件與電子器 件形成於同一基板内。因此，可實現Si高頻器件之低成本化。 又’將前述Si基板貼合於前述絕緣體基板之主面前， 可再包含一於前述Si基板之與前述絕緣體基板之接合面上 开^成&〇2層之程序，並將前述Si〇2層直接貼合於前述絕緣 體基板之主面。 藉由該構造’於Si基板之主面，即，於與藍寶石基板 之接合面上形成Si〇2層，故於藍寶石基板與Si基板之接合 面’ Si〇2層成為緩衝層，緩和藍寶石基板與Si基板之晶格常 數差異’因此可使藍寶石基板與&層更強力接合。 又，亦可更包含一於前述Si基板中，於與前述Si基板之 主面相距預定深度之位置形成解理層之程序，及—將前述
Sl基板貼合於前述絕緣體基板之主面後，於前述解理層分 割則述Si基板之程序。 藉由該構造，將藍寶石基板與si基板貼合後，可易於 201133805 使Si基板薄化。 又，亦可於將前述Si基板貼合於前述絕緣體基板之主 面前，更包含一清潔前述絕緣體基板之主面及前述Si基板 之與前述絕緣體基板之接合面之程序。 藉由該構造，清潔藍寶石基板及Si基板之主面，可去 除附著物使該等面之平面度再提升，並容易接合。 發明效果 經由本發明，可降低SOS基板之異向性，使半導體裝 置之器件特性之面内均勻度提高。 圖式簡單說明 第1圖係實施型態1之半導體裝置之截面圖。 第2A圖係用以說明第1圖之半導體裝置中SOS基板之 製造程序之截面圖。 第2B圖係用以說明第1圖之半導體裝置中SOS基板之 製造程序之截面圖。 第2C圖係用以說明第1圖之半導體裝置中SOS基板之 製造程序之截面圖。 第2D圖係用以說明第1圖之半導體裝置中SOS基板之 製造程序之截面圖。 第2E圖係用以說明第1圖之半導體裝置中SOS基板之 製造程序之截面圖。 第3A圖係用以說明藍寶石之c面上A1之晶格狀態者。 第3B圖係用以說明藍寶石之c面上0之晶格狀態者。 第4A圖係用以說明實施型態2中具有M0SFET之半導 12 201133805 體裝置之製造程序之截面圖。 第4Β圖係用以說明實施型態2中具有MOSFET之半導 體裝置之製造程序之戴面圖。 第4C圖係用以說明實施型態2中具有MOSFET之半導 體裝置之製造程序之截面圖。 第5 A圖係用以說明實施型態3中具有雙極電晶體之半 導體裝置之製造程序之截面圖。 第5 B圖係用以說明實施型態3中具有雙極電晶體之半 導體裝置之製造程序之截面圖。 第5C圖係用以說明實施型態3中具有雙極電晶體之半 導體裝置之製造程序之截面圖。 第5D圖係用以說明實施型態3中具有雙極電晶體之半 導體裝置之製造程序之截面圖。 第5 E圖係用以說明實施型態3中具有雙極電晶體之半 導體裝置之製造程序之截面圖。 第6圖係用以說明實施型態4中具有電容及電感器之半 導體裝置之概念圖。 第7圖所示者係實施型態5中高頻放大器之電路示意圖。 第8圖係貫施型態6中高頻無線通訊前端部之電路方塊圖。 第9圖係實施型態6中高頻無線通訊系統之行動電話概 略圖。 第1 〇圖係用以說明藍寶石之晶體結構與其晶面方位者。 第11圖係用以說明藍寶石晶體結構之單位晶胞之菱面 體結構，與其内部之A1與0之排列構造者。 13 201133805 第12A圖係用以說明藍寶石之r面上之顺叫1 〇〇)晶格 之晶格常數差異者。 第12B圖係用以說明藍寶石之犷面上之〇晶格狀態者。
C實方方式;J 用以實施發明之型態 以下，針對本發明之半導體裝置之實施型態，參照圖 示加以說明。另， 圖進行說明，但此 關於本發明’係利用以下實施型態及附 目的在於舉例說明，並非表示本發明以 其等為限。 (實施型態1) 針對本發明之實施型之半導體裝置之構造加㈣ 明。本實施型態係、針對_種於絕緣體基板之主面上具有^ 層之半導體裝Ϊ 緣體基板為藍寶石基板，絕緣體基 板之主面為e面之半導體裝置進行說明。藉此，可提高形成 於Si層上之半導體裝置之器件特性之面内均勻度。 第1圖係貫施型態1之半導體裝置之截面圖。 半導體裝置ίο係具備一有由藍寶石基板101、Si〇2層 103、Si層102組成之SOS基板1〇6、與一器件1〇9。Si02層1〇3 與Si層102係相當於本實施型態中之Si基板1〇〇。 SOS基板106之大小由上面觀之，舉例言之，係厚度約 650μπι之6吋晶圓左右之大小，Si〇2層103之厚度係形成約 200nm左右，Si層102之厚度係形成約400nm左右。 器件109亦可將預先以其他程序製成之被動元件、主動 元件等配置於SOS基板106上，或將SOS基板106上之Si層 14 201133805 102( 102c)加工形成。 第2A圖〜第2E圖係用以說明本發明之實施塑態中’ SOS基板106之製造程序。又，第3A圖及第3B圖所示者分別 係藍寶石基板1G1之e面上之銘⑽晶格、r面上之氧(〇)晶格。 sos基板106之製造程序如下。首先，&第2八⑷圖所 示，準備一主面為c面之藍寶石基板1〇1，與如同圖（b)所示， 一主面為（100)、摻雜〉農度5xi〇i7cm-3之p型以基板。
Si基板100之晶體結構係簡潔之鑽石結構，晶體之對稱 性高。另一方面，藍寶石基板1〇1之晶體結構乃如上述由 A1、0此2元素構成。藍寶石基板1〇1之晶體結構係如第9圖 所示，由A1與0錯綜交雜成六方晶系晶體結構。詳而言之， 係第11圖所示之菱面體結構（剛玉型結構），晶體之對稱性 低，且物性值之異向性高。 第3A圖、第3B圖所示者分別係藍寶石基板1〇12C面上 之A1晶格、c面上之0晶格。c面上之A1及0係形成由上觀察 第9圖所示之六方晶係晶體結構之狀態，且如第3A圖所示， A1排成六角形。又’如第3B圖所示，c面上之〇係稍微不等 邊但大致排成六角形，且異向性小於第12B圖所示之r面中 之0晶格。如此一來，主面為c面之藍寶石基板101中，熱膨 脹係數、熱傳導係數之面内異向性小。 藍寶石基板101及Si基板100，舉例言之，係呈厚度約 600〜700μπι之6吋晶圓形狀，並為於後續之程序進行貼合 而準備相同直徑者。另，藍寶石基板101與Si基板100之大 小為同一直徑即可，並非以6吋為限，舉例言之可為8吋， 15 201133805 亦可為其他大小。又，亦可呈其他形狀而非晶圓形狀。 其次，如第2B圖所示，將si基板100之與藍寶石基板101 之接合面之表面氧化，形成厚度2〇〇nm之Si02層103。因此， Si基板100形成含有尚未氧化之以層ι〇2與si〇2層ι〇3之構 造。其後，如第2C圖所示，透過該Si02層103將氫(H)離子 以加速電壓80keV、劑量lxi〇i7cm_2植入Si層102，並於距離 Si層1〇2表面約400nm(距離Si02層103表面600nm)處形成經 Η離子植入而成之解理層1〇2b。因此，以層102乃如第2C圖 所示’形成具有分割Si層l〇2a、解理層102b、分割Si層102c 與Si02層103之構造。 繼之，為去除藍寶石基板101之主面與Si基板100之主 面，即Si〇2層103之表面之附著物以提高平面度，進行藍寶 石基板101與Si02層103之表面清潔。表面清潔之方法係以 一般於S i晶圓製程中使用之濕式處理或以真空中之電漿處 理進行。另’該表面清潔之程序亦可視藍寶石基板101或 Si02層103之表面狀態省略。 該表面清潔後，如第2D圖所示，以Si02層103為接合面 將藍寶石基板101與Si層102接合。同圖所示係一將第2C圖 所示之Si基板100上下反轉，於第2A圖所示之藍寶石基板 101之主面接合Si基板100之Si02層103後所形成之貼合基板 105。 藍寶石基板101與Si基板100之接合，係藉由將基板間 直接接合之貼合法進行。其中，藍寶石基板101與Si基板100 雖結晶格子之晶格常數不同，但藍寶石基板101之主面與Si 16 201133805 基板100之主面’藉由上述表面清潔使平面度提高，並使接 合表面分子活化，故接合面間分子之結合得以強化，使藍 寶石基板101與Si基板100接合。因此，藍寶石基板及si 基板100可在不產生結晶格子變形或晶體缺陷之情形下接合。 另’ Si基板100之與藍寶石基板101之接合面係形成有 Si〇2層103,故於藍寶石基板1〇1與Si基板100之接合面，si〇2 層103成為緩衝層，用以緩和藍寶石基板1〇〇與si層1〇2之晶 格常數差異’因此可使藍寶石基板101與Si基板1〇〇更強力 接合。 其後，如第2E圖所示，將貼合基板1 〇5放入高溫爐中， 施以400°C〜600°C之熱處理。藉由該熱處理，使植入解理 層102b中之Η離子於解理層l〇2b中產生氣體。產生之氣體因 熱膨脹形成微小氣泡，其等再繼續成長將切開分割Si層 102a與分割Si層102c之Si-Si原子間鍵結。此時，若於Si基板 100施予衝擊，Si層102將從解理層102b劈開，分割成分割 Si層102a與分割Si層102c。亦即，貼合基板105將分割成所 需之SOS基板106與分割Si層102a。由此可知，SOS基板106 係由藍寶石基板101、Si02層103與厚度400nm之分割Si層 102c構成。 繼而，於分割完之SOS基板106之分割Si層102c表面， 按原子能階觀之具有相當大之凹凸，故藉由表面研磨使表 面變平滑。 其後，於SOS基板106之分割Si層102c上，藉由一般之 Si晶圓製程，舉例言之，形成M0SFET作為器件109，完成 17 201133805 第1圖所示之SOS基板106上具有器件1〇9之半導體裝置1〇。 本實施型態中，藍寶石基板101上之分割以層1〇2(；，並 非經由日日成長而係藉由上述貼合法於藍寶石基板1 〇 1直 接貼合形成者。因此，藍寶石基板1〇1與8丨基板1〇〇之晶格 常數即使有極大差異，仍可接合藍寶石基板1〇1與以基板 100。又，分割Si層102c可保存原本Si層102之結晶性。結果， Si晶體缺陷之密度遠小於習知之s〇s技術（參照專利文獻 2)，故可降低形成於分割Si層l〇2c之器件1〇9之特性不均， 例如電晶體之閾值(Vt)之不均。 又，如第3A圖及第3B圖所示，藍寶石之c面對稱性高 於r面，因此本發明之半導體裝置相較於做成於r面藍寶石基 板上之器件，熱膨脹係數、熱傳導率之異向性均變小，並 可減少晶圓之彎曲。由於該等物性值之異向性之降低，及 晶圓彎曲減少造成之器件内部之應力降低，亦降低S〇s器 件特性之位置相依性、方向相依性，並使面内均勻度較習 知之r面上之器件改善。 又’一般而言，主面為c面之藍寶石基板大多用於光學 器件，如於上述SOS基板106形成有高頻器件時，可將使用 c面之光學器件與藍寶石基板之規格共通化，故可將光學器 件與電子器件形成於同一基板内。又，相較於使用r面藍寶 石之習知SOS技術’藍寶石基板之取得較為便宜，故可實 現半導體裝置之低成本化之目標。因此，可以比過去更低 之價格實現SOS技術下之半導體裝置。此外，於上述S0S 基板形成有高頻器件時’可實現優良之高頻特性。 18 201133805 (實施型態2) 其次’說明本發明之實施型態2。實施型態2係針對一 種於實施型態1之半導體裝置中，形成S0S基板後，形成主 動元件之M0S型場效電晶體（M0SFET)作為器件之實施型 態進行說明。 第4A圖〜第4C圖係針對本實施型態之半導體裝置，說 明於SOS基板106上形成M0S型場效電晶體（MOSFET)200 之製造程序之截面圖。於SOS基板106上形成MOSFET200 之方法如下。 首先’如第4A圖所示，預先將以實施型態〖所載方法製 得之SOS基板106之分割Si層102c之表面氧化，做成犧牲氧 化膜層201，且氧化後之Si層l〇2(l〇2c)之厚度約50nm。 其次，如第4B圖所示，將犧牲氧化膜層201形成預定之 圖案。亦即，留下形成電晶體之閘極領域之一部分，並藉 由例如蝕刻去除犧牲氧化膜層2〇1。 該犧牲氧化膜層201去除後，分別依序進行以LOCOS 氧化形成分離層202、將加速電壓25keV且劑量5.0xl〇12cm-2 之BF2離子進行離子植入形成通道摻雜層203、形成5nm厚 之閘極氧化膜204、形成複晶矽閘極2〇5。 通道摻雜層203係經由1〇〇〇。(：、10分鐘之熱處理活化。 為於使用絕緣性基板時降低特有之浮體效應，故以加速電 壓50keV、劑量2.0xl014cm·2植入Ar+離子。進而，形成閘極 之側壁206。 其次，如第4C圖所示，將加速電壓15keV、劑量5·〇Χ 19 201133805 10l5cm_2之P離子進行離子植入，形成源極、汲極植入層 207。該等植入領域係藉由快速熱退火法(rtA)以1000X：進 行20秒熱處理而活化。 所形成之源極/汲極及閘極領域，係於汲極植入層207 及複晶矽閘極205上以濺鍍法堆積鈷(c〇)後，施加熱處理形 成石夕化始低電阻層208。進而’於石夕化始低電阻層208上， 將源極電極209、閘極電極210、及極電極2η形成圖案，完 成具有η型MOSFET200之半導體裝置。 其中，Si層102(102c)之厚度為50nm。又，藉由閘極電 極210之電位及藍寶石基板101側之電位，閘極下之&層 102(102c)將完全空乏化而形成多數載子之電子少之狀態， 可確保優異之高頻特性。閘極下之Si層102(102c)之厚度， 係與閘極氧化膜204之厚度或藍寶石基板丨〇丨側之電位條件 相依，因此不可一概限定厚度，但若比5〇11111厚，例如做成 100nm，該Si層102(102c)不會完全空乏化而殘留中性領域 (所謂部分空乏化狀態），多數載子之電子將存在於以層 102(102c)中。 若於如此之部分空乏化狀態下將高頻信號輸入 MOSFET200，高頻輸入信號將移動該多數載子後漏往藍寶 石基板101側，並產生輸入信號損失而損及高頻特性。如上 所述，將Si層102(102c)之厚度減少至5〇nm&右係為達到完 全空乏化狀態。 具有經上述程序形成之MOSFET200之半導體裝置，係 使用藍寶石基板101之c面，故基於與實施型態丨所載相同之 20 201133805 理由，相較於習知之!·面上之MOSFET，MOSFET200之器件 特性之面内均勻度較為改善。因此，如同實施型態1，相較 於具有形成於r面上之MOSFET之半導體裝置，低成本化或 優異之高頻特性之達成度更佳。 (實施型態3) 其次’說明本發明之實施型態3。實施型態3係針對一 種於實施型態1之半導體裝置中，形成SOS基板後，形成主 動元件之雙極電晶體(Bipolar Junction Transistor; BJT)作為 器件之實施型態進行說明。 第5A圖〜第5E圖係針對本實施型態之半導體裝置，說 明於SOS基板106上形成雙極電晶體(BJT)300之之製造程序 之截面圖。於SOS基板106上形成BJT300之方法如下。 首先’如第5A圖所示，預先將以實施型態1所載方法製 得之SOS基板106之Si層102c之表面氧化，形成犧牲氧化膜 層201 ’且氧化後之Si層l〇2(102c)之厚度約200nm，並留下 預定之BJT領域301，再蝕刻犧牲氧化膜層201及Si層 102(102c)直達Si02層 103。 其次，如第5B圖所示，於Si層102(102c)進行加速電壓 50keV、劑量 2·0χ lO^cm·2及加速電壓 l4〇keV、劑量 4·0χ 10l2cm·2之Ρ離子之離子植入，形成集極層3〇2。 繼之’如第5C圖所示，堆積厚度200nm之複晶石夕層303 後，如第5D圖所示，進行加速電壓35keV、劑量8.0xl015cm-2 之BF2之離子植入，形成高濃度p型基極接觸層304。 其次，僅留下高濃度基極接觸層之預定領域，再由複 21 201133805 晶铋層303表面將複晶矽層303及Si層102( 102c)蝕刻去除直 至Si層102(102c)之中間。繼而，將加速電壓35keV、劑量8.〇 X1013cm_2之B離子，由第5D圖所示之斜方向309進行離子植 入，形成基極層305。 進而，如第5E圖所示’於基極接觸層304兩旁形成側壁 306。又，以此為間隔件，藉由加速電壓4〇]^乂、劑量κοχ l〇15cm_2之As離子植入形成n型之射極層3〇7,並藉由加速電 壓90keV、劑量5.0xl0l5cnr2之ρ離子植入形成集極層3〇8。 繼之，以950°C、20秒之快速熱退火法(RTA)進行熱處理使 該等離子植入領域活化。進而，形成基極電極31 〇、射極電 極311、集極電極312 ’完成BJT300。 另，如第5E圖所示，係設計成BJT正下方為s〇s基板丨〇6 之Si〇2層103 ’且先做成BJT300下不留8丨層1〇2(1〇2(〇之構 造。此係如實施型態2中之說明，若於電晶體下有中性領域 之Si層102(102c) ’高頻輸入之一部分將洩漏至該部分而損 及南頻特性。 具有經上述程序形成之則丁300之半導體裝置中，藍寶 石基板101係使用c面，故基於與實施型態丨所載相同之理 由，相較於習知之r面上之BJT，BJT3〇〇之器件特性之面内 构勻度較為改善。因此，如同實施型態丨，相較於具有形成 於r面上之BJT之半導體裝置，低成本化或優異之高頻特性 之達成度更佳。 (實施型態4) 其次，說明本發明之實施型態4。實施型態4係針對一 22 201133805 種於實施型態1之半導體裝置中，形成SOS基板後，形成被 動元件作為器件之實施型態進行說明。 第6圖係本實施型態中，於SOS基板106上形成有被動 元件之電容（電容器）401、與電感器402之半導體裝置400之 概念圖。 電容401之形成方法，舉例言之有3種，依用途分別製 作即可。 第1形成方法係以上部電極403與下部電極404夾住絕 緣體之MIM(Metal-Insulator-Metal)電容。如第6圖所示，該 電容401係形成於SOS基板106上，並具有薄膜積層構造， 該構造係具備一用以將電壓施加於電容401之上部電極 403、一下部電極404、與一介於上部電極403與下部電極404 間之介電體層405。 於SOS基板106表面形成Si〇2層後，於Si02層上以A1進 行濺鍍沉積。濺鍍沉積而成之A1，形成預定圖案以作為下 部電極404。該下部電極404上，藉由例如CVD法層積lOOnm 左右之SiN以作為介電體層405。繼之，於介電體層405上以 A1進行濺鍍沉積，且濺鍍沉積而成之μ，形成預定圖案以 作為上部電極403。 又’電容401之第2形成方法，係使用佈線間-佈線間之 電容之梳狀電容，進而，第3形成方法係利用實施型態2中 說明之MOSFET之閘極電容之m〇s電容。電容401非以上述 第1形成方法為限，亦可藉由第2、第3形成方法形成。 電感器402之形成方法，舉例言之，係於s〇s基板1〇6 23 201133805 之表面形成Si〇2層後，藉由例如減:鍍法形成a丨所構成之一 般半導體製造程序中使用之佈線層’並將該佈線層形成渴 形圖案，做成螺旋構造之電感器402。 該實施型態中，係於具有具絕緣性之藍寶石基板1〇1之 SOS基板106上形成有電容401、電感器4〇2，故電容4〇1戍 電感器4〇2之Q值(quality-factor)上升《因此，可抑制通過其 等之咼頻輸入信號漏往藍寶石基板101 ’將輸入損失控制在 最小限度。 以上述方法形成之電谷4〇1、電感器402，藍寶石基板 101係使用C面，故基於與實施型態丨所载相同之理由，相較 於習知之r面上之電谷、電感器，器件特性之面内均勻度較 為改善。因此，如同實施型態丨’可實現低成本化或優異之 高頻特性之目標。 (實施型態5) 其次，說明本發明之實施型態5。實施型態5_明__ 種於實施型態1之半導體裝置中，形成於SOS基板上之 M0SFET、塾容、電感器所構成之高頻積體電路。 第7圖係本實施型態中，形成於SOS基板上之 M0SFET、電容、電感器構成高頻積體電路之例，所示者 為高頻放大器500之電路示意圖， 該高頻放大器500係由前段2M〇SFET5〇l、後段之 MOSFET5G2、輸入匹配電路5〇3、級間匹配電路5Q4、輸出 匹配電路505、輸入端子506、輪出端子5〇7、DC電源端子 508構成之2段放大器。又，輸入匹配電路5〇3、級間匹配電 24 201133805 路504、輸出匹配電路505，係具有與上述實施型態4所示之 電容、電感器相同之電容、電感器，並構成各自之匹配電 路以可獲得所需之高頻特性。
MOSFET5 01及5 02之構造係與實施型態2所示之mqsfeT 相同，且MOSFET501及502係形成於藍寶石基板面上。 是以，基於與實施型態2所載相同之理由，相較於習知之『 面上之MOSFET ’ MOSFET之器件特性之面内均勻度較為改 善。因此，如同實施型態1，低成本化之實現優於具有形成 於r面上之MOSFET之半導體裝置。 又，電谷、電感器亦形成於主面為c面之絕緣性藍寶石 基板上，故基於與實施型遙1所載相同之理由，低成本化之 實現亦優於形成於r面上之電容、電感器。 又，該高頻放大器500基於與實施型態1所載相同之理 由，可實現優異之高頻特性。另，該實行型態中，電晶體 係以MOSFET為例進行說明，但即使使用雙極電晶體亦與 貫施型態3所載理由相同，發明之效果與上述使用m〇sfet 時相同。 本發明之效果係藉由在使用主面為c面之絕緣性藍寶 石之SOS基板上做成半導體裝置而產生。因此，不限於上 述高頻放大器500，即使高頻放大器500以外之電路，例如 尚頻切換器、低雜訊放大器、混頻電路、VCO振盪器等高 頻積體電路均可產生同等效果。 (實施型態6) 其次’說明本發明之實施型態6。實施型態6係說明一 25 201133805 種於實施型態1之半導體裝置中，含有形成於SOS基板上之 高頻積體電路之高頻無線通訊系統。 第8圖係本實施型態之高頻無線通訊系統之一例，乃就 行動電話之高頻無線通訊前端部進行說明，此圖為含有實 施型態5中說明之形成於SOS基板上之高頻放大器之前端 部之電路方塊圖。又，第9圖係具有本實施型態之前端部之 行動電話概略圖。 第9圖所示之行動電話700，係具備有第8圖所示之前端 部600。前端部600係如第8圖所示，具備有天線轉換開關 6〇1、高頻放大器602、低雜訊放大器603、RF-IC/基頻塊 6〇4、天線605。高頻放大器602具備有發送放大器以作為器 件。又’低雜訊放大器603則具備有接收放大器以作為器件。 高頻放大器602係形成於使用了主面為c面之絕緣性藍 寶石之SOS基板上。如此一來，基於與實施型態丨至5所載 相同之理由，相較於習知含有形成於藍寶石基板r面具有si 基板之SOS基板上之高頻放大器之高頻無線通訊系統，含 有該高頻放大器602之高頻無線通訊系統之前端部6〇〇，可 抑制器件特性之面内不均，同時可實現低成本之目標。 該實施型態中，僅高頻放大器6〇2之區塊形成於s〇s基 板上，但即使將含有高頻放大器6〇2以外之電路，例如含有 低雜訊放大器603或高頻切換器、混頻電路、vc〇振盈器等 電路之咼頻無線通訊電路塊形成於s〇s基板上，仍會產生 同等效果。又，可將高頻無線通訊系統内之所有器_成 於SOS基板上，亦可僅將—部分形成於s〇s基板上。基於與 26 201133805 實施型態1中所載相同之理由，該實施型態之高頻無線通訊 系統之行動電話700，可實現優異之高頻特性。 另，本發明並非以上述實施型態為限，在不脫本發明 之要旨之範圍内之各種改良、變形均可進行。 舉例言之，形成於SOS基板上之器件，並非以上述之 M0SFET、BJT、電容、電感器為限，其他器件或由其等組 合而成之器件均可使用。此外，不限於上述之電子器件， 亦可與光學器件組合。 又，上述實施型態中，係藉由在S〇S基板加工8丨層，形 成電晶體或電容、電感器等器件，但形成於S〇S基板上之 器件，舉例言之，亦可將預先於其他程序製成之被動元件、 主動元件等配置於SOS基板上。 又’形成SOS基板所使用之藍寶石基板、s:i基板，不限 於6吋晶圓，例如8吋之晶圓或其他大小、形狀亦可。此外， 藍寶石基板、Si基板之厚度亦可變更，而非以上述之例為限。 又，上述實施型態中，係於接合藍寶石基板與Si基板 前，於Si基板形成Si02，但Si〇2層亦可不必形成。 又，上述實施型態中係使用主面為c面之藍寶石基板， 但並非以c面為限，亦可使用以其他面為主面之藍寶石武 板。此時’宜以異向性小之面為主面。此外，不限於誌寶 石基板，亦可使用其他絕緣性基板。 又，上述實施型態中係使用p型之Si基板，但亦可使用 η型之Si基板而非以p型為限。 又’半導體裝置之製造方法並非以上述方法為限，改 27 201133805 變程序之先後、或組合該等方法之類其他方法亦可。 舉例言之，上述實施型態中，係於Si基板植入η離子形 成解理層，並將藍寶石基板與Si基板接合後，於解理層分 割Si基板再切開預定厚度之Si基板，減少SOS基板之厚度， 但並非以上述之例為限，亦可將藍寶石基板與Si基板貼合 後，由Si基板側研磨SOS基板，削薄SOS基板之厚度。如此 一來，不會加熱SOS基板，因此可在不會因加熱而對sos 基板造成損傷之情形下，減少SOS基板之厚度。 又，本發明之半導體裝置中，將上述實施型態之任意 構成要素組合而成之其他實施型態、在不脫本發明主旨之 範圍内同行業者針對實施型態想出之各種變形施做而成之 變形例、或具有本發明之半導體裝置之各種器件等，均屬 於本發明。舉例言之，形成於S0S基板上之主動元件或被 動元件、具備該等元件之高頻積體電路、含有該等元件或 尚頻積體電路之高頻無線通訊系統，亦屬於本發明。 產業上之可利用性 本發明之半導體裝置、高頻積體電路及高頻無線通訊 系統可應用於高頻無線通訊方式。特別是，可應用於同 時需滿足優異之高頻特性與小型化•低成本化等條件之攜 帶楚高頻無線通訊裝置、高頻無線通訊方式。 【圖式簡單説明】 第1圖係實施型態1之半導體裝置之截面圖。 第2A圖係用以說明第1圖之半導體裝置中S〇S基板之 製造裎序之截面圖。 28 201133805 第2B圖係用以說明第1圖之半導體裝置中SOS基板之 製造程序之截面圖。 第2C圖係用以說明第1圖之半導體裝置中SOS基板之 製造程序之截面圖。 第2D圖係用以說明第1圖之半導體裝置中SOS基板之 製造程序之截面圖。 第2E圖係用以說明第1圖之半導體裝置中SOS基板之 製造程序之截面圖。 第3A圖係用以說明藍寶石之c面上A1之晶格狀態者。 第3B圖係用以說明藍寶石之c面上0之晶格狀態者。 第4A圖係用以說明實施型態2中具有MOSFET之半導 體裝置之製造程序之截面圖。 第4B圖係用以說明實施型態2中具有MOSFET之半導 體裝置之製造程序之截面圖。 第4C圖係用以說明實施型態2中具有MOSFET之半導 體裝置之製造程序之截面圖。 第5A圖係用以說明實施型態3中具有雙極電晶體之半 導體裝置之製造程序之截面圖。 第5 B圖係用以說明實施型態3中具有雙極電晶體之半 導體裝置之製造程序之截面圖。 第5 C圖係用以說明實施型態3中具有雙極電晶體之半 導體裝置之製造程序之截面圖。 第5D圖係用以說明實施型態3中具有雙極電晶體之半 導體裝置之製造程序之截面圖。 29 201133805 第5E圖係用以說明實施塑態3中具有雙極電晶體之半 導體裝置之製造程序之截面圖。 第6圖係用以說明實施梨態4中具有電容及電感器之半 導體裝置之概念圖。 第7圖所示者係實施型態5中高頻放大器之電路示音、圖。 第8圖係實施型態6中高頻無線通訊前端部之電路方塊圖。 第9圖係實施型態6中高頻無線通訊系統之行動電話概 略圖。 第10圖係用以說明藍寶石之晶體結構與其晶面方位者。 第11圖係用以說明藍寶石晶體結構之單位晶胞之菱面 體結構’與其内部之A1與〇之排列構造者。 第12A圖係用以說明藍寶石之r面上之八丨與5丨(1〇〇)晶格 之晶格常數差異者。 第12B圖係用以說明藍寶石之r面上之〇晶格狀態者。 【主要元件符號說明】 10、400···半導體裝置 100…Si基板(Si層） 101…藍寶石基板(絕緣體基板） 102··. Si 層 102a、102c...分割Si層 102b...解理層 103.. .5102 層 105.. .貼合基板 106.·. SOS 基板 30 201133805 109…器件 200、501、502...MOS型場效電晶體(MOSFET) 201.. .犧牲氧化膜層 202.. .分離層 203.. .通道摻雜層 204.. .閘極氧化膜 205.. .複晶矽閘極 206.. .側壁 207.. .汲極植入層 208.. .矽化鈷低電阻層 209.. .源極電極 210.. .閘極電極 211.. .汲極電極 300…雙極電晶體(BJT) 301.. .BJT 領域 302.. .η型集極層 303.. .複晶矽層 304.. .ρ型基極接觸層 305.. .基極層 306.. .側壁 307.. .η型射極層 308.. .集極層 309.. .斜方向 310…基極電極 31 201133805 311.. .射極電極 312.. .集極電極 401.. .電容 402.. .電感器 403.. .上部電極 404.. .下部電極 405.. .介電體層
500、602...高頻放大器（高頻積體電路) 501 ' 502...MOSFET 503.. .輸入匹配電路 504.. .級間匹配電路 505.. .輸出匹配電路 506.. .輸入端子 507.. .輸出端子 508.. .DC電源端子 600…前端部(高頻無線通訊系統） 601.. .天線轉換開關 602.. .歌頻放大器 603.. .低雜訊放大器 604.. .RF-IC/基頻塊 605.. .天線 700…行動電話(高頻無線通訊系統） 32

Claims (1)

  1. 201133805 七、申請專利範圍： 1. 一種半導體裝置，係於絕緣體基板之主面上具有Si層者， 其特徵在於： 前述絕緣體基板係藍寶石基板， 前述絕緣體基板之主面係c面。 2. 如申請專利範圍第1項之半導體裝置，其中前述Si層係 直接貼合於前述絕緣體基板之主面上。 3. 如申請專利範圍第2項之半導體裝置，其中該Si層係於 與前述絕緣體基板之接合面具有Si02層。 4. 如申請專利範圍第1項之半導體裝置，其中該Si層係於 與前述絕緣體基板之接合面之相反側一面，具有為主動 元件之電晶體。 ： 5.如申請專利範圍第4項之半導體裝置，其中前述電晶體 _ 係MOS型場效電晶體。 6. 如申請專利範圍第4項之半導體裝置，其中前述電晶體 係雙極電晶體。 7. 如申請專利範圍第1項之半導體裝置，其中前述Si層係 於與前述絕緣體基板之接合面之相反側一面，具有為被 動元件之電容及電感器中至少任一項。 8. —種高頻積體電路，係具備： 申請專利範圍第4項之半導體裝置；及 申請專利範圍第7項之半導體裝置。 9. 一種高頻無線通訊系統，係至少於為收發端之前端部具 備申請專利範圍第8項之高頻積體電路。 33 201133805 ίο. —種半導體裝置之製造方法，該半導體裝置係於絕緣體 基板之主面上具有Si層者，其特徵在於係包含以下程 序： 準備主面為C面之藍寶石基板作為前述絕緣體基板 之程序；及 於前述絕緣體基板之主面直接貼合前述Si基板之程 序。 11. 如申請專利範圍第10項之半導體裝置之製造方法，其中 於將前述Si基板貼合於前述絕緣體基板之主面前，更包 含一於前述Si基板之與前述絕緣體基板之接合面上形 成Si02層之程序，並將前述Si02層直接貼合於前述絕緣 體基板之主面。 12. 如申請專利範圍第10項之半導體裝置之製造方法，係更 包含以下程序： 於前述Si基板中，於與前述Si基板之主面相距預定 深度之位置形成解理層之程序；及 將前述Si基板貼合於前述絕緣體基板之主面後，於 前述解理層分割前述Si基板之程序。 13. 如申請專利範圍第10項之半導體裝置之製造方法，係於 將前述Si基板貼合於前述絕緣體基板之主面前，更包含 一清潔前述絕緣體基板之主面及前述Si基板之與前述 絕緣體基板之接合面之程序。 34
TW99130850A 2009-12-25 2010-09-13 Semiconductor device, high-frequency integrated circuit, high-frequency wireless communication system, and process for production of semiconductor device TW201133805A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009296170A JP2011138818A (ja) 2009-12-25 2009-12-25 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201133805A true TW201133805A (en) 2011-10-01

Family

ID=44195162

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99130850A TW201133805A (en) 2009-12-25 2010-09-13 Semiconductor device, high-frequency integrated circuit, high-frequency wireless communication system, and process for production of semiconductor device

Country Status (3)

Country Link
JP (1) JP2011138818A (zh)
TW (1) TW201133805A (zh)
WO (1) WO2011077608A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104488081A (zh) * 2012-07-25 2015-04-01 信越化学工业株式会社 Sos基板的制造方法和sos基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013105634A1 (ja) 2012-01-12 2013-07-18 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法
US9837301B2 (en) * 2012-07-25 2017-12-05 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrates, and hybrid substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4126863B2 (ja) * 2000-10-13 2008-07-30 松下電器産業株式会社 半導体装置の製造方法および半導体基板の製造方法
US20020168837A1 (en) * 2001-05-09 2002-11-14 Ibm Method of fabricating silicon devices on sapphire with wafer bonding
JP4943172B2 (ja) * 2007-02-06 2012-05-30 ラピスセミコンダクタ株式会社 シリコンエピタキシャル膜を有するｓｏｓ基板の形成法
JP5065748B2 (ja) * 2007-04-27 2012-11-07 信越化学工業株式会社 貼り合わせウエーハの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104488081A (zh) * 2012-07-25 2015-04-01 信越化学工业株式会社 Sos基板的制造方法和sos基板
US9646873B2 (en) 2012-07-25 2017-05-09 Shin-Etsu Chemical Co., Ltd. Method for producing SOS substrates, and SOS substrate
CN104488081B (zh) * 2012-07-25 2017-09-19 信越化学工业株式会社 Sos基板的制造方法和sos基板

Also Published As

Publication number Publication date
WO2011077608A1 (ja) 2011-06-30
JP2011138818A (ja) 2011-07-14

Similar Documents

Publication Publication Date Title
US7060585B1 (en) Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization
US7364958B2 (en) CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
US7468538B2 (en) Strained silicon on a SiGe on SOI substrate
US7256473B2 (en) Composite structure with high heat dissipation
US10002882B2 (en) Method for manufacturing a high-resistivity semiconductor-on-insulator substrate including an RF circuit overlapping a doped region in the substrate
JP2002164520A (ja) 半導体ウェーハの製造方法
JP2008505482A (ja) シリコン・ゲルマニウム・バッファで絶縁体上に歪みＳｉ／ＳｉＧｅを形成する方法
EP3573094B1 (en) High resistivity semiconductor-on-insulator wafer and a method of manufacturing
KR20060130572A (ko) 적층형 템플레이트 층의 국부적 무결정 및 재결정으로형성된 선택적 반도체 결정 배향을 갖는 평면 기판
JP2007533137A (ja) ＳＯＩ（ｓｅｍｉｃｏｎｄｕｃｔｏｒｏｎｉｎｓｕｌａｔｏｒ）基板、およびこの基板から形成されるデバイス
US7033869B1 (en) Strained silicon semiconductor on insulator MOSFET
JP2009231376A (ja) Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
US20090173939A1 (en) Hybrid Wafers
JP2001168342A (ja) 半導体装置およびその製造方法
JP2003249641A (ja) 半導体基板、その製造方法及び半導体装置
WO2016081363A1 (en) A system-on-chip on a semiconductor-on-insulator wafer and a method of manufacturing
TW201133805A (en) Semiconductor device, high-frequency integrated circuit, high-frequency wireless communication system, and process for production of semiconductor device
JP4296726B2 (ja) 半導体基板の製造方法及び電界効果型トランジスタの製造方法
US7015078B1 (en) Silicon on insulator substrate having improved thermal conductivity and method of its formation
JP2003078116A (ja) 半導体部材の製造方法及び半導体装置の製造方法
US7312125B1 (en) Fully depleted strained semiconductor on insulator transistor and method of making the same
TWI252514B (en) Strained germanium field effect transistor and manufacturing method thereof
WO2013067572A1 (en) A semiconductor-on-insulator structure and process for producing same
TW200425293A (en) A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure
WO2009128776A1 (en) Hybrid wafers with hybrid-oriented layer