201131539 六、發明說明： 【發明所屬之技術領域】 本發明係關於影像顯示裝置，特別是使用發光元件之 影像顯示裝置。 【先前技術】 近年來有機EL (電致發光）顯示裝置等，使用發光 元件之影像顯示裝置的開發非常興盛地進行著。作爲使發 光元件以因應於階調的亮度來發光的畫素電路，及驅動該 畫素電路的方式之一例如在日本特開2007-148222號公報 有所揭示。圖2 1係顯示從前的畫素電路之一例。此畫素電 路，包含：發光元件IL、驅動電晶體TRD、記憶電容CP、 選擇開關SWS、發光訊號控制開關SWF、點燈控制開關 SWI、與重設開關SWR。接著，對應於畫素電路之列設有 資料線DAT與電源線PWR，對應於畫素電路之行設有發光 控制訊號線REF。驅動電晶體TRD係p通道型電晶體。 驅動電晶體TRD之源極電極被連接於電源線PWR，汲 極電極中介著點燈控制開關SWI被連接於發光元件IL之一 端。記憶電容C P之一端與驅動電晶體TRD之閘極電極連接 。記憶電容CP之另一端中介著選擇開關SWS與資料線DAT 連接，此外記憶電容CP之另一端中介著發光訊號控制開 關SWF與發光控制訊號線REF連接。選擇開關SWS、發光 訊號控制開關S WF、點燈控制開關S WI、與重設開關S WR 爲薄膜電晶體。這些薄膜電晶體之鬧極電極分別被連接於 -5- 201131539 傳送控制訊號的配線。此處，將驅動電晶體TRD的閘極電 極之某個節點稱爲節點ΝΑ» 以下說明在圖21所示之有機EL顯示裝置之畫素電路 的驅動方法。在寫入資料訊號的期間來自資料線DAT的資 料訊號被供給至記憶電容CP的另一端。此時藉由打開重 設開關S WR ’把驅動電晶體TRD的閘極-源極間的電位差 作爲該驅動電晶體TRD的閩値電壓。接著關閉重設開關 SWR時’記憶電容CP記憶著由資料訊號之電位與電源線的 電位之電位差減掉驅動電晶體T R D的閾値電壓之電位差。 在寫入該資料訊號的期間之後，有使發光元件發光的期間 。在使該發光元件發光的期間，關閉選擇開關SWS而打開 發光訊號控制開關SWF，進而打開點燈控制開關SWI。如 此一來，由發光控制訊號線REF對記憶電容CP的另一端供 給發光控制訊號，驅動電晶體TRD的閘極-源極間的電位 差成爲除了閾値電壓外還加上因應於資料訊號的電位與發 光控制訊號的電位之電位差的電位差者。閾値電壓不隨時 間改變的話，不管驅動電晶體TRD的閾値電壓之値爲何， 發光元件IL都是以资料訊號的電位與發光控制訊號的電位 之電位差所決定的亮度來發光。 此處，爲了在寫入資料訊號的期間檢測出驅動電晶體 TRD的閾値電壓，必須預先使節點N A的電位降得比打開 驅動電晶體TRD還要充分地低。因此，預先打開重設開關 SWR與點燈控制開關SWI，使節點NA的電位降低至接地電 位加上發光元件【L的電位差之電位（以下稱爲預充電）。 201131539 又，點燈控制開關SW I在寫入資料訊號時被關閉。 如此一來節點NA的電位降低，但來自記憶電容CPS 驅動電晶體TRD的電流會流到發光元件IL產生微發光使對 比惡化。在此，可以考慮把節點NA連接至發光控制訊號 線REF，使藉由記憶電容CP的電荷產生的電流流至發光控 制訊號線REF的方法。圖22係顯示有機EL顯示裝置的畫素 電路之另外一例。圖22所示的畫素電路，係對圖21所示的 畫素電路’於節點N A與發光訊號控制開關S WF之記憶電 容CP側的一端之間設置了預充電開關SWP者，替代打開點 燈控制開關SWI而打開預充電開關SWP，亦即藉由打開重 設開關SWR、預充電開關SWP '以及發光訊號控制開關 SWF而使節點NA的電位成爲比驅動電晶體TRD打開所需電 位更充分低的狀態。 於日本特開2 007- 1 48 222號公報揭示了圖21所示之有 機EL顯示裝置。於日本特開2007-140488號公報揭示了圖 22所示之有機EL顯示裝置。 使用圖22所示的從前的畫素電路及驅動方法的場合， 可以控制發光元件IL的微發光，另一方面會有由於其他原 因而發生畫質劣化的情形。以下，說明該畫質劣化之例。 圖23係簡化顯示從前的有機EL顯示裝置內的發光控制訊 號線REF之電阻。在本圖，顯示區域DA內的畫素電路之行 中’顯示對中央之行之畫素電路供給訊號的發光控制訊號 線REF的電阻。A點係在顯示區域DA內最左側的畫素電路 連接於發光控制訊號線REF之點，B點係在顯示區域DA內 201131539 最右側的畫素電路連接於發光控制訊號線REF之點。發光 控制訊號線REF藉由比顯示區域DA更爲左側延伸於上下方 向的配線與參照電位Vref之供給源連接。在本圖之例，參 照電位Vref之供給源與發光控制訊號線REF之電阻之間的 電阻爲1 0 Ω ，發光控制訊號線REF的單位長度之電阻爲 3 00 Ω / mm，發光控制訊號線REF的長度爲68mm。此外， 預充電時之驅動電晶體TRD的電阻爲1ΜΩ，各開關SWR、 SWP、SWF的電阻爲300kQ »圖24係顯示於從前的有機EL 顯示裝置由電源線PWR對發光控制訊號線REF產生貫通電 流的場合之發光控制訊號線REF內的電壓下降量Vdr之圖 。於從前的有機EL顯示裝置A點之電壓下降量Vdr幾乎爲0 ，但是B點之電壓下降量Vdr達到6.4V。發生這麼多的電 壓下降的話，不僅有無法藉由預充電操作而使節點N A的 電位充分變低的可能性，還會發生亮度不均之類的il質劣 化。以下說明電壓下降導致亮度不均發生的機制。 驅動電晶體TRD之類的ρ通道型薄膜電晶體，其閾値 電壓有隨著被施加於閘極電極-源極電極間的電位差之履 歷而改變的特性（遲滯現象，hys teres is特性）係屬已知。 圖2 5顯示ρ通道型薄膜電晶體之遲滯特性。閾値電壓 爲某一定値以上的電流流動之閘極-源極間的電位差（閘 極電壓Vg )。由圖25可知，使閘極電壓Vg由正往負（使 薄膜電晶體由關閉往打開方向）改變時閩値電壓往正方向 變動，使閘極電壓Vg i負往正（使薄膜電晶體由打開往 關閉方向）改變時閩値電壓往負方向變動。 -8- 201131539 圖26係對p通道型薄膜電晶體的閘極電極提供脈衝訊 號的場合流動的電流量隨時間變化之圖。此脈衝訊號，顯 不首先被施加閾値電壓Vth附近的電壓，由時刻tl (s)至 時刻 t2 = 11 + 0.1 ( s )爲止（〇 < 11 < t2 < 1 ) 0.1 s 之間施加 負方向的電壓且係打開薄膜電晶體的電壓，其後再度施加 閾値電壓附近的電壓的場合之薄膜電晶體的源極-汲極電 極間流動的電流之量。如此一來，施加脈衝之後的電流量 比施加脈衝之前變得更少。接著，直接保持閘極電壓時， 徐徐回到施加脈衝之前的電流量。輸入的脈衝訊號的保持 時間越長，而且輸入脈衝的電壓變化越大的話，施加脈衝 之後的電流量變化會變大。又，顯示圖25及圖26所示的遲 滯特性的薄膜電晶體相當於驅動電晶體TRD。即使隨著製 作製程而使得遲滯特性導致的電流變化量有所不同，至少 在閘極電壓Vg的變化導致閾値電壓改變這一點上是相同 的。 於從前的有機EL顯示裝置由於貫通電流而發生電壓 下降時，驅動電晶體TRD的閘極電極的電位會隨著畫素電 路PC與發光控制訊號線REF連接的位置而有所不同。因此 驅動電晶體TRD的閘極-源極間的電位差也會改變。該變 化了的電位差於進行預充電操作時被施加，因此使驅動電 晶體TRD的閾値電壓改變。預充電操作後使記憶資料訊號 的期間閾値電壓尙未回到原來的電壓，但記憶電容CP以 抵銷該閾値電壓的方式記億電位差。另一方面’於發光的 期間之間閾値電壓回到因應於亮度之値，所以記億資料訊 -9- 201131539 號的時間點與發光中閾値電壓變得不同。此 動電晶體TRD流動的電流量產生不同，期會 上的亮度不同（亮度不均）而顯現出來。 在這樣的於發光元件不使電流流動而使 電晶體的閘極電極的節點之電位降低的從前 置’會有由於電壓下降等而導致畫質的劣化 素電路與發生電壓下降的配線之連接位置不 的亮度不同的情形。 【發明內容】 本發明係有鑑於前述課題而完成之發明 提供進行不伴隨發光之資料寫入，使驅動電 滯特性導致的畫質劣化被抑制之影像顯示裝 簡單說明於本申請案所揭示的發明之中 之槪要如下。 (1) 一種影像顯示裝置，其特徵爲包 素電路、電源線、將資料訊號供給至前述各 料線；前述各畫素電路，包含：發光元件、 元件的發光之驅動電晶體、設於前述資料線 晶體的閘極電極之間的記憶電容、連接前述 端之兩端連接開關、及遮斷由前述電源線中 連接開關而流動的電流路徑之電流遮斷開關 線對前述各這素電路供給資料訊號之前，該 含的兩端連接開關連接前述記憶電容的兩端 不同會造成驅 變成顯示區域 被連接於驅動 之影像顯示裝 ，例如隨著畫 同使產生發光 ，其目的在於 晶體TRD之遲 置。 具有代表性者 含：複數之畫 畫素電路之資 控制前述發光 與前述驅動電 記憶電容的兩 介著前述兩端 :在前述資料 畫素電路所包 ’把該畫素電 -10- 201131539 路所包含的電流遮斷開關遮斷前述電流路徑。 (2) 於（1)之影像顯示裝置，特徵爲前述各畫素電 路所包含的電流遮斷開關係被設於該畫素電路所包含的驅 動電晶體之汲極電極與閘極電極之間。 (3) —種影像顯示裝置，特徵爲包含：複數之畫素 電路、電源線、將資料訊號供給至前述各畫素電路之資料 線；前述各畫素電路，包含：一端被供給基準電位的發光 元件、驅動電晶體、一端被連接於前述驅動電晶體的汲極 電極，一端被連接於前述發光元件之另一端的點燈控制開 關、一端被連接於前述驅動電晶體的閘極電極之記憶電容 、被設於前述驅動電晶體的閘極電極與汲極電極之間的重 設開關、一端被連接於前述記憶電容之前述一端，另一端 被連接於前述記憶電容之另一端的兩端連接開關、一端被 連接於前述記憶電容之前述一端或者前述另一端之輔助電 容、及一端被連接於前述資料線，另一端被連接於前述記 憶電容的前述另一端之選擇開關。 (4) 一種影像顯示裝置，特徵爲包含：複數之畫素 電路、電源線、供給使各畫素電路發光時之發光控制訊號 的發光控制訊號線、將資料訊號供給至前述各畫素電路之 資料線；前述各畫素電路’包含：一端被供給基準電位的 發光元件、驅動電晶體、一端被連接於前述驅動電晶體的 汲極電極，一端被連接於前述發光元件之另一端的點燈控 制開關、一端被連接於前述驅動電晶體的閘極電極之記億 電容、被設於前述驅動電晶體的閘極電極與汲極電極之間 -11 - 201131539 的重設開關、一端被連接於前述記憶電容之前述一端，另 —端被連接於前述記憶電容之另一端的兩端連接開關、一 端被連接於前述記憶電容之前述一端或者前述另一端之輔 助電容、一端被連接於前述資料線，另一端被連接於前述 記憶電容的前述另一端之選擇開關、以及一端被連接於前 述發光控制訊號線，另一端被連接於前述記憶電容之前述 另一端之發光訊號控制開關。 (5) —種影像顯示裝置之驅動方法，係包含電源線 、資料線、以及包含發光元件、控制前述發光元件的發光 之驅動電晶體、被設於前述資料線與前述驅動電晶體的閘 極電極之間的記憶電容，以及連接前述記憶電容的兩端之 兩端連接開關的畫素電路之影像顯示裝置之驅動方法，其 特徵爲包含：前述兩端連接開關連接前述記憶電容的兩端 ，同時遮斷由前述電源線經過前述兩端連接開關而流動的 電流路徑之預充電步驟，在前述預充電步驟後，前述資料 線對前述記憶電容之前述資料線側的一端輸入資料訊號的 資料記憶步驟，以及於前述資料記憶步驟之後，對前述記 憶電容之前述一端供給發光控制訊號而使前述發光元件發 光的發光步驟。 (6) 於（5)之影像顯示裝置之驅動方法，特徵爲於 前述驅動電晶體之源極電極被供給電源電位，在前述預充 電步驟，藉由前述兩端連接開關使前述記憶電容之兩端連 接，遮斷前述驅動電晶體之汲極電極與閘極電極之間的電 流的路徑。 -12- 201131539 (7)於（5)或（6)之影像顯示裝 特徵爲在前述預充電步驟，使前述記億電 (f 1 〇ating ) ° (8 )於（5 )或（6 )之影像顯示裝 其中前述影像顯示裝置進而包含發光控制 預充電步驟前述發光控制訊號線對前述記 料線側的前述一端供給電位。 (9 )於（5 )至（8 )之任一之影像 方法，特徵爲進行前述預充電步驟的期間 要長。 (1 0 )於（5 )或（6 )之影像顯示裝 特徵爲在前述預充電步驟前述資料線對前 述~端供給電位。 (Π )於（5 )之（7 )之任一之影像 方法’特徵爲在反覆進行前述預充電步驟 步驟之組合之後，進行前述發光步驟。 根據本發明，影像顯示裝置可以進行 料寫入，可以抑制驅動電晶體TRD之遲滯 劣化。 【實施方式】 以下，根據圖面說明本發明之實施型 要素之中具有相同機能者賦予相同符號， ’在以下，針對在使用了發光元件之影像 置之驅動方法， 容的兩端爲浮動 置之驅動方法， 訊號線，在前述 憶電容之前述資 顯示裝置之驅動 比一水平期間還 置之驅動方法， 述記憶電容之前 顯示裝置之驅動 與前述資料記憶 不伴隨發光之資 特性導致的畫質 態。出現的構成 省略其說明。又 顯示裝置的一種 -13- 201131539 之有機EL顯示裝置適用本發明的場合進行說明。 [第1實施形態] 有機EL顯示裝置，在物理上，包含陣列基板、可撓 印刷電路板、被封入封裝的驅動器積體電路。於陣列基板 上，被配置顯示影像的顯示區域DA。圖1係顯示相關於第 1實施型態之有機EL顯示裝置的電路構成之一例。圖1所 示之電路，主要設於陣列基板與驅動器積體電路。於有機 EL顯示裝置之陣列基板上有顯示區域DA，於顯示區域DA 畫素被配置爲矩陣狀。於成爲畫素的區域之各個有3個畫 素電路PCR、PCG、PCB在圖中橫方向地倂排配置著。畫 素電路PCR顯示紅色、畫素電路PCG顯示綠色、畫素電路 PCB顯示藍色。以下，在不區別畫素電路PCR、PCB、PCG 的發光之色的場合稱之爲畫素電路PC。又，於顯示區域 DA被配置Μ列xN行之畫素PX。又，構成第n行第m列的畫 素PX的畫素電路PCR記爲PCRm,n、綠色的畫素電路PCG記 爲PCGm,n、藍色的畫素電路PCB記爲PCBm，n。此外，於 顯示區域內排列著（3xM )列xN行的畫素電路PC，在本實 施型態排列於相同列的畫素電路PC顯示相同顏色。 在顯示區域DA內，對應於畫素電路PC的各列有資料 線DATR、DATG、DATB (以下在不區別這些資料線時統 稱爲資料線DAT )與供給電源電位Voled的電源線PWR延 伸於圖中的上下方向，對應於畫素電路PC的各行有重設 控制訊號線RES、點燈控制線ILM、預充電控制線PRE、 -14- 201131539 發光控制訊號線R E F延伸於圖中左右方向。此外，於陣列 基板上的區域且係顯示區域D A之圖中下側的區域，設有 對應於資料線DATR，DATG，DATB而設的RGB切換開關 DSR，DSG，DSB、統合資料線DATi、資料線驅動電路 XDV、以及垂直掃描電路YDV。又，資料線驅動電路xdV 與垂直掃描電路YDV之一部分也被設於驅動器積體電路。 被連接於相同的資料線DAT的畫素電路PC顯示相同顏 色。以下’將對應於構成第m列的畫素之列的畫素電路 PCR之列之資料線DATR記爲DATRm，將對應於畫素電路 PCG之列的資料線DATG記爲DATGm，將對應於畫素電路 PCB之列的資料線DATB記爲資料線DATBm。某條資料線 D A T ’對於對應的列內的複數之畫素電路p c供給資料訊號 。此外’重設控制線RES、點燈控制線ILM、預充電控制 線PRE、發光控制訊號線REF之數目分別爲與畫素電路PC 行數相同（N條）。把對應於第η行的畫素電路P C之行的 重設控制線RES記爲RESn，點燈控制線ILM記爲ILMn，預 充電控制線PRE記爲PREii，發光控制訊號線REF記爲REFn 。重設控制線RES、點燈控制線ILM、預充電控制線PRE 以及發光控制訊號線REF之一端被連接於垂直掃描電路 YDV。 RGB切換開關DSR、DSG、DSB係η通道型薄膜電晶體 ，對應於畫素之列而分別設置m個。於RGB切換開關DSR 之閘極被連接著RGB切換控制線CLA，於RGB切換開關 DSG之閘極電極被連接著RGB切換控制線CLB，於RGB切 -15- 201131539 換開關DSB之閘極電極被連接著rgb切換控制線CLC。 於對應於畫素的第m列之資料線〇ΑΤ之中對應於畫素 電路PCR的資料線DATRm的下端，被連接著RGB切換開關 DSR之一端。RGB切換開關DSR之另一端，與對應於畫素 之列被設有Μ條的統合資料線D A TI之中對應於第m列的畫 素之統合資料線DATI之一端連接。同樣地，資料線 DATGm的下端’中介著RGB切換開關DSG與對應的統合資 料線DATI之一端連接，資料線DATBm的下端中介著RGB 切換開關DSB與對應的統合資料線DATIi —端連接。統合 資料線DATI之另一端，與資料線驅動電路χ〇ν連接。 又，RGB切換開關DSR、DSG、DSB之汲極電極與統 合資料線D A TI連接，源極電極被連接於對應的資料線 DAT。又，薄膜電晶體的源極電極與汲極電極，在構造上 極性未確定。流於該薄膜電晶體的電流方向係由薄膜電晶 體是η通道型還是p通道型來決定。因此，於薄膜電晶體， 源極電極之連接對象與汲極電極之連接對象相反亦可。 圖2係顯示相關於第1實施型態之各畫素電路PC的構 成之一例之電路圖。各畫素電路PC，包含：發光元件IL、 驅動電晶體TRD、記憶電容CP、輔助電容CA、點燈控制 開關SWI、重設開關SWR、選擇開關SWS、發光訊號控制 開關SWF、與預充電開關SWP。於發光元件IL之一端藉由 未圖示的基準電位供給配線供給基準電位。驅動電晶體 TRD係p通道型薄膜電晶體，因應於被施加於閘極電極的 電位與被施加於源極電極的電位之電位差而.控制發光元件 -16- 201131539
IL的發光量。發光元件IL之另一端中介著點燈控制開關 SWI被連接於驅動電晶體之汲極電極。記憶電容CP之一端 被連接於驅動電晶體TRD之閘極電極。記憶電容CP之另一 端被連接於選擇開關SWS之一端，選擇開關SWS之另一端 與資料線DAT連接。此外記憶電容CP之另一端也被連接於 發光訊號控制開關SWF之一端。發光訊號控制開關SWF之 另一端與發光控制訊號線REF連接。此處，把驅動電晶體 TRD的閘極電極連接的節點稱爲節點NA，記憶電容CP的 另一端連接的節點稱爲節點NB。又，畫素電路PC R所含之 發光元件IL發出紅色光，畫素電路PCG所含之發光元件IL 發出綠色光，畫素電路PCB所含之發光元件IL發出藍色光 〇 輔助電容CA之一端被連接於節點NB，另一端被連接 於驅動電晶體TRD的源極電極。輔助電容CA補助以後說明 的一連串預充電操作。具體而言，輔助電容C A在預充電 操作時成爲浮動的節點NA與節點NB藉由與預充電控制線 PRE之耦合而抑制上升，抑制預充電開關SWP之打開電阻 的上升。驅動電晶體TRD之閘極電極與汲極電極係中介著 重設開關SWR而連接。此外，記憶電容CP的一端與預充電 開關SWP之一端連接’記憶電容CP的另一端與預充電開關 SWP的另一端連接。預充電開關SWP係作爲使記憶電容CP 的兩端導電連接的兩端連接開關而發揮功能。點燈控制開 關SWI、重設開關SWR、選擇開關SWS、發光訊號控制開 關SWF、預充電開關SWP爲η通道型之薄膜電晶體。選擇 -17- 201131539 開關s W S及重設開關S WR之閘極電極被連接於重設控制線 RES，點燈控制開關SWI及發光訊號控制開關SWF之閘極 電極被連接於點燈控制線ILM，預充電開關SWP之閘極電 極被連接於預充電控制線PRE。 又，基準電位，爲由電源線PWR供給的電源電位 Voled或被供給至使用於資料線DAT、點燈控制開關SWI等 的開關之薄膜電晶體TRD之閘極電極的電位等之關係而成 爲基準的電位。基準電位不必一定要從被接地的電極來供 給。 其次，說明相關於本實施型態之有機EL顯示裝置之 驅動方法。圖3係顯示RGB切換控制線CLA、CLB、CLC、 點燈控制線ILM、預充電控制線PRE、重設控制線RES、 節點ΝΑ及節點NB之電位的時間變化之一例之波形圖。在 本圖僅顯示對一個蜜素電路PC之訊號。對於節點ΝΑ及節 點NB的電位，顯示分爲在前一個圖框（以下稱爲前圖框 )顯示黑而在本圖框顯示黑的場合（BLACK)，與在前圖 框顯示白而在本圖框顯示白的場合（WHITE)之2個場合 〇
對於某畫素電路PC之發光之用的操作，是依照預充 電操作、資料記憶操作、發光操作的順序進行的。預充電 操作係爲了使驅動電晶體TRD的閘極電位變低之用的操作 ，把進行此操作的期間稱爲預充電期間PPR。資料記憶操 作係使於記憶電容CP記憶著因應於應該顯示的階調的電 位差之操作，把進行此操作的期間稱爲資料記憶期間PDW -18- 201131539 。發光操作係使發光元件IL發光之操作。進行此操作的期 間稱爲發光期間PIL。此處，預充電期間PPR與資料記億 期間PDW爲連續，其雙方合起來的期間長度爲1水平期間 (1H )。畫素電路PC被配置爲矩陣狀，於各個1水平期間 依序掃描次一行。在本圖之例，第η行之畫素電路PC在預 充電期間PPR或資料記憶期間PDW時，第η行以外的畫素 電路PC成爲發光期間PIL。於次一水平期間1Η，第η + 1行 之畫素電路PC成爲預充電期間PPR或資料記億期間PDW， 第n + 1行以外的畫素電路PC成爲發光期間PIL。又，在掃 描到顯示區域D A內的最後一行後，因爲經過垂直歸線期 間使次一圖框顯示而由第1行開始依序被掃描。 圖4A至圖4D係顯示圖3所示之例之各期間的畫素電路 PC內的點燈控制開關SWI、重設開關SWR、選擇開關SWS 、發光訊號控制開關SWF及預充電開關SWP的狀態之圖。 以下使用圖3與圖4A至圖4D說明驅動方法及節點NA的電位 V a與節點N B的電位V b。 預充電期間PPR之前，發光元件IL以顯示於前圖框的 階調進行發光。總之，係前圖框之發光期間PIL。於前圖 框的發光期間PIL節點N A的電位是因應於發光的階調的電 位。此電位隨著顯示的階調由明（白）轉爲暗（黑）而變 高。在預充電期間PPR的開始的時間點，輔助電容CA保存 著前一圖框的發光期間PIL被施加的電源線PWR與發光控 制訊號線REF之電位差，預充電開關SWP打開時藉由浮動 的節點NA與節點NB與預充電控制線之耦合而抑制上升， -19- 201131539 抑制預充電開關SWP的打開電阻上升。預充電期間PPR之 開始時點燈控制線ILM的電位成爲低位準，點燈控制開關 SWI成爲關閉。藉此發光元件IL的發光停止。其後預充電 控制線PRE的電位立刻成爲高位準，預充電開關SWP成爲 打開。圖4A係顯示此狀態之圖。此時重設控制線RES的電 位爲低位準，選擇開關SWS與重設開關SWR爲關閉的狀態 。藉由預充電開關SWP被打開記憶電容CP的兩端被連接成 爲相同電位。 藉由被保存於輔助電容CA的電位差，使節點NA的電 位成爲預充電期間PPR開始時的電位Va與Vb之中接近於後 者（Vref )之電位。此電位Va即使前一個圖框的階調不同 也成爲幾乎同電位，此外驅動電晶體TRD的閘極·源極間 的電壓被保持於負方向。在本實施型態於預充電期間PPR 即使前圖框之階調不同驅動電晶體TRD的閘極-源極間電 壓也是成爲負電壓。藉此可以排整齊爲均一之閾値電壓（ 遲滯）。此外藉由使電位Va爲低而使得預充電開關SWP的 打開電阻也變低，Va之電位變化所花費的時間與沒有輔助 電容CA的場合相比變短了。 此處，重設開關SWR被關閉，從電源線PWR往發光控 制訊號線RE F的電流路徑被遮斷。總之，重設開關S W R作 爲遮斷由電源線透過兩端連接開關SWP到達前述發光控制 訊號線REF的電流路徑的電流遮斷開關而發揮功能。又， 在前一圖框階調爲黑的場合（以下稱爲前圖框爲黑的場合 )，預充電操作之前的電位Va成爲驅動電晶體TRD關閉的 -20- 201131539 電位’在前一圖框之階調爲白的場合（以下稱爲前圖框爲 白的場合）’預充電操作之前的電位Va係使以最高階調使 發光元件IL發光之用的電流流至驅動電晶體trD的電位。 在本實施型態前圖框爲白的場合之電位Va係比前圖框爲黑 的場合更低5V的電位。 此外’在圖3之例，於預充電期間PPR資料線驅動電 路XDV對資料線DATR、DATG、DATB之各個依序供給資 料訊號。預充電期間PPR的開始，RGB切換控制線CLA成 爲咼位準’ RGB切換開關DSR打開，統合資料線DATI與資 料線DATR連接。資料線驅動電路XDV透過統合資料線 DATI對資料線DATR寫入資料訊號。接著，替代RGB切換 控制線CLA，換RGB切換控制線CLB成爲高位準，資料線 驅動電路X D V透過統合資料線D A TI對資料線D A T G寫入資 料訊號。同樣地，替代RGB切換控制線CLB，換RGB切換 控制線CLC成爲高位準，資料線驅動電路XDV透過統合資 料線DATI對資料線DATB寫入資料訊號。資料線寫入後 RGB切換開關DSB被關閉。在資料線DATR、DATG、 DATB與延伸於重設控制線RES等之左右的配線之間會產 生寄生電容，所以藉由該寄生電容使從資料線驅動電路 XDV供給的資料訊號的電位被保存於各資料線DAT。 接著於預充電期間PPR之結束預充電控制線PRE的電 位成爲低位準，預充電開關SWP成爲關閉。接著，於資料 記憶期間PDW的開始’重設控制線RES的電位成爲高位準 ，選擇開關SWS與重設開關SWR成爲打開。圖4B係顯示資 -21 - 201131539 料記憶期間PDW之開關的狀態之圖。如此一來，資料線 DAT保存的資料訊號的電位被供給至記憶電容CP的節點 NB側之一端，記億電容CP之另一端連接的節點NA與驅動 電晶體TRD的汲極電極連接。 在資料記憶期間PDW的開始的時間點，電位Va成爲打 開驅動電晶體TRD所需的充分低的電位，所以前圖框爲黑 的場合，或是前圖框爲白的場合，驅動電晶體TRD都是以 閘極-源極間的電位差成爲閩値電壓的方式使電流流動。 但是在使顯示的階調爲黑的場合，產生耦合導致的電位降 低，有一瞬間電位Va會降低。其後，Va會接近Voled- | Vth I 。此處，閾値電壓之値爲Vth。接著，記憶電容CP 在資料記憶期間PDW的結束記憶節點ΝΑ的電位Va與資料 訊號的電位Vdata_ b (黑色階調之電位）或Vdata_ w (白 色階調之電位）等之電位差。又，實際上電位差成爲閾値 電壓爲止的時間常數與資料記憶期間PDW相比是比較長的 。因此，在資料記憶期間PDW的結束之時間點Va比Voled-I Vth |更小，記憶電容CP記憶著反映該Va的電位之電位 差。 於次一發光期間PIL，點燈控制線ILM的電位成爲高 位準，點燈控制開關SWI與發光訊號控制開關SWF成爲打 開，於節點NB被供給發光用的電位之參照電位Vref ^圖 4C係顯示此計時之開關的狀態之圖。驅動電晶體TRD流動 的電流因應於資料訊號的電位與參照電位Vref之電位差而 改變。具體而言，在該時間點之節點N A的電位Va以數學 -22- 201131539 式表示如下。 V a = V ο 1 e d - | Vth | - ( Vdata-Vref ) 驅動電晶體TRD流動的電流量係由閘極-源極間的電 位差減去閩値電壓之値來決定，所以與驅動電晶體TRD之 製造時的閩値電壓的參差不齊無關而可控制電流量。藉此 ’發光元件IL以因應於資料訊號的電位之亮度來發光。又 ，例如爲了對應於在屋外與室內等周圍亮度不同等理由之 下要調整顯示區域DA內的全體的發光亮度，亦有在發光 期間PIL內設不發光期間（發光調整期間PNI )的場合。此 時點燈控制線ILM的電位成爲低位準，點燈控制開關SWI 與發光訊號控制開關SWF成爲關閉。圖4D係顯示此計時之 開關的狀態之圖。 即使在上述的畫素電路PC，也不設置在預充電期間 PPR由一方電源通往另一方之電源之電流路徑。僅僅導電 連接節點N A與節點NB，就可以在資料記憶期間PD W之開 始時打開驅動電晶體TRD。藉此可以在資料寫入時不伴隨 著發光，且在資料記憶期間PDW的開始時使必要的預充電 電壓以不依存於電壓下降的形式來供給。結果，起因於電 壓下降導致的電壓分布所產生的遲滯現象之面內亮度不均 會被抑制。此外起因於前圖框之階調所產生的遲滯現象的 影響之亮度不均，與沒有輔助電容C A的場合相比也同樣 被抑制了。 -23- 201131539 [第2贲施形態] 第2 K施型態，與第1實施型態相比主要在畫素電路 PC內的輔助電容CA的位置有所不同。以下’以與第丨®施 型態之差異爲中心，說明第2實施型態。圖5係顯示相關於 第2實施型態之各畫素電路PC的構成之一例之電路圖° 各畫素電路PC，包含：發光元件IL、驅動電晶體TRD 、記億電容CP、輔助電容CA、點燈控制開關SWI、重設 開關SWR、選擇開關SWS、發光訊號控制開關SWF、與預 充電開關SWP。於發光元件IL之一端藉由未圖示的基準電 位供給配線供給基準電位。記憶電容CP之一端被連接於 驅動電晶體TRD之閘極電極。記憶電容CP之另一端被連接 於選擇開關SWS之一端，選擇開關SWS之另一端與資料線 DAT連接。此外記憶電容CP之另一端也被連接於發光訊號 控制開關SWF之一端。發光訊號控制開關SWF之另一端與 發光控制訊號線REF連接。輔助電容CA之一端與驅動電晶 體TRD之源極電極連接，另一端與驅動電晶體TRD的閘極 電極連接。對輔助電容CA的兩端之間施加的電位差成爲 驅動電晶體TRD的閘極-源極間電壓。驅動電晶體TRD之閘 極電極與汲極電極係中介著重設開關SWR而連接。此外， 記憶電容CP的一端與預充電開關SWP之一端連接，記憶電 容CP的另一端與預充電開關的另一端連接。選擇開關SWS 及重設開關SWR之閘極電極被連接於重設控制線RES，點 燈控制開關s WI及發光訊號控制開關S WF之閘極電極被連 -24- 201131539 接於點燈控制線ILM，預充電開關S WP之閘極電極被連接 於預充電控制線PRE。 圖6係顯示關於相關於第2實施型態的畫素電路PC之 RGB切換控制線CLA、CLB、CLC、點燈控制線ILM、預充 電控制線PRE、重設控制線RES、節點NA及節點NB之電位 的時間變化之一例之波形圖。本圖係對應於第1實施型態 之圖3之圖，被供給至RGB切換控制線CLA、CLB、CLC、 點燈控制線ILM、預充電控制線PRE、以及重設控制線 RES的訊號與第1實施型態相同。圖7A至圖7C係顯示圖6之 例所示之各期間的畫素電路PC內的點燈控制開關SWI、重 設開關SWR、選擇開關SWS、發光訊號控制開關SWF及預 充電開關SWP的狀態之圖。以下使用圖6與圖7A至圖7C說 明驅動方法及節點N A的電位V a與節點N B的電位V b。 於預充電期間PPR的開始，點燈控制開關SWI成爲關 閉’預充電開關SWP成爲打開。圖7A係顯示此時間點之畫 素電路PC內的開關的狀態之圖。藉由被連接於節點NA的 輔助電容CA抑制電源線PWR與節點ΝΑ間的電位差的變動 ’所以成爲同電位時之電位Va及電位Vb成爲預充電操作 之前的電位Va與電位Vb之中接近於前者的電位。又，與 圖3之例同樣，於預充電期間PPR資料線驅動電路Xdv對 資料線DATR、DATG、DATB之各個依序供給資料訊號， 各資料線DATR，DATG，DATB保存資料訊號之電位。
於預充電期間PPR之結束’預充電開關SWP成爲關閉 。接者於資料記憶期間PDW選擇開關SWS與重設開關SWR -25- 201131539 成爲打開。圖7B係顯示資料記憶期間PDW之開關的狀態之 圖。 以下說明前圖框爲黑的場合之節點NA與節點NB之電 位變化。此場合首先節點N A的電位成爲使驅動電晶體 TRD關閉的電位所以驅動電晶體TRD不使電流流過，另一 方面由資料線DAT對節點NB供給資料訊號之電位Vdata— b (在圖6爲黑的階調之電位）。Vdata_ b比預充電期間PPR 之節點NB的電位更低，所以藉由節點NB的電位變化透過 記憶電容CP傳至驅動電晶體TRD的閘極電極（此處將其稱 爲耦合）而使驅動電晶體TRD的閘極-源極間的電位差往 負方向擴大。接著該閘極-源極間的電位差變成比驅動電 晶體TRD的閾値電壓更低時驅動電晶體TRD使電流流動。 此外，點燈控制開關SWI被關閉所以節點NA不受到基準電 位的影響。驅動電晶體TRD以使閘極-源極間的電位差成 爲閾値電壓的方式，換句話說，以使Va漸進於Vo led- | Vth丨的方式使電流流動，節點ΝΑ的電位上升。另一方面 節點ΝΒ的電位爲資料訊號Vdata_ b的電位。資料記憶期 間PDW之結束時重設開關SWR被關閉，記憶電容CP記憶節 點NA與節點NB間的電位差。又，實際上閘極-源極間之電 位差成爲閾値電壓爲止的時間常數與資料記憶期間PDW相 比是比較長的。因此，在資料記億期間PDW的結束之時間 點Va比Voled-丨Vth丨更小，記憶電容CP記憶著反映該Va 的電位之電位差。 以下說明前圖框爲白的場合之節點να與節點NB之電 -26- 201131539 位變化。在此場合資料記憶期間P D W的開始驅動電晶體 TRD已經是打開狀態。比起資料線DAT的電位透過記憶電 容C P使節點N A的電位降低的效果，驅動電晶體TRD流動 的電流使節點N A的電位提闻的效果比較大，所以幾乎未 觀測到電位V a的降低，而節點N A的電位逐漸上升。其後 ，與前圖框爲黑的場合同樣，驅動電晶體TRD朝向閘極_ 源極間的電位差成爲閾値電壓（Va成爲Voled-丨Vth丨） 的平衡狀態使電流流動。此外，節點N B的電位爲資料訊 號Vdata— w之電位，記憶電容CP在資料記憶期間pdw的 結束重設開關S W R被關閉時記憶節點n A與節點N B間的電 位差。 於次一發光期間PIL，點燈控制開關SWI與發光訊號 控制開關SWF成爲打開，發光訊號控制開關SWF對節點NB 供給參照電位V r e f。如此一來’資料訊號的電位與參照電 位Vref之電位差之中藉由記憶電容CP與輔助電容CA之比 而以定好的比率使節點N A的電位改變，改變驅動電晶體 的鬧極-源極間電壓。圖7 C係顯示此計時之開關的狀態之 圖。藉此’發光元件IL以因應於資料訊號的電位之亮度來 發光。 即使在上述的畫素電路PC，也不設置在預充電期間 PPR由一方電源通往另一方之電源之電流路徑。僅僅導電 連接節點NA與節點NB，就可以在資料記憶期間PE)W之開 始時打開驅動電晶體TRD。藉此可以在資料寫入時不伴隨 著發光’且在資料記憶期間PDW的開始時使必要的驅動電 -27- 201131539 晶體之打開電壓以不依存於電壓下降的形式來供給。結果 ，起因於電壓下降導致的電壓分布所產生的遲滯現象之面 內亮度不均會被抑制。 另一方面，相關於本實施型態之有機EL顯示裝置， 藉由前圖框之顯示階調使預充電期間PPR之節點NA的電位 改變。以下說明此之影響。圖8係顯示灰色顯示的場合之 RGB切換控制線CLA、CLB、CLC、點燈控制線ILM、預充 電控制線PRE、重設控制線RES、節點NA及節點NB之電位 的時間變化之其他例之波形圖。在本圖，把節點N A及節 點NB的電位分爲2個場合來顯示。1個爲在前圖框顯示黑 ，在此圖框顯示中間調（灰色）的場合（圖中BLACK)， 另1個爲在前圖框顯示白，在此圖框顯示中間調（灰色） 的場合（圖中WHITE )。在此例，與圖6之例不同，不管 在前圖框顯示黑色或顯示白色的場合，在本圖框應該顯示 的階調（由資料線DAT對畫素電路PC供給的資料訊號的電 位Vd at a_g)都是相同的。在本圖框應該顯示的階調爲相 同的話’容易比較遲滯特性導致之亮度變化，所以使用圖 8之例說明起因於前圖框的階調之遲滞特性的影響。 在圖8之例，於預充電期間PPR被施加至驅動電晶體 TRD的閘極電極的電位以BLACK的場合較高，WHITE的場 合較低。此處，BLACK的場合之資料記憶期間PDW的結束 之驅動電晶體的閩値電壓爲Vthb( <0)，WHITE的場合 之資料記憶期間PDW的結束之驅動電晶體的閾値電壓爲 Vthw ( < 〇 ) ^如此—來，由於遲滯特性的影響使得Vthb -28- 201131539 > Vthw。如此一來資料記憶期間PDW在前圖框爲黑的場 合節點NA所朝向的電位（Voled-| Vthb| )比前圖框爲 白的場合節點NA朝向的電位（Vo led-丨Vthw丨）更大。 如此，在前圖框爲黑的場合（Vpb )與前圖框爲白的場合 (Vpw )比較資料記憶、期間PDW的結束之時間點的節點NA 與節點NB的電位差的話，成爲Vpb > Vpw。另一方面，因 爲於發光期間PIL中解消閾値電壓的差異，最終發光亮度 僅僅改變Vpb與Vpw之差異量而已。更具體而言，於前圖 框爲黑的場合驅動電晶體TRD在發光時往不使電流流動的 方向改變所以亮度變暗，前圖框爲白色的場合驅動電晶體 TRD在發光時往使電流流動的方向改變所以亮度變高。藉 由此現象，例如在顯示縱方向的黑線於灰色的背景中由右 往左移動的動畫的場合，階調由黑色變化爲灰色的畫素成 爲黑色與灰色之中間的亮度。此外，在本實施型態，餘裕 充電期間PPR藉由前圖框之階調使驅動電晶體TRD的閘極-源極間電壓成爲正負不同的電壓，所以隨著階調而蓄積不 同方向的遲滯效果，此與第1實施型態相比也是增大遲滞 效果的影響的重要原因。 作爲減輕如前述的前圖框的顯示階調導致的影響之方 法之一，有反覆複數次預充電操作與資料記憶操作的方法 。圖9係顯示反覆複數次預充電操作與資料記憶操作的驅 動方法之一例之波形圖。在本圖之例’對於某畫素電路 PC，第1次的預充電操作、第1次的資料記憶操作、接著 經過預先決定的數目之水平期間（通常爲1至8水平期間之 -29- 201131539 中的任一）後進行第2次之預充電操作、第2次的資料記憶 操作，其後使其發光》此處把進行第1次預充電操作的期 間稱爲先行預充電期間PPRP，進行第1次資料記憶操作的 期間稱爲先行資料記憶期間PDWP。接著，把進行第2次預 充電操作的期間作爲預充電期間PPR，進行第2次資料記 憶操作的期間作爲資料記憶期間PDW。其後於發光期間 PIL使畫素電路PC發光。預充電操作時之各開關的狀態與 圖6或圖8之預充電期間PPR之開關的狀態相同。此外於資 料記憶操作時之各開關的狀態與圖6或圖8之資料記憶期間 PDW之開關的狀態相同。 於先行资料記憶期間PDWP根據使顯示於比此畫素電 路PC更前方之行之畫素電路PC的階調之電位，於記億電 容CP記憶電位差。於資料記憶期間PDW被輸入原本的資 料訊號，此外包含先行資料記憶期間PDWP的水平期間與 包含資料記憶期間PDW的水平期間式不同的。但是，在先 行資料記憶期間PDWP的結束之時間點，節點NA的電位係 由電源線PWR的電位與驅動電晶體TRD的閾値電壓所決定 的電位，前圖框爲黑的場合與前圖框爲白的場合之節點 NA的電位的不同僅係由於閩値電壓的不同所致。此不同 比先行預充電期間PPRP之前圖框爲黑的場合與前圖框爲 白的場合之節點NA的電位的差異更小。藉此在前圖框爲 黑的場合與前圖框爲白的場合之閾値電壓的差異（遲滯） 更爲解消，第2次之資料寫入操作之結束時的閾値電壓的 差異變得更小。結果，抑制了發光時的階調的不同。 -30- 201131539 [第3實施形態] 第3實施型態，相對於第1實施型態之畫素電路PC， 在發光訊號控制開關SWF成爲與重設開關SWR極性相反的 P通道型薄膜電晶體，其閘極電極被連接於重設控制線 RES這一點爲主要的不同處。以下，以與第2實施型態之 差異爲中心，說明第3實施型態。 圖10係顯示相關於第3實施型態之各畫素電路PC的構 成之一例之電路圖。各畫素電路PC，包含：發光元件IL、 驅動電晶體TR D '記憶電容C P、點燈控制開關S WI、重設 開關SWR、選擇開關SWS、發光訊號控制開關SWF、與預 充電開關SWP。於發光元件IL之一端藉由未圖示的基準電 位供給配線供給基準電位。記憶電容CP之一端被連接於 驅動電晶體TRD之閘極電極。記憶電容CP之另一端中介著 選擇開關SWS與資料線DAT連接，此外記憶電容CP之另一 端中介著發光訊號控制開關SWF與發光控制訊號線REF連 接。驅動電晶體TRD之閘極電極與汲極電極係中介著重設 開關SWR而連接。此外，記憶電容CP的一端與預充電開關 SWP之一端連接，記憶電容CP的另一端與預充電開關SWP 的另一端連接。選擇開關SWS、重設開關SWR及發光訊號 控制開關SWF之閘極電極被連接於重設控制線RES，點燈 控制開關S WI之閘極電極被連接於點燈控制線ILM，預充 電開關SWP之閘極電極被連接於預充電控制線PRE。 圖1 1係顯示關於相關於第3實施型態的畫素電路PC之 -31 - 201131539 RGB切換控制線CLA、CLB、CLC、點燈控制線ILM、預充 電控制線PRE、重設控制線RES、節點ΝΑ及節點NB之電位 的時間變化之一例之波形圖。本圖對應於第1實施型態之 圖3。被供給至RGB切換控制線CLA、CLB、CLC、點燈控 制線ILM、預充電控制線PRE、重設控制線RES的訊號與 第1實施型態相同。本實施型態與第1實施型態最大的不同 點，在於預充電期間PPR發光訊號控制開關SWF被打開這 一點。圖12係顯示預充電期間之畫素電路PC內的開關的 狀態之圖。藉此，於預充電期間PPR由發光控制訊號線 REF對節點NB及節點NA供給參考電位Vref，節點NA及節 點NB的電位成爲參考電位Vref。此外，節點NB的電位被 連接於參考電位Vref所以藉由與預充電控制線PRE的耦合 使節點NA與節點NB之電位不上升，不產生預充電開關 SWP的打開電阻的上升。因而，沒有設輔助電容CA的必 要。 藉此預充電期間PPR中的預充電開關SWP打開後之節 點Ν Α的電位Va不管前一個圖框的階調爲何都成爲一定， 此外驅動電晶體TRD的閘極-源極間的電壓與第1實施型態 相比往負方向進而變大。如此般往負方向加上大的電位的 話，比起前圖框之驅動電晶體TRD的閘極-源極間電壓導 致的遲滯，預充電期間PPR之驅動電晶體TRD的閘極-源極 間電壓導致的遲滯的影響更大，使得在前圖框之階調所產 生的遲滯的影響變小。又，預充電期間PPR中的資料訊號 的電位的供給、資料記憶期間PDW及發光期間PIL (除了 -32- 201131539 發光調整期間PNI )之動作與第2實施型態相同所以省略說 明。 又，在本實施型態於發光調整期間PNI發光控制訊號 線REF也被打開（ON ) ’對節點NB供給參照電位Vref， 但是點燈控制開關SWI被關閉所以對發光元件IL之發光沒 有影響。 此處，第3實施型態之預充電操作係無關於來自資料 線DAT的電位而進行的，所以與對其他行的畫素電路PC的 資料記憶期間PDW重疊而進行預充電操作亦可。圖13係顯 示關於相關於第3實施型態的畫素電路PC之RGB切換控制 線CLA、CLB、CLC、點燈控制線ILM、預充電控制線pre 、重設控制線RES、節點NA及節點NB之電位的時間變化 之其他例之波形圖。於本圖記載著使預充電期間PPR，與 圖1 1之例相比更長上1到1 〇水平期間的場合之驅動方法。 又，來自資料線驅動電路XDV的資料訊號之往資料線 DATR、DATG、DATB之寫入，於預充電期間PPR的結束 時進行。預充電期間PPR之中合計進行資料訊號之往資料 線DATR、DATG、DATB之寫入的期間與資料記憶期間 PDW的期間成爲1水平期間。 於第3實施型態，在預充電期間PPR發光訊號控制開 關SWF成爲打開，重設開關SWR成爲關閉。藉此，不須設 置由電源往預充電開關SWP流動的電流路徑，就可以在資 料記憶期間PDW之開始時打開驅動電晶體TRD。結果，起 因於電壓下降導致的電壓分布所產生的遲滯現象之面內亮 -33- 201131539 度不均會被抑制。進而，節點ΝΑ的電位Va爲安定的狀態 與圖1 1之例相比可以維持很久，所以可以使在前圖框之階 調所產生的遲滯之影響更爲減小。此外，與第2實施型態 之圖9之例不同，爲了使節點NA的電位安定之先行資料記 憶期間PDWP變成不需要，所以因而使進行預充電操作之 後到記憶資料訊號爲止的期間更爲縮短可以解消由於前圖 框之階調所產生的遲滯。又，將這樣的使預充電期間PPR 比1水平期間更長的驅動方法適用於第1實施型態之圖2所 說明的畫素電路PC亦可。在第1實施型態預充電操作也無 關於來自資料線DAT的電位而進行。與圖1 3之例同樣，與 圖3之例相比，可以使在前圖框之階調所產生的遲滯的影 響更爲縮小。 [第4實施形態] 第4實施型態，與第1實施型態相比，在使包含於畫素 電路PC的選擇開關SWS藉由以與重設控制線RES分別設置 的配線之選擇控制線SEL來控制這一點有所不同。以下， 以與第1實施型態之不同點爲中心來進行說明。 選擇控制線SEL於畫素電路PC之各行分別被設置1個 ，其一端被連接於垂直掃描電路YDV。圖1 4係顯示相關於 第4實施型態之各畫素電路PC的構成之一例之電路圖。各 畫素電路PC，包含：發光元件IL、驅動電晶體TRD、記憶 電容CP、點燈控制開關SWI、重設開關SWR、選擇開關 SWS、發光訊號控制開關SWF、與預充電開關S WP。於發 -34- 201131539
光元件IL之一端藉由未圖示的基準電位供給配線供給基準 電位。記憶電容CP之一端被連接於驅動電晶體TRD之閘極 電極。記憶電容CP之另一端中介著選擇開關SWS與資料線 DAT連接，此外記憶電容CP之另一端中介著發光訊號控制 開關SWF與發光控制訊號線REF連接。驅動電晶體TRD之 閘極電極與汲極電極係中介著重設開關SWR而連接。此外 ，記憶電容CP的一端與預充電開關SWP之一端連接，記憶 電容CP的另一端與預充電開關的另一端連接。選擇開關 SWS之閘極電極被連接於選擇控制線SEL，重設開關SWR 之閘極被連接於重設控制線RES，點燈控制開關SWI及發 光訊號控制開關SWF之閘極電極被連接於點燈控制線ILM ，預充電開關SWP之閘極電極被連接於預充電控制線PRE 圖15係顯示關於相關於第4實施型態的畫素電路PC之 RGB切換控制線CLA、CLB、CLC、點燈控制線ILM、預充 電控制線PRE、重設控制線RES、選擇控制線SEL、節點 NA及節點NB之電位的時間變化之一例之波形圖。本圖對 應於第1實施型態之圖3之圖。在本實施型態，對某個畫素 電路之驅動，係依序進行在資料線DAT保存電位差的操作 、預充電操作、資料寫入操作、發光操作。在本實施型態 ，於預充電期間PPR之前，存在著進行在資料線DAT保存 電位差的操作之期間之資料保存期間PLM。此處，資料保 存期間PLM，係把預充電期間PPR與資料記憶期間PDW合 起來的期間長度爲1水平期間（1 Η )。 -35- 201131539 資料保存期間PLM之前，發光元件IL以前一個圖框的 階調進行發光。總之，爲前圖框之發光期間PIL。於前圖 框的發光期間PIL節點N A是因應於發光的階調的電位。接 著，成爲資料保存期間PLM時，點燈控制線ILM的電位成 爲低位準，點燈控制開關SWI成爲關閉。藉此發光元件IL 的發光停止。在該狀態，資料線驅動電路XDV對資料線 DATR、DATG、DATB之各個依序供給資料訊號，各資料 線DATR，DATG，DATB保存資料訊號之電位。在成爲次 —預充電期間PPR之前，選擇控制線SEL的電位成爲高位 準，選擇開關SWS成爲打開，成爲預充電期間PPR時預充 電控制線PRE的電位成爲高位準，預充電開關SWP成爲打 開。圖16係顯不此時間點之畫素電路PC內的開關的狀態 之圖。節點NA的電位Va與節點NB的電位Vb因爲與資料線 DAT連接，所以成爲資料線DAT保存的資料訊號的電位。 其次，重設控制線RES的電位成爲高位準成爲資料記憶期 間PDW。資料p憶期間PDW的開始時間點，本圖框爲黑的 場合與本圖框爲白的場合，節點NA的電位Va是不同的。 但是本圖框爲黑的場合與本圖框爲白的場合之任一方節點 NA的電位都因爲是驅動電晶體TRD打開的電位，所以驅 動電晶體TRD以閘極-源極間的電位差成爲閾値電壓的方 式使電流流動。另一方面，節點NB的電位爲資料訊號 Vdata— b之電位，記憶電容CP在資料記憶期間PDW的結束 重設開關SWR被關閉時記憶節點NA與節點NB間的電位差 -36- 201131539 於次一發光期間PIL，點燈控制線ILM的電位成爲高 位準，點燈控制開關SWI與發光訊號控制開關SWF成爲打 開’於節點N B被供給發光用的電位之參照電位V re f，發 光元件IL發光。 如前所述，即使不設置在預充電期間PPR由一方之電 源往另一方之電源的電流路徑，也僅僅導電連接節點NA 與節點NB，就可以在資料記憶期間PDW之開始時打開驅 動電晶體TRD。藉此可以在資料寫入時不伴隨著發光，且 在資料記憶期間PDW的開始時使必要的驅動電晶體之打開 電壓以不依存於電壓下降的形式來供給，所以起因於電壓 下降導致的電壓分布產生的遲滯之面內亮度不均可被抑制 。又’進行在資料線DAT保存資料訊號的電位的操作後進 行預充電操作的原因，是爲了避免同時進行這些操作，會 在保存於資料線DAT的電位產生參差不齊的情形。 又’畫素電路PC的構成不限於圖1 4所示者。例如， 輔助電容CA之一端被連接於節點NA，另一端被連接於驅 動電晶體TRD的源極電極亦可。此外，預充電開關SWP的 一端與記憶電容CP的一端以外連接亦可。圖17係顯示相 關於第4實施型態之各畫素電路pc的構成之另外一例之電 路圖。本圖所示之畫素電路PC的構成與圖14所示的構成 的不同點，在於預充電開關S WP之一端被連接於資料線 DAT這一點，與存在著一端與節點nb連接而另一端與驅 動電晶體TRD的源極電極連接的輔助電容CA這一點。又， 預充電開關SWP之另一端與節點να連接。即使是圖17所 -37- 201131539 示的構成也藉由圖15所示的驅動方法在預充電期間PPR使 記憶電容c P的兩端導電連接，所以可得到與圖1 4所示之 例相同的效果。此外，由圖1 7所示的構成’進而輔助電容 CA之一端被連接於節點NA，另一端被連接於驅動電晶體 TRD的源極電極的構成亦可。 此外，改變前述者之驅動方法亦可。即使在預充電期 間PPR打開重設開關SWR，關閉發光訊號控制開關SWF， 關閉選擇開關SWS，也可以遮斷由電源流至預充電開關 SWP的電流路徑。藉此，起因於電壓下降導致的電壓分布 所產生的遲滯現象之面內亮度不均會被抑制。又，預充電 期間PPR與資料保存期間PLM沒有分離的必要。 此外本發明可以適用於進而其他的型態》 例如，把圖10所示的畫素電路PC的構成所包含的預 充電開關SWP之不是節點NA側的一端連接於發光控制訊 號線REF亦可。圖18係顯示將預充電開關SWP之一端連接 於發光控制訊號線REF之畫素電路之一例。於本圖所示之 畫素電路PC也可以藉由例如圖1 1所示之驅動方法而得到 與第3實施型態同樣的效果。又，輔助電容C A之一端被連 接於節點NA，另一端被連接於驅動電晶體TRD的源極電 極亦可。其他，使S素電路PC內的開關全部採p通道型的 薄膜電晶體亦可。圖1 9顯示僅以p通道型薄膜電晶體構成 的畫素電路PC之一例。本圖係將圖5所示的畫素電路PC內 之各開關變更爲P通道型的薄膜電晶體之電路構成。例如 ’使被供給至點燈控制線ILM、預充電控制線PRE、重設 -38- 201131539 控制線RES的訊號的電位之高位準與低位準成爲與圖6所 示者相反的話，可以得到同樣的效果。此外，採沒有發光 控制訊號線R E F的構成亦可。圖2 0係顯示沒有發光控制訊 號線REF的畫素電路PC之一例。 藉由重設開關SWR遮斷由電源線PWR往資料線DAT之 電流路徑同時打開預充電開關S WP，其後進行資料寫入的 話，可以抑制起因於電壓降低產生的遲滯之面內亮度不均 〇 以上所記載之內容僅係體現本發明部分內容之特定實 施型態，並不據此而侷限本發明之內容，因此本發明之範 圍應被理解爲包括所有在本發明之申請專利範圍之精神涵 蓋範圍內所記載之種種變更。 【圖式簡單說明】 圖1係顯示相關於第1實施型態之有機EL顯示裝置的 電路構成之一例。 圖2係顯示相關於第1實施型態之各畫素電路的構成之 一例之電路圖。 圖3係顯示關於相關於第1實施型態的畫素電路之RGB 切換控制線、點燈控制線、預充電控制線、重設控制線、 節點N A及節點N B之電位的時間變化之一例之波形圖。 圖4A係顯示預充電期間之畫素電路內的開關的狀態 之圖。 圖4B係顯示資料記億期間之畫素電路內的開關的狀態 -39- 201131539 之圖。 圖4C係顯示發光期間之畫素電路內的開關的狀態之圖 〇 圖4D係顯示非發光時之遨素電路內的開關的狀態之 圖。 圖5係顯示相關於第2實施型態之各畫素電路的構成之 一例之電路圖。 圖6係顯示關於相關於第2實施型態的畫素電路之RGB 切換控制線、點燈控制線、預充電控制線、重設控制線、 節點N A及節點N B之電位的時間變化之一例之波形圖》 圖7 A係顯示預充電期間之畫素電路內的開關的狀態 之圖。 圖7B係顯示資料記憶期間之畫素電路內的開關的狀態 之圖。 圖7C係顯示發光期間之畫素電路內的開關的狀態之圖 〇 圖8係顯示在顯示灰色的場合之RGB切換控制線、點 燈控制線、預充電控制線、重設控制線、節點NA及節點 ΝΒ之電位的時間變化之其他例之波形圖。 圖9係顯示反覆複數次預充電操作與資料記憶操作的 驅動方法之一例之波形圖。 圖10係顯示相關於第3實施型態之各畫素電路的構成 之一例之電路圖。 圖1 1係顯示關於相關於第3實施型態的畫素電路之 -40 - 201131539 RGB切換控制線、點燈控制線、預充電控制線、重設控制 線、節點N A及節點NB之電位的時間變化之一例之波形圖 〇 圖1 2係顯示預充電期間之畫素電路內的開關的狀態之 圖。 圖1 3係顯示關於相關於第3實施型態的畫素電路之 RGB切換控制線、點燈控制線、預充電控制線、重設控制 線、節點NA及節點NB之電位的時間變化之其他例之波形 圖。 圖1 4係顯示相關於第4實施型態之各畫素電路的構成 之一例之電路圖。 圖1 5係顯示關於相關於第4實施型態的畫素電路之 RGB切換控制線、點燈控制線、預充電控制線、重設控制 線、選擇控制線、節點NA及節點NB之電位的時間變化之 一例之波形圖。 圖1 6係顯示預充電期間之畫素電路內的開關的狀態之 圖。 圖1 7係顯示相關於第4實施型態之各畫素電路的構成 之其他例之電路圖。 圖18係顯示將預充電開關之一端連接於發光控制訊號 線之畫素電路之一例。 圖19顯示僅以p通道型薄膜電晶體構成的畫素電路之 一例。 圖2 0係顯示沒有發光控制訊號線的畫素電路之一例。 -41 - 201131539 圖21係顯示從前的有機EL顯示裝置的畫素電路之一 例。 圖2 2係顯示有機EL顯示裝置的畫素電路之其他例。 圖23係模式顯示從前的有機EL顯示裝置之發光控制 訊號線的電阻。 圖24係顯示於從前的有機EL顯示裝置由電源線對發 光控制訊號線產生貫通電流的場合之發光控制訊號線內的 電壓下降之圖。 圖2 5顯示p通道型薄膜電晶體之遲滯特性。 圖2 6係對p通道型薄膜電晶體的閘極電極提供脈衝訊 號的場合流動的電流量隨時間變化之圖。 【主要元件符號說明】 DA :顯示區域 XDV :資料線驅動電路 YDV :垂直掃描電路 PC，PCR，PCG，PCB:畫素電路 ρχ :畫素 CLA，CLB ’ CLC : RGB切換控制線 DAT，DATR，DATG，DATB:資料線 DATI :統合資料線 DSR，DSG，DSB: RGB切換開關 ILM :點燈控制線 PRE :預充電控制線 -42- 201131539 REF :發光控制訊號線 RES :重設控制線 P W R :電源線 SEL :選擇控制線 C P :記憶電容 CA :輔助電容 IL :發光元件 ΝΑ，NB :節點 SWF :發光訊號控制開關 SWI :點燈控制開關 SWP :預充電開關 S W R :重設開關 SWS :選擇開關 TRD :驅動電晶體 PIL :發光期間 PDW :資料記憶期間 PPR :預充電期間 PNI :發光調整期間 PPRP :先行預充電期間 PDWP :先行資料記億期間 PLM :資料保存期間 -43