TW201119037A - Trench devices having improved breakdown voltages and method for manufacturing same - Google Patents
Trench devices having improved breakdown voltages and method for manufacturing same Download PDFInfo
- Publication number
- TW201119037A TW201119037A TW099106506A TW99106506A TW201119037A TW 201119037 A TW201119037 A TW 201119037A TW 099106506 A TW099106506 A TW 099106506A TW 99106506 A TW99106506 A TW 99106506A TW 201119037 A TW201119037 A TW 201119037A
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- dielectric layer
- lower portion
- region
- field
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 230000015556 catabolic process Effects 0.000 title description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000005684 electric field Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 29
- 230000001154 acute effect Effects 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000004576 sand Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000002441 reversible effect Effects 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 241000238631 Hexapoda Species 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 101100136092 Drosophila melanogaster peng gene Proteins 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
201119037 六、發明說明： 【發明所屬之技術領域】 本發明係關於溝渠裝置中之改良之崩潰電壓，且特定而 言係關於具有改良之崩潰電壓之溝渠裝置及用於製造該溝 渠裝置之方法。 【先前技術】 除非本文另有指示，本章節中所闡述之方法對於本申請 案中之申請專利範圍而言並非先前技術，且即使包含於本 章節中亦不表示即為先前技術。 某些半導體功率裝置使用溝渠化來產生增加效率之金屬 氧化物半導體（MOS)裝置。舉例而言，整流器可係由一二 極體陣列構成。每一二極體具有一 PN接面，該PN接面可 因該PN接面之導通電壓而耗散功率。可藉由在一溝渠内垂 直製作以在半導體内形成一垂直MOS裝置之溝渠式MOS閘 極來減小約0.6 V之此導通電壓。該MOS裝置可在十分之 幾伏下導通，且藉此減小跨越該PN接面之電壓降。此又減 小與彼電壓降相關聯之功率耗散。該整流器在跨越其端子 施加一反向電壓時關斷。 當以一反向電壓加偏壓於該整流器時，無顯著電流流 過。在某些應用中，該整流器可經歷超過70 V之瞬時反向 電壓，且該整流器耐受此等瞬時電壓而不會崩潰之能力係 一可靠性之量度。使用溝渠式閘極之一整流器之崩潰電壓 可由該溝渠式MOS閘極結構來界定。 該溝渠式MOS閘極藉由一電介質而與該二極體之陰極區 146735.doc 201119037 絕緣。在該反向偏壓電壓條件期間，跨越此電介質形成一 電壓V。在此情況中，該溝渠式間極電介 體本身之PN接面之崩潰低之—電壓崩潰。此過早崩潰^ 制可與該整流器-起使用之操作電可導致㈣ 題。 口] 因此，需要溝渠裝置中之改良之崩# 朋，貝冤壓。本發明藉由 提供具有改良之崩潰電壓之溝渠裝置及用於製造該等溝渠 裝置之方法來解決此等及其他問題。 【發明内容】 本發明之實施例改良溝㈣置中之崩潰電壓。在—個趣 施例中，本發明包含—半導體裝置，該半導體裝置包括: 直安置於-半導體基板中之冓 士 —成 属渠式閘極及垂 女置於該溝渠内且位於該溝渠式問極下方之 ::其中該溝渠式場區之-下部部分呈錐形以分散I: 在個貝施例巾’該溝渠式場區包含該下部部 電介質層，且其中兮雷人租 内之 〒。亥電"質層貼合至該溝渠之 渠場區之-底部處之相對凹表面。 、匯於该溝 在-個實_中’該下部部分形成—三角 中該三角形形狀之—底部形成一銳角。 且其 在一個實施例中， μ下。卩部分包含該下部部分 處之一垂直細長區，复巾 —底邰 進-步分散該電場，且以… 甲。亥下部部分以 且其中S亥垂直細長區具有屮 場區之一最寬部分宽 μ 4知式 見度的一半小之一寬度。 146735.doc 201119037 在一個實施例中，該溝渠式場區包含—第—材料及— 介質層，其中該電介質層係在該半導體基板與該第: 之間，其中該電介質層係在該溝渠之側壁上。 ，在-個實施例中，該第一材料在該第一村料之一 形成比在該溝渠之一底部處形成之角度大之—角卢。 在一個實施例中’該電介質層在該下部部分之1底部盧 具有比該電介質層在該溝渠之其他部分處之厚度大之一 度。 又一厚 在另-實施例令’本發明包含一種製造—半導體 置之方法’其包括··在一半導體基板中蝕刻—溝渠，該2 渠包含呈錐形之一下部部分，·在該溝渠中生長一電：質 層’其中該電介質層包含貼合至該溝渠之該下部部分令之 錐形部之-錐形部；及在該溝渠之在該下部部分上方之一 側壁上形成一垂直mosfet。 在一個實施例中，形成該垂直M0SFET包括移除該溝準 之该下部部分上方之電介質層及在該溝渠之該等側壁上生 長一閘極氧化物。 在一個貫施例中，形成該垂直MOSFET包括在該溝竿之 在該下部部分上方之一部分中沈積多晶矽。 、 在個貫施例中，形成該垂直M()SFE -頂部處在該基板中植入一摻雜劑。 溝渠之 在-個實施例中，該方法進一步包括在該溝渠之該下部 部分中沈積-第-材料’其中該電介質層係在該第一材料 與該溝渠之側壁之間’且其中該電介質層具有朝向該溝渠 146735.doc 201119037 之一底部増加之一第一厚度。 在一個實施例中，該方法進一步包括：於在該下部部分 上方且在該第一材料之一頂部下方之一區域中移除該電介 質層之一第一部分；移除該第一材料之一部分，以使得將 該第一材料之該頂部之一深度減小至一第一高度；移除該 電介質層之一第二部分’以使得將該電介質層之一頂部之 一深度減小至一第二咼度；及添加覆蓋該第一材料之該頂 部及該電介質層之該頂部之一第二電介質層。 在一個實施例中，該電介質層貼合至該溝渠之交匯於該 溝渠之一底部處之相對凹表面。 在個貫施例中，違下部部分形成一三角形形狀，且其 中該三角形形狀之一底部形成一銳角。 在一個實施例中，蝕刻該溝渠包含在該下部部分之一底 部處蚀刻一垂直細長區。 ’該垂直細長區延伸該下部部分以進一
電場。 在一個實施例中， 步分散該電場，且j 在一個實施例中， 使用該半導體基板之一磊晶層之一減 146735.doc 201119037 小之厚度’其減小自該溝渠場區達成之崩潰電壓改良。 在另一實施例中，該複數個二極體間隔開以改良RDS()n。 在又一實施例中’該複數個二極體間隔開以改良整合。 以下詳細說明及附圖提供對本發明之性質及優點之更好 理解。 【實施方式】 本文闡述用於改良溝渠裝置中之崩潰電壓之技術β出於 解釋之目的，以下說明中陳述了眾多實例及具體細節，以 便φξ：供對本發明之一透徹理解。然而，熟習此項技術者將 明瞭’如由申請專利範圍界定之本發明可包含此等實例中 之一些或所有特徵自身或與以下所闡述之其他特徵之組 合’且可進一步包含本文所闡述之特徵及概念之修改及等 效内容。 圖1Α至1Β圖解說明根據本發明之一個實施例之一半導 體功率裝置100。半導體功率裝置1〇〇包含二極體123、二 極體124及溝渠1〇1。二極體123包含P區121與N-區125之間 的PN接面Π7。二極體124包含p區122與N-區125之間的PN 接面118。溝渠101包含一溝渠式閘極ι26及一溝渠場區 1〇3。溝渠101垂直安置於半導體基板中。該半導體基板可 包含P區121至122、N-區125及N+區102。 溝渠式閘極126係（分別）在二極體ία及ι24之結構内之 垂直N-MOSFET(n-溝道MOS場效應電晶體）119及 120之部 分。溝渠式閘極126包含該溝渠之兩個側上之電介質層2 j 6 及導電材料107 ^電介質層116可具有寬度1〇5，該寬度可 146735.doc 201119037 經設計以設定N-MOSFET 119及120之臨限電壓。N-MOSFET 119包含N+區114、P區121、N區125及溝渠式閘 極 126。N-MOSFET 120 包含N+區 115、P區 122、N區 125 及 溝渠式閘極126。N-MOSFET 119及120可（分別）減小二極 體123及124之導通電壓。 一溝渠式場區103在溝渠式閘極126下方垂直延伸。溝渠 101在N-MOSFET 119及120之區中及在N-MOSFET下方之 溝渠式場區103中係垂直且大致平行的。在一下部部分1 〇4 處’溝渠1 0 1呈錐形。溝渠式場區1 〇3可在虛線丨丨3下方延 伸至尖&111。溝渠式場區1〇3之下部部分1〇4具有可隨溝 ^；101在錐形區1〇9處呈錐形而減小之一寬度。溝渠之 側壁包含電介質層127，該電介質層127具有自垂直側壁朝 向錐形尖端111增加之一電介質厚度。溝渠式場區1〇3可填 充有一材料108，其藉由一電介質層199與溝渠式閘極126 分離（舉例而言）。尖端1U處之電介質厚度112可比溝渠ι〇ι 之毗鄰於錐形區109之垂直側壁上之電介質厚度1〇6或錐形 區109中之錐形側壁上之電介質厚度i 1〇大。電介質厚度 106可比N-M0SFET電介質層116之電介質厚度1〇5大該 N MOSFET電介質層us垂直此鄰於電介質丨27且在其上 方另外，電介質層127之厚度可沿錐形部1〇9增加，從而 在尖端⑴處達到一最大厚度，以使得錐形^㈣之電介 質厚度11G比溝渠1()1之垂直側壁上之電介f厚度1〇6大， 且尖端⑴處之電介質厚度112比電介質厚度11〇大。 田跨越PN接面117及118施加一反向電料，錐形部⑽ 146735.doc 201119037 及溝渠式場區103之總寬度之減小可分散一電場。電介質 層127朝向下部部分1〇4之尖端ιη之厚度可增加以進一步 分散該電場。此可改良功率裝置i 〇〇容忍較高電壓且不崩 潰穿過該電介質之能力。 在一個實施例中，材料1〇8可係多晶矽。在另一實施例 中，電介質層127可由二氧化矽構成。材料1〇8可係浮動且 可不直接輕合至P區121至122或N-區125。 在另一實施例中’溝渠式場區1〇3包含下部部分1〇4内之 一電介質層，該電介質層具有貼合至溝渠場區1〇3内之溝 渠ιοί之一形狀。溝渠101可具有交匯於下部部分1〇4之底 部111處之相對凹表面，以使得溝渠式場區1〇3呈錐形以分 散一電場。 在一個實施例中，下部部分1〇4可具有一三角形形狀。 如圖1B中所圖解說明，下部部分1〇4之底部丨丨丨與錐形側可 形成一銳角128且此銳角可具有比溝渠式場區1〇3之任何兩 個毗鄰壁之間的任何其他角度小之一值。舉例而言，圖 圖解說明圖1A之溝渠式場區丨〇3。側壁丨29與側壁i 3〇之，間 的角度128係一銳角。角度i28具有比側壁i32與側壁29之 間的角度131之值小之一值。角度128之值亦比側壁134與 側壁130之間的角度133之值小。 在另一實施例中’電介質層127可貼合至溝渠之包含溝 渠場區103之部分所界定之一邊界。材料1〇8可貼合至電介 質層127，以使得材料之壁135與壁136之間的角度137 比角度128大。 146735.doc •10- 201119037 在另一貫施例中，溝渠壁（例如，側壁129、、132及 134)可並非如此處所圖解說明係明顯線性。舉例而言，溝 渠1〇1之壁可係連續彎曲表面。在一個實施例中，^渠側 壁132及129以及側壁134及130係單彎曲表面’其在該等側 壁接近溝渠式場區103之底部U1時使下部部分1〇4之寬度 變窄。 圖2圖解說明根據本發明之另一實施例之一半導體功率 裝置200。半導體200類似於圖以之半導體裝置1〇(^溝渠 2〇1、溝渠場區203、下部區2〇4、二極體223、二極體 224、虛線213、電介質層227、材料2〇8及錐形區2〇9對應 於圖1A之溝渠1 〇 1、溝渠場區丨〇3、下部區丨、二極體 123、二極體124 '虛線113、電介質層127、材料及錐 形區109。半導體裝置200包含溝渠場區2〇3之下部部分2〇4 之底部處之一垂直細長區2〇2(例如，一垂直細長尖端）。 垂直細長區202可具有垂直側壁（或呈錐形之大致垂直側 壁），該等垂直側壁具有一寬度205 ^區2〇2在錐形區2〇9之 後可具有長度206。在二極體223及224之反向偏壓期間， 電％可分散在垂直細長區2〇2周圍’以使得半導體功率裝 置200具有一較高崩潰電壓。 垂直細長區202延伸至一半導體磊晶層（例如，氺區125) 中。垂直細長區202之壁可如圖所示係平行或可具有一輕 微錐度。該錐度可比錐形區2〇9中所提供之錐度小，以使 侍垂直細長區202之每一相對側進一步延伸至該磊晶層 中。垂直延伸區2〇2之寬度205可比溝渠式場區2〇3之寬度 3 146735.d〇c 201119037 或溝朱201之寬度之—半小。下部部分2〇4可包含兩個相對 凸彎曲表面，以使得長度2〇6更深地延伸至該磊晶層中。 圖3 A至3 C圖解說明根據本發明之一個實施例製作—半 導體功率裝置之一方法。 在300處，一半導體基板可具有一 N+區；311、已植入有 一 P本體區309之一磊晶义區31〇。 在301處，可向該半導體基板中蝕刻一溝渠312。該蝕刻 產生一開口，該開口界定一溝渠式閘極區域3 } 3(向下之距 離318)、一上部溝渠場區域3i4(額外之向下距離319)及一 下部溝渠場區域315(其垂直延伸一額外距離32〇)。下部溝 渠場區域3 15在下部溝渠場區域3 15之一個側上具有一錐形 側壁區316且在另一側上具有一錐形側壁區317。在圖2之 實施例中，餘刻該溝渠可包含用以在該溝渠之該下部部分 之一底部處形成該垂直細長區之一钱刻步驟。 在3 02a處’可在溝渠312内生長氧化物層321。氧化物層 321在點323處可具有一較大厚度。氧化物層321亦可在一 底部區域324處具有一較大厚度。氧化物層321貼合至由溝 渠312界定之邊界。 在302b處’可在溝渠312内在氧化物層321上方沈積多晶 矽325。多晶矽之沈積可使用化學氣相沈積（CVD)。多晶矽 325可貼合至在302a期間形成之氧化物層323。在一些實施 例中’氧化物層323之厚度朝向溝渠312之一下部部分之底 部增加。在此情況下，多晶石夕3 2 5之底部處之壁可形成比 氧化物層323之底部處之壁所形成之一角度大之一角度。 146735.doc -12- 201119037 多晶碎325可使頂部322a處於高度322b。在一些實施例 中，多晶矽325可經蝕刻以使頂部322a處於高度322b。 在3 02c處，可移除氧化物層321之一部分。一較薄氧化 物341可在該溝渠内延伸一深度至高度342。高度342可比 多晶矽325之頂部322a低。可使用一濕式蝕刻或浸潰過程 來移除氧化物層3 21之该部分’且此過程可保持氧化物層 321在高度342下方不改變。 在3 02d處’可移除多晶石夕325之一部分，以使得多晶石夕 325之頂部326處於高度344。可使用多晶矽蝕刻過程來移 除多晶矽325之該部分，以使頂部326獲得高度344處之一 深度。 在303處，可移除氧化物層321之一第二部分，以使得移 除較薄氧化物341。此可產生氧化物層321之頂部327及頂 部328之面度345。可減小高度344與高度345之間的差 346 ’以改良在以下3〇4期間添加之後續氧化物之可靠性。 當可將氧化物層321回蝕刻至高度345時，多晶矽3 25遮蔽 氧化物層3 21之部分。 在304處，在溝渠312内生長第二氧化物層33〇。區域331 及332係閘極氧化物之部分。位置329及指示第二氧化 物330之具有因在以上3〇3中所闡述之差346所致的邊緣之 4分。303之高度344與345足夠接近，以使得減少陡峭邊 緣。第二氧化物層330中之陡峭邊緣之此減少可改良可靠 性。 在305處’在溝渠312之剩餘區域内沈積額外多晶矽 [ 146735.doc -13- 201119037 334。 在306處，可在區335及336處植入N+摻雜劑。 在307處，可在區及338處植入P +摻雜劑。亦添加一 絕緣層339。絕緣層339可係一硼磷矽酸鹽玻璃（BpsG)o添 加金屬層340以連接在溝渠312之任一側上形成之兩個二極 體之陽極。 圖4圖解說明根據本發明之另一實施例之一積體電路 400。積體電路400重複一陣列，以使得複數個二極體（例 如，二極體402至409)藉助耦合在一起之溝渠式閘極並聯 輕合。N+區311、蟲晶N-區310、P本體區3 09、區335至 338、絕緣層339及金屬層340可類似於圖3A至3D之對應元 件。β亥複數個並聯二極體（例如，二極體4〇2至4〇9)可藉由 增加電流自陽極至陰極可流過之路徑之數目及橫截面面積 來改良穿過該功率裝置之電流密度。 朋/貝電壓之一改良可係針對一給定蟲晶厚度4丨〇。若因 該複數個二極體（例如，402至409)之溝渠式場區所致的崩 項電壓之改良允許此參數之一可變性裕量，則可藉由減小 磊晶厚度410來向下調整該改良。減小之磊晶厚度41〇將維 持一可接文之崩潰電壓且可改良該溝渠式閘極所形成之 MOSFET裝置之rDs。，在此情況下，給定間隔41丨至413及 減小之磊晶層厚度410允許較低之RDs〇n。另外，可藉由縮 小半導體功率裝置之二極體結構使用磊晶厚度41〇之減小 來改良整合。在此情況中，可降低該複數個二極體（例 如，402至409)之間距，以使得增加RDs〇n且改良整合。在 146735.doc 201119037 ' ~ 〇x ° ，朋潰之一改良允許實施其他改良中之更多靈 活性。 以上》兒明圖解說明本發明之各種實施例連同可如何實施 本u之各態' 樣之實例。以上實例及實施例不應被視為係 僅有之貝施例，且呈現該等實例及實施例以圖解說明由以 下申《月專利&圍界定之本發明之靈活性及優點。基於以上 揭示内容及以下申請專利範圍，其他配置、實施例'實施 方案及等效内容對於熟f此項技術者將侧而易見的且可 在不背離Μ請㈣範料定之本發明之精神及範圍 形下使用。 【圖式簡單說明】 圖1八至1Β圖解說明根據本發明之一個實施例之一半 體功率裝置。 圖2圖解說明根據本發明之另—實施例之—半導體功率 裝置。 、圖3Α至3!3圖解說明根據本發明之一個實施例製作一半 導體功率裝置之一方法。 圖4圖解說明根據本發明之另—實施例之一積體電路。 【主要元件符號說明】 101 溝渠 102 Ν+區 103 溝渠場區 104 下部部分 105 寬度 146735.doc 201119037 106 電介質厚度 107 導電材料 108 材料 109 錐形區 110 電介質厚度 111 尖端 113 虛線 114 N+區 115 N+區 116 電介質層 117 PN接面 118 PN接面 119 垂直 N-MOSFET 120 垂直 N-MOSFET 121 P區 122 P區 123 二極體 124 二極體 125 N-區 126 溝渠式閘極 127 電介質層 129 側壁 130 側壁 132 側壁 146735.doc - 16- 201119037 134 側壁 135 壁 136 壁 199 電介質層 201 溝渠 202 垂直細長區 203 溝渠場區 204 下部區 208 材料 209 錐形區 223 二極體 224 二極體 227 電介質層 309 P本體區 310 蟲晶N-區 311 N+區 312 溝渠 313 溝渠式閘極 314 上部溝渠場 315 下部溝渠場 316 錐形側壁區 317 錐形側壁區 321 氧化物層 322a 頂部 146735.doc • 17· 201119037 323 氧化物層 324 底部區域 325 多晶矽 326 頂部 327 頂部 328 頂部 330 第二氧化物層 331 區域 332 區域 334 額外多晶矽 335 區 336 區 337 區 338 區 339 絕緣層 340 金屬層 341 氧化物 400 積體電路 402 二極體 403 二極體 404 二極體 405 二極體 406 二極體 407 二極體 146735.doc -18- 201119037 408 409 二極體 二極體 146735.doc 19-
Claims (1)
- 201119037 七、申請專利範圍： 1. 一種半導體功率裝置，其包括·· 一溝渠式閘極，其垂直忠 渠内；及 ^直n半導體基❹之-溝 一溝渠式場區，其垂直忠 式閘極下方， 置於該溝渠内且位於該溝渠 其中該溝渠式場區之—下 場。 部。P刀呈錐形以分散一電 2. 如請求項丨之裝置，其中該 内之一雷人所a 渠式％區包含該下部部分 "貝曰’且其中該電介質層貼合至該溝準之六 •匯於該溝渠場區之—底部處之相對凹表面。乂 3. 之裝置，其中該下部部分形成-三角形形 其中該三角形形狀之—底部形成一銳角。 4‘如：f項1之裝置’其中該下部部分包含該下部部分之 底部處之一垂直細長區， p其中該垂直細長區延伸該下部部分以進一步分散該電 琢’且其中該垂直細長區具有比該溝渠式場區之 部分之寬度的一半小之一寬度。 ， 5如^項1之裝置，其中該溝渠式場區包含一第—材料 及1介質層’其中該電介質層係、在該半導體基板盘該 第-材料之間，其中該電介質層係在該溝渠之該等側壁 上0 月求項5之裝置，其中該第一材料在該第一材料之一 底部處形成比在該溝渠之一底部處形成之一角度大之一 146735.doc 201119037 角度。 7. 8. 9. 10. 11. 12. 13. 如明求項5之裝置，其中該電介質層在該下部部分之一 底。卩處具有比該電介質層在該溝渠之其他部分處之厚度 大之一厚度。 種製造一半導體功率裴置之方法，其包括： 在—半導體基板中餘刻一溝渠，該溝渠包含呈錐形之 一下部部分； 在該溝渠令生長一電介質層，其中該電介質層包含貼 〇至4溝渠之該下部部分中之錐形部之一錐形部；及 在該溝渠之在該下部部分上方之一側壁上形成一垂直 MOSFET 〇 ^求項8之方法’其中形成該垂直MOSFET包括移除該 之边下。卩σ卩分上方之該電介質層及在該溝渠之該等 侧壁上生長一閘極氧化物。 二明求項9之方法’其中形成該垂直m〇sfet包括在該溝 r在〇亥下。p部分上方之一部分中沈積多晶砂。 :请求項9之方法’其中形成該垂直MOSFET包括在該溝 ^ 頂J處在s亥基板中植入一摻雜劑。 :吻长項8之方法’其進一步包括在該溝渠之該下部部 分:沈積—第—材料’其中該電介質層係在該第-材料 與-亥溝市之该側壁之間’且其中該電介質層具有朝向該 溝渠之一底部増加之一第一厚度。 如請求項12之方法，其進一步包括： 於在該下部部分上方且在該第一材料之一頂部下方之 146735.doc 201119037 一區域中移除該電介質層之一第一部分； 移除該第—材料之一部分，以使得將該第一材料之該 頂部之一深度減小至一第一高度； 以 移除該電介質層之一第二部分，以使得將該電介質層 之一頂部之—深度減小至一第二高度；及 添加覆蓋該第—材料之該頂部及該電介質層之該頂部 之一第二電介質層。 14. 15. 16. 17. 如凊求項8之方法，纟中該電介質層貼合至該溝渠之交 匯於该溝渠之一底部處之相對凹表面。 三角形形 〇 下部部分 如明求項8之方法，其中該下部部分形成一 狀，且其中該三角形形狀之—底部形成一銳角 如請求項8之方法，其中姓刻該溝渠包含在該 之一底部處蝕刻一垂直細長區， 其中該垂直細長區延伸該下部部分以進一 X且其中該垂直細長區具有比該溝渠式場區之^ 口 f5刀之寬度的一半小之一寬度。 一種積體電路，其包括： 該複數個二極體中之每 複數個二極體，其並聯耦合 一二極體包括， 其垂直安置於 溝渠式閘極， 溝渠内；及 一半導體基板中之一 f於該溝渠内且位於該溝 溝渠式場區，其垂直安 渠式閘極下方， 以分散一電場 其中該溝渠式場區之-下部部分呈錐形 146735.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/620,473 US8314471B2 (en) | 2009-11-17 | 2009-11-17 | Trench devices having improved breakdown voltages and method for manufacturing same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201119037A true TW201119037A (en) | 2011-06-01 |
Family
ID=43999386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099106506A TW201119037A (en) | 2009-11-17 | 2010-03-05 | Trench devices having improved breakdown voltages and method for manufacturing same |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8314471B2 (zh) |
| CN (1) | CN102064174A (zh) |
| TW (1) | TW201119037A (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101779384B1 (ko) * | 2013-03-05 | 2017-09-19 | 매그나칩 반도체 유한회사 | 반도체소자 제조방법 |
| CN105810724A (zh) * | 2016-04-29 | 2016-07-27 | 深圳尚阳通科技有限公司 | 屏蔽栅功率器件及其制造方法 |
| CN107871665B (zh) * | 2016-09-28 | 2020-04-10 | 台湾半导体股份有限公司 | 利用氧化层与氮化层依序包覆电极部的场效应晶体管及其制造方法 |
| JP7230477B2 (ja) * | 2018-12-12 | 2023-03-01 | 株式会社デンソー | トレンチゲート型のスイッチング素子の製造方法 |
| CN110034182A (zh) * | 2019-03-13 | 2019-07-19 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| JP7278902B2 (ja) | 2019-08-07 | 2023-05-22 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
| CN113571413A (zh) * | 2020-04-29 | 2021-10-29 | 芯恩（青岛）集成电路有限公司 | 沟槽栅结构及形成方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207494B1 (en) * | 1994-12-29 | 2001-03-27 | Infineon Technologies Corporation | Isolation collar nitride liner for DRAM process improvement |
| US6433385B1 (en) | 1999-05-19 | 2002-08-13 | Fairchild Semiconductor Corporation | MOS-gated power device having segmented trench and extended doping zone and process for forming same |
| TW523816B (en) * | 2000-06-16 | 2003-03-11 | Gen Semiconductor Inc | Semiconductor trench device with enhanced gate oxide integrity structure |
| US6998678B2 (en) * | 2001-05-17 | 2006-02-14 | Infineon Technologies Ag | Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode |
| US7091573B2 (en) | 2002-03-19 | 2006-08-15 | Infineon Technologies Ag | Power transistor |
| US7453119B2 (en) * | 2005-02-11 | 2008-11-18 | Alphs & Omega Semiconductor, Ltd. | Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact |
| US7633119B2 (en) * | 2006-02-17 | 2009-12-15 | Alpha & Omega Semiconductor, Ltd | Shielded gate trench (SGT) MOSFET devices and manufacturing processes |
| US7709320B2 (en) * | 2006-06-28 | 2010-05-04 | International Business Machines Corporation | Method of fabricating trench capacitors and memory cells using trench capacitors |
| US20080150013A1 (en) * | 2006-12-22 | 2008-06-26 | Alpha & Omega Semiconductor, Ltd | Split gate formation with high density plasma (HDP) oxide layer as inter-polysilicon insulation layer |
| US20090085107A1 (en) * | 2007-09-28 | 2009-04-02 | Force-Mos Technology Corp. | Trench MOSFET with thick bottom oxide tub |
| US20100264486A1 (en) * | 2009-04-20 | 2010-10-21 | Texas Instruments Incorporated | Field plate trench mosfet transistor with graded dielectric liner thickness |
| US8390000B2 (en) * | 2009-08-28 | 2013-03-05 | Transphorm Inc. | Semiconductor devices with field plates |
-
2009
- 2009-11-17 US US12/620,473 patent/US8314471B2/en active Active
-
2010
- 2010-03-05 TW TW099106506A patent/TW201119037A/zh unknown
- 2010-03-25 CN CN2010101403196A patent/CN102064174A/zh active Pending
-
2012
- 2012-10-08 US US13/646,906 patent/US20140054683A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20110115015A1 (en) | 2011-05-19 |
| CN102064174A (zh) | 2011-05-18 |
| US8314471B2 (en) | 2012-11-20 |
| US20140054683A1 (en) | 2014-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11177354B2 (en) | Method of manufacturing silicon carbide semiconductor devices | |
| US8222693B2 (en) | Trench-gate transistors and their manufacture | |
| US9842925B2 (en) | Insulated gate semiconductor device having a shield electrode structure and method | |
| TWI539602B (zh) | 半導體裝置及製造半導體裝置之方法 | |
| US7332398B2 (en) | Manufacture of trench-gate semiconductor devices | |
| TW522569B (en) | Power MOS device with buried gate | |
| US7649223B2 (en) | Semiconductor device having superjunction structure and method for manufacturing the same | |
| TW201119037A (en) | Trench devices having improved breakdown voltages and method for manufacturing same | |
| US8350322B2 (en) | Semiconductor device and method for manufacturing the same | |
| TW201246390A (en) | Semiconductor device and manufacturing method thereof | |
| TW200826303A (en) | Junction barrier schottky (JBS) with floating islands | |
| TW201007946A (en) | Semiconductor device and method of manufacturing the same | |
| US9614031B2 (en) | Methods for forming a high-voltage super junction by trench and epitaxial doping | |
| KR101903855B1 (ko) | 제 1 트랜지스터 및 제 2 트랜지스터를 포함하는 반도체 장치 | |
| US20220130998A1 (en) | Power semiconductor devices including angled gate trenches | |
| JP2003533050A (ja) | 半導体デバイス | |
| JP2004241768A (ja) | 半導体素子 | |
| KR20090107024A (ko) | Ｐｎ접합 및 모스 커패시터 하이브리드 리설프 트랜지스터 | |
| JP2009016480A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JPWO2007034547A1 (ja) | トレンチゲートパワーｍｏｓｆｅｔ | |
| JP2009105219A (ja) | 半導体装置 | |
| JP2004342863A (ja) | 半導体装置 | |
| Chen et al. | An enabling device technology for future superjunction power integrated circuits | |
| TW201115747A (en) | Field effect semiconductor diodes and processing techniques |