TW201116174A

TW201116174A - Electronic circuit, method for forming same, and copper-clad laminate for electronic circuit formation

Info

Publication number: TW201116174A
Application number: TW099119839A
Authority: TW
Inventors: Keisuke Yamanishi; Kengo Kaminaga; Ryo Fukuchi
Original assignee: Nippon Mining Co
Priority date: 2009-06-18
Filing date: 2010-06-18
Publication date: 2011-05-01
Also published as: JPWO2010147059A1; TWI487437B; WO2010147059A1; JP5738964B2; JP2014053636A; JP5676443B2

Description

201116174 六、發明說明：【發明所屬之技術領域】本發明係關於一種藉由蝕刻進行電路形成之電子電路及其形成方法及電子電路形成用覆銅積層板。【先前技術】印刷電路用銅箱廣泛用於電子、電器設備，但該印刷電路用銅箱通常係經由接著劑、或不使用高麼下接著於合成樹脂板或膜等基材上，而製造覆 ^，其後為形成目標電路，藉由抗姓劑塗佈及曝光步驟而 p刷電路，進而’經由去除銅箱之多餘部分之敍刻處理，另外進一步焊接各種元件，而形成電子元件用印刷電路。用於此種印刷電路之銅箱根據其製造方法之種類不同 2大致分為電解㈣及廢延㈣，任—種均根據印刷電路板之種類或品質要求而使用。該等銅羯具有與樹脂基材接著之面及非接著面，且分別施行特殊之表面處理（加工處理）。又，亦存在如下情況：用於多層印刷配線板之内層之銅箱&，使雙面具備愈樹月日之接著功能（雙面加工處理）。八電解銅羯通常係使銅電沉積於旋轉筒剝離而製造銅箔，作於此_、止，、連以地 :蛋而“ 此I造時，與旋轉筒接觸之面為光澤面：其相反側之面具有多個凹凸(粗面)。但是步提尚與樹脂基板之接著性，二 Q ^ 通吊亦使此種粗面沈積〇 2〜 j 左右之鋼粒子。進而’亦存在為增強此種凹凸並防止銅粒子脫落而形 3 201116174 成較薄之鍍覆層之情況。將該篝一 A ^ 糸列步驟稱作粗化處理。不僅電解銅箔，壓延銅 ;J南要此種粗化處理，對於壓延銅箔亦實施相同之粗化處理。使用如上所述之銅箔，拉+ #膝^ 藉由熱壓法或連續法而製造覆銅積層板。例如以熱壓法為例， J 槓層板係經由如下步驟而製造··進行環氧樹脂之合成、 ^ 乂句紙基材中含浸酚樹脂、乾燥而製造預浸體，進而组a兮箱.夺碰t 、-〇 a亥預次體與銅箔，利用壓力機進行熱壓成形等。除此以外，以外亦存在如下方法：使聚醯亞胺前驅物溶液於銅箔上乾烨 , 祀诛及固化，從而於上述銅箔上形成聚酿亞胺樹脂層。又，介六+ h 曰曰又，亦存在如下方法：對聚醯亞胺等樹脂膜進行電漿處理箄* 泠 ^ “ 寺表面處理後，視需要經由Ni — Cr 等接著層直接形成與銅箔同等 g j寻/孕没之鋼層。如上所述，本發明將於樹脂層上形成右々攻有銅層者總稱為厂覆銅積層板加以說明。 >以此方式製造之覆銅積層板為了形成目標電路，而藉由抗姓劑塗佈及曝光步驟來印刷電路，進而經由去除銅層多餘部分之钱刻處理，徊仁於進仃蝕刻而形成電路時，存在該電路無法達到預弁拟Λ、&* 无t成於表面之掩模圖案之寬度的問題。上述問題係由利用, 用敍刻所形成之銅電路自銅層之表面向下、即向樹脂層逐洳诚H l > 、漸擴展地受到蝕刻（產生凹陷（s i ) 所致。當產生較大之「 + g)) 凹陷」時，亦存在於樹脂基板附近銅電路紐路，而成发 *兩不良品之情況。此種「凹陷」必相肩極力減小。例如，為防止樹脂基板 201116174 附近之銅電路之短路，亦考而使該「凹陷」減少。 1 虫刻時間，增加钱刻，但是’於此情形脖，戈六士 ,^^ . ' 存在已達到特定寬度之部位，由於§玄處進一步受到蝕刻，因此电路寬度會相應地變窄，而無法獲仔電路設計上作為目標之均勾之線宽度（電路寬度），尤其疋於該部分（細線化之線之問題。刀)發熱，有時會產生斷、於進-步進行電子電路之精細圖案化之過程中仍然更強烈顯現由此種敍刻成上成為較大之問題。彳導致之問通，於電路形本發明人等為2^盖L pa Bs ,,, . ° , σ ，提出於蚀刻面側之銅箔 :士有㈣速度較銅慢之金屬或合金層(以下稱為參照專利文獻丨)。此情況下之金屬或合金，為錄、成及It::金：且以較銅電路厚度足夠薄之厚度而形 : 戶斤形成之電路不過窄之情況下進行凹陷較小之餘刻。即，於電路設計時，因自成為掩模圖案之抗蚀劑側、即銅,结夕| .夺、头Λ ^ — =之表面次透蝕刻液，故而於抗蝕劑正下方以特疋之沈積置之範圍形成EF層’藉此抑制其附近之銅箔部分 2刻’而進行其他㈣部分之_，因此「㈣」減少，看可形成更均句之寬度之電路之效果。自先前技術來看，忒結果已有較大進步。匕處》進一步進行改良之階段出現若干問題。其—，乍為電路形成之前期步驟，當於上述ef層上進—步包含錢 201116174 銅步驟時，存在對於形成於ef 增上之鍍銅層而言無法達到電路形狀之改善效果之問題。 Ί喊另外，於電路形成前，當以軟姓刻或半蝕刻等使銅層屋』增之厚度變薄、或進行表面粗化處理時’存在因EF層已去岭而此紊除而無法改善電路形狀之問題。進而’、若為使用未形成EF層之銅羯之積層板'或於樹脂膜上形成銅層之積層板，目丨丨左六& J存在根本無法獲得電路形狀之改呈效果之問題。專利文獻1 :日本特開2002— 1 76242號公報【發明内容】本發明之課題在於獲得如下電子電路及其形成方法及電子電路形成用覆銅積層板，其於藉由蚀刻覆鋼積層板之銅層而進行電路形成時，可防止由蚀刻所導致之凹陷，而形成目標之電路寬度均勻之電路，進而可防止圖案蝕刻時之蝕刻性之提升、短路或電路寬度之不良之發生。本發明人等獲得如下見解：藉由將形成上述EF層之步驟加入至盡可能接近用於電路形成之触刻步驟的步驟（即不會以其後之處理去除所形成< EF層之步驟)中，而調節銅層之厚度方向之蝕刻，有效地形成凹陷較少之電路卢句之電路，藉此解決上述問題。又- 根據§玄見解，本發明提供 1)一種電子電路，其特徵在於：其係由形成於樹脂基板之單面或雙面之銅或銅合金層（A)、形成於該（A)層上之一部 /刀或整個面之銅或銅合金層（B)、形成於該（B)層上之一部分或整個面之對銅蝕刻液之蝕刻速度較銅慢之層（C)所構成之 6 201116174 積層體’由藉由蝕刻去除上述（A)層、（B)層及（c)層之積層 4之一部分至樹脂基板表面而形成之銅電路所構成。此處（A)層亦可為預先具備對銅触刻液之敍刻速度較銅慢之層（C’）之銅箔，於此情形時，上述積層體亦可為由（A) 層、形成於該（A)層上之一部分或整個面之（c，）層、上述（B) 層、上述（C)層所構成之積層體。又，本發明提供 2)-種電子電路’其特徵在於··其係由形成於樹脂基板之單面或雙面之銅或銅合金層（A)、形成於該（A)層上之一部分或整個面之對銅蝕刻液之蝕刻速度較銅慢之層⑹所構成之積層體；由藉由蝕刻去除上述⑷層及(c)層之積層部之一部分至樹脂基板表面而形成之銅電路所構成。於1)及2)中’用於⑷層之銅箔亦可為預先具有相當於 (C)層之層之㈣，但視需要有時亦為了調整⑷層之厚度，而於步驟中藉由蝕刻等去除含有形成於表面之(C)層之處理防鎮層、耐熱層等)。因於用於電路形成之姓刻前形成(C) 層，故於任一情況均不會改變效果。又，本發明提供對上述鋼蝕刻液之麵族元素、金、銀將該等作為主成分 3)如1)或2)中之電子電路，其中，蝕刻速度較銅慢之層（c)為鎳、鈷、鐵、中之任一種金屬、或該等之組合、或者之合金。又，本發明提供上述層（C)之 4)如1)至3)♦任一項之電子電路，其中 7 201116174 3000 # g/ dm: 沈積量為50 # g/dm: 又，本發明提供 5) 如1)至4)中任—項之電子電路，其中，與銅或銅合金層(A)層之樹脂接觸之面的相反側之面，係經過酸洗處理、軟敍刻或表面粗化處理之一種以上之處理之面。 6) 如υ至5)中任—項之電子電路，其中，與銅或銅合金層（Α)層之樹脂接觸之面的相反側之面，係藉由酸洗處理、軟蝕刻或表面粗化處理之一種以上之處理而減厚之面。又’本發明提供 7) -種電子電路之形成方法’其特徵在於由如下步驟構成：於樹脂基板之單面或雙面形成銅或鋼合金層⑷，接著，於該(Α)層上之一部分或整個面形成銅或鋼合金層⑻，進於。亥(Β)層上t。(5分或整個面形成對銅蝕刻液之蝕刻速度較銅慢之層（C)而製作覆銅積層板，其次，藉由触刻去

除該覆銅積層板之由上述（AW 1 )禮（B)層及（c)層所構成之積層部之一部分至樹脂基板表面而形成銅電路。又，本發明提供 8) -種電子電路之形成方法’其特徵在於由如下步驟構成：於樹脂基板之單面或雙面形成銅或銅合金層（A)而製作覆銅積層板，於該覆銅積層板形成通孔，進而於上述㈧層上之-部分或整個面及通孔内形成由銅或銅合金層⑻所構成之鐘覆層後，於該⑻層上之—部分或整個面形成對銅姓刻液之蚀刻速度較銅慢之層⑹，進而藉由钱刻去除由上述 ⑷層、剛及⑹層所構成之積層部之一部分至 8 201116174 表面而形成銅電路β 又，本發明提供 9)一種電子電路之开彡ώ .* 电峪之形成方法，其特徵在於由如下步驟構成於私f月曰基板之單面或雙面形成銅或銅合金層⑷，接著，於該(A)層上之—部分或整個面形成對銅蝕刻液之蝕刻速度較銅慢之層（C)而劁^ 製作覆銅積層板，其次，藉由蝕刻去除該覆銅積層板之由上述⑷層與（c)層所構成之積層部之一部分至Μ脂基板表面而形成銅電路。又，本發明提供 ,10)-種電子電路之形成方法，其特徵在於··藉由蝕刻 y成；彳ί知基板之單面或雙面之銅或銅合金層（Α)而調節銅或銅合金層⑷之厚度，於該等厚度經調節之層上形成钮刻速度較銅慢之層（C)而製作覆銅積層板，其次藉由敍刻來去除上述（Α)層及（C)層之積層部之一部分至樹脂基板表面而形成銅電路。又’本發明提供 11) 如7)至1 〇)中任一項之電子電路之形成方法其中，於上述树月曰基板之單面或雙面，銅或銅合金層（Α)使用預先使銅泊表面具備對銅蝕刻液之蝕刻速度較銅慢之層之銅羯’來作為形成層時使用之銅箔。又’本發明提供 12) 如7)至1丨）中任一項之電子電路之形成方法其中，於上述（C)或（c)層上形成有财熱層及/或防錢層。又，本發明提供 201116174 13) 如7)至12)中任一項之電子電路之形成方法盆中，使用錄、㉟、鐵、始族元素、金、銀中之任一 ' 該等之組合、或者將該等作為主成分之合金，來作為對上述銅蝕刻液之蝕刻速度較銅慢之層（c)或層（c,)。又’本發明提供 14) 如7)至13)中任一項之電子電路之形成方法，其中，將上述層（c)或層（c’）之沈積量調節為5〇〃g/dm2〜_ 以 g/ dm2 〇又，本發明提供 15) 如7)至14)中任一項之電子電路之形成方法，其中，以酸洗處理、軟触刻或表面粗化處理之—種以上對銅或銅合金層（A)層進行處理。又，本發明提供 16) 如7)至15)中任一項之電子電路之形成方法其中，藉由酸洗處理'軟蝕刻或表面粗化處理之一種以上之處理使銅或銅合金層（A層）減厚。又，本發明提供 17)—種電子電路形成用覆銅積層板，其於樹脂基板之單面或雙面形成銅或銅合金層（A)而製作覆銅積層板，於該覆銅積層板形成通孔，進而於上述（A)層上之一部分或整個面及通孔内形成由銅或銅合金層（B)所構成之鍍覆層後’於該（B)層上之一部分或整個面形成對銅蝕刻液之蝕刻速度較銅慢之層（C) ’進而藉由蝕刻去除由上述層、（B)層及層所構成之積層部之一部分至樹脂基板表面而形成銅電 10 201116174 二特徵在於：於通孔形成前之樹脂基板之單面或雙面，曰/文洗或/及軟#刻對銅或銅纟金層（A)、及φ其後形成之銅或銅合金層(B)所構成之鍍覆層(通孔鍍覆層)之至少一者進行減厚處理。雖以作為覆銅積層板上之電子電路的銅電路之 =為例’但只要以㈣㈣來獲得更加陡叙形狀作為 =有即可應用於作為電子電路之一種形態之銅凸塊形成專所有相關技術。 :發明具有如下效果：藉由触刻覆銅積層板之銅層而仃路形成時’可形成目標之電路寬度更均勻之電路。又’具有可防止產生由蝕刻導致之凹陷之效果。 ::、有如下顯者之效果：可提供-種能夠防止圖 ”"之蝕刻性之提升、短路或電路寬度之不良之發生的優異之電子電路之形成方法。良之發生【實施方式】本發明係利用餘刻之電子電路及形成該電路之方法及用於該等之覆鋼積層板。用以達成本申請發明成於樹脂基板之銅戍銅人金=一種形態’係首先於形層。即，該銅層⑻传㈣2 )上形成銅或銅合金層（B) 开^夕扪爲）糸於覆銅積層板上藉由通孔鍍覆等而新 =層。又’其他形態，係藉由㈣刻等使㈧層減厚。上之二二鋼合金層（A)可為直接形成於樹脂基板 3由接著之箔所構成之銅或銅合金層之任一者°即’關於上述⑷層’亦可使用如下覆銅積層板：不使 201116174 用銅箔，而於對聚醯亞胺等樹脂膜進行電漿處理等表面處理之後直接形成銅層之覆銅積層板^該情況與欲接著之辖為不預先具有EF層之、;自之情況相同’於此階段中，於表面不具有EF層。（B)層之形成主要係藉由濕式鍍覆法而進行，具有形成銅之新生面之特徵。又，藉由軟蝕刻使（A)層減厚時，同樣亦出現銅之新生面。 ----、从久j __，j洲w子< (Aj層' 使用未預先形成EF層之銅猪之（A)層上，形成對銅蝕刻; 之蝕刻速度較銅慢之層（C)層.選擇對銅蝕刻液之蝕刻速；較銅慢之材料作為該⑹層。該材料，宜為鎳、鈷、鐵、: 族、金、銀中之任—種金屬 '或其組合或將該等作為主; 分之合金。尤其理想的是鎖，、金中之任_種金屬或其組合、或將該等作為主成分之合金。若以鎳或鎳合金層為例進行具上…劑部分之位置，…m說月則在靠糊心㈣之_速度由方 ::或錦合金層而受到抑制，相反地，隨著遠離/ 金層，銅之蝕刻以通常之速度進行。 >一，.' c 藉此，自銅電路之側面之抗钮劑垂直地進行蝕列，二"丄 7月曰暴板側大至琨订蝕刻，而形成矩形之銅箱電路。錄或鎳合金層等主要抑制凹陷電路寬度均勻之電路。生，並形成目標^ 於微細電路形成時，化鐵水溶液所…刻液。其:=刻=較快… 化導致-刻速度下降之問題，化鐵水二 12 201116174 液係防止該pq erg 名問通之有效手段◊但是，並不妨礙其他蝕刻液之使用。視需要可更換蝕刻液。 1此，可將形成於銅電路間之樹脂基板上之間隙調整 $與。併上述（A)層及（B)層之銅層的厚度相對應之寬可精確地形成具有銅層之厚度（T)之2倍以下、 ' 5彳°以下之間隙的電路。另一方面，電路寬度可視用途而任意地設計。 ;上述（C)層上，可進一步形成鉻層或鉻酸鹽層及/或 ' —处理等之有機防錄層。於此情形時，有可能產生對圖二蝕刻液之蝕刻速度之差異，但由於藉由適當地選擇其 —:樣可抑制(C)層之表面之氧化’故而可進一步形成穩疋之電路寬度之圖案。述（C)層所含有之鎳、鉑族、金、銀之含量為50 dm2〜3000 w—2，較佳為225〇 "，如2以下，更：想的是…500…m2以下。其係於電路蚀刻時 I3 1產生凹陷、進行均勻之電路飯刻所需之量。 :未滿50 vg/dV’則無該效果。較佳為_ w m以上，更佳為200 # g/ dm2以上。隨著：Γ严為2°”g/dm2以上’則亦會產生耐變色性， 4升而耐熱(耐變色)性提高，因此可謂越多越好。 :此情料，所謂耐變色性，係指可抑制知料構裝(8一—時之熱時變色之功能。而需於過多之情形時，當由於後期步驟之關係需要去除C層時，進行軟則時，去除c層之步驟之負 13 201116174 載變大，有時會產生處理殘渣， π /亘而成為銅電路之設計上之障礙。因此，必須設為上述範圍。又’當於本發明之電子電路用壓延㈣或電解銅羯上設置上述鉻層或絡酸鹽層時，以金屬鉻換算將鉻量讯為 1〇"g/dm2以下。又，於形成上她處理層之情形：’，以石夕單體換算，較理想的是設為2G 以下。其係為了抑制產生對圖案蝕刻液之蝕刻速度之差異。但是:'、商度之量對於防止（c)層之氧化較為有效。疋適以下揭示具有代表性且適宜之鍍覆條件之例。 (鍍銅）

Cu ： 90 g/L H2S04 ： 80 g/L Cl : 60 ppm 液溫：55〜57°C 添加劑：聚二硫二丙烷磺酸鈉（化_ sulfopropyl disUlfide))(RASCHIG '公司製 SPS)、二笨物質 (鍍鎳）

Ni: 10〜40 g/L pH : 2.5 〜3.5

溫度：常溫〜60°C 電流密度Dk : 2〜50 A/dm2 時間：1〜4秒 (鍍鈷） 14 201116174

Co ： 10〜40 g/ L pH : 2.5 〜3.5

溫度：常溫〜60°C 電流密度Dk : 2〜50 A/ dm2 時間：1〜4秒 (鍍鐵）

Fe : 20〜25 g/ L pH : 2.5 〜3.5

溫度：50〜60°C 電流密度Dk : 4〜10 A/dm2 時間：1〜4秒 (鉑族、金、銀之濺鍍條件）裝置：ULVAC 製 MNS— 6000 真空度：0.2 Pa 電力：DC20〜50 W 時間：5〜150秒 (鉻酸鹽處理之條件） (A) 浸潰鉻酸鹽處理 K2Cr207(Na2Cr207 或 Cr03) : 0.1 〜5 g/L pH : 2〜13 溫度：常溫〜60°C 時間：5〜30秒 (B) 電解鉻酸鹽處理

K2Cr207(Na2Cr207 或 Cr03) : 2〜10 g/L 15 201116174

NaOH 或 KOH : ι〇〜50 g/L pH : 7〜13

浴溫：20〜80°C 電流密度Dk : 0.05〜5 A/ dm2 時間：5〜3 0秒陽極：Pt-Ti板、鉛板等 (矽烷處理之條件）自如下各系列之石夕烧中進行選擇。用水將溶解於乙醇之石夕烧稀釋至特定之濃度，塗佈於銅箔表面。濃度· 0.01 wt% 〜2wt% 種類：烯烴系矽烷、環氧系矽烷、丙烯酸系矽烷、胺系矽烷、巯基系矽烷 (錄專之沈積量分析方法）為了分析鎳處理面，而利用FR — 4樹脂壓製並遮蓋相反面。利用濃度30%之硝酸使該樣品溶解，至表面處理覆棋溶化，將燒杯中之溶解液稀釋至1 〇倍，藉由原子吸光分析進行鎳之定量分析。 (鉻之沈積量分析方法）為了分析處理面，而利用FR— 4樹脂壓製並遮蓋相反面。利用濃度10%之鹽酸將該樣品煮沸3分鐘，使處理層溶解’藉由原子吸光分析對該溶液進行鋅、鉻之定量分析。如上所述於（C)層上形成電路形成用抗姓劑圖案，進而使用由氣化銅溶液或氣化鐵溶液所構成之㈣液，去除咐有上述抗姓劑圖案之部分以外的樹脂基板上之上述㈧ 16 201116174 層及(C)層之積層部的多餘部分，至樹脂基板… 殘留邱八# ^虫劑去除’若需要’則進—步藉由軟钮刻去除刀之（C)層。由於自該抗蝕劑圖案之形成令去除多餘之銅箱係通常進行之方法，故無需較多地說明而加以省略。、據本發明’例如可形成具有合併⑷層及⑻層之的厚度（T)之2佟W 4 σ 乂下、進而1.5倍以下之間隙的電路。一、上係可藉由上述說明之（Α)層、（Β)層、（〇層之組合而實現者’為優異之本申請發明之特徵之一。右揭不更適宜之實施條件，則較理想的是於鍍覆或黏貼而形成上述⑷層之後，於(Β)層形成之前，預先藉由蝕刻專去除作為銅箱之Α層之露出面上的為保護該銅羯所施加之層。其係為了良好地進行後續之鍍覆之沈積。，於使用銅箔作為形成於樹脂基板上之銅或銅合金層之情形時，同樣亦可應用於電解銅箱之粗化面（M S)或光澤面 (s面）’但進行钮刻之面通常係、使用光澤面側。於使用壓延銅落之情形時，亦可使用高純度壓延銅馆或提高強度之壓延合金銅箔。本案發明包含全部該等銅箔。 (蝕刻因數之測定條件）蚀刻因數係表示：逐漸擴展地触刻之情形（產生凹陷之情形)時’假設電路被垂直地蝕刻，將自銅箱上表面起之垂線與樹脂基板之交點設為p ，將自該p點起之凹陷之長度之距離設為a時，該a與銅箱之厚度b之比：b/a。該數值越大’ &示傾斜角變得越大，未殘留蝕刻殘渣，凹陷變小〇 17 201116174 I虫刻因數（EF)之計算方法之概略示於圖1。如圖1所不’设定EF = b/ a而加以計算。藉由使用該蝕刻因數，可簡單地判定Ί虫刻性之好壞。實施例其次’對本發明之實施例及比較例進行說明。再者，本貫施例係為了便於理解之例，並不限於下述之例。即，本發明係在記載於本說明書之技術思想之範圍内，包含全部下述所示之實施例以外之態樣或變形者。又’於S玄等例中，鍍銅液、條件係使用申請人於曰本特開2004- 107786中揭示之液、條件，但亦可為此外之鍍鋼液、條件。 (實施例1 ) 使用箔厚1 8 # m之電解銅箔。將該電解銅箔接著於聚醯亞胺樹脂基板上作為覆銅積層心其次，於該覆鋼積層板上形成20 v m之鍍銅層。鍍銅係設為上述條件。其結果，樹脂基板上之電解銅箱及鍍銅層之總厚度達到38以爪。其次，於該鍍銅層上，以上述金濺鍍條件形成沈積量為400以g/dm2之金濺鍍層，以上述鉻酸鹽條件形成鉻酸鹽層。 _ 於形成有該金濺鍍層之覆銅積層板上，藉由抗触劑涂佈及曝光步驟而印刷10條電路，進而實施去除鋼笮之夕、部分之蝕刻處理。 ' 夕餘 (触刻條件）氣化鐵水溶液：（37 wt%、波美度：40。） 18 201116174 液溫：5 0 噴壓：0.1 5 MPa (電路形成條件）電路間距：各m „ 馮30以m間距、100 β m間w 1 銅箔之厚度而變f 門距2種，根據

Γ 文更於本實施例1之情形時，因使用1S m厚之銅箔，妯細a 便用18" 故銅層之厚度合計為38 條件形成電路。對此，以如下从m間距電路形成）抗蝕劑L(線）/S(間隙）頂部（上部）寬度：15以m， (蝕刻因數之觀察） -73从m/27 a m ’完成電路蝕刻時間：2 1 〇秒左右用FIB SIM(聚焦離子束掃描式離子顯路之傾斜角。傾斜角為63。以上可謂良好之結果，於施例1中為79。，係良好之結果。蝕刻因數(EF)達到$，該結果亦良好。形成於銅電路間之樹脂基板上的間隙之最接近之寬度為合併（A)層及（B)層之銅層的厚度之18倍。軟蝕刻性良好’亦未產生處理殘渣。 (實施例2) 本貫她例2中，使用厚度1 2 # m之壓延銅箔，將該壓延銅箱接著於聚醯亞胺樹脂基板作為覆銅積層板。其次，對該覆銅積層板進行軟蝕刻，去除銅層之一部分。藉此，鋼之厚度成為5 //m。 (軟蝕刻條件） 19 201116174 =過氧化氣遇合溶液(硫酸165g/L、過氧化氣水 ▲ c進行次潰、攪拌，實施銅層之減厚處理。於4覆銅積層板上，以上述叙⑽條件形成敍沈積量為75 "g/dm2之鍍鉑層。 ''人藉由柷蝕劑塗佈及曝光步驟印刷1 0條電路，進而實施去除銅箔之多餘邱八 f —、口P刀之钮刻處理。形成於銅電路間之樹脂基板上的間隙夕早祕4 '最接近之寬度為銅層之厚度的36 倍。 ’ I關於電路t成條件，m為：3Q #⑺間距電路抗触劑L/S=25心/5心、完成電路頂部（上部）寬度：10 # m、蝕刻時間：76秒左右。利用FIB-SIM觀察電路之傾斜角。傾斜角為63。以上可谓良好之結果’於本實施例2中為80。，係良好之紝果。蝕刻因數（EF)達到5.5，該結果亦良好。。以上述條件進行钮刻而形成電路，進而去除樹脂後進行軟蝕刻。 10條電路之評價結果，處理殘潰較少，軟触刻性亦良好（〇）。 (實施例3) 本實施例中，於樹脂基板（聚醯亞胺系樹脂）上接著預先形成有Νι沈積量為700 # g/dm2之鍍Ni層之12 “阳壓延銅合金(Cu—0.2 wt%Cr—〇」wt%Zr)箱，而製作覆銅積層板。於該覆銅積層板上形成通孔後，進而鍍覆無電鍍與電鍍共計26 // m之銅。銅合金與銅鍍覆層之總厚度達到μ 20 201116174

Ad m。 :形成有該錢銅層之覆銅積層板上，以上㈣賤鑛條 1 / 、Pd沈積量為7〇〇 # g/ ‘之pd賤錢層。其次，於 '、上藉由抗蝕劑塗佈及曝光步驟印刷10條電路，進而實施去除銅箱之多餘部分之蝕刻處理。形成於銅電路間之樹脂基板上的間隙之最接近之寬产為銅層之厚度的1>9倍。1〇條電路之評價結果，：較；’軟蝕刻性亦良好（〇）。關於電路形成條件，係設為：100 # m間距電路、抗夸生劑L c — η 7 / —j //m/27 "m、完成電路頂部（上部）寬度： 1 5 # m、蝕刻時間：2丨〇秒左右。利用FIB — SIM觀察電路之傾斜角。傾斜角為63。以上可明良好之結果，於本實施例3中為81。，係良好之結果。蝕刻因數(EF)達到6.5，該結果亦良好。 (貫施例4) ^本實施例中，於樹脂基板（聚醯亞胺系樹脂）上接著預先 <成有Ni沈積量為7〇〇 " g/加2之錄Ni層之I〕"爪壓 k銅合金（Cu~ 〇.2 wt%Cr— 0.1 wt%Zr)猪，而製作覆銅積層於°亥覆銅積層板上形成通孔後，進而鍵覆無電鑛與電共古十9 6 D 之銅。銅合金與銅鍍覆層之總厚度為38 // m ° 、…从，涊鍍銅層之覆銅積層板上，以上述Pt_ P(1 又條件形成Pt — pd沈積量為800 " g/ dm2之Pt — Pd濺〇 || 曰/、次’於其上藉由抗蝕劑塗佈及曝光步驟印刷1 0條 21 201116174 進而實她去除銅箔之多餘部分之蝕刻處理。1 0條電路之纟平僧纟:t ® 。果，處理殘渣較少，軟蝕刻性亦良好（〇）β 、成於銅電路間之樹脂基板上的間隙之最接近之寬度為銅層之厚度的1.9倍。 ;電路升》成條件，係設為：1 〇〇 # m間距電路、抗敍劑 L / S = 7 3 / em/27 //m、完成電路頂部（上部）寬度： 15々m、蝕刻時間：210秒左右》。!用fib SIM觀察電路之傾斜角。傾斜角為63。以可謂良好之結果’於本實施例4中為82。，係良好之結果蝕刻因數（EF)達到6.8，該結果亦良好。 (實施例5) 本實施例_，製作如下之銅樹脂積層板：對樹脂基板（驾酿亞胺系樹脂）預先進行《處理後，藉由濺鍍而形成連與塗佈（tie COat)(Ni 一 2〇 wt%Cr)層及金屬晶種層其次藉由售鍍而形成8 "m之銅層。其次，於該鋼樹脂積層板上形成 3〇 ^之鍍銅層。藉此銅層總厚度達到38 "m。進而於銅層上以上述鍍鎳條件形成沈積量為丨2〇〇 β g/ dm2之鍍鎳層。其-人’於其上藉由抗姓劑塗佈及曝光步驟印刷ι〇條電路，進而實施去除銅箱之多餘部分之敍刻處理。形成於銅電路間之樹脂基板上的間隙之最接近之寬度為鋼層之厚度的1.7倍。 & :100 # m間距電路、抗完成電路頂部（上部）寬度：關於電路形成條件，係設為蝕劑 L/S= 73 # m/27 # m、 22 201116174 1 5 # m、蝕刻時間：2 1 〇秒左右。利用FIB — SIM觀察電路之傾斜角。傾斜角為63。以上可謂良好之結果，於本實施例5中為76。，係良好之結果。 10條電路之評價結果，處理殘渣較少，軟蝕刻性亦良好（〇）。触刻因數（EF)達到4，該結果亦良好。 (實施例6) 本實施例中，製作如下之銅樹脂積層板：對樹脂基板（聚醯亞胺系樹脂）預先進行電漿處理後，藉由濺鍍而形成連結塗佈（Ni — 20 wt%Cr)層及金屬晶種層，其次藉由電鍍而形成 8 " m之銅層。其次，於該銅樹脂積層板上形成3〇 “爪之鑛銅層。藉此銅層總厚度達到3 8 # m。進而，於該銅層上以上述鎳一鈷鍍覆條件形成沈積量為1800 "g/dm2之鎳一鈷鍍覆層。其次，於其上藉由抗蝕劑塗佈及曝光步驟印刷〖〇條電路，進而實施去除銅箔之多餘部分之蝕刻處理。形成於銅電路間之樹脂基板上的間隙之最接近之寬度為銅層之厚度的1 · 7倍。關於電路形成條件，係設為：100 β m間距電路、抗蝕劑L/S=73 "m/27 //m、完成電路頂部（上部）寬度： 1 5 # m、蝕刻時間：2 1 0秒左右。利用FIB — SIM觀察電路之傾斜角。傾斜角為63〇以上可§胃良好之結果，於本實施例6中為76。，係良好之結果。 1 〇條電路之評價結果，處理殘渣較少，軟触刻性亦良好（Ο )。触刻因數（EF)達到4，該結果亦良好。 23 201116174 (實施例7) 本實施例中，製作如下之銅樹脂積層板：對樹脂基板（聚醯亞胺系樹脂）預先進行電漿處理後，藉由濺鍍而形成連結塗佈（Ni — 20 Wt%Cr)層及金屬晶種層，其次藉由電鍍而形成 8 # m之銅層《其次，於該銅樹脂積層板上形成3〇之鍍銅層。藉此銅層總厚度達到3 8 "m。進而，於該銅層上以上述鍍鎳條件形成沈積量為25〇〇 y g/ dm2之鍍鎳層。其次，於其上藉由抗蝕劑塗佈及曝光步驟印刷1〇條電路，進而實施去除銅箔之多餘部分之蝕刻處理。形成於銅電路間之樹脂基板上的間隙之最接近之寬度為銅層之厚度的1.8倍。關於電路形成條件’係設為：⑽"m間距電路、抗蚀劑L/S=73 〃m/27 成電路頂部（上部）寬度： 1 5 // m、蝕刻時間：2 1 〇秒左右。利用FIB—SIM觀察電路之傾斜角。傾斜角為63〇以上可謂良好之結果’於本實施例7中為77。，係良好之紝果。 1〇條電路之評價結果’處理殘潰較少，軟飯刻性°亦良好（〇）。蝕刻因數（EF)達到4.5 ’該結果亦良好。 (比較例1) 使用箱厚18 ρ之電解銅落，接著於樹脂基板上。次’於該覆銅㈣板上形成2G心之鍍銅層。鑛銅條件設為上述鍍銅條件。其結果為樹脂其辦％基板上之電解銅箔及, 銅層之總厚度達到3 8 m。 24 201116174 其-人，於其上藉由對抗蝕劑塗佈及曝光步驟印刷1 〇條電路，進而實施銅猪之多餘部分之钮刻處理。形成於銅電 ’之接ί知基板上的間隙之最接近之寬度為銅層之厚度 0.7 倍。關於電路形成條件，係設為：⑽” 蝕劑 L/S=73 " ^ em/27 、完成電路頂部（上部）寬度： 5 # m、蝕刻時間：21〇秒左右。，用邮-SIM觀察電路之傾斜角。傾斜角為〇。以上可明良好之結果，於本比較陷而成為不良。 _ 1中為52，觀察到電路之凹性亦条電路之評價結果’雖處理殘邊較少，軟㈣性亦良好，但勉刻因數(EF)達到13，為不良。 (比較例2) 次，12心之壓延㈣，接著於樹脂基板上。其度成為5 “m。增之口P刀。藉此銅之厚於該覆銅積居此l 〜加2之心層。鍍Μ1條件形成沈積量為Μ 而實2除=:劑塗佈及曝光步驟印刷1。條電路之樹脂基板上的；:、餘部分之触刻處理。形成於銅電路間倍。、之最接近之寬度為銅層之厚度的26 _電路形成條件劑！^s=25以m干係0又為.30 間距電路 '抗蝕扪5 em、完成電路頂部（上部）寬度：丨〇 # 25 201116174 m、蝕刻時間：76秒左右。利用FIB— SIM觀察電路之傾斜角。傾斜角為63〇以上可謂良好之結果，於本比較例2中為54。，觀察到電路之凹陷而成為不良。以上10條電路之評價結果，雖處理殘渣較少，軟蝕刻性亦良好，但蝕刻因數（EF)達到1.4，為不良。 (比較例3) 本比較例3中，製作如下之銅樹脂積層板：對樹脂基板（聚醯亞胺系樹脂）預先進行電漿處理後，藉由濺鍍而形成連結塗佈（NiJOwt%。）層及金屬晶種層，其次藉由電㈣形成8 //m之銅層。其次，於該銅樹脂積層板上形成3〇之鍍銅層。藉此銅層總厚度達到3 8 # m。其次’於其上藉由抗蝕劑塗佈及曝光步驟印刷條電路，進而實施去除銅ϋ之多餘部分之触刻處理。形成於銅電路間之樹脂基板上的間隙之最接近之寬度為銅層之厚度的0.7倍。 & 關於電路形成條件，係今氣.] 你0又為.100 # m間距電路、姓劑 L/ S = 73 // m/ 27 " m、—々册祕 U 元成電路頂部（上部）寬肩 1 5以m、蝕刻時間：2丨〇秒左右。利用FIB — SIM觀窣雷软^+ysw & 规^、電路之傾斜角。傾斜角為63。以可衲良好之結果，於本比較例3中> s 。 j j肀為52 ，產生凹陷而成不良。以上1〇條電路之評價結果，雖處理殘渔較少，軟钱 26 201116174 性亦良好’但蝕刻因數（EF)達到1.3，為不良。 (比較例4) 本比較例4中，製作如下之銅樹脂積層板：對樹脂基板（聚醯亞胺系樹脂）預先進行電漿處理後，藉由濺鍍而形^ 連結塗佈（Ni — 20 wt%Cr)層及金屬晶種層，其次藉由電链而形成8 /zm之銅層。其次，於該銅樹脂積層板上形成3〇之鍍銅層。藉此總銅層之厚度達到38 " m。曰進而，於該銅層上以上述鍍鎳條件形成沈積量為32〇〇仁g/ dm2之鍍鎳層。其次，於其上藉由抗蝕劑塗佈及曝光步驟印刷ι〇條電路’進而實施去除銅羯之多餘部分之蝕刻處理。形成於銅電路間之樹脂基板上的間隙之最接近之寬度為銅層之厚度電路形成條件，係設為：100 ”間距電路、抗 :虫:jL/S=73 "m〆27 完成電路頂部(上部)寬度: # m、蝕刻時間：210秒左右。 :用m-sm觀察電路之傾斜角。傾斜角為。。以上達之、。果’於本比較例4中為78。。又，I虫刻因數（EF) 處理殘逢’為良好。但^若利用軟㈣去除錄層，則產生 L展呆上之可利用性] 本發明具有如下效果：&覆銅刻進行電路形# —. 稽由鋼v自之 /之-糸歹”驟中，加入較薄地形成蝕刻 27 201116174

之不良之發生， -步驟，藉此可形成目標之電路寬度更均一如下效果.無蝕刻所致之處理殘渣，防止可縮短利用蝕刻形成電路之時間。藉此，蝕刻時之蝕刻性之提升、短路或電路寬度因此可用作覆銅積層板（剛性及撓性用），且可用於印刷基板之電子電路之形成。【圖式簡單說明】圖1係蝕刻因數（EF)之計算方法之概略說明圖。【主要元件符號說明】 p饭。又垂直地触刻電路時之自銅箔上表面起之垂線與樹脂基板之交點 a :自P點起之凹陷之長度之距離 b :鋼箔之厚度 28

Claims

201116174 七、申請專利範圍： 1. 一種電子電路，其特徵在於：其係由形成於樹脂基板之單面或雙面之銅或銅合金層 (A) 、形成於該（A)層上之一部分或整個面之銅或銅合金層 (B) 、形成於該（B)層上之一部分或整個面之對銅蝕刻液之蝕刻速度較銅慢之層（C)所構成之積層體；由藉由蝕刻去除該 (A)層、（B)層及（C)層之積層部之一部分至樹脂基板表面而形成之銅電路所構成。 2. —種電子電路’其特徵在於：其係由.形成於樹脂基板之單面或雙面之銅或銅合金層 (A)、形成於遠（A)層上之一部分或整個面之對銅蝕刻液之蝕刻速度較銅慢之層（C)所構成之積層體；由藉由蝕刻去除該 (A)層及（C)層之積層部之一部分至樹脂基板表面而形成之銅電路所構成。 3. 如申請專利範圍第1或2項之電子電路，其中，對該銅蝕刻液之蝕刻速度較銅慢之層（c)為鎳、鈷、鐵、鉑族元素、金、鈀族元素、銀中之任一種金屬、或該等之組合、或者將該等作為主成分之合金。 4. 如申明專利範圍第丨至3項中任一項之電子電路，其中°玄層之沈積量為50 # g/dm2〜3000 " g/dm2 » 5·如申請專利範圍第i i 4項中任一項之電子電路，其中’_與銅或銅合金層（A)層之樹脂接觸之面的相反側之面，係、左過&C洗處理、軟蝕刻或表面粗化處理之一種以上之處理之面。 29 201116174 6 ·如申請專利笳圊笛, 粑圍第1至5項中任-項之電子電路，1 中，與銅或銅合金層（A)屉 '、 )層之樹知接觸之面的相反側之面，係藉由酸洗處理、軟蝕女丨丨+电τ ^ 釈蝕剡或表面粗化處理之一種以上之严理而減厚之面。 & 7.-種電子電路之形成方法’其特徵在於由如下步驟構成：於樹脂基板之單面或雙面形成銅或銅合金層（Α)，接著，於濾（Α)層上之一部分或整個面形成銅或銅合金層（β)，進而於°玄（Β)層上之一部分或整個面形成對銅蝕刻液之蝕刻速度較銅慢之層（C)而製作覆銅積層板，其次’藉由蝕刻去除該覆銅積層板之由該（Α)層、（Β)層及（c)層所構成之積層部之一部分至樹脂基板表面而形成銅電路。 8· —種電子電路之形成方法，其特徵在於由如下步驟構成：於树爿曰基板之单面或雙面形成銅或銅合金層（A)而製作覆銅積層板，於该覆銅積層板形成通孔，進而於該（A)層上之一部分或整個面及通孔内形成由銅或銅合金層（B)所構成之鍍覆層後，於該（B)層上之一部分或整個面形成對銅|虫刻液之触刻速度較銅慢之層（C )，進而藉由触刻去除由該（a ) 層、（B)層及（C)層所構成之積層部之一部分至樹脂基板表面而形成銅電路。 9. 一種電子電路之形成方法，其特徵在於由如下步驟構成：於樹爿曰基板之單面或雙面形成銅或銅合金層（A)，接 30 201116174 =於㈣）層上之-部分或整個面形成對銅敍刻液之㈣慢之層（〇而製作覆銅積層板，其次，藉由敍刻^ ::覆銅：層板之由該⑷層與(c)層所構成之積層部之一 β为至樹脂基板表面而形成銅電路。 :〇.-種電子電路之形成方法’其特徵在於：藉由蝕刻形成於樹脂基板之單面或雙面之銅或銅合金層⑷而調節銅或銅合金層⑷之厚度，於該等厚度經調節之層上形成蝕刻速度較銅慢之層(c)而製作覆銅積層板，其次糟由蝕刻來去除該⑷層及(c)層之積層部之一部分至樹脂基板表面而形成銅電路。 η.如申請專利範圍第7至10項中任一項之電子電路之形成方法，其中，於該樹脂基板之單面或雙面，銅或銅合金層(Α)係使用預先於㈣表面具備對銅蝕刻液之蝕刻速度較銅慢之層（C’)之銅落’來作為形成層時使用之銅羯。 12·如申請專利範圍第7至"項中任—項之電子電路之形成方法’其中’於該(C)或(C，)層上形成有耐熱層及/或防銹層。 13. 如申請專利範圍第7至12項中任一項之電子電路之形成方法，其中，使用鎳…鐵、始族元素、金、飽族元素銀中之S 金屬、或該等之組合、或者將該等作為主成刀之σ金，來作為對該銅蝕刻液之蝕刻速度較銅慢之層（C)或層（c，）。 14. 如申β專利.範圍第7至13項中任一項之電子電路之形成方法，其中，將該層（c)或層（CI)之沈積量調節為5〇 # 31 201116174 g/dm2〜3000 Ag/dm2。丨5.如申請專利範圍第7至14項中任一項之電子電路之形成方法’其中’以酸洗處理、軟姓刻或表面粗化處理之一種以上對銅或銅合金層（A)層進行處理。 16. 如申請專利範圍第7至15射任_項之電子電路之形成方法，其中，#由酸洗處理、軟钮刻或表面粗化處理之一種以上之處理使銅或銅合金層（八層）減厚。 17. 種電子電路形成用覆銅積層板，其於樹脂基板之單面或雙面形成銅或銅合金層㈧而製作覆銅積層板，於該覆銅積層板形成通孔’進而於該⑷層上之—部分或整個面及通孔内形成由銅或銅合金層⑻所構成之鑛覆層後，於該 ()層上t邻刀或整個面形成對銅蝕刻液之蝕刻速度較銅慢之層（C)，進而葬ώ &亡丨+ ^ 9蝕』去除由該（A)層、（B)層及（C)層所構成之積層部之—邻八$ nt w 。刀至柄·月曰基板表面而形成銅電路苴特徵在於：〃於通孔形成俞夕& ，曰基板之單面或雙面，藉由酸洗或 /及軟触刻，對銅或鉬人。金層（A)、及由其後形成之銅或銅 :層(）所構成之錄覆層(通孔鑛覆層)之至少一者進行減 /旱處理。八、圖式· (如次頁） 32