201110321 P970183 31054twf.doc/n 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種積體電路及其製造方法且特別 是有關於一種单導體元件及其製造方法。 【先前技術】 記憶體是一種用來儲存資料或資訊的半導體元件。在 各種記憶體產品中，非揮發性記憶體具有重複儲存、讀取、 或抹除資料，並且在電源中斷時不會喪失資料的能力，因 此，是一種廣為應用於個人電腦或電子設備中的半導體元 件。在非揮發性記憶體中，快閃記憶體是擁有快速讀寫的 能力與高記憶容量等優點’因而被應用於通訊產業、消費 電子工業、資料處理產業以及運輸產業等。 典型的快閃記憶體元件為堆疊式閘極結構。為符合 輕、薄、短、小之需求’縮小快閃記憶體的尺寸、增加記 憶體的儲存密度以及降低製造成本成為近來製造技術的主 要研究課題。然而’當線寬與間距縮小之後’堆疊式閘極 結構之間的間隙的高寬比增加，介電層無法填滿堆疊式閘 極結構之間的間隙而形成缝隙(pipe，seam)。雖然，介電層 形成後會進行再回流(reflow) ’然而，為避免過高的溫度影 響元件的效能，再回流的溫度必須維持在一定的溫度以 下。受限於再回流的溫度，因此，在再回流的過程中，縫 隙仍無法被介電層填滿，以致後續所在製造接觸窗過程中 所沈積的金屬填入其中，而造成相鄰的接觸窗短路的問題。 201110321 P970183 3l054twf.doc/n 【發明内容】 無縫發明提出—種半導體元件，其堆疊式閘極結構之間 閘、了元件’包括基底、多個堆疊 壁、絕緣層與介電層個===底:個】隙 卜夕p^a 士结Ba , <夕1固堆宜閘位於基底上’其彼
二間隙的尺十。第間n_的尺寸小於第 第二摻雜區位於第二間間隙下方的基底中。 位於第-間隙之中。兩個 壁材料層之材質相同。之材貝與間隙 縫隙之中。入雷® # 、邑緣層位於兩個第一間隙壁之間的 電s位於基底上，覆蓋絕緣層與前述 窗，JL位於第H 述半導體元件更包括接觸 :第二電層、絕緣層舆第-間叫 依照本發明實施例所述，上述半導體元 與第二摻雜區直接接觸。 T接觸窗 依照本發明實施例所述，上述半導體元件更 金屬層’其僅位於接觸窗與該第二摻雜區之間。 b 依照本發明實施觸述，上料導體元件中 堆4閘更包括自行對準金屬魏物層，且自行八=各 化物層與梦化金屬層之材質不同。 孟骞石夕 依照本發明實施例所述，上述半導體元件中，、》 上弟 201110321 P970183 31054tw£d〇c/n 二摻雜區上未形成自行對準魏金屬層。 堆晶門:⑼例所述，上述㈣體元射，上述各 控^ 包括穿隧介電層、浮制、關介電層與 ^照本發明實施例所述，上述半導體元 底包括記億胞區與第一邏輯電路區。上 1 胞區，且半導體it件更包括第―電鱼^1於讀 f二^ 一電晶體位於第一邏輯電路區I ,兩個第 之材質相同。 ^上，且其材質與絕緣層 一番本發明實施例所述，上述半導體元件中，上述第 極ST還包括兩個第一延伸源極或汲極區、兩個第-源 區以及多個自行對準金屬魏物層。一二 伸源極或汲極區位於前述第二間隙壁下方 乙 第-源極或祕區位於基底中 。兩個 極區電性連接。多個自行對準金二伸源極或汲 電曰曰體之第-閘極與前述第—源極或汲極區上。 ^本發明實施例所述，上述半導體元 底更包括第二邏輯電路區，且上 上之基 電晶體、兩個第三麵以及兩==更 體位於前述第二邏輯電路區上。、弟一電曰曰 述第二電晶體的第二問極的側壁上固丄，在前 壁材料層之材質相同。兩個第四間隙壁位述間隙 壁周圍，其材質與前述絕緣層之材質相同。“弟—間隙 201110321
Fy/ulSJ 31054twf.doc/n 依照本發明實施例所述，上述半導體元件中，上述第 一電晶體包括兩個第一延伸源極或汲極區，位於上述第二 間隙壁下方的基底中。第二電晶體包括兩個第二延伸源^ 或汲極區三位於上述第三間隙壁與上述第四間隙壁下方的 基底中。第二延伸源極或汲極區之寬度大於第一延伸源極 或汲_極區之寬度。 依照本發明實施例所述，上述半導體元件更包括多個 • 第一自行對準金屬矽化物層與多個第二自行對準金屬矽化 物層。前述多個第一自行對準金屬矽化物層位於上述第一 電晶體之第一閘極與兩個第一源極或汲極區上。前述多個 第二自行對準金屬石夕化物層位於第二電晶體之第二閘極與 兩個第二源極或汲極區上。 一 依照本發明實施例所述，上述半導體元件中，上述其 底包括記憶胞區與邏輯電路區，上述堆疊閘位於該記憶ς 區且半導體元件更包括電晶體、兩個第二間隙壁與兩個第 三間隙壁。電晶體位於邏輯電路區上。兩個第二間隙壁， 位於電晶體的閘極的側壁上，且其材質與間隙壁材料層之 材質相同。兩個第三間隙壁位於電晶體的第二間隙^周 圍，其材質與絕緣層之材質相同。 土 依照本發明實施例所述，上述半導體元件中，上述電 晶體包括兩個延伸源極或汲極區、兩個源極或汲極區以】 多個自行對準金屬矽化物層。兩個延伸源極或汲極區位於 上述第二間隙壁與上述第三間隙壁下方的基底中。兩個源 極或汲極區位於基底中，與前述延伸源極或汲極區電性連 201110321 P970183 31054twf.doc/n 接。多個自行對準金屬矽化物層位於電晶體之閘極上以及 源極或汲極區上。 依照本發明實施例所述，上述半導體元件更包括蝕刻 終止層，位於上述介電層與上述基底、上述堆疊閘、上述 絕緣層之間。 依照本發明實施例所述，上述半導體元件更包括襯 ^，位於上述堆疊閘與上述間隙壁材料層之間以及上述堆 疊閘與上述第一間隙壁之間。 本發明還提出一種記憶元件，包括基底、兩堆疊閘、 兩個間隙壁、絕緣層與介電層。兩堆疊閘位於基底上， 堆登閘之間具有間隙。兩個間隙壁分別位於前述間隙之中 的各堆疊閘_壁上，壁之間具有_。絕緣層位 =前述_之中。介制位於前述基底上，覆 “ 層與前述堆疊閘。 <·、巴緣 依照本發明實施例所述，上述記憶元件中，各堆聂 由下而上包括穿随介電層、浮置閘、閘間介電層與控制^ 田依照本發明實施例所述，上述之記憶元件，豆n $閘更包括—自行對準金射化物層位於上述控制 ^上述自行料金屬魏物層柄成在上述 ’ 的上述基底的表面上。 且閉之間 依照本發明實施例所述，上述之記憶元件中， :更包括-摻雜區位於上述些間隙㈣及上述絕緣層= 依照本發明實施例所述，上述之記憶元件，更包括一 201110321 P970I83 3I054twf.d〇c/n 接觸窗位於上述介雷 中，盘μ、+.你 k W、、’巴緣層與上述也間隙辟之 中與上述摻雜區電性連接。 门障土之 依照本發明實施例所述，上述 觸窗與上述摻雜區直接接觸。.4轉中’上述接 上述之§己憶元件更包括一矽 依照本發明實施例所述， 化金屬層’其僅位於上述接觸涔盘 材質與上述自行對準金屬石夕化物層不同\“區之間’且其 • 基於上述，本發明半導體元件，其在堆聂式間士媒 之間無縫隙，因此，可以避免接觸窗短路的^閘極、、口構 為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉實施例，並配合所附圖式作詳細說明如下。 【貫施方式】 在以下描述中，為方便說明所使用某些用語不是用以 限制本發發明。用語“上，，、“上方，，、“下方，，用以指定圖式 中做出參考的方向。另外，本說明書中使用的詞語“一，，表 示至少一個。 圖1A至1E是依照本發明實施例所繪示之一種半導體 元件的製造方法流程的剖面示意圖。 請參照圖1A ’提供一基底8。基底8例如是半導體基 底’如矽基底或是矽鍺基底或是其他合適之基底。基底8 包括第一區10、第二區20與第三區30。在一實施例中， 弟一區10例如疋§己憶胞區，第二區20為用以形成低壓元 件的第一邏輯電路區；第三區30為用以形成高壓元件的第 201110321 P970183 31054twf.doc/n 二邏輯電路區。 。二?的基底8上形成多個堆她〇〇,在第- 300： 一=:=，與，’間隙-的寬度 中’堆疊閉1〇0由下而上包括穿随介電芦 電層酸之=例控制閉刚。“ 之材質例如是##乡^ 置㈤1G4與控制閘⑽ 由叠結構。_=: 下而上包括閉極結構_由 之封皙勺紅各2 02 ”間極304。閉介電層202、302 電常數^料。:、氮化石夕或具有介電常數大於4之高介 接著，在二:【〇41〇與：，材質例如是摻雜多晶石夕。 鳩所裸露2堆豐閑1〇0之間的間隙1咖、 =路的基底8中形成摻雜區心、U2b。 £二，源極區’摻雜區⑽例如是汲極區。在第- = = 基底8中形成延伸源極或t 伸源極或没極區312。=的基底中形成延 極區212蛊延伸源極卞二。° a、12、延伸源極或汲 植入法。伸或及極區312的形成方法例如是離子 其貫施例中，間隙11%的寬度W4小於〇.3微米， ’、；〇.2微米，而堆疊閘100的厚度H約為3200埃，
201110321 P970183 31054twf.doc/E 間隙110a的高寬比大於L07 ’若直接形成介電層，介電犀 將無法填滿堆疊式閘極結構之間的間隙n〇b而形成^ 隙。因此，在本實施例中，並不直接形成介電層，以 以下的步驟來進行之。. ^ 在堆疊閘100、閘極結構200、300的側壁形成概芦 1H。襯層m可以是氧化石夕、氮化石夕所形成的單層、雒芦 或更多層結構。在-實施例中，襯層u = =層=層，成，形成的方法例如是 a或化學以目沈積製程，以依序形成共形的氧切声盘 ^匕石夕層。其後，在第-區1G、第二區2G與第三區^的 基底8上形成間隙壁材料層116。間隙壁材料層116之 是氧切或是氮切，形成的方法例如是化 /儿積法。 門圖1B ’進行非等向錄刻製程，以移除堆疊 11結構、通表面上所覆蓋的間隙壁材料層 門隙1^!位在1衞之中關隙壁材料層116a，並在 =UGb之堆疊閘！⑽側壁以及閘極結構細、獅的側 ==，，116。，。形成在間隙· s吻=瞻mb彼此相隔-段距離，㈣成縫隙(_, 上移除第二區2G中位於閘極結構 形成来阳思i 除的方法例如是在基底8上 铁光阻層具有開°’裸露出第二區20。 、利用濕式钱刻製程，以移除開口所裸露的間隙壁 11 201110321 P970183 31054twf.doc/n 110c。之後，再將光阻層移除之。 其後’在第一區10、第二區20與第三區30的基底8 上形成絕緣層m。絕緣層120的溝填能力佳，可填滿縫 隙118。絕緣層120之材質例如是氧化石夕或是氮化石夕，形 成的方法例如是化學氣相沈積法。絕緣層120之材質可以 與間隙壁材料層116之材質相同或相異。 f之’請參照圖1D，進行非等向性侧製程，以移 除堆邊閘100 '閘極結構200、3〇〇上方所覆蓋的絕緣層 120 ’留下缝隙118之中的絕緣層120a，並分別在閘極結 · 構200的側壁形成間隙壁12〇b，並在閉極結構獅的側壁 的間隙壁116d周圍形成間隙壁隱。之後，繼續進行蝕 刻製以移除未被_壁懸、12Ge m緣層12〇a 所，蓋的襯層114 ’使堆疊間1〇〇、間極結構2〇〇、3〇〇以 及第二區20與第三區30的基底8表面裸露出來。其後， 分，對第二區20與第三區3〇進行離子植入製程，以分別 在第二區20與第三區30的基底8中形成源極或汲極區222 與322。然後’進行自行對準石夕化製程’以在堆疊閘、 φ 閘極結構200、300以及源極或汲極區222與322上形成自 行對準金屬矽化物124。自行對準金屬矽化物124之材質 例如是矽化鈷或矽化鎳。由於第一區1〇的摻雜區U2a、' 112b並未裸露出來，因此，並未形成自行對準金屬矽化物 124。而所形成的自行對準金屬矽化物124的大小則大致與 源極或汲極區222、322的大小相當。 之後，請參照圖1E，在基底8上形成蝕刻終止層126。 12 201110321 P970183 31054twf.doc/n :層126之材質例如是氮化矽，的方 198。八带a、 ·、、、後，在蝕刻終止層126上形成介電層 玻璃^肤^128之材質例如是氧化石夕、填石夕玻璃、棚碟石夕 1Π石夕坡璃’形成的方法例如是化學氣相沉積法。 绔土’凊參照圖1F’在介電層128上形成光阻層（未 ^制’光阻層具有對應摻雜區112b的開σ，之後，進行 下口所裸露的介電層128以及介電層128 刻終止層126、絕緣層⑽a、間隙壁ii6b以及概 ^ 以形成接觸窗開口 13〇，裸露出掺雜區 112b。之 1㈣接觸窗開口 130之中形成阻障層132。阻障層132 :例如疋鈦或㉙’或是與氮化欽或氮化组之組合。然 Ilf行熱回火製程，使阻障層132中的金屬與摻雜區112b 二，以形成石夕化金屬層i32a，降低片電阻。石夕化 ^屬，132a之材質可以與自行對準魏物124之材質相同 f目異。魏金屬層132a之材質例如是魏鈦或魏扣。 由於接觸窗_ 13G的尺寸小於摻腿⑽之尺寸，且僅 有接觸窗開口 130底部會形成石夕化金屬層咖，因此，所 形成的矽化金屬層132a的尺寸會小於摻雜區1121>尺 換言之，摻_ ll2b對應制窗開口 13G的表面會形 化金屬層132a’而換雜區112b未對應接觸窗開口 13〇的 表面則不會形成梦化金屬層Wa。之後在接觸窗開口 1中填入金屬層，以形成與摻雜區U2b·連接的接觸窗 34。金屬層之材質例如是鎢或是摻雜多晶矽。 請參照圖1E，本發明實施例之半導體元件是形成在基 13 201110321 P970183 31054twf.doc/n 底8上。基底8包括第一區1〇、第二區2〇與第三區3〇。 第一區10例如是記憶胞區。第一區10上的記憶元件 包括多數個堆疊閘1〇〇與摻雜區112a、112t^堆疊閘1〇〇 由下而上包括穿隧介電層1〇2、浮置閘1〇4、閘間介電層 106與控制閘1〇8。控制閘1〇8上具有自行對準金屬矽化物 124。堆叠閘1〇〇之間有大小不同的間隙11〇&與11%。掺 雜區112a位於寬度較小的間隙n〇a下方的基底8之中， 摻雜區112b位於寬度較大的間隙11〇b下方的基底8之 中。間隙UOa中的堆疊閘100的側壁上形成著襯層114， 剩餘的空間則填充著間隙壁材料層116a。而間隙u〇b中 的堆®閘1〇〇的侧壁上形成間隙壁116b，間隙壁116b與 堆®閘1〇〇之間則形成著襯層114，間隙壁116b之間的缝 隙則填充著絕緣層12〇a。 第二區20例如是第一邏輯電路區。第二區20上具有 低壓元件’例如是金氧半導體電晶體，其包括閘極結構 200、襯層114、間隙壁12〇b。閘極結構2〇〇包括閘介電層 202與閘極204。間隙壁120b位於閘極結構200的側壁。 襯層114位於間隙壁120b與閘極結構200以及間隙壁12〇b 與基底8之間。延伸源極或汲極區212以及源極或汲極區 222則位於閘極結構2〇〇兩側的基底8中。在閘極2〇4與 源極，汲極區222上還可具有自行對準金屬矽化物124。 一第二區30例如是第二邏輯電路區。第三區30上具有 高壓元件，例如金氧半導體電晶體，其包括閘極結構300、 延伸源極或汲極區312、源極或汲極區322、間隙壁丨丨6d、 14 201110321 P970183 3l054twf.doc/a 120c。閘極結構300包括閘介電層3〇2與閘極3〇4_。間隙 壁116d、120c位於閘極結構200的側壁。襯層114位於間 隙壁116d與閘極結構300之間以及間隙壁116d、12〇c與 基底8之間，。延伸源極或汲極區312以及源極或汲極區322 則位於閘極結構300兩侧的基底8中。在閘極304與源極 或及極區322上還可具有自行對準金屬石夕化物124。間隙 壁116d、120c組合後的寬度大於間隙壁12〇b寬度。延伸 源極或汲極區312的寬度W2大於延伸源極或汲極區222 的寬度W卜 第一區10、第二區20與第三區30上還覆蓋著蝕刻終 止層126與介電層128。 此外，請參照圖1F，在第一區1〇的介電層128以及 介電層128下方的蝕刻終止層126、絕緣層i20a、間隙壁 U6b以及襯層U4中具有接觸窗134,與摻雜區U2b電^ 連接。接觸窗134與摻雜區U2b之間可具有矽化金屬層 132a。石夕化金屬層132a的面積小於摻雜區112b面積。 本發明實施例在形成介電層之前，以溝填能力比介電 層還好的絕緣層填在間隙壁之間的缝隙之中，因此，可以 應用於間距較小的元件中，避免溝填能力較差的介電層因 為無法填入缝隙，導致後續所在製造接觸窗過程中所沈積 的金屬填入缝隙，造成相鄰的接觸窗短路的問題。 此外，在間隙壁之間的缝隙之中形成絕緣層的製程可 與邏輯電路區形成間隙壁之製程整合，以簡化製程。 雖然本發明已以實施例揭露如上，然其並非用以限定 15 201110321 P970183 31054twf.doc/n ΐΗ:ΞΗ:ΗΞ2: 【圖式簡單說明】 種半導體 圖1Α至1F是依照本發明實施例所冷示之. 兀件的製造方法流程的剖面示意圖。曰 【主要元件符號說明】 8 .基底 10、20、30 :區 100 :堆疊閘 102 :穿随介電層 104 :浮置閘 106 :閘間介電層 108 :控制閘 110a、ll〇b :間隙 112a、112b :摻雜區 114 :襯層 116、116a :間隙壁材料層 116b、116c、li6d、120b、120c :間隙壁 118 :縫隙 120、120a :絕緣層 124 :自行對準金屬矽化物 201110321 P97UI«3 31054twf.doc/n 126 #刻終止層 128 介電層 130 接觸窗開口 132 阻障層 132a :矽化金屬層 134 :接觸窗 200、300 :閘極結構 202、302 :閘介電層 204、304 :閘極 212、312 :延伸源極或汲極區 222、322 :源極或汲極區
Wl、W2、W3、W4 :寬度 Η :厚度
17