TW201108448A - Method and system for manufacturing photoelectric conversion device - Google Patents

Method and system for manufacturing photoelectric conversion device Download PDF

Info

Publication number
TW201108448A
TW201108448A TW099110593A TW99110593A TW201108448A TW 201108448 A TW201108448 A TW 201108448A TW 099110593 A TW099110593 A TW 099110593A TW 99110593 A TW99110593 A TW 99110593A TW 201108448 A TW201108448 A TW 201108448A
Authority
TW
Taiwan
Prior art keywords
layer
film forming
reaction chamber
film
film formation
Prior art date
Application number
TW099110593A
Other languages
English (en)
Inventor
Takafumi Noguchi
Hideyuki Ogata
Katsuhiko Mori
Yasuo Shimizu
Hiroto Uchida
Shin Asari
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201108448A publication Critical patent/TW201108448A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Description

201108448 六、發明說明： 【發明所屬之技術領域】 本發明係關於光電轉換裝置之製造系統及光電轉換裝置 之製造方法。本發明尤其係關於在積層有2個光電轉換單 兀之串列型光電轉換裝置中獲得良好性能之技術。 【先前技術】 近年來，光電轉換裝置通常用於太陽電池或光感測器等 中，尤其於太陽電池中，自能量之有效率之利用之觀點考 慮開始得以廣泛普及。 尤其’使用單晶矽之光電轉換裝置之每單位面積之能量 轉換效率優異。 然而’另一方面’使用單晶矽之光電轉換裝置中，由於 使用對單晶矽結晶塊進行切片而成之矽晶圓，故而製造結 晶塊會耗費大量之能量，製造成本較高。 例如，若使用單晶矽來製造設置於室外等處之大面積之 光電轉換裝置，就現狀而言相當花費成本。 因此，使用可更低價地製造之非晶型（amorph〇us，非晶 虞）矽薄膜（以下亦記作「a_Si薄膜」）之光電轉換裝置，作 為低成本之光電轉換裝置而得以普及。 然而，使用該非晶型（amorphous，非晶質）矽薄膜之光電 轉換裝置之轉換效率，與使用單晶矽或多晶矽、非晶型矽 中之微晶矽等結晶型光電轉換裝置之轉換效率相比而較 低。 因此，作為提高光電轉換裝置之轉換效率之結構，提出 147552.doc 201108448 了積層有2個以上光電轉換單元之串列型、三層型等多接 合型結構。 例如’眾所周知有圖7中所示之串列型光電轉換裂置 100。 該光電轉換裝置1 00中’使用配置有透明導電膜102之絕 緣性透明基板101。透明導電膜1〇2上形成有依序積層p型 半導體層131(p層）、i型矽層132(非晶質矽層，丨層）、及11型 半導體層133(n層）所得之pin型第一光電轉換單元1〇3。第 一光電轉換單兀103上形成有依序積層p型半導體層ι41(ρ 層）i型石夕層142(結晶質石夕層，丨層）、及n型半導體層i43(n 層）所得之pin型第二光電轉換單元1〇4。進而，第二光電轉 換單元104上形成有背面電極丨〇5。 又，亦眾所周知有第二光電轉換單元之丨型矽層係由非 曰曰貝矽層或非晶質矽鍺層形成之串列型光電轉換裝置。進 而，亦眾所周知有在第二光電轉換單元上積層有非晶質矽 層或結晶質矽層作為第三光電轉換單元層之三層型光電轉 換裝置。於該種結構中可實現轉換效率之提高。 作為製造該種串列型光電轉換裝置之方法，眾所周知有 幻如曰本專利第3589581號公報所揭示之製造方法。該製 &方法中，使用與構成非晶質型光電轉換單元（第一光電 轉換單元）之p型半導體層、i型非晶質矽系光電轉換層、及 n型半導體層之各層對應之電漿CVD(chemical vap〇r
Position，化學氣相沈積）反應室，於各反應室中形成一 述層即，藉由使用互不相同之複數個電漿CVD反應 [ 147552.doc 201108448 室而形成複數層。又，該製造方法中，構成結晶質型光電 轉換單元（第二光電轉換單元）之P型半導體層、丨型結晶質 矽系光電轉換層、及η型半導體層係於相同電漿CVD反應 室中形成。 製造該串列型光電轉換裝置100之方法中，如圖8A中所 示，首先，準備成膜有透明導電膜102之絕緣性透明基板 101。 繼而，如圖8B中所示，於成膜於絕緣性透明基板1〇1上 之透明導電膜102上，依序形成？層131、i層132、及n層 133。此處，於一個電漿CVD反應室中形成有上述層131、 132、133中之一層。即，藉由使用互不相同之複數個電漿 CVD反應室而形成上述層131、132及133。 藉此，依序積層之pin型第一光電轉換單元1〇3形成於絕 緣性透明基板101上。 繼而’如圖8C中所示’於相同電漿cvd反應室内，於第 一光電轉換單元103之n層133上形成p層141、i層142、及η 層 143。 藉此’形成有依序積層之pin型之第二光電轉換單元 104 ° 然後’藉由在第二光電轉換單元1〇4之η層ία上形成背 面電極105’而獲得如圖7所示之光電轉換裝置1〇〇。 具有上述構成之串列型光電轉換裝置100藉由例如以下 之製造系統而製造。 該製造系統中’使用將複數個稱作腔室之成膜反應室呈 147552.doc 201108448 直線狀（線形）連結而配置之所謂直線型第一成膜裂置，形 成第一光電轉換單元1 03。 構成第一光電轉換單元103之複數層係於第一成膜裝置 之複數個成膜反應室中形成。即，於互不相同之複數個成 膜反應室之各個中’形成構成第一光電轉換單元1〇3之一 個層。 形成第一光電轉換單元1 〇3之後，使用所謂之直線型第 二成膜裝置形成第二光電轉換單元1〇4。 構成弟一光電轉換單元1〇4之複數層係於第二成膜裝置 之複數個成膜反應室中形成。即，於互不相同之複數個成 膜反應室之各個中’形成構成第二光電轉換單元1〇4之一 個層。 具體而s，例如圖9中所示，製造系統包含第一成膜裝 置160及連接於第一成膜裝置160之第二成膜裝置170。第 一成膜裝置160中，連續直線狀地配置有裝載室161(L : Load’裝載）、p層成膜反應室162、I層成膜反應室163、 及N層成膜反應室164。第二成膜裝置17〇中，連續直線狀 地配置有p層成膜反應室171 ' ；[層成膜反應室172、N層成 膜反應室173、及卸載室174(UL : Unload，卸載）。 該製造系統中’首先將基板搬入並配置於裝載室161 内，然後對裝載室161之内部進行減壓。 繼而’於維持著減壓環境氣體之狀態下，於p層成膜反 應室162中形成第一光電轉換單元103之p層131，於I層成 膜反應室163中形成i層Π2，於N層成膜反應室164中形成η 147552.doc 201108448 層133。更進步於P層成膜反應室171中，於第一光電轉 換單元103之η層133上形成第二光電轉換單元…々之卩層 141。然後，於I層成膜反應室172中形成丨層142，層成 膜反應室173中形成η層143。將以此方式形成有第二光電 轉換單元104之基板搬入至卸載室ι74中，使卸載室174内 部之壓力恢復至大氣壓。最後，自卸載室i 74取出基板。 於圖9中所示之製造系統之g部位，如圖8 A中所示，準 備成膜有透明導電膜102之絕緣性透明基板1〇ι。又，於圖 9所示之Η部位，如圖8B中所示，於成膜於絕緣性透明基 板101上之透明導電膜102上’形成設置有第一光電轉換單 元103之光電轉換裝置之第一中間產物i〇〇a。然後於圖9中 所示之I部位，如圖8C所示，於第一光電轉換單元1〇3上， 形成設置有第二光電轉換單元104之光電轉換裝置之第二 中間產物100b。 圖9中’直線型第一成膜裝置及第二成膜裝置同時處理2 個基板’ I層成膜反應室163係由4個反應室163 a〜163 d構 成’ I層成膜反應室172係由4個反應室172a〜172d構成。 上述之使用直線型成膜裝置之先前之製造方法中，因光 電轉換裝置之各層之膜厚而所需之成膜室數亦不同。 例如’非晶質光電轉換層之i層具有2000〜3000 A之膜 厚，可於專用之反應室内生產。又，針對p、丨、η層之各 個而使用專用之反應室。因此，ρ層雜質不會擴散至i層， 又不會產生因殘留於反應室内之雜質混入p層或η層中所致 之接合混亂。因此，於pin接合結構中可獲得良好之雜質 147552.doc 201108448 分布。 另 方面’作為結晶質光電轉換層之丨層之膜厚為 15000〜25000 A，其需要與非晶質光電轉換層相比大一位 數之膜厚。因此，為提高生產率，於分批式反應室内並行 對複數個基板同時進行處理的情形較為有利。 例如，圖9中，I層成膜反應室163由4個反應室 163a〜163d構成。 該4個反應室163a〜163d内之環境氣體基本相同。該種先 前之成膜裝置中，於反應室163a〜163d之間設置有門閥1)乂 而進行分離。 然而，當於反應室之間搬送基板時，存在因門閥之開關 動作而產生壓力差從而使得反應室内之壓力變得不穩定之 顧慮。 又於搬送基板之反應室之間存在輕微之壓力差之情形 時’存在如下顧慮：於門閥開口時產生氣流而導致附著於 成膜至内壁上之膜剝落、或者微粒飄浮。 、而存在如下問題.產生因門間之開關動作所致之時 間損失（產出效能下降），且因每個反應室内設置有排氣機 構等腔室機構而使得裝置成本增加。又，亦存在裝置發生 故障之風險增加之問題。其結果，難以提高生產率。 【發明内容】 本發明係為解決上述之門es工—1 1 β 述之問碭而完成者，其第一目的在 提供一種光電轉換裝置之劁 /4=. 心製k系統’其可使串列型光電 換裝置中構成第一光電榦拖 兀•电轉換早几或第二光電轉換單元： 147552.doc 201108448 層，於雜質較少之狀態下穩定地成膜，且可實現較高之產 出效能，並可減少裝置成本或裝置出現故障之風險。 又，本發明之第二目的在於提供一種光電轉換裝置之製 造方法，其可使串列型光電轉換裝置中構成第一光電轉換 車兀或第二光電轉換單元之丨層，於雜質較少之狀態下穩 定地成膜，且可實現較高之產出效能。 本發明之第1形態之光電轉換裝置之製造系統係製造在 形成於基板上之透明導電膜上依序積層有p型半導體層、i 型半導體層、及n型半導體層之光電轉換裝置。該製造系 統包含：I層成膜反應室，其至少包含沿搬送上述基板之 搬送方向依序配置之第-成膜部、第二成膜部、及第三成 膜部，且使上述i型半導體層成膜；及複數個門閥，其以 上述搬送方向上之上述第二成膜部之長度較上述第一成膜 部及上述第三成膜部之長度更長之方式，分割上述第一成 膜部、上述第二成膜部、及上述第三成膜部。 本發明之第2形態之光電轉換裝置之製造方法係製造在 形成於基板上之透明導電膜上依序積層有p型半導體層、i 型半導體層、及η型半導體層之光電轉換裝置。該製造方 法係準備I層&膜反應室（電漿CVD反應室），其至少包含沿 搬送上述基板之搬送方向依序配置之第一成膜部、第二成 膜部、及第三成膜部；準備複數個門閥，其以上述搬送方 &上之上㈣二成膜部之長度較上述第一成膜部及上述第 :成膜部之長度更長之方式，分割上述第—成膜部、上述 成膜P &上述第二成膜部；以及在將配置於上述第 147552.doc 201108448 一成膜部與上述第二成膜部之間之門閥、及配置於上述第 二成膜部與上述第三成膜部之間之門閥閉合的狀態下，於 上述第二成膜部中使上述丨型半導體層成膜。 較好的是，本發明之第2形態之光電轉換裝置之製造方 法中：於上述搬送方向之上游，準備連接於上述丨層成膜 反應室之p層成膜反應室（電漿CVD反應室），及設置於上 述I層成膜反應室與上述P層成膜反應室之間之前段門閥； 及於上述第二成膜部中使上述i型半導體層成膜之期間， 打開上述前段Η閥’而自上述p層成膜反應室向不同於上 述第二成膜部之成膜部搬送上述基板。 又不同於上述第一成膜部之上述成膜部較好的是上述 第一成膜部。 較好的疋，本發明之第2形態之光電轉換裝置之製造方 法中：於上述搬送方向之下游，準備連接於上述t層成膜 反應室之N層成膜反應室（電漿CVD反應室），及設置於上 述I層成膜反應室與上述N層成膜反應室之間之後段門閥； 及於上述第二成膜部中使上述⑶半導體層成膜之期間，’ 打開上述後段間’而自不同於上述第二成膜部之成膜部 向上述N層成膜反應室搬送上述基板。 又’不同於上述第二成膜部之上述成膜部較好的是上述 第三成膜部。 本發明之第-形態之光電轉換裝置m统中，形成 1層之電漿CVD反應室藉由門閥而至少分割為3個成膜部(成 膜空間）。因此，可將3個成膜部中位於令間之第二成膜 I47552.doc -II- 201108448 部、位於形成i層之電漿CVD反應室之前段且形成p層之反 應室、及位於形成i層之電漿CVD反應室之後段且形成11層 之反應至元全分離。藉此，可在位於第一成膜部及第三成 膜。卩之間之第二成膜部中，於較之第一成膜部及第三成膜 部而雜質較少之狀態下使i層成膜。 又，本發明之第一形態之光電轉換裝置之製造系統中， 第成膜。卩之長度較弟一成膜部（位於前段之成膜空間）及 第三成膜部（位於後段之成膜空間）之長度更長。因此，第 二成膜部之容積大於第—成膜部及第三成膜部之容積。因 此，與包含由門閥分離之複數個成膜室之先前裝置相比， 可消除因門閥之開關動作所致之壓力差，從而可於穩定之 壓力下成膜。 又可防止因門閥之開關動作而產生時間損失，雖為停 止成膜但可實現較高之產出效能。 再者，此處所說之停止成膜係指於成膜室内在使基板對 向於電極、且使基板靜止之狀態下進行成膜之方法。一般 而言，停止成膜中會如上所述因門閥之開關動作而產生時 間損失’因此相對於在成膜室内—面使基板移動—面於基 板上成膜之移動成膜，產出效能下降。與此相冑，本發明 中雖進行停止成膜，但可實現較高之產出效能。 2 ’可藉由削減門閥數量而減少排氣機構等腔室機構之 數置，從而可降低裝置成本或裝置出現故障之風險。 本發明之第二形態之光電轉換裝置之製造方法中，在配 置於第—成膜部與第二成膜部之間之門閥、及配置於第二 147552.doc -12- 201108448 A臈部與第二成臈部之間之門閥閉合之狀態下’於第二成 膜^中使1層成膜。因此，可於將3個成膜部之中位於中間 之第一成膜4、位於形成丨層之電漿CVD反應室之前段且 开v成卩層之反應室 '及位於形成i層之電漿CVD反應室之後 &且幵/成η層之反應室完全分離的狀態下，使i層成膜。藉 此在位於第-成膜部及第三成膜部的中間之第二成膜部 中，可於雜質較篦_ 士盼Α ' % 成膜部及第三成膜部少之狀態下使i 層成膜。 本發月之第一形態之光電轉換裝置之製造方法中使 用複數個門間，該等門閥係以基板之搬送方向上之上述第 =成膑部之長度較上述第—成膜部及上述第三成膜部之長 =長之方式，分割第-成膜部、第二成膜部、及第三成 膜部。因此，第二成膜部办 — 、 奋積大於第一成膜部及第三成 膜部之容積。因此盘且借驻a 室之先W… 閥予以分離之複數個成膜 差^裝置相比’可消除因門閥之_動作所致之壓力 差，從而可於穩定之壓力下成膜。 刀 又，本發明之第二形態之光電轉換裳置之製 於第二成膜部中使i層成膜之 '， 層成膜反應室向不同於第二成膜部^别段門閥，而㈠ 搬送上述基板。因此，可同時進 j部（第-成膜部） 驟、及自P層成膜反應室向不同—成膜部中之成膜步 送基板之步驟。又，於第-成 《膜部之成膜部搬 打開後段門閥，而自不同於第_ θ成膜之期間， 八昂一成膜部之而 膜部）向Ν層成膜反應室搬送Λ 取犋。卩（第三成 …因此’可同時進行第二 147552.doc 13. 201108448 成膜部中之成膜步驟、及自不同於第二成膜部之成臈部向 N層成膜反應室搬送基板之步驟。 因此，可防止因門閥之開關動作而產生時間損失，從而 雖為停止成膜但可實現高產出效能。 【實施方式】 以下，基於圖式對本發明之光電轉換裝置之製造系統及 光電轉換裝置之製造方法之實施形態進行說明。 又，以下之說明中所使用之各圖中，由於將各構成要素 設為可於圖式上辨別之程度之大小，故而各構成要素之尺 寸及比率適當地不同於實際情況。 以下，基於圖式對積層有第一光電轉換單元及第二光電 轉換單兀之串列型光電轉換裝置進行說明。又，形成有非 晶型矽型光電轉換裝置作為第一光電轉換單元。又，形成 有微晶矽型光電轉換裝置作為第二光電轉換單元。 圖ΙΑ-圖 1C係表示本發明之光電轉換裝置之製造方法之 剖面圖。圖2係表示藉由本發明之光電轉換裝置之製造方 法而製造之光電轉換裝置之層構成的剖面圖。 (光電轉換裝置） 首先，如圖2中所示’藉由本發明之製造方法製造之光 電轉換裝置10中，於基板1之第丨面la(表面）上，依序重疊 形成有第一光電轉換單元3及第二光電轉換單元4。進而， 於第二光電轉換單元4之上形成有背面電極5。第一光電轉 換單元3及第二光電轉換單元4之各自包含pin型層結構。 基板1為具有透光性之絕緣性基板，其包含例如含有玻 147552.doc •14- 201108448 明樹脂等、太陽光之透過性優異且具有耐久性之絕 ,/。/线板1包含透明導電膜2。料透明導電膜2之 ;斗知用例如IT〇(lndium Tin 〇xide，氧化銦錫）、
Sn02、zn◦等具有透光性之金屬氧化物。透明導電膜2係 藉由真空瘵鍍法或濺鍍法而形成於基板U。該光電轉換 4置10中，如圖2之箭頭所示，太陽光§入射至基板12 面lb。 第光電轉換單元3具有Pin結構，該pin結構係積層 有P型半導體層3 1(p層、第_p型半導體層）' 實質為本徵之 i型半導體層32(非晶質碎層、丨層、第-i型半導體層）、h 型半導體層33(n層、第— 依序積層P層3 1、i層32、 η型半導體層）之結構。即，藉由 及η層33而形成第一光電轉換單 元《亥第光電轉換單元3包含非晶型（amorph〇us，非晶 質）石夕系材料（石夕系薄膜）。 第一光電轉換單元3中，例如Ρ層31之厚度為90 A，i層 32之厚度為2500 A，！!層33之厚度為3〇〇 A。第一光電轉換 單元3之p層31、！層32、及n層33係於複數個電漿CVD反應 至中形成。即，於互不相同之複數個電漿CVD反應室之各 個中，形成構成第一光電轉換單元1〇3之一個層。 又’第二光電轉換單元4具有積層著p型半導體層41(p 層、第二P型半導體層）、實質為本徵之丨型半導體層42(結 晶質矽層、1層、第二i型半導體層）、及η型半導體層43(n 層、第二11型半導體層）之pin結構。 即’藉由依序積層P層41、i層42、及η層43而形成第二 147552.doc 15 201108448 、轉換單元4。作為該第二光電轉換單元4之結構，可採 用與第一光電轉換單元相同之非晶型（amorphous，非晶質） ^電轉換單兀’或亦可採用由含結晶質之梦系材料（石夕系 薄膜）形成之光電轉換單元。 第二光電轉換單元4中，P㈣之厚度例如為100入，渴 42之厚度例如為15〇〇〇Α，η層43之厚度例如為15〇Αβ第二 二電轉換：元…層41 '丨㈣ ' 及η層43係於複數個電衆 f反應室中形成。即’於互不相同之複數個電漿CVD反 應至之各個中，形志堪士、够 t /戚構成第一光電轉換單元1〇3之一個 層。 :面：極5包含Ag(銀)、刈(鋁)等具有導電性之光反射 、該月面電極5係使用例如濺鑛法或蒸鑛法形成。又， 亦可採用如下積層結構作為背面電極5之結構·於第二光 電轉換皁元仏層43與背面電極5之間，形成有包含ITO、 Sn〇2、Ζη〇等導電性氧化物之層。 (製造系統） 二基於圖式對製造該光電轉換裝置10之製造系統進 行說明。圖3係模式性地表太 表不本案發明之光電轉換裝置之 製造系統之剖面圖。 如圖3中所示，製锆糸 故 系，，'先匕s弟—成膜裝置60及連接於 弟一成獏裝置60之第二成膜梦 ^ ^ , 取犋裒置70。於第一成膜裝置60係 將複數個稱作腔室之成膜 又犋夂應至呈直線狀（線形）連結而配 置之所謂直線型成膜裝置。 光電轉換單元3。構成Ϊ二一置6〇中形成第— 光電轉換單元3之ρ層31、i層 147552.doc • 16 · 201108448 ay、及〇層33係於第一成膜裝置的之複數個成膜反應室中 乂成即於互不相同之複數個成膜反應室之各個中形成 P層31、i層32、及η層33中之一者。 第一成膜裝置70係將複數個稱作腔室之成膜反應室呈直 線狀（線形）連結而配置之所謂直線型成膜裝置。於該第二 成膜裝置7G中，於第—光電轉換單元3上形成第二光電轉 換單兀4。構成第二光電轉換單元1〇4之口層“、丨層“、及 η層43係於第二成膜裝置之複數個成膜反應室中形成❻ 即，於互不相同之複數個成膜反應室之各個中形成ρ層 4 1、i層42、及11層43中之一者。 第一成膜裝置60中，連續直線狀地配置有裝載室6丨（[··
Load，裝載）、P層成膜反應室層成膜反應室63、及n 層成膜反應室64。於L室之後段中，亦可根據成膜製程之 條件而設置有將基板溫度加熱至一定溫度之加熱腔室。將 基板搬入並配置於裝載室61之後，使裝載室61之内部減 壓。於P層成膜反應室62形成第一光電轉換單元3之p層 31’於I層成膜反應室63形成i層32’且於N層成膜反應室 64形成n層33。 此時，如圖1Α所示，於圖3所示之Α部位準備成膜有透 明導電膜2之絕緣性透明基板i。又，如圖1β所示，於圖3 所示之B部位形成光電轉換裝置之第一中間產物1〇&，該第 一中間產物l〇a係在成膜於絕緣性透明基板1上之透明導電 膜2上設置有第一光電轉換單元3之p層31、i層32、n層 3 3° 147552.doc •17- 201108448 於第二成膜裝置7〇中，連續直線狀地配置有p層成膜反 應室71、I層成膜反應室72、N層成膜反應室73、及卸載室 74(UL : Unload，卸載）。於p層成膜反應室71中，繼而於 由第一成膜裝置60形成之第一光電轉換單元3之η層33上， 形成第二光電轉換單元斗之卩層^。於〗層成膜反應室72中 形成1層42，於Ν層成膜反應室73中形成η層43。將形成有 第二光電轉換單元104之基板搬入至卸載室74，使卸載室 74内部之壓力恢復至大氣壓。最後，自卸載室74取出基 板0 此時，如圖1C所示，於圖3所示之c部位形成在第一光 電轉換單元3上设置有第二光電轉換單元4之光電轉換裝置 之第二中間產物1 〇b。 又，於圖3中所示之直線型第一成膜裝置6〇中，同時處 理2個基板。I層成膜反應室63由沿搬送基板之搬送方向依 序配置之4個反應室63a(第 一成膜部）、反應室63b(第二成 膜部）、反應室63c(第二成膜部）、反應室63d(第三成膜部） 所組成。又，於直線型第二成膜裝置7〇中同時處理2個基 板。I層成膜反應室72由沿搬送基板之搬送方向依序配置 之4個反應室72a(第一成膜部）' 反應室72b(第二成膜部）、 反應室72c(第二成膜部）、反應室72d(第三成膜部）所組 成0 如此之本實施形態之光電轉換裝置之製造系統中，工層 成膜反應室63藉由門閥DV而至少被分割為3個成膜部（成膜 空間）。具體而言，I層成膜反應室63被分離為位於前段之 147552.doc -18· 201108448 第一成膜部（反應室63a)、位於中間之第二成膜部（反應室 63b、6；3C)、位於後方之第三成膜部（反應室63d)之3個成膜 部。反應室63a與反應室63b、及反應室63c與反應室63d之 間配置有門閥DV，藉此將][層成膜反應室63分割為3個成膜 部。又，反應至63b與反應室63c之間未配置有門閥DV， 故反應室63b、63 c構成一個成膜部（第二成膜部）。該第二 成膜部之長度較第一成膜部（反應室63a)及第三成膜部（反 應室63d)之長度更長。 具體而言’ I層成膜反應室63包含複數個門閥DV1、 DV2。該複數個門閥DV以搬送基板1之搬送方向上之反應 室63b、62c之總計長度較反應室63a及反應室63d之長度更 長之方式分割反應室63a、63b、63c、63d。即，第1門閥 DV1設置於反應室63a與反應室63b之間。第2門閥DV2設置 於反應室63c與反應室63d之間。 又，P層成膜反應室62與I層成膜反應室63之間設置有第 3門閥DV3(前段門閥）。I層成膜反應室63與N層成膜反應室 64之間設置有第4門閥DV4(後段門閥）。 又’ I層成膜反應室72包含複數個門閥DV1、DV2。該複 數個門閥DV係以搬送基板1之搬送方向上之反應室72b、 72c之總計長度較反應室72a及反應室72d之長度更長之方 式分割反應室72a、72b、72c、72d。即，第1門閥DV1設 置於反應室72a與反應室72b之間。第2門闊DV2設置於反 應室72c與反應室72d之間。 又，P層成膜反應室71與I層成膜反應室72之間設置有第 147552. doc •19· 201108448 3門閥DV3(前段門閥）。j層成膜反應室72與n層成膜反應室 73之間設置有第4門閥〇V4(後段門閥）。 以下之說明中，為說明本發明之製造系統及製造方法， 對第一成膜裝置60之製造方法進行說明，第二成膜裝置7〇 中亦採用同樣之製造系統並適用同樣之製造方法。 又’上述製造系統中，於基板1安裝於載體上之狀態 下’將載體自複數個成膜室62搬送至成膜室73，上述複數 個半導體層積層於基板丨上。因此，本發明中，搬送基板 係指將安裝於載體上之基板與載體一同搬送。又，載體上 a又置有開口部，於基板丨之一部分露出之狀態下，僅於基 板1之露出部分上積層半導體層。 具有该種結構之本實施形態之製造系統中’可將3個成 膜部中位於中間之第二成膜部（反應室6313、63c)、位於1層 成膜反應室63之前段且形成p層之成膜部（p層成膜反應室 2)及位於1層成膜反應室63之後段且形成n層之成旗部 (N層成膜反應室64)完全分離。藉此，於位於第一成膜部 與第三成膜部之令間之第二成膜部中，可於較之第一成膜 部及第二成膜部而雜質較少之狀態下使丨層成膜。 又，本實施形態之製造系統中，第二成膜部之長度較第 一成膜部（位於前段之成膜空間）及第三成膜部（位於後段之 成膜空間）之長度更長。_，第二成膜部之容積大於第 一成膜部及第三成膜部之容積。因此，與包含藉由門閥而 離之複數個成膜至之先前裝置相比，可消除因門閥之開 關動作所致之壓力差，從而可於穩定之Μ力下成膜。 147552.doc 201108448 2 ’可防止因門閥之開關動作而產生時間損失，雖 止成膜但可實現較高之產出效能。 :，可藉由減少門閥數量而減少排氣機構等腔室機構之 置’從而可降Μ置成本或裝置出現故障之風險。 (製造方法） 其次，對使用上述光電轉換裝置之製造系統製造光電轉 換裝置ίο之方法進行說明。 首先，如圖1Α中所示，準備成膜有彡明導電膜2之絕緣 性透明基板1。 繼而，如圖1Β中所示，使用複數個電装CVD反應室，於 成膜於絕緣性透明基板！上之透明導電膜2上形成構成第— 光電轉換單S3之g31、i層32、n層33。具體而言，於一 個P層成膜反應室62中形成一個？層31，其後於下一個1層 成膜反應室63中積層i層32。同樣地，於下一個1^層成膜反 應至64中積層n層33。如此，藉由向複數個電漿CVD反應 室内搬送基板1並使各層成膜，而於基板丨之透明導電膜2 上積層有p層31、i層32、η層33。藉此，形成光電轉換裝 置之第一中間產物l〇a。 作為P層31之成膜方法’可藉由使用電漿cvd法，例如 於下述條件下使非晶型矽（a_Si)之p層成膜。具體而言，將 基板溫度設定為180〜200°C，將電源頻率設定為13 56 MHz，將反應室内壓力設定為70〜12〇 Pa，作為反應氣體 流罝’將單珍烧（SiH4)設定為300 seem，將氫（h2)設定為 2300 seem，將以氫作為稀釋氣體之二侧燒（b2H6/H2)設定 147552.doc •21- 201108448 為180 seem，將曱烷（CH4)設定為500 seem。 又’作為i層32之成膜方法，可藉由使用電漿CVD法， 例如於下述條件下使非晶質矽（a_Si)之i層成膜。具體而 吕’將基板溫度設定為180〜200°C，將電源頻率設定為 13.56 MHz，將反應室内壓力設定為70—^0 pa，作為反應 氣體流量，將單矽烷（SiH4)設定為1200 seem ° 進而，作為η層33之成膜方法，可藉由使用電漿CVD 法’例如於下述條件下使非晶型矽（a_si)之η層成膜。具體 而言’將基板溫度設定為180〜200°C，將電源頻率設定為 13.56 MHz，將反應室内壓力設定為7〇〜12〇 Pa，作為反應 氣體之流量，將以氫作為稀釋氣體之膦（Ph3/H2)設定為2〇〇 seem ° 繼而’如圖1C所示’使用複數個電漿cvd反應室，於第 一光電轉換單元3之η層33上形成構成第二光電轉換單元4 之P層41、！層42、η層43。具體而言，於一個p層成膜反應 至71中形成一個卩層“，其後，於下一個j層成膜反應室72 中積層1層42。同樣地，於下一個Ν層成膜反應室73中積層 11層43。如此，藉由向複數個電漿CVD反應室内搬送基板又 並使各層成膜，而於第一光電轉換單元3上形成設置有第 一光電轉換單元4之光電轉換裝置之第二中間產物l〇b。 進而，於第二光電轉換單元4之11層43上，藉由形成背面 電極5而獲得如圖2中所示之光電轉換裝置1〇。 作為P層41之成膜方法，可藉由使用電漿CVD法，例如 於下述條件下使微晶矽（gC_Si)2p層成膜。具體而言，將 147552.doc •22- 201108448 基板溫度設定為180〜200°C，將電源頻率設定為13·56 MHz，將反應室内壓力設定為500〜900 Pa ,作為反應氣體 流量，將單石夕烧（SiH4)設定為100 seem，將氫（h2)設定為 25000 seem，將以氫作為稀釋氣體之二硼烷（B2h6/H2)設定 為 50 seem。 作為i層42之成膜方法，可藉由使用電漿cvd法，例如 於下述條件下使微晶石夕（μ〇 Si)之i層成膜。具體而言，將 基板溫度設定為180〜200°C，將電源頻率設定為13 56 MHz，將反應室内壓力設定為500〜900 Pa，作為反應氣體 流ΐ ’將單碎烧（SiH4)設定為1 8〇 seem，將氫（Η〗）設定為 27000 seem ° 作為η層43之成膜方法’可藉由使用電漿evD法，例如 於下述條件下使微晶矽（pc-Si)之η層成膜。具體而言，將 基板溫度設定為180〜200。(：，將電源頻率設定為13 56 MHz ’將反應室内壓力設定為500〜900 Pa，作為反應氣體 流量，將單矽烷（SiH4)設定為i8〇 seem，將氫（H2)設定為 27000 SCCm’將以氫作為稀釋氣體之膦（pH3/H2)設定為2〇〇 seem ° 尤其，本實施形態之製造方法中使用上述製造系統，以 下述方式於基板1上使半導體層成膜。具體而言，本實施 形態之製造方法中，於配置於第一成膜部（反應室63a)與第 二成膜部（反應室63b)之間之第i門閥DV1、及配置於第二 成膜部（反應室63c)與第三成膜部（反應室63d)之間之第2門 閥DV2閉合之狀態下，於第二成膜部（反應室63b、63c)中 [ I47552.doc •23· 201108448 使丨層成膜。 又’於第二成膜部（反應室63b、63c)中使i層成膜之期 門打開第3門閥DV3，自P層成膜反應室62向不同於第一 成膜部之成膜部（例如第一成膜部）搬送基板1。 又，於第二成膜部（反應室63b，63c)中使i層成膜之期 間’打開第4門閥DV4 ·，自不同於第二成膜部之成膜部（例 如第三成膜部）向N層成膜反應室64搬送基板1。 以下，一面參照附圖一面對搬送保持基板1之載體之動 作及上述各成膜室中之動作進行說明。 圖4A〜圖6B說明本發明之製造系統之各反應室中之動作 之剖面圖。 以下說明中，對第一成膜裝置60中之製造方法進行說 明’但第二成膜裝置70中亦可藉由與第一成膜裝置6〇同樣 之動作方法而進行成膜步驟。 圖4A〜圖6B中’符號4〜符號10所示之構件表示載體。 即’表示於反應室62〜反應室64中配置有符號4〜符號1〇所 示之載體之狀態。 又’於反應至62〜反應至64之各個中排列有3個四邊形’ 其表示各反應室中之第一 RF(radio frequency，射頻）電源 之動作狀態、加熱器之動作、及第二RF電源之動作狀態。 其中，以黑色所示之四邊形（實心四邊形、「矚」）表示 ON(接通）狀態，以實線所示之四邊形（中空四邊形、「口」） 表示OFF(斷開）狀態。又，當第一 RF電源及第二rf電源之 各自為ON狀態時’表示在安裝於反應室中之載體上之2個 147552.doc -24- 201108448 基板之各個上進行成膜。 又’反應室62〜反應室64之各個上排列有2個三角形 ( <」’「>」），其表示各反應室中之載體之搬送方法。 又於為符號「>」變為「►」之情形時’表示進行向右 方向搬送載體之動作。 又，反應室02〜反應室64之各個上連接有氣閥（pr〇cess GaS ’製程氣體）及壓力調整閥（APC，Auto Pressure C〇ntn)Uer ’自動塵力控制器）。以黑色（實心）所示之氣閥 表示門閥之開口率為舰，即全開狀態…以實線(中 空）所不之氣閥表示門閥之開口率為〇% ,即全閉狀態。 又，壓力調整閥中，以黑色（實心）所示之狀態表示壓力 調整閥之開口率為鹏，即全開狀態。X，以影線所示 之壓力調整閥表示根據氣體流量而調整反應室内壓力之狀 態。 以下對第一成膜裝置60中之本實施形態之製造方法進行 說明。 (1)首先，如圖4A所示，於構成第一成膜裝置之所有反應 室中進行成膜步驟。即，於p層成膜反應室62中，使卩層31 在安裝於載體No. 5上之基板上成膜。於反應室63a〜反應 室63d中，使i層32在安裝於載體Ν〇· 6〜Ν〇· 9上之基板上成 膜。又，於Ν層成膜反應室64中，使11層33在安裝於載體 No. 10上之基板上成膜。再者，預先在安裝於圖4α〜圖 中所示之載體上之基板上形成透明導電膜。 I層成膜反應室63 (反應室63 a〜反應室63d)，藉由第1門閥 147552.doc •25· 201108448 ，及第2門閥DV2而至少分割為3個成膜部。本實施形態 中，！層成膜反應室63分割為作為第—成膜部之反應室 63a、作為第二成膜部之反應室63b、63。、及作為第三成 膜部之反應室63d。 反應室63a與反應室63b之間設置有第丨門閥dv卜反應 室63c與反應室63d之間設置有第2門閥DV2。另一方面， 反應室63b、63c之間為設置有門閥。 因此，可使位於第一成膜部與第三成膜部之間之第二成 膜部（反應室63b、63〇與1>層成膜反應室62&N層成膜反應 室64完全分離。 藉此，可於較之第一成膜部及第三成膜部而雜質較少之 第二成膜部（反應室63b、63c)中，於雜質較少之狀態下使} 層成膜。 (2) 繼而，如圖4B所示，於N層成膜反應室64中，結束使n 層33成膜於裝在載體No. 10上之基板上之步驟（Rf : OFF)。將N層成膜反應室64之氣閥閉合，去除n層成膜反 應室64内之氣體（真空排氣 (3) 繼而，如圖4C所示，向第二成膜裝置7〇之p層成膜反應 至71，搬送配置於N層成膜反應室64中之載體No. 10(向右 方向搬送）。 另一方面，於反應室63d中，結束使i層32成膜於裝在載 體No. 9上之基板上之步驟（rf : 〇FF)。去除反應室63(1内 之氣體。 (4) 繼而，如圖4D所示，將載體No. 1〇自反應室64搬送至第 147552.doc 201108448 二成膜裝置70之P層成膜反應室71。又，打開第4門閥 DV4 ’將載體No. 9自反應室63d搬送至N層成膜反應室64 搬送。於進行如此搬送步驟之期間，於反應室63b、63c 中’於門閥DV1、DV2閉合之狀態下，進行使i層32於裝在 載體No. 7〜No. 8上之基板上成膜之步驟。 即’於反應室63b、63c中使i層32成膜之期間，打開第4 門閥DV4 ’自不同於反應室63b、63c之反應室63d向N層成 膜反應室64搬送基板。 (5) 繼而’如圖4E所示，根據成膜條件而調整反應室63(1及 N層成膜反應室64之各自之壓力》 (6) 繼而’如圖5A所示，於n層成膜反應室64中，開始使!! 層33於裝在載體No. 9上之基板上成膜之步驟（RF : ON)。 另一方面，於反應室63 a〜反應室63c中，結束使i層32成 膜之步驟（RF : OFF)。 (7) 繼而，如圖5B所示，將載體No. 6、載體No_ 7、及載體 No· 8搬送至進行下述步驟之反應室。 即，將載體No. 8自反應室63c搬送至反應室63d，將載 體No. 7自反應室63b搬送至反應室63c，將載體No. 6自反 應室63a搬送至反應室63b。 (8) 繼而，如圖5C所示，於反應室63b〜反應室63d中，開始 使i層32於裝在載體No. 6〜No. 8上之基板上成膜之步驟 (RF : ON)。 另一方面，於反應室63a中，將反應室63 a之氣閥閉合， 去除反應室63 a内之氣體。 147552.doc -27· 201108448 又’於P層成膜反應室62中，結束使p層31成膜於裝在载 體No. 5上之基板上之步驟（RF : 〇ff)，將P層成膜反應室 62之氣閥閉合’去除P層成膜反應室62内之氣體。 (9) 繼而，如圖5D所示，打開第3門閥Dv3，將載體?^〇. $自 P層成膜反應室62搬送至反應室63a。於進行如此搬送步驟 之期間，於反應室63b、63c中，於門閥DV1、DV2閉合之 狀態下’進行使i層32於裝在載體No· 6〜No. 7上之基板上 成膜之步驟。 即’於反應室63b、63c中使i層32成膜之期間，打開第3 門閥DV3 ’自P層成膜反應室62向不同於反應室63b、63c 之反應室63a搬送基板。 (10) 繼而，如圖5E所示，根據成膜條件而調整反應室63a 之壓力。又，.將裝有未形成p層31之基板之載體ν〇· 4重新 搬入至P層成膜反應室62中。 (11) 繼而’如圖6A所示’於反應室63a中，開始使丨層32於 裝在載體No· 5之基板上成膜之步驟（rf : 〇N)。又，根據 成膜條件而調整P層成膜反應室62之壓力。 (12) 然後，如圖6B所示’於P層成膜反應室62中，開始使p 層31於裝在載體No· 4上之基板上成膜之步驟（1^7 ·· 〇Ν)。 錯由以上之一糸列動作，於基板上依序形成有第一光電轉 換單元3之ρ層31、i層32、η層33。 如上所述，本實施形態中，可使3個成膜部中位於中間 之弟一成膜部（反應至63b、63c)與形成ρ層之成膜部（反應 室62)及形成η層之成膜部（反應室64)完全分離。藉此，於 147552.doc -2S- 201108448 第二成膜部（反應室63b、63c)中，可於較之第一成膜部（反 應室63a)及第三成膜部63d而雜質較少之狀態下，使丨層成 膜。 又’於反應室63b、63c中使i層成膜之期間，打開第3門 閥DV3，自P層成膜反應室62向反應室63a搬送基板。因 此’可同時進行反應室63b、63c之成膜步驟、及自p層成 膜反應室62向反應室63a搬送基板之步驟。 又’於反應室63b、63c中使i層成膜之期間，打開第4門 閥DV4 ’自反應室63d向N層成膜反應室64搬送基板。因 此，可同時進行反應室63b、63c之成膜步驟、及自反應室 63d向N層成膜反應室64搬送基板之步驟。 因此，可使反應室63b、63c與反應室63a、63d完全分離 而進行成膜步驟。 藉此，可於第二成膜部（反應室63b，63c)中，於較之第 一成臈部（反應室63a)及第三成膜部63d而雜質較少之狀態 下使W成膜。 進而’第二成膜部之長度（反應室63b、6孔之總計長 度）’較第一成膜部（反應室63a)及第三成膜部（反應室63^) 之長度更長。因此’第二成膜部之容積大於第一成膜部及 第二成膜部之容積。因此，肖包含藉由門閥而分離之複數 個：膜室之先前裝置相比’可消除因門閥之開關動作所致 之^力差’從而可於穩定之壓力下成膜。 又’藉由減少門閥數量’彳降低門閥開口時產生氣流而 致附著於錢錢壁上之_落、或微粒飄浮之風險。 147552.doc -29- 201108448 進而，可防止因門閥之開關動作而產生時間損失，雖為 停止成膜但可實現較高之產出效能。 以上’對本發明之光電轉換裝置之製造系統及光電轉換 裝置之製造方法進行了說明。本發明之技術範圍並不限定 於上述實施形態，可於不脫離本發明主旨之範圍内增加各 種變化。 例如’亦可於P層成膜反應室62與反應室63a之間設置有 使i層成膜之前段反應室，該前段反應室相當於不同於第 二成膜部之成膜部。該情形時’該前段反應室與p層成膜 反應室62之間設置有前段門閥。該情形時，亦可於反應室 63b、63c中進行成膜步驟之期間，打開前段門閥，自p層 成膜反應室62向前段反應室搬送基板。 又’亦可於N層成膜反應室64與反應室63d之間設置有使 1層成膜之後段反應室’該後段反應室相當於不同於第二 成膜部之成膜部。該情形時’該後段反應室與N層成膜反 應至64之間設置有後段門閥。該情形時，亦可於反應室 63b、63c中進行成膜步驟之期間，打開後段門閥，自後段 反應室向N層成膜反應室64搬送基板。 又’於上述實施形態中，對2個反應室63b、63c構成第 一成膜部之情形進行了說明，亦可由3個以上反應室構成 第一成膜部°又’與第二成膜部對應之1個反應室之長 度亦可大於與第一成膜部及第三成膜部對應之反應室之 長度。 本發明可廣泛適用於光電轉換裝置之製造系統及光電轉 147552.doc 201108448 換裝置之製造方法。 【圖式簡單說明】 圖1A係表示本發明《光電轉換巢置之製造方法之剖面 圖。 圖1B係表示本發明之光電轉換裂置之製造方法之剖面 圖。 圖1C係表示本發明之光電轉換裴置之製造方法之剖面 圖。 圖2係表示藉由本發明之光電轉換裝置之製造方法而製 造之光電轉換裝置之層構成的剖面圖。 圖3係表示製造本發明之光電轉換裝置之製造系統之一 例的概略圖。 圖4A係說明本發明之製造系統之各反應室中之動作之模 式圖。 圖4B係說明本發明之製造系統之各反應室中之動作之模 式圖。 圖4C係說明本發明之製造系統之各反應室中之動作之模 式圖。 圖4D係說明本發明之製造系統之各反應室中之動作之模 式圖。 圖4E係說明本發明之製造系統之各反應至中之動作之模 式圖。 圖5 A係說明本發明之製造系統之各反應至中之動作之模 式圖。
E 147552.doc -3卜 201108448 圖5B係說明本發明之製造系統之各反應室中之動作之模 式圖。 圖5C係說明本發明之製造系統之各反應室中之動作之模 式圖。 圖5D係說明本發明之製造系統之各反應室中之動作之模 式圖。 圖5E係說明本發明之製造系統之各反應室中之動作之模 式圖。 圖6 A係說明本發明之製造系統之各反應室中之動作之模 式圖。 圖6B係說明本發明之製造系統之各反應室中之動作之模 式圖。 圖7係表示先前之光電轉換裝置之一例之剖面圖。 圖8 A係表示先前之光電轉換裝置之製造方法之剖面圖。 圖8B係表示先前之光電轉換裝置之製造方法之剖面圖。 圖8C係表示先前之光電轉換裝置之製造方法之剖面圖。 圖9係表示製造先前之光電轉換裝置之製造系統之一例 的概略圖。 【主要元件符號說明】 2 3 4 5 透明基板 透明導電膜 第一光電轉換單元 第二光電轉換單元 背面電極 147552.doc -32- 201108448 ίο 31 32 33 41 42 43 60 61 62 63(63a、63b、63c、63d) 64 70 71 72(72a、72b、72c、72d) 73 74
A、B、C DV1、DV2、DV3、DV4 光電轉換裝置 P型半導體層 i型矽層（非晶質矽層） η型半導體層 ρ型半導體層 i型矽層（結晶質矽層） η型半導體層 第一成膜裝置 裝載室 Ρ層成膜反應室 I層成膜反應室 Ν層成膜反應室 第二成膜裝置 Ρ層成膜反應室 I層成族反應室 Ν層成膜反應室 卸載室 部位 門閥 147552.doc -33-

Claims (1)

  1. 201108448 七、申請專利範園： 1 一種光電轉換裝置之絮碎έ ^ ^ 疋衣k系統，其特徵在於，並 成於基板上之透明導電膜 ，、糸在形 A 序積層有P型半導體層、i 型半導體層、及η型丰道 導體層之光電轉換裝置之製造季 統，且該製造系統包含·· 直 < 衣以糸 I層成膜反應室，：a：至，丨、 μ庠㈣广 含沿搬送上述基板之搬送方 向依序配置之弟—成膜部、第二成膜 部，且使上述i型半導體層成膜；及 第一成膜 複數個門閥，其以上述搬送方向 之長度較上述第一成膜邱B I 31第一成膜部 士 1 祺邛及上述第三成臈部之長度更#· 之方式，分割上诚笛丄 丨心我度更長 述第三成膜部。 成膜。卩、及上 2. 一種光電轉換裝置之劁 罝义碰造方法，其特徵在於， 成於基板上之透明導電 ' ' 形 型半導體屛« 、上依序積層有P型半導體層、i I干等體層、及η型丰壤 干V體層之光電轉換裝 法，且該製造方法係 扶置之製&方 準備I層成膜反應室，装 送方向依序配置之第^:至少包含沿搬送上述基板之搬 膜部；置之第―成膜部、第二成膜部、及第三成 準備複數個門閥，复 ^ ^ ^ ^ ^ 上述搬送方向上之上述第二成 臊。P之長度較上述第— 成* 更長之方* 、邛及上述第三成膜部之長度 文贲之方式，分割上述 又 及上述第三成膜部；及成膜。p、上述第二成膜部、 在將配置於上述第-成膜部與上述第二成膜部之間之 147552.doc 201108448 門閥、及配置於上述第二成膜部與上述第三成膜部之間 之門閥閉合的狀態下，於上述第二成膜部中使上述丨型半 導體層成膜。 3，如凊求項2之光電轉換裝置之製造方法，其中 於上述搬送方向之上游準備連接於上述〗層成膜反應室 之P層成膜反應室，及設置於上述丨層成膜反應室與上述 p層成膜反應室之間之前段門閥；及 於上述第二成膜部中使上述i型半導體層成膜之期間， 打開上述前段門閥，而自上述P層成膜反應室向不同於 上述第二成膜部之成膜部搬送上述基板。 4.如請求項3之光電轉換裝置之製造方法，其中 不同於上述第二成膜部之上述成膜部係上述第一成膜 部。 5_如請求項2之光電轉換裝置之製造方法，其中 —於上述搬送方向之下游，準備連接於上述I層成膜反應 至之N層成膜反應室’及設置於上述1層成膜反應室與上 述1'1層成膜反應室之間之後段門閥；及 於上述第二成瞑部中使上述i型半導體層成膜之期間， 打開上述後段門間’而自不同於上述第二成膜部之成膜 部向上述N層成膜反應室搬送上述基板。 6·如請求項5之光電轉換裝置之製造方法，其中 不同I- '4-*紫 — 、％矛二成膜部之上述成膜部係上述第三成膜 部。 147552.doc
TW099110593A 2009-04-06 2010-04-06 Method and system for manufacturing photoelectric conversion device TW201108448A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009092455 2009-04-06

Publications (1)

Publication Number Publication Date
TW201108448A true TW201108448A (en) 2011-03-01

Family

ID=42936017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099110593A TW201108448A (en) 2009-04-06 2010-04-06 Method and system for manufacturing photoelectric conversion device

Country Status (7)

Country Link
US (1) US20120034731A1 (zh)
JP (1) JPWO2010116721A1 (zh)
KR (1) KR20110124795A (zh)
CN (1) CN102369602A (zh)
DE (1) DE112010001526T9 (zh)
TW (1) TW201108448A (zh)
WO (1) WO2010116721A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59213176A (ja) * 1983-05-18 1984-12-03 Fuji Electric Corp Res & Dev Ltd 薄膜太陽電池の製造方法
JPS59214221A (ja) * 1983-05-20 1984-12-04 Sanyo Electric Co Ltd アモルフアス半導体の製造方法
JPS6030182A (ja) * 1983-07-28 1985-02-15 Fuji Electric Corp Res & Dev Ltd 非晶質光起電力素子の製造装置
JPH0714073B2 (ja) * 1985-12-19 1995-02-15 三井東圧化学株式会社 光電変換素子の製法及びその製造装置
US4988642A (en) * 1988-05-25 1991-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method, and system
JP3571785B2 (ja) * 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
JPH08260149A (ja) * 1995-03-17 1996-10-08 Anelva Corp 減圧表面処理装置及び太陽電池製作装置
JP3589581B2 (ja) * 1999-02-26 2004-11-17 株式会社カネカ タンデム型の薄膜光電変換装置の製造方法
JP2001035798A (ja) * 1999-07-16 2001-02-09 Kobe Steel Ltd 成膜装置
US6566159B2 (en) * 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
JP2002170973A (ja) * 2000-12-01 2002-06-14 Canon Inc 半導体素子の形成方法及び半導体素子
US7666766B2 (en) * 2005-09-27 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, method for forming film, and method for manufacturing photoelectric conversion device
JP2009092455A (ja) 2007-10-05 2009-04-30 Konica Minolta Medical & Graphic Inc 検査装置
TWI413267B (zh) * 2009-01-30 2013-10-21 Ulvac Inc 光電轉換裝置之製造方法、光電轉換裝置、光電轉換裝置之製造系統、及光電轉換裝置製造系統之使用方法

Also Published As

Publication number Publication date
JPWO2010116721A1 (ja) 2012-10-18
DE112010001526T9 (de) 2012-08-16
CN102369602A (zh) 2012-03-07
WO2010116721A1 (ja) 2010-10-14
DE112010001526T5 (de) 2012-06-14
US20120034731A1 (en) 2012-02-09
KR20110124795A (ko) 2011-11-17

Similar Documents

Publication Publication Date Title
KR101359401B1 (ko) 고효율 박막 태양전지와 그 제조방법 및 제조장치
US8021905B1 (en) Machine and process for sequential multi-sublayer deposition of copper indium gallium diselenide compound semiconductors
JP2000252496A (ja) タンデム型の薄膜光電変換装置の製造方法
JPH02192771A (ja) 光起電力素子
JPH09307128A (ja) 薄膜光電変換素子の製造装置および製造方法
US7588957B2 (en) CVD process gas flow, pumping and/or boosting
WO2015141620A1 (ja) 薄膜太陽電池の製造方法および薄膜太陽電池
KR101280036B1 (ko) 광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템
TWI413267B (zh) 光電轉換裝置之製造方法、光電轉換裝置、光電轉換裝置之製造系統、及光電轉換裝置製造系統之使用方法
JP4067589B2 (ja) 薄膜太陽電池の作製方法
JP2002363744A (ja) 多層膜製造装置および製造方法
JPH09129906A (ja) 集積化薄膜タンデム太陽電池とその製造方法
JPH09139515A (ja) 透明導電膜電極
JP5239003B2 (ja) 光電変換素子およびそれの製造方法ならびに製造装置
WO2010104041A1 (ja) 薄膜太陽電池およびその製造方法
TW201108448A (en) Method and system for manufacturing photoelectric conversion device
US20170236710A1 (en) Machine and process for continuous, sequential, deposition of semiconductor solar absorbers having variable semiconductor composition deposited in multiple sublayers
JP3070309B2 (ja) 薄膜太陽電池の製造方法
JPH11251609A (ja) 光起電力素子及びその製造方法
JP2000349314A (ja) 光起電力素子の製造方法
WO2010023948A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
KR101364236B1 (ko) 화합물 반도체를 이용한 박막 태양전지와 그 제조방법
WO2010146846A1 (ja) 光電変換装置及び光電変換装置の製造方法
JP2010177582A (ja) 光電変換装置の製造方法と光電変換装置、及び光電変換装置の製造システム
WO2011068197A1 (ja) 光電変換装置及び光電変換装置の製造方法