JP4067589B2 - 薄膜太陽電池の作製方法 - Google Patents
薄膜太陽電池の作製方法 Download PDFInfo
- Publication number
- JP4067589B2 JP4067589B2 JP06939196A JP6939196A JP4067589B2 JP 4067589 B2 JP4067589 B2 JP 4067589B2 JP 06939196 A JP06939196 A JP 06939196A JP 6939196 A JP6939196 A JP 6939196A JP 4067589 B2 JP4067589 B2 JP 4067589B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- solar cell
- type layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ガラスや、可撓性を有するプラスチック、ステンレス等を基板として用い、その上に電極、光電変換層を積層して構成される薄膜太陽電池、および薄膜太陽電池の作製方法、および薄膜太陽電池の作製装置に関する。
【０００２】
【従来の技術】
薄膜太陽電池は、ガラス基板や、厚さ約１００μｍ程度の可撓性を有するプラスチックやステンレスフィルムを基板に用いて作製されている。
薄膜太陽電池はこれらの基板の主表面上に、光反射電極、光電変換層、透明電極を積層して構成されている。また、基板の主表面上に、透明電極を設け、その上に光電変換層、光反射電極を設ける構成、あるいは、光反射電極に変えて透明電極とし、２つの透明電極で光電変換層を挟む構成、などもある。
図１は、従来の薄膜太陽電池の断面構造図の一例を示す。
【０００３】
基板１０１上の光反射電極１０２は、Ａｌ（アルミニウム）、Ａｇ（銀）等の反射率の高い金属が用いられる。厚さは通常、０．１から１μｍ程度の範囲で形成される。
但し、これらの金属は、この次に形成する光電変換層１０３の構成材料となるＳｉ（シリコン）と比較的容易に相互に反応し合金化する。
これを防ぐ目的で、光反射率の高い金属の上に、拡散ブロック層（バリアメタル）としてＣｒ（クロム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、ステンレス等の金属や、ＺｎＯ（酸化亜鉛）等の酸化物金属を薄く形成して、光反射電極を構成する（図示せず）。
この拡散ブロック層の厚さは、通常０．１μｍ程度か、それ以下である。
【０００４】
光電変換層１０３はシリコンを主成分とした非単結晶半導体によるＰＩＮ接合で形成される。光電変換層１０３の構造はＰＩＮ接合を１つ用いたシングルセルや、ＰＩＮ接合を直列に２つ接続した２層タンデムセル、３つ直列に接続した３層タンデムセル等があり、用途や目的に応じて適宜選択されている。
【０００５】
前記シリコンを主成分とした非単結晶半導体によるＰＩＮ接合の作製方法には、グロー放電分解法（プラズマＣＶＤ法）が用いられる。
グロー放電分解法は、減圧下の反応容器内にシリコンの原料となるシランガスと、必要に応じて水素等の希釈ガスや、価電子制御を目的としてジボラン、フォスフィン等のドーピングガスが混合された反応ガスを導入し、グロー放電を発生させ、その放電エネルギーにより前記ガスを分解し、基板上に堆積させ被膜を形成する方法である。
【０００６】
前記作製方法において、非単結晶半導体は、基板温度１００〜２５０℃、好ましくは１５０〜２４０℃、反応圧力０．０１〜１０Ｔｏｒｒ、好ましくは０．０３〜１Ｔｏｒｒ、の条件下で単位面積（ｃｍ2 ）当たり０．０１ｍＷ〜１０ｍＷの高周波（通常は１３．５６ＭＨｚ）電力が印加され作製される。
【０００７】
上記グロー放電分解法で製作された非単結晶半導体膜には、その作製条件にもよるが、膜中に、数ａｔｏｍｓ％〜数十ａｔｏｍｓ％の水素が含まれることが知られている。この含有水素量は、被膜成膜時の基板温度や、反応ガス（シラン、水素）の混合比、また放電電力に依存し、意図的に変化させることが可能である。
【０００８】
Ｎ型の非単結晶半導体にはリン（原子記号：Ｐ）が添加されたシリコン薄膜、例えば、ａ（アモルファス）−Ｓｉ：Ｈ、μｃ（微結晶）−Ｓｉ：Ｈ、炭素が添加されたａ−ＳｉＣ：Ｈが用いられる。
実質的に真性なＩ型の非単結晶半導体には、ａ−Ｓｉ：Ｈ、ゲルマニウムが添加されたａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＣ：Ｈが用いられる。
Ｐ型の非単結晶半導体にはボロン（原子記号：Ｂ）が添加された、ａ−Ｓｉ：Ｈ、μｃ−Ｓｉ：Ｈ、ａ−ＳｉＣ：Ｈが用いられる。
【０００９】
光電変換層の各層の厚さは、Ｎ型層が５〜５０ｎｍ、好ましくは２０〜３０ｎｍの厚さで形成され、Ｉ型層が５０〜１０００ｎｍ、好ましくは３００〜６００ｎｍの厚さで形成され、Ｐ型層が５〜５０ｎｍ、好ましくは１０〜２５ｎｍの厚さで形成される。
光電変換層は、一般に前記光反射電極の上にＮ型層、Ｉ型層、Ｐ型層の順に積層される。勿論、ＰＩＮの順であってもよい。
【００１０】
透明電極１０４には酸化インジュム・スズ合金や、酸化スズ等が用いられ、これらはスパッタ法で形成される。透明電極層の厚さは４０〜２００ｎｍの厚さで形成される。
【００１１】
光電変換層を作製するための装置は、反応室と、反応室を真空排気する排気手段と、反応室に反応ガスを導入するガス導入手段と、反応室の内部において被膜を形成する基板を保持する基板保持手段と、グロー放電を発生させる手段と、から構成される。
グロー放電の発生手段は、通常容量結合型と呼ばれる方法で、陰極と陽極の２枚の互いに平行な電極から構成される。陽極は接地電位にされ、基板保持手段、基板加熱手段を兼ねている場合が多い。陰極は高周波電源に接続され、陰極と陽極の間に高周波電力が印加され、グロー放電が発生する。
さらに、薄膜太陽電池の光電変換層は、前述のごとくＰＩＮ接合により形成され、これらの各層を形成するための反応ガスはそれぞれ異なるため、これを作製するための装置はＰ、Ｉ、Ｎの各層ごとに専用の反応室が準備されている。
【００１２】
また、可撓性基板を用いた薄膜太陽電池の作製においては、ロール状に巻かれた可撓性基板を一方のロールから巻きだし、反応室を通過させながら可撓性基板上に被膜を堆積して、もう一方のロールに可撓性基板を巻き取る方式の装置が用いられる。この方式は、通常ロールツーロール方式と呼ばれている。
【００１３】
図２は、従来のロールツーロール方式による半導体被膜作製装置の一例である。
この装置は、ボビン２２５に巻かれた可撓性基板２００の巻き出し室２０１と、巻取り用のボビン２２６を有する巻き取り室２０５と、Ｐ、Ｉ、Ｎの各反応室２０２、２０３、２０４と、各反応室を仕切るスリット２２１、２２２，２２３、２２４と、基板加熱手段２０６、２０７、２０８、高周波電源２１２、２１３、２１４に接続されたグロー放電発生用電極２０９、２１０、２１１、排気手段２１５、２１６、２１７、ガス導入手段２１８、２１９、２２０から構成されている。
【００１４】
【従来技術の問題点】
シリコンを主成分とした非単結晶半導体を用いた薄膜太陽電池には、光照射により光電変換特性が劣化する光劣化の問題がある。光劣化は、光電変換層の実質的に真性な水素化アモルファスシリコンから成るＩ型層の劣化であることが確認されている。
また、薄膜太陽電池の光劣化は光照射時の光強度、温度等の外的条件や、光電変換層の作製条件により変化することが知られている。
【００１５】
前記した、水素化アモルファスシリコンから成るＩ型層の劣化は、Ｉ型層膜中の欠陥密度の増加によるものであることが知られている。この欠陥密度は、例えば電子スピン共鳴法等による測定方法により観測することが可能である。光劣化による欠陥密度の増加はこの電子スピン共鳴法でも観測されている。
具体的には、初期状態で１ｃｍ3当たり約１×１０15個程度の欠陥密度が、光劣化により約５×１０16個程度またはそれ以上にまで増加することが知られている。
【００１６】
欠陥密度が増加する理由については様々な議論があり、十分明らかにされていないが、その原因の一つとして、水素化アモルファスシリコンの膜中に含まれる（結合）水素による影響が指摘されている（参考文献：森垣和夫，”水素化アモルファス・シリコンにおける光誘起現象”，固体物理，Vol.23,No.5,1988,pp.1 ）。
そしてその結果によれば、膜中に含まれる水素を少なくした方が、光劣化が減少することが考えられる。
【００１７】
前述のように、水素化アモルファスシリコンの（結合）水素濃度は、その成膜条件により変化するが、水素濃度を減らす目的においては基板温度を増加させることが効果的であり、また必要である。
そこで実際に、Ｉ型層膜成膜時における基板温度を変化させて、Ｉ型層中の水素濃度の多い太陽電池と、比較的少ない太陽電池の光劣化の割合を比べてみると、水素濃度の少ない太陽電池の方が、光劣化率が少ないことが確認された。
【００１８】
例えば、水素濃度の多い太陽電池は、Ｉ型層の成膜温度を１２０℃として製作した。一方、水素濃度の少ない太陽電池は、Ｉ型層の成膜温度を２４０℃として製作した。
図３は、Ｉ型層の水素濃度の異なる太陽電池の特性の比較を示す図である。
図３において、サンプルＡは、水素濃度が２８ａｔｏｍｓ％のものであり、サンプルＢが結合水素濃度１２ａｔｏｍｓ％のものである。これらのサンプル対して、サンプルの温度を５０℃一定とし、開放状態として、AM1.5 、 100mW/cm２の光を１０００時間連続で照射した後の劣化率を比較すると、サンプルＡで約４０％、サンプルＢで２５％の劣化率が観測された。
【００１９】
しかし、これらの太陽電池の初期の光電変換特性を比較すると、水素濃度が高いサンプルＡの太陽電池の変換効率（ＥFF）は９．５％であるのに対し、サンプルＢの変換効率は７．５％であった。
【００２０】
初期変換効率の差は、Ｉ型層の成膜温度が原因である。これらの太陽電池の特性を表１に示す。２つのサンプルの変換効率の差は、曲線因子（ＦＦ）と開放電圧（Ｖｏｃ）に現れている。
【００２１】
【表１】
【００２２】
表２に示すように、水素濃度の高いサンプルＡのＩ型層の光学ギャップ（Ｅｇ）は１．８０eVであるのに対し、水素濃度の低いサンプルＢの光学ギャップは１．７２eVである。一方、暗伝導度（σd）、光伝導度（σP）、欠陥密度（Ｎｄ）といった他の諸特性は、あまり大きな差は無かった。
したがって、開放電圧の差の原因は、主としてＩ型層の光学ギャップの差によるものである。
【００２３】
【表２】
【００２４】
一方、曲線因子の差の原因は、Ｉ型層の膜質かＰ、Ｎ型層との接合界面に原因があると考えられる。
ここで確認のために、同じ条件で石英ガラス基板上に堆積させた、それぞれのＩ型層の膜特性を比較すると、光学ギャップや暗伝導度、光伝導度に若干の差が観測されたが、欠陥密度について比較するとあまり差は観測されなかった。
したがって、曲線因子の差は、Ｉ型層そのものの膜特性が原因ではなく、その接合を形成する界面に問題があることが推測される。
【００２５】
太陽電池の光電変換層は、例えばＮ型層、Ｉ型層、Ｐ型層の順に順次積層していくが、Ｉ型層の成膜時の温度を考えた場合、影響が及ぶのはその下地である。従って、この場合はＮ／Ｉ界面がそれに相当する。
【００２６】
太陽電池の初期特性は、Ｉ型層の成膜温度を低くした、水素濃度の多い方が良いが、光劣化に対しては、成膜温度を高くして、水素濃度が少なくなる方が良いことが明らかとなった。
しかし、以上の結果では、初期変換効率を下げずに、光劣化率の低い太陽電池を作製することは不可能であった。
【００２７】
【発明が解決しようとする課題】
本発明の目的は、高い初期変換効率を維持しつつ、光劣化の少ない薄膜太陽電池を提供することにある。
本発明の他の目的は、前記光劣化特性を改善した薄膜太陽電池の、作製方法を提供することにある。
本発明の他の目的は、前記光劣化特性を改善した薄膜太陽電池の、作製装置を提供することにある。
本発明の他の目的は、下地側の膜とＩ型層との接合界面の欠陥準位密度を低減する太陽電池の作製方法と、その作製方法を実施する半導体被膜作製装置を提供することにある。
【００２８】
【課題を解決するための手段】
上記課題を解決するために、本発明に開示する主要な構成の一つは、
反応室と、
該反応室を真空排気する排気手段と、
前記反応室内に反応ガスを導入するガス導入手段と、
前記反応室内に設けられたグロー放電発生手段と、
前記反応室内に設けられた基板加熱手段と
で構成され、
基板が前記グロー放電発生手段により形成されるグロー放電空間内の所定の方向に搬送され、
前記基板加熱手段は、前記基板の搬送方向において異なる温度で前記基板を加熱することを特徴とする半導体被膜作製装置である。
【００２９】
他の構成は、
反応室と、
該反応室を真空排気する排気手段と、
前記反応室内に反応ガスを導入するガス導入手段と、
前記反応室内に設けられたグロー放電発生手段と、
前記反応室内に設けられた基板加熱手段と
で構成され、
基板が前記グロー放電発生手段により形成されるグロー放電空間内の所定の方向に搬送され、
前記基板加熱手段は、前記基板の搬送方向に対して複数配列して設けられており、
前記複数の基板加熱手段のうち少なくとも一つは、他の基板加熱手段とは独立に温度制御されること、
を特徴とする半導体被膜作製装置である。
【００３０】
他の構成は、
反応室と、
該反応室を真空排気する排気手段と、
前記反応室内に反応ガスを導入するガス導入手段と、
該反応室内に配置されたグロー放電発生用の電極と、
前記電極に高周波電力を供給してグロー放電を発生させる高周波電源と、
前記反応室内に設けられた基板加熱手段と
で構成され、
基板が前記グロー放電発生用の電極および高周波電源により形成されるグロー放電空間内の所定の方向に搬送され、
前記グロー放電発生用の電極は、複数の陽極電極と該複数の陽極電極に対向する陰極電極とで構成され、
前記複数の陽極電極は前記基板搬送方向に対して配列して設けられ、
基板が前記陽極電極と陰極電極との間の所定の方向に搬送され、
前記陽極電極は接地電位に接続され、
前記陰極電極は高周波電源に接続され、
前記基板加熱手段は、前記基板の搬送方向に対して複数配列して設けられており、
前記複数の基板加熱手段のうち少なくとも一つは、他の基板加熱手段とは独立に温度制御されること、
を特徴とする半導体被膜作製装置である。
【００３１】
すなわち、本明細書で開示する主要な構成の一つは、グロー放電分解法（プラズマＣＶＤ法）によりアモルファスシリコン膜を成膜する際に、基板搬送方向において異なる温度で基板を加熱することのできる装置である。
【００３２】
上記した半導体被膜作製装置において、基板加熱手段は陽極電極を兼ねていてもよい。
【００３３】
また、基板として可撓性基板を用いてもよい。
【００３４】
さらにその際に、可撓性基板はロールツーロール方式により搬送されるものであってもよい。
【００３５】
本明細書に開示する主要な構成の他の一つは、
少なくとも基板、光反射電極、光電変換層、透明電極、から構成される薄膜太陽電池において、
前記光電変換層は、シリコンを主成分とする非単結晶半導体からなり、
かつ少なくとも１つのＰＩＮ接合を有し、
前記ＰＩＮ接合を構成する実質的に真性なＩ型層は、水素化アモルファスシリコンを主成分とし、
前記実質的に真性なＩ型層は、水素濃度が異なる、複数の水素化アモルファスシリコン層で構成されていることを特徴とする薄膜太陽電池である。
【００３６】
この薄膜太陽電池のＩ型層は、上述の半導体被膜作製装置で成膜することができる。
【００３７】
この薄膜太陽電池において、実質的に真性なＩ型層を構成する複数の水素化アモルファスシリコン層のうち、透明電極側の層の水素濃度が、光反射電極側の層の水素濃度より少ないものであってもよい。
【００３８】
また、実質的に真性なＩ型層を構成する複数の水素化アモルファスシリコン層のうち、Ｐ型層側の層の水素濃度が、Ｎ型層側の層の水素濃度より少ないものであってもよい。
【００３９】
また、実質的に真性なＩ型層を構成する前記複数の水素化アモルファスシリコン層のうち、透明電極側の不純物層に接する層の水素濃度が、光反射電極側の不純物層に接する層の水素濃度より少ないものであってもよい。
【００４０】
また、実質的に真性なＩ型層を構成する複数の水素化アモルファスシリコン層のうち、Ｐ型層側の層の水素濃度が、Ｎ型層側の層の水素濃度より少なく、かつＰ型層に接する層およびその近傍の層において、該層とＰ型層との界面における欠陥準位密度を低下させるに十分な水素濃度を有するようにしてもよい。
【００４１】
さらに、実質的に真性なＩ型層を構成する複数の水素化アモルファスシリコン層として、水素化アモルファスシリコン炭素を用いてもよい。
【００４２】
また、実質的に真性なＩ型層を構成する複数の水素化アモルファスシリコン層として、水素化アモルファスシリコンゲルマニウムを用いてもよい。
【００４３】
また、基板として可撓性基板を用いてもよい。
【００４４】
本明細書で開示する主要な構成の他の一つは、
基板上に形成され、少なくとも１つのＰＩＮ接合を有し、水素化アモルファスシリコンを主成分とする層により構成された光電変換層を有する太陽電池の、実質的に真性なＩ型層をグロー放電分解法により成膜するに際し、
基板を所定の方向に搬送させながら成膜し、
かつ、前記基板の搬送方向において、基板温度を異ならせることを特徴とする薄膜太陽電池の作製方法である。
【００４５】
この作製方法を用いて、薄膜太陽電池を作製することができる。
【００４６】
この薄膜太陽電池の作製方法において、光入射側のＩ型層を成膜する際の基板温度を、光入射側とは反対側のＩ型層を成膜する際の基板温度より高くしてもよい。
【００４７】
また、光入射側の不純物層に接するＩ型層を成膜する際の基板温度を、光入射側とは反対側の不純物層に接するＩ型層を成膜する際の基板温度より高くしてもよい。
【００４８】
この際、光入射側とは反対側の不純物層に接するＩ型層を成膜する際の基板温度が、８０℃から２００℃の範囲が好ましい。
【００４９】
他方、光入射側の不純物層に接するＩ型層を成膜する際の基板温度が、１６０℃から３００℃が好ましい。
【００５０】
さらに、光入射側の不純物層がＰ型、光入射側とは反対側の不純物層がＮ型としてもよい。
【００５１】
また、基板として可撓性基板を用い、ロールツーロール方式で成膜してもよい。
【００５２】
また、Ｐ型層と接するＩ型層成膜時の基板温度は、２００℃から３００℃であることが好ましい。
【００５３】
本明細書に開示する主要な構成の他の一つは、
反応室と、
該反応室を真空排気する排気手段と、
前記反応室内に反応ガスを導入するガス導入手段と、
前記反応室内に設けられたグロー放電発生手段と、
で構成され、
基板が前記グロー放電発生手段により形成されるグロー放電空間内の所定の方向に搬送され、
前記グロー放電発生手段は、前記基板の搬送方向において周波数、出力、またはその両方が異なる高周波電力を発生するものであることを特徴とする半導体被膜作製装置である。
【００５４】
他の構成は、
反応室と、
該反応室を真空排気する排気手段と、
前記反応室内に反応ガスを導入するガス導入手段と、
該反応室内に配置されたグロー放電発生用の電極と、
前記電極に高周波電力を供給してグロー放電を発生させる高周波電源と、
で構成され、
基板が前記電極および高周波電源により形成されるグロー放電空間内の所定の方向に搬送され、
前記電極および高周波電源は、前記基板の搬送方向において周波数、出力、またはその両方が異なる高周波電力を発生するものであることを特徴とする半導体被膜作製装置である。
【００５５】
他の構成は、
反応室と、
該反応室を真空排気する排気手段と、
前記反応室内に反応ガスを導入するガス導入手段と、
該反応室内に配置されたグロー放電発生用の電極と、
前記電極に高周波電力を供給してグロー放電を発生させる高周波電源と、
で構成され、
前記グロー放電発生用の電極は、陽極電極と該陽極電極に対向する複数の陰極電極とで構成され、
前記複数の陰極電極は前記基板搬送方向に対して配列して設けられ、
基板が前記陽極電極と陰極電極との間の所定の方向に搬送され、
前記陽極電極は接地電位に接続され、
前記陰極電極はそれぞれ高周波電源に接続され、
前記複数の陰極電極のうち少なくとも一つに印加される高周波電力は、周波数、出力、またはその両方が他の陰極電極に印加される高周波電力とは独立に制御されることを特徴とする半導体被膜作製装置である。
【００５６】
すなわち、本明細書で開示する主要な構成の他の一つは、グロー放電分解法（プラズマＣＶＤ法）によりアモルファスシリコン膜を成膜する際に、基板搬送方向において異なる出力、周波数、またはその両方を印加することのできる装置である。
【００５７】
上記した半導体被膜作製装置において、一つの陰極電極に一つの高周波電源が接続して設けられていてもよい。
【００５８】
また、陽極電極は基板搬送方向に対して複数配列されていてもよい。
【００５９】
また、反応室は基板加熱手段が設けられ、該基板加熱手段は、基板の搬送方向において異なる温度で基板を加熱するようにしてもよい。
【００６０】
さらにその際に、基板加熱手段は、基板搬送方向に対して複数配列して設けられ、前記基板加熱手段のうちの少なくとも一つは、他の基板加熱手段とは独立して温度制御されるものとしてもよい。
【００６１】
さらにその際の基板加熱手段は、陽極電極を兼ねていてもよい。
【００６２】
また、上述の半導体被膜作製装置は、反応室を他の反応室に隣接して設け、他の反応室で成膜された被膜上に被膜を成膜するように設けられていてもよい。
【００６３】
また、基板として可撓性基板を用いてもよい。
【００６４】
さらにその際に、可撓性基板はロールツーロール方式により搬送されるものであってもよい。
【００６５】
本明細書に開示する主要な構成の他の一つは、
基板上に形成され、少なくとも１つのＰＩＮ接合を有し、水素化アモルファスシリコンを主成分とする層により構成された光電変換層を有する太陽電池の、実質的に真性なＩ型層をグロー放電分解法により成膜するに際し、
基板を所定の方向に搬送させながら成膜し、
かつ、前記基板の搬送方向において、グロー放電を発生させる高周波電力の周波数、出力、またはその両方を異ならせることを特徴とする薄膜太陽電池の作製方法である。
【００６６】
この薄膜太陽電池の作製方法において、下地側のＩ型層を成膜する際の周波数を、Ｉ型層の他の部分を成膜する際の周波数より高くしてもよい。
【００６７】
また、下地側のＩ型層を成膜する際の出力を、Ｉ型層の他の部分を成膜する際の出力より低くしてもよい。
【００６８】
【作用】
薄膜太陽電池の、光電変換層の実質的に真性なＩ型層を、複数の水素濃度の異なる層を積層して構成し、これらの層のうち、光入射側に位置する層の水素濃度を低くすることにより、光劣化が低減される。また、光入射側とは反対側に位置する層の水素の濃度を高くすることにより、高い初期変換効率を有する薄膜太陽電池を得ることができる。
したがって、薄膜太陽電池をこのような構成とすることにより、高い初期変換効率を有し、かつ光劣化を低減することができる。
【００６９】
実質的に真性な半導体層であるＩ型層の、水素濃度を変化させるためには、成膜時の温度を制御すればよい。すなわち、光入射側、または光入射側の不純物層（Ｐ型またはＮ型）に接するＩ型層を成膜する時には、水素濃度を低下させるために、基板温度を高くする。基板温度は、好ましくは、１６０℃以上、より好ましくは、２００℃〜３００℃とする。
【００７０】
また、光入射側とは反対側、または光入射側とは反対側の不純物層（Ｐ型またはＮ型）に接するＩ型層を成膜する時には、水素濃度を高くするために、基板温度を低く、好ましくは、２００℃以下、より好ましくは８０℃〜１８０℃とする。
【００７１】
Ｉ型層を構成する複数の層の、各々における水素濃度は、光入射側から光入射側とは反対側へ向かって高くなるように、各層を成膜する。水素濃度の変化の割合は、段階的であってもよいし、複数の層の数を多くして、連続的に変化させてもよい。
【００７２】
また、光入射側の不純物層がＰ型層である場合、Ｐ型層とＩ型層との接合面においては、Ｉ型層を構成する複数の層において、光入射側のＩ型層の水素濃度を高くし、光入射側とは反対側に向かって、接合面から５０ｎｍ程度以内において水素濃度を低下させ、再び、光入射側とは反対側に向かって、水素濃度を増加させていってもよい。
【００７３】
このようにすることで、Ｉ型層とＰ型層との接合界面において、Ｉ型層内の欠陥準位密度を低下させ、その結果、薄膜太陽電池の開放電圧が高くなり、変換効率を、数％〜１０％程度向上させることができる。
【００７４】
また、このような薄膜太陽電池を作製するための装置として、ロールツーロール方式のようなグロー放電空間内を所定の方向に所定の速度で基板を搬送させながら成膜する半導体被膜作製装置において、１つの反応室内に、基板搬送方向に複数配列された基板加熱手段を設ける。かつその少なくとも一つの基板加熱手段の加熱温度が、他の基板加熱手段とは独立して制御されるように設けられた装置を用いることができる。このような装置により、水素濃度の異なる膜を連続して成膜することが可能となる。
【００７５】
また、水素濃度の異なる膜のそれぞれの厚さは、基板の搬送速度を一定とすると、基板搬送方向に対する同一加熱温度を発生する長さ制御できる。すなわち、一つの基板加熱手段が同一の加熱温度を生じるとすると、基板加熱手段の基板搬送方向に対する長さにより、水素濃度の異なる膜のそれぞれの厚さを制御することが可能である。
【００７６】
このようにして、基板をグロー放電空間内の所定の方向に搬送させながら成膜する半導体被膜作製装置において、任意の水素濃度および厚さを有する半導体層を連続的に作製することができる。その結果、高性能な薄膜太陽電池を量産性良く作製することも可能となる。
【００７７】
また、プラズマＣＶＤ法においては、アモルファスシリコン膜を成膜する際に印加する高周波の出力を変化させると、成膜速度（growth rate)を変化させることができる。例えば、高周波出力が大きくなると、成膜速度が速くなる傾向がある。
【００７８】
また、出力を大きくして成長速度を速めると、下地側の膜の表面、例えばＮ型層の上にＩ型層を成膜する場合はＮ型層の表面がスパッタされやすくなる。その結果、その上に成膜されるＩ型層との界面において欠陥準位密度が増加しやすくなる。
【００７９】
下地側の膜、Ｐ型やＮ型の不純物層と、その上のＩ型層との界面における欠陥準位密度の低減は、作製される太陽電池の曲線因子（ＦＦ）の向上に極めて大きく寄与する要素である。ゆえにＩ型層の下地側の層の成膜時には、高周波の出力を小さくして、下地側の膜のスパッタを低減することが好ましい。
【００８０】
他方、Ｉ型層の中間〜上部の成膜は、高周波の出力を大きくすることで、より高速に成膜でき、スループットの向上に寄与する。
【００８１】
また、成膜時の高周波の周波数を変化させると、自己バイアス電圧および成膜速度が制御される。プラズマＣＶＤにおいて自己バイアス電圧は、印加する高周波の周波数が高いほど低くなる傾向がある。
【００８２】
自己バイアス電圧が低くなることで、下地側の膜の表面へのスパッタが低減される。これにより、下地側の膜とＩ型層との界面、例えばＮＩ界面における欠陥準位密度を低減させ、曲線因子（ＦＦ）を向上させ、ひいては光電変換効率を向上させることができる。
【００８３】
また、高周波の周波数を上げていくと成膜速度が次第に速くなり、さらに周波数を上げていくと成膜速度は次第に低下する傾向がみられる。
【００８４】
このような傾向を利用して、高周波の周波数を制御して下地側の膜表面のスパッタを低減し、欠陥準位密度を低下させて良好な界面特性を得、かつ高速な成膜を行なうことができる。
【００８５】
特に、下地側の膜表面のスパッタを低減するために高周波出力を低下させると、成膜速度も遅くなってしまうが、このときに高周波の周波数を、自己バイアス電圧が低く成長速度が速くなるような値に制御する。これにより下地側の膜へのスパッタを大幅に低減させながら、高速な成膜を行なうことが可能となる。
【００８６】
また、ロールツーロール方式のような、グロー放電空間内を所定の方向に所定の速度で基板を搬送させながら成膜する場合、成膜速度を制御することで、成膜される膜厚の制御が行われる。高周波の出力と周波数を適当に制御することで、同一反応室内の成膜工程にて特性の異なる膜の膜厚制御を容易に行うことができる。
【００８７】
また、このような構成の反応室を、他の半導体層、例えばＮ型層を成膜する反応室の後に隣接して設けることで、下地側となる半導体層とその上の半導体層との界面での欠陥準位密度の低減効果をより高めることができる。
【００８８】
結果として、作製される太陽電池の曲線因子、スループットを向上させることができる。
【００８９】
【実施例】
〔実施例１〕
図４に、実施例１にて作製される、薄膜太陽電池の断面構造を示す。
図４においては、可撓性基板４０１の片側表面上に、光反射電極４０２、光電変換層４０３、透明電極層４０４が形成されている。
【００９０】
可撓性基板４０１は、ここでは厚さ７５μｍ、幅２５０ｍｍのＰＥＴフィルム（ポリエチレンテレフタレート）を用いた。また、その他の可撓性基板材料としては、その他にＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルフォン）等を用いることができる。
【００９１】
光反射電極４０２は、Ａｌ（アルミニウム）／バリアメタルの２層構造（図示せず）である。バリアメタルとしては、例えばＴｉ（チタン）、Ｃｒ（クロム）、Ｎｉ（ニッケル）、ステンレス等の金属や、ＺｎＯ（酸化亜鉛）等の酸化物金属を用いることができる。
【００９２】
また、光反射電極４０２を、ＩＴＯ（酸化インジウム・スズ）や酸化スズを主成分とする、透明電極としてもよい。
【００９３】
光電変換層４０３は、光反射電極４０２側から、Ｎ型μｃ（微結晶）−Ｓｉ：Ｈ、Ｉ型ａ（アモルファス）−Ｓｉ：Ｈ、Ｐ型μｃ−Ｓｉ：Ｈが積層されている。
【００９４】
さらに、Ｉ型ａ−Ｓｉ：Ｈは、Ｎ型層側から水素濃度Ｃ１、Ｃ２、Ｃ３をもつ積層構造をもっている。
【００９５】
透明電極層４０４は、ＩＴＯ（酸化インジューム・スズ）である。ＩＴＯのシート抵抗は、１０Ω〜１００ｋΩ／□程度を有するため、ここでの抵抗による出力損失を防ぐために、ＩＴＯ上にＡｇ（銀）のグリット電極（補助電極）が設けられ、シート抵抗を低下させている。
【００９６】
以下に、図４に示す薄膜太陽電池を作製する工程を示す。まず、可撓性基板上４０１に、光反射電極４０２が形成される。可撓性基板４０１は、ここでは厚さ７５μｍ、幅２５０ｍｍのＰＥＮフィルム（ポリエチレンテレフタレート）を用いた。
【００９７】
光反射電極４０２として、ここでは、Ａｌ（アルミニウム）とＴｉ（チタン）の２層構造として、それぞれの層の厚さを、１５０ｎｍ、３ｎｍとした。
【００９８】
光反射電極４０２は、スパッタ法を用いて形成される。スパッタ装置としては、成膜するためのターゲットが２つ用意されており、ロールに巻かれた可撓性基板４０１を一方から送りだし、反応室ではロールキャンに巻きつけながら搬送し、さらに片側一方で巻き取りながら連続して成膜する、ロールツーロール対応の装置を用いた。
【００９９】
次に、光電変換層４０３が形成される。
実施例１においては、図５に示すロールツーロール方式のプラズマＣＶＤ装置を用いて光電変換層４０３を形成した。
【０１００】
図５に示すプラズマＣＶＤ装置は、ロール状の可撓性基板４０１を巻き出す為の巻きだし室５０１と、フィルム基板を巻き取る為の巻き取り室５０５と、その間に設けられた反応室５０２、５０３、５０４から構成されている。
反応室は、Ｎ、Ｉ、Ｐ型層に対してそれぞれ設けられている。また、各室間は、スリットを有する壁５０６、５０７、５０８、５０９で仕切られている。
【０１０１】
各反応室には、基板加熱手段５１０、５１１、５１２、５１３、５１４が設けられている。特に、Ｉ型層を形成する反応室には、それぞれ独立に温度制御可能な、複数の基板加熱手段５１１、５１２、５１３が設けられている。
【０１０２】
各反応室には、高周波電源５２０、５２１、５２２に接続された、高周波電力を印加する陰極としてのグロー放電発生用電極５１５、５１６、５１７が設けられている。
【０１０３】
また陽極は本実施例ではヒータを内蔵して各基板加熱手段５１０〜５１４が兼ねており、それぞれ接地電位とされ、かつ電極５１５、５１６、５１７に対向して設けられている。特にＩ型層を形成する反応室は、１つの陰極電極５１６に対向して、陽極電極を兼ねる基板加熱手段５１１、５１２、５１３が設けられている。
【０１０４】
また、各部屋を真空排気する為の排気手段５２３、５２４、５２５が設けられている。排気手段としては、メカニカルブースターポンプとロータリーポンプ等の補助ポンプ（図示せず）が用いられる。また、各反応室には、ガス導入手段５２６、５２７、５２８が設けられている。
【０１０５】
また、陽極電極自体を図５のように複数に分離せず、陰極電極に対向する一つの電極として構成してもよい。一つの陽極電極の内部において、基板加熱手段が、基板搬送方向において異なる温度で加熱を可能とする構成であればよい。例えば、陽極電極の内部に複数の基板加熱手段を基板搬送方向に配列して設け、各基板加熱手段の温度を独立して制御するようにしてもよい。
【０１０６】
もちろん、基板加熱手段を陽極電極の裏面等、陽極電極の内部以外の位置に配置してもよい。基板加熱手段としては、電熱線やセラミックによるヒータ、赤外線ランプなどを用いることができる。
【０１０７】
図５において、可撓性基板４０１は、ボビン５１８にロール状に巻かれており、ボビン５１８から引き出されて、各反応室の陽極・陰極間、および各室間の壁に設けられたスリットを通り、ボビン５１９に巻き取られる。
【０１０８】
光電変換層４０３を作製した際の、Ｎ、Ｉ、Ｐ型層のそれぞれの成膜条件を表３に示す。
【０１０９】
【表３】
【０１１０】
Ｉ型層の成膜においては、前記基板加熱手段により、基板温度をそれぞれ制御した。図５において基板温度は、基板加熱手段５１１上において１６０℃、基板加熱手段５１２上において２００℃、基板加熱手段５１３上において２４０℃となるようにした。
このようにして形成されたＩ型層の、各層の水素濃度は、図４においてＣ１が２５ａｔｏｍｓ％、Ｃ２が１８ａｔｏｍｓ％、Ｃ３が１２ａｔｏｍｓ％であり、光反射電極側であるＮ型層側から、光入射側であるＰ型層側に従って、水素濃度を減少させた構造とすることができた。
光電変換層４０３を構成する各層の厚さは、Ｎ型層が３０ｎｍ、Ｐ型層が２０ｎｍとした。また、Ｉ型層の厚さは、Ｃ１、Ｃ２、Ｃ３それぞれが２００ｎｍで、合計６００ｎｍとした。
【０１１１】
このようにして、図５に示したプラズマＣＶＤ装置を用いることにより、基板温度が異なる（水素濃度が異なる）Ｉ型層を連続して成膜することができた。
【０１１２】
光電変換層４０３は、１つのＰＩＮ接合を有するシングルセル構成でもよいが、これを２つ直列に積層した２層タンデムセル構成でも良い。
この場合、トップセルのＩ型層はａ−Ｓｉ：Ｈでも良いし、ａ−ＳｉＣ：Ｈでも可能である。同様に水素濃度の異なる層を積層して形成することが出来る。また、ボトムセルは、ａ−Ｓｉ：Ｈまたはａ−ＳｉＧｅ：Ｈが適用可能である。
さらに、光電変換層４０３はＰＩＮ接合を３つ積層した３層タンデム、またはそれ以上にしてもよい。
【０１１３】
次に、透明電極４０４が、ロールツーロール対応のスパッタ装置を用いて形成された。透明電極はＩＴＯで、厚さは７０ｎｍとした。
さらに、ＩＴＯはシート抵抗が比較的高い為、補助電極として、銀（Ａｇ）を主成分とするグリット電極４０５が形成された。
【０１１４】
ソーラーシミュレータ光下で光照射試験をおこなった。光照射の条件は、ＡＭ1.5 Ｇ、100mW/cm２ 、セル温度５０℃とし、試験を１０００時間おこなった。
本実施例において作製した、Ｉ型層を、水素濃度の異なる複数のａ−Ｓｉ：Ｈ層を用いた薄膜太陽電池において、得られた特性を表４に示す。
この薄膜太陽電池の、初期値に対する劣化率は２５％であった。
【０１１５】
【表４】
【０１１６】
〔実施例２〕
Ｉ型層を構成する複数のアモルファスシリコン層の水素濃度を、実施例１で作製した太陽電池とは異なる変化をさせた例を示す。
実施例２においては、Ｉ型層の成膜時の基板温度以外は、実施例１と同じ作製方法、作製条件とした。
【０１１７】
実施例１と同様に、可撓性基板上に、光反射電極を形成した。
その上に、光電変換層を形成するために、まずＮ型層を３０ｎｍ形成した。
その後、Ｉ型層を、基板温度２４０℃で２００ｎｍ、２００℃で１８０ｎｍ、１６０℃で１８０ｎｍ形成した。
さらに、Ｉ型層を、１０ｎｍ毎に、各層の成膜時の基板温度を、１８０℃、２００℃、２２０℃、２４０℃と、上昇させ、４層で４０ｎｍ形成し、合計で６００ｎｍとした。
次に、光入射側のＰ型層を、２０ｎｍ成膜した。
その後、透明電極、補助電極を形成し、薄膜太陽電池を完成させた。
【０１１８】
図６に、実施例２で作製した薄膜太陽電池の、光電変換層における水素濃度の分布状態を示す。
図６に示すように、Ｐ型層とＩ型層との接合面においては、Ｉ型層を構成する複数の層において、光入射側のＩ型層の水素濃度を高くし、光入射側とは反対側に向かって、水素濃度を低下させ、再び、光入射側とは反対側に向かって、水素濃度が増加している。
このようにすることで、Ｉ型層とＰ型層との接合界面において、Ｉ型層内の欠陥準位密度を低下させることができた。
実施例２において作製した薄膜太陽電池は、開放電圧（Ｖｏｃ）が、約０．９７ｅＶと、実施例１で作製した薄膜太陽電池より約１０％向上し、変換効率を約１０．２％と向上させることができた。
【０１１９】
〔実施例３〕
実施例３では、基板搬送方向において高周波出力や周波数を異ならせて印加することのできるプラズマＣＶＤ装置の例を示す。
【０１２０】
図７にプラズマＣＶＤ装置の構成の例を示す。図７に示す装置は、Ｉ層を形成する反応室５０３以外は図５と同一の構成である。
【０１２１】
図７に示す装置の、Ｉ型層を形成する反応室５０３は、グロー放電発生用電極を基板搬送方向に複数個配列した構成となっている。
グロー放電発生用電極は、陽極電極７０１〜７０３と、これらに対向する陰極電極７０４〜７０６で構成されている。そして陽極電極７０１〜７０３はそれぞれ接地電位に接続されている。また陰極電極７０４〜７０６に高周波電源７０７〜７０９がそれぞれ接続されている。そして対向する一対の陽極・陰極間に高周波が印加されプラズマが発生する。
【０１２２】
本実施例で示すプラズマＣＶＤ装置はロールツーロール方式であり、各一対の電極間を可撓性基板４０１が一定速度で通過する。したがって、陽極電極に対向する陰極電極の基板搬送方向の長さによって、各一対の電極間で形成される層の膜厚を制御することができる。本実施例では、陰極電極７０４〜７０６の基板搬送方向の長さはいずれも同一としている。
【０１２３】
高周波電源７０７〜７０９は、高周波、例えば周波数１ＭＨｚ〜１２０ＭＨｚ、出力１０〜８０ｍＷ／ｃｍ2の高周波を、それぞれ接続された陰極電極７０４〜７０６に印加する。各高周波電源により、各一対の電極間に独立した周波数や出力を有する高周波を印加することができる。
【０１２４】
なお、ここでは高周波電源を各陰極電極に対し一つずつ接続しているが、１つの高周波電源から、出力先を分岐して複数の陰極電極に高周波を印加してもよいことはいうまでもない。例えば、１つの高周波電源の出力を複数に分岐し、出力調整装置を各々の分岐先に設け、そこからの出力を各陰極電極に印加してもよい。
【０１２５】
また、陽極電極７０１〜７０３は基板加熱手段を兼ねており、図５に示す装置と同じくそれぞれの基板加熱手段が互いに独立して温度制御できるようになっている。
【０１２６】
また、陽極電極自体を図７のように複数に分離せず、陰極電極に対向する一つの電極として構成してもよい。すなわち、一つの陽極電極の内部において、基板加熱手段が、基板搬送方向において異なる温度で加熱を可能とする構成であればよい。例えば、陽極電極の内部に複数の基板加熱手段を基板搬送方向に配列して設け、各基板加熱手段の温度を独立して制御するようにしてもよい。
【０１２７】
もちろん、基板加熱手段を陽極電極の裏面等、陽極電極の内部以外の位置に配置してもよい。基板加熱手段としては、電熱線やセラミックによるヒータ、赤外線ランプなどを用いることができる。
【０１２８】
反応室５０３のような構成のプラズマＣＶＤ装置は、基板搬送方向において高周波の出力や周波数を異ならせて印加することができる。その結果、ロールツーロール方式のような、グロー放電空間内で基板を所定の方向に搬送させながら成膜する成膜方式の装置の、同一反応室内での複数層の成膜において、各膜の成膜速度および自己バイアス電圧を制御できる。成膜速度を制御することで、陰極電極の基板搬送方向の長さを変化させなくても各層の膜厚が制御できる。また、自己バアイス電圧が制御できるため、下地面のスパッタの度合いを制御することができる。
【０１２９】
本実施例で示すプラズマＣＶＤ装置を用いて太陽電池を作製することで、より高性能な太陽電池を作製することができる。
【０１３０】
特に、下地側の膜のスパッタを低減しつつ、高速な成膜を行うことが可能となる。その結果、第１の反応室で形成された膜上に、第１の反応室に隣接しかつ図７の反応室５０３の構造を有する第２の反応室にて他の膜を形成する場合、双方の膜の接合界面での欠陥準位密度を大幅に低減し、高い変換効率を有する太陽電池を、生産性良く作製することができる。これに関する具体的な例は実施例４に示す。
【０１３１】
〔実施例４〕
図７に示すプラズマＣＶＤ装置を用いて、太陽電池を作製する例を示す。本実施例で作製する太陽電池は図４に示す構成を有し、Ｉ型層が成膜条件の異なるＣ１〜Ｃ３の３層で構成されている。
【０１３２】
図７のプラズマＣＶＤ装置を用いて、実施例１と同様の工程により太陽電池を作製する。本実施例で作製する太陽電池は、Ｉ型層を形成する条件以外は実施例１と同一条件で作製した。
【０１３３】
図７において、ボビン５１８にロール状に巻かれて配置された光反射性電極が形成された可撓性基板４０１は、各反応室に設置されたグロー放電発生用の陽極電極と陰極電極との間を通って、ボビン５１９に巻き取られる。
【０１３４】
まず、反応室５０２においてＮ型層を成膜する。次に、反応室５０３にて、Ｉ型層４０３を成膜する。このとき反応室５０３内の高周波電源７０７〜７０９の周波数および出力をそれぞれ独立制御して、Ｃ１〜Ｃ３の各層の成膜を行う。
【０１３５】
そして、反応室５０４において光入射側のＰ型層が成膜され、可撓性基板４０１がボビン５１９に巻き取られる。その後、実施例１と同様にしてＰ型層の上にＩＴＯよりなる透明電極４０４、銀よりなるグリット電極４０５が形成され、太陽電池が完成する。
【０１３６】
Ｉ型層４０３成膜時の高周波の周波数は１ＭＨｚ〜１２０ＭＨｚを用いる。周波数が高いほど自己バイアス電圧が低下し、下地側の膜のスパッタが低減される。
【０１３７】
また本実施例においては、高周波の出力および反応ガスの流量が一定であるとき、周波数６０ＭＨｚ付近において成膜速度が最も速くなる。ただし、反応ガス流量を増加したり高周波出力を高くすることで、６０ＭＨｚより離れた周波数例えば１２０ＭＨｚにおける成膜速度が６０ＭＨｚ付近の成膜速度に近づく傾向がある。
【０１３８】
また高周波の出力は、陰極の電極面において１０〜８０ｍＷ／ｃｍ2となるような範囲が好ましい。成膜速度は出力が大きい程速くなる傾向があるが、出力がある程度以上となると成膜速度は一定となる。成膜速度は、反応ガスの流量と高周波の出力に依存するためである。
【０１３９】
本実施例では、Ｃ１を形成する高周波電源７０７を６０ＭＨｚ、３２ｍＷ／ｃｍ2 、Ｃ２、Ｃ３を形成する高周波電源７０８、７０９を１３．５６ＭＨｚ、４８ｍＷ／ｃｍ2 とした。
【０１４０】
すなわち本実施例では、光入射側の反対側の不純物層に接するＩ型層Ｃ１の成膜条件として、高周波の出力を低く設定し、また周波数を高く設定している。このようにすることで、下地側の層であるＮ型層のスパッタを低減させ、ＮＩ界面の欠陥準位密度を低減できる。他方、Ｃ２、Ｃ３は高周波の出力および周波数は一般的な値とした。
【０１４１】
また本実施例では、Ｃ１成膜時の周波数を６０ＭＨｚとしているため、成膜速度は同一高周波出力においては最も速い。このように成膜速度の速い周波数を用いた理由は、本実施例では基板搬送方向に同一の長さを有する陰極電極７０４〜７０６を用いて、Ｃ１〜Ｃ３の各層を同一の膜厚に成膜するためである。すなわち、Ｃ１層成膜の際のＮ型層のスパッタを低減させるために高周波出力を低くしたために、成膜速度も遅くなっているので、周波数を成膜速度が速くなるように設定し、Ｃ１の膜厚を、Ｃ２、Ｃ３と同等な膜厚が得られるように設定している。
【０１４２】
また、本実施例と同一の装置を用いて、Ｃ１の膜厚をＣ２、Ｃ３より薄くする場合、印加する高周波の周波数を１００〜１２０ＭＨｚと高く設定してもよい。こうすることで下地側の膜に対するスパッタは更に低減され、ＮＩ界面の欠陥準位密度をより低減することができる。
【０１４３】
もちろん、各陰極電極の基板搬送方向に対する長さを、成膜しようとする膜厚に合わせて変化させてもよいことはいうまでもない。
【０１４４】
また、Ｉ型層形成時の基板温度は、本実施例では１００℃〜３００℃、例えば２００℃とし、Ｃ１〜Ｃ３において、基板温度が２００℃一定となるように、基板加熱手段を兼ねる陽極電極７０１〜７０３の温度を制御した。
【０１４５】
また、Ｉ型層を形成する反応室５０３内の圧力は、０．０５〜２．０Ｔｏｒｒここでは１．０Ｔｏｒｒとした。
【０１４６】
このようにして作製されるＩ型層Ｃ１〜Ｃ３の膜厚は、各２００ｎｍ、合計で６００ｎｍであった。
【０１４７】
このようにして作製された太陽電池を、一般的な条件で作製された比較用の太陽電池とその特性を比較する。比較用の太陽電池は、Ｃ１〜Ｃ３の各層がすべて１３．５６ＭＨｚ、４８ｍＷ／ｃｍ2で成膜されている以外は、実施例４で作製した太陽電池と同一条件で作製されている。実施例４で作製した太陽電池は、比較用の太陽電池より、曲線因子および光電変換効率が約１０％程度向上し、高い変換効率を有していた。
【０１４８】
また、本実施例で示した条件に加え、実施例１または実施例２で示したように、基板搬送方向において基板温度を異ならせ、水素濃度を制御して太陽電池を作製してもよい。このようにすると、太陽電池の光電変換効率のさらなる向上と、長期使用での特性劣化の低減を図ることができる。
【０１４９】
なお、本明細書の各実施例においては可撓性基板を用いたロールツーロール方式の構成のみを示した。しかし、基板をグロー放電空間内において所定の方向に一定速度で搬送させながら成膜する方式であれば、本明細書に記載の各発明による効果を良好に得ることができる。例えば、所定の大きさのガラス基板のような剛性の高い基板を、ベルトコンベアに乗せて搬送させながら成膜しても、同様な効果が得られる。
【０１５０】
【発明の効果】
本発明により、初期変換効率が高く、かつ光劣化の少ない薄膜太陽電池を得ることができた。
また、このような薄膜太陽電池を、容易に作製するための方法および装置を提供することができた。
【図面の簡単な説明】
【図１】 従来の薄膜太陽電池の断面構造図の一例を示す図
【図２】 従来のロールツーロール方式による半導体被膜作製装置の一例を示す図
【図３】 Ｉ型層の水素濃度の異なる太陽電池の特性の比較を示す図
【図４】 実施例１にて作製される、薄膜太陽電池の断面構造を示す図
【図５】 実施例１で用いた、ロールツーロール方式のプラズマＣＶＤ装置を示す図
【図６】 実施例２で作製した薄膜太陽電池の、光電変換層における水素濃度の分布状態を示す図
【図７】 実施例で用いたロールツーロール方式のプラズマＣＶＤ装置を示す図。
【符号の説明】
１０１ 基板
１０２ 光反射電極
１０３ 光電変換層
１０４ 透明電極
２００ 可撓性基板
２０１ 巻き出し室
２０２、２０３、２０４ 反応室
２０５ 巻き取り室
２０６、２０７、２０８ 基板加熱手段
２０９、２１０、２１１ グロー放電発生用電極
２１２、２１３、２１４ 高周波電源
２１５、２１６、２１７ 排気手段
２１８、２１９、２２０ ガス導入手段
２２１、２２２，２２３、２２４ スリット
２２５、２２６ ボビン
４０１ 可撓性基板
４０２ 光反射電極
４０３ 光電変換層
４０４ 透明電極
４０５ グリット電極
５０１ 巻き出し室
５０２、５０３、５０４ 反応室
５０５ 巻き取り室
５０６、５０７、５０８、５０９ スリット
５１０、５１１、５１２、５１３、５１４ 基板加熱手段
５１５、５１６、５１７ グロー放電発生用電極
５１８、５１９ ボビン
５２０、５２１、５２２ 高周波電源
５２３、５２４、５２５ 排気手段
５２６、５２７、５２８ ガス導入手段
７０１、７０２、７０３ 陽極電極
７０４、７０５、７０６ 陰極電極
７０７、７０８、７０９ 高周波電源
【産業上の利用分野】
本発明は、ガラスや、可撓性を有するプラスチック、ステンレス等を基板として用い、その上に電極、光電変換層を積層して構成される薄膜太陽電池、および薄膜太陽電池の作製方法、および薄膜太陽電池の作製装置に関する。
【０００２】
【従来の技術】
薄膜太陽電池は、ガラス基板や、厚さ約１００μｍ程度の可撓性を有するプラスチックやステンレスフィルムを基板に用いて作製されている。
薄膜太陽電池はこれらの基板の主表面上に、光反射電極、光電変換層、透明電極を積層して構成されている。また、基板の主表面上に、透明電極を設け、その上に光電変換層、光反射電極を設ける構成、あるいは、光反射電極に変えて透明電極とし、２つの透明電極で光電変換層を挟む構成、などもある。
図１は、従来の薄膜太陽電池の断面構造図の一例を示す。
【０００３】
基板１０１上の光反射電極１０２は、Ａｌ（アルミニウム）、Ａｇ（銀）等の反射率の高い金属が用いられる。厚さは通常、０．１から１μｍ程度の範囲で形成される。
但し、これらの金属は、この次に形成する光電変換層１０３の構成材料となるＳｉ（シリコン）と比較的容易に相互に反応し合金化する。
これを防ぐ目的で、光反射率の高い金属の上に、拡散ブロック層（バリアメタル）としてＣｒ（クロム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、ステンレス等の金属や、ＺｎＯ（酸化亜鉛）等の酸化物金属を薄く形成して、光反射電極を構成する（図示せず）。
この拡散ブロック層の厚さは、通常０．１μｍ程度か、それ以下である。
【０００４】
光電変換層１０３はシリコンを主成分とした非単結晶半導体によるＰＩＮ接合で形成される。光電変換層１０３の構造はＰＩＮ接合を１つ用いたシングルセルや、ＰＩＮ接合を直列に２つ接続した２層タンデムセル、３つ直列に接続した３層タンデムセル等があり、用途や目的に応じて適宜選択されている。
【０００５】
前記シリコンを主成分とした非単結晶半導体によるＰＩＮ接合の作製方法には、グロー放電分解法（プラズマＣＶＤ法）が用いられる。
グロー放電分解法は、減圧下の反応容器内にシリコンの原料となるシランガスと、必要に応じて水素等の希釈ガスや、価電子制御を目的としてジボラン、フォスフィン等のドーピングガスが混合された反応ガスを導入し、グロー放電を発生させ、その放電エネルギーにより前記ガスを分解し、基板上に堆積させ被膜を形成する方法である。
【０００６】
前記作製方法において、非単結晶半導体は、基板温度１００〜２５０℃、好ましくは１５０〜２４０℃、反応圧力０．０１〜１０Ｔｏｒｒ、好ましくは０．０３〜１Ｔｏｒｒ、の条件下で単位面積（ｃｍ2 ）当たり０．０１ｍＷ〜１０ｍＷの高周波（通常は１３．５６ＭＨｚ）電力が印加され作製される。
【０００７】
上記グロー放電分解法で製作された非単結晶半導体膜には、その作製条件にもよるが、膜中に、数ａｔｏｍｓ％〜数十ａｔｏｍｓ％の水素が含まれることが知られている。この含有水素量は、被膜成膜時の基板温度や、反応ガス（シラン、水素）の混合比、また放電電力に依存し、意図的に変化させることが可能である。
【０００８】
Ｎ型の非単結晶半導体にはリン（原子記号：Ｐ）が添加されたシリコン薄膜、例えば、ａ（アモルファス）−Ｓｉ：Ｈ、μｃ（微結晶）−Ｓｉ：Ｈ、炭素が添加されたａ−ＳｉＣ：Ｈが用いられる。
実質的に真性なＩ型の非単結晶半導体には、ａ−Ｓｉ：Ｈ、ゲルマニウムが添加されたａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＣ：Ｈが用いられる。
Ｐ型の非単結晶半導体にはボロン（原子記号：Ｂ）が添加された、ａ−Ｓｉ：Ｈ、μｃ−Ｓｉ：Ｈ、ａ−ＳｉＣ：Ｈが用いられる。
【０００９】
光電変換層の各層の厚さは、Ｎ型層が５〜５０ｎｍ、好ましくは２０〜３０ｎｍの厚さで形成され、Ｉ型層が５０〜１０００ｎｍ、好ましくは３００〜６００ｎｍの厚さで形成され、Ｐ型層が５〜５０ｎｍ、好ましくは１０〜２５ｎｍの厚さで形成される。
光電変換層は、一般に前記光反射電極の上にＮ型層、Ｉ型層、Ｐ型層の順に積層される。勿論、ＰＩＮの順であってもよい。
【００１０】
透明電極１０４には酸化インジュム・スズ合金や、酸化スズ等が用いられ、これらはスパッタ法で形成される。透明電極層の厚さは４０〜２００ｎｍの厚さで形成される。
【００１１】
光電変換層を作製するための装置は、反応室と、反応室を真空排気する排気手段と、反応室に反応ガスを導入するガス導入手段と、反応室の内部において被膜を形成する基板を保持する基板保持手段と、グロー放電を発生させる手段と、から構成される。
グロー放電の発生手段は、通常容量結合型と呼ばれる方法で、陰極と陽極の２枚の互いに平行な電極から構成される。陽極は接地電位にされ、基板保持手段、基板加熱手段を兼ねている場合が多い。陰極は高周波電源に接続され、陰極と陽極の間に高周波電力が印加され、グロー放電が発生する。
さらに、薄膜太陽電池の光電変換層は、前述のごとくＰＩＮ接合により形成され、これらの各層を形成するための反応ガスはそれぞれ異なるため、これを作製するための装置はＰ、Ｉ、Ｎの各層ごとに専用の反応室が準備されている。
【００１２】
また、可撓性基板を用いた薄膜太陽電池の作製においては、ロール状に巻かれた可撓性基板を一方のロールから巻きだし、反応室を通過させながら可撓性基板上に被膜を堆積して、もう一方のロールに可撓性基板を巻き取る方式の装置が用いられる。この方式は、通常ロールツーロール方式と呼ばれている。
【００１３】
図２は、従来のロールツーロール方式による半導体被膜作製装置の一例である。
この装置は、ボビン２２５に巻かれた可撓性基板２００の巻き出し室２０１と、巻取り用のボビン２２６を有する巻き取り室２０５と、Ｐ、Ｉ、Ｎの各反応室２０２、２０３、２０４と、各反応室を仕切るスリット２２１、２２２，２２３、２２４と、基板加熱手段２０６、２０７、２０８、高周波電源２１２、２１３、２１４に接続されたグロー放電発生用電極２０９、２１０、２１１、排気手段２１５、２１６、２１７、ガス導入手段２１８、２１９、２２０から構成されている。
【００１４】
【従来技術の問題点】
シリコンを主成分とした非単結晶半導体を用いた薄膜太陽電池には、光照射により光電変換特性が劣化する光劣化の問題がある。光劣化は、光電変換層の実質的に真性な水素化アモルファスシリコンから成るＩ型層の劣化であることが確認されている。
また、薄膜太陽電池の光劣化は光照射時の光強度、温度等の外的条件や、光電変換層の作製条件により変化することが知られている。
【００１５】
前記した、水素化アモルファスシリコンから成るＩ型層の劣化は、Ｉ型層膜中の欠陥密度の増加によるものであることが知られている。この欠陥密度は、例えば電子スピン共鳴法等による測定方法により観測することが可能である。光劣化による欠陥密度の増加はこの電子スピン共鳴法でも観測されている。
具体的には、初期状態で１ｃｍ3当たり約１×１０15個程度の欠陥密度が、光劣化により約５×１０16個程度またはそれ以上にまで増加することが知られている。
【００１６】
欠陥密度が増加する理由については様々な議論があり、十分明らかにされていないが、その原因の一つとして、水素化アモルファスシリコンの膜中に含まれる（結合）水素による影響が指摘されている（参考文献：森垣和夫，”水素化アモルファス・シリコンにおける光誘起現象”，固体物理，Vol.23,No.5,1988,pp.1 ）。
そしてその結果によれば、膜中に含まれる水素を少なくした方が、光劣化が減少することが考えられる。
【００１７】
前述のように、水素化アモルファスシリコンの（結合）水素濃度は、その成膜条件により変化するが、水素濃度を減らす目的においては基板温度を増加させることが効果的であり、また必要である。
そこで実際に、Ｉ型層膜成膜時における基板温度を変化させて、Ｉ型層中の水素濃度の多い太陽電池と、比較的少ない太陽電池の光劣化の割合を比べてみると、水素濃度の少ない太陽電池の方が、光劣化率が少ないことが確認された。
【００１８】
例えば、水素濃度の多い太陽電池は、Ｉ型層の成膜温度を１２０℃として製作した。一方、水素濃度の少ない太陽電池は、Ｉ型層の成膜温度を２４０℃として製作した。
図３は、Ｉ型層の水素濃度の異なる太陽電池の特性の比較を示す図である。
図３において、サンプルＡは、水素濃度が２８ａｔｏｍｓ％のものであり、サンプルＢが結合水素濃度１２ａｔｏｍｓ％のものである。これらのサンプル対して、サンプルの温度を５０℃一定とし、開放状態として、AM1.5 、 100mW/cm２の光を１０００時間連続で照射した後の劣化率を比較すると、サンプルＡで約４０％、サンプルＢで２５％の劣化率が観測された。
【００１９】
しかし、これらの太陽電池の初期の光電変換特性を比較すると、水素濃度が高いサンプルＡの太陽電池の変換効率（ＥFF）は９．５％であるのに対し、サンプルＢの変換効率は７．５％であった。
【００２０】
初期変換効率の差は、Ｉ型層の成膜温度が原因である。これらの太陽電池の特性を表１に示す。２つのサンプルの変換効率の差は、曲線因子（ＦＦ）と開放電圧（Ｖｏｃ）に現れている。
【００２１】
【表１】
表２に示すように、水素濃度の高いサンプルＡのＩ型層の光学ギャップ（Ｅｇ）は１．８０eVであるのに対し、水素濃度の低いサンプルＢの光学ギャップは１．７２eVである。一方、暗伝導度（σd）、光伝導度（σP）、欠陥密度（Ｎｄ）といった他の諸特性は、あまり大きな差は無かった。
したがって、開放電圧の差の原因は、主としてＩ型層の光学ギャップの差によるものである。
【００２３】
【表２】
一方、曲線因子の差の原因は、Ｉ型層の膜質かＰ、Ｎ型層との接合界面に原因があると考えられる。
ここで確認のために、同じ条件で石英ガラス基板上に堆積させた、それぞれのＩ型層の膜特性を比較すると、光学ギャップや暗伝導度、光伝導度に若干の差が観測されたが、欠陥密度について比較するとあまり差は観測されなかった。
したがって、曲線因子の差は、Ｉ型層そのものの膜特性が原因ではなく、その接合を形成する界面に問題があることが推測される。
【００２５】
太陽電池の光電変換層は、例えばＮ型層、Ｉ型層、Ｐ型層の順に順次積層していくが、Ｉ型層の成膜時の温度を考えた場合、影響が及ぶのはその下地である。従って、この場合はＮ／Ｉ界面がそれに相当する。
【００２６】
太陽電池の初期特性は、Ｉ型層の成膜温度を低くした、水素濃度の多い方が良いが、光劣化に対しては、成膜温度を高くして、水素濃度が少なくなる方が良いことが明らかとなった。
しかし、以上の結果では、初期変換効率を下げずに、光劣化率の低い太陽電池を作製することは不可能であった。
【００２７】
【発明が解決しようとする課題】
本発明の目的は、高い初期変換効率を維持しつつ、光劣化の少ない薄膜太陽電池を提供することにある。
本発明の他の目的は、前記光劣化特性を改善した薄膜太陽電池の、作製方法を提供することにある。
本発明の他の目的は、前記光劣化特性を改善した薄膜太陽電池の、作製装置を提供することにある。
本発明の他の目的は、下地側の膜とＩ型層との接合界面の欠陥準位密度を低減する太陽電池の作製方法と、その作製方法を実施する半導体被膜作製装置を提供することにある。
【００２８】
【課題を解決するための手段】
上記課題を解決するために、本発明に開示する主要な構成の一つは、
反応室と、
該反応室を真空排気する排気手段と、
前記反応室内に反応ガスを導入するガス導入手段と、
前記反応室内に設けられたグロー放電発生手段と、
前記反応室内に設けられた基板加熱手段と
で構成され、
基板が前記グロー放電発生手段により形成されるグロー放電空間内の所定の方向に搬送され、
前記基板加熱手段は、前記基板の搬送方向において異なる温度で前記基板を加熱することを特徴とする半導体被膜作製装置である。
【００２９】
他の構成は、
反応室と、
該反応室を真空排気する排気手段と、
前記反応室内に反応ガスを導入するガス導入手段と、
前記反応室内に設けられたグロー放電発生手段と、
前記反応室内に設けられた基板加熱手段と
で構成され、
基板が前記グロー放電発生手段により形成されるグロー放電空間内の所定の方向に搬送され、
前記基板加熱手段は、前記基板の搬送方向に対して複数配列して設けられており、
前記複数の基板加熱手段のうち少なくとも一つは、他の基板加熱手段とは独立に温度制御されること、
を特徴とする半導体被膜作製装置である。
【００３０】
他の構成は、
反応室と、
該反応室を真空排気する排気手段と、
前記反応室内に反応ガスを導入するガス導入手段と、
該反応室内に配置されたグロー放電発生用の電極と、
前記電極に高周波電力を供給してグロー放電を発生させる高周波電源と、
前記反応室内に設けられた基板加熱手段と
で構成され、
基板が前記グロー放電発生用の電極および高周波電源により形成されるグロー放電空間内の所定の方向に搬送され、
前記グロー放電発生用の電極は、複数の陽極電極と該複数の陽極電極に対向する陰極電極とで構成され、
前記複数の陽極電極は前記基板搬送方向に対して配列して設けられ、
基板が前記陽極電極と陰極電極との間の所定の方向に搬送され、
前記陽極電極は接地電位に接続され、
前記陰極電極は高周波電源に接続され、
前記基板加熱手段は、前記基板の搬送方向に対して複数配列して設けられており、
前記複数の基板加熱手段のうち少なくとも一つは、他の基板加熱手段とは独立に温度制御されること、
を特徴とする半導体被膜作製装置である。
【００３１】
すなわち、本明細書で開示する主要な構成の一つは、グロー放電分解法（プラズマＣＶＤ法）によりアモルファスシリコン膜を成膜する際に、基板搬送方向において異なる温度で基板を加熱することのできる装置である。
【００３２】
上記した半導体被膜作製装置において、基板加熱手段は陽極電極を兼ねていてもよい。
【００３３】
また、基板として可撓性基板を用いてもよい。
【００３４】
さらにその際に、可撓性基板はロールツーロール方式により搬送されるものであってもよい。
【００３５】
本明細書に開示する主要な構成の他の一つは、
少なくとも基板、光反射電極、光電変換層、透明電極、から構成される薄膜太陽電池において、
前記光電変換層は、シリコンを主成分とする非単結晶半導体からなり、
かつ少なくとも１つのＰＩＮ接合を有し、
前記ＰＩＮ接合を構成する実質的に真性なＩ型層は、水素化アモルファスシリコンを主成分とし、
前記実質的に真性なＩ型層は、水素濃度が異なる、複数の水素化アモルファスシリコン層で構成されていることを特徴とする薄膜太陽電池である。
【００３６】
この薄膜太陽電池のＩ型層は、上述の半導体被膜作製装置で成膜することができる。
【００３７】
この薄膜太陽電池において、実質的に真性なＩ型層を構成する複数の水素化アモルファスシリコン層のうち、透明電極側の層の水素濃度が、光反射電極側の層の水素濃度より少ないものであってもよい。
【００３８】
また、実質的に真性なＩ型層を構成する複数の水素化アモルファスシリコン層のうち、Ｐ型層側の層の水素濃度が、Ｎ型層側の層の水素濃度より少ないものであってもよい。
【００３９】
また、実質的に真性なＩ型層を構成する前記複数の水素化アモルファスシリコン層のうち、透明電極側の不純物層に接する層の水素濃度が、光反射電極側の不純物層に接する層の水素濃度より少ないものであってもよい。
【００４０】
また、実質的に真性なＩ型層を構成する複数の水素化アモルファスシリコン層のうち、Ｐ型層側の層の水素濃度が、Ｎ型層側の層の水素濃度より少なく、かつＰ型層に接する層およびその近傍の層において、該層とＰ型層との界面における欠陥準位密度を低下させるに十分な水素濃度を有するようにしてもよい。
【００４１】
さらに、実質的に真性なＩ型層を構成する複数の水素化アモルファスシリコン層として、水素化アモルファスシリコン炭素を用いてもよい。
【００４２】
また、実質的に真性なＩ型層を構成する複数の水素化アモルファスシリコン層として、水素化アモルファスシリコンゲルマニウムを用いてもよい。
【００４３】
また、基板として可撓性基板を用いてもよい。
【００４４】
本明細書で開示する主要な構成の他の一つは、
基板上に形成され、少なくとも１つのＰＩＮ接合を有し、水素化アモルファスシリコンを主成分とする層により構成された光電変換層を有する太陽電池の、実質的に真性なＩ型層をグロー放電分解法により成膜するに際し、
基板を所定の方向に搬送させながら成膜し、
かつ、前記基板の搬送方向において、基板温度を異ならせることを特徴とする薄膜太陽電池の作製方法である。
【００４５】
この作製方法を用いて、薄膜太陽電池を作製することができる。
【００４６】
この薄膜太陽電池の作製方法において、光入射側のＩ型層を成膜する際の基板温度を、光入射側とは反対側のＩ型層を成膜する際の基板温度より高くしてもよい。
【００４７】
また、光入射側の不純物層に接するＩ型層を成膜する際の基板温度を、光入射側とは反対側の不純物層に接するＩ型層を成膜する際の基板温度より高くしてもよい。
【００４８】
この際、光入射側とは反対側の不純物層に接するＩ型層を成膜する際の基板温度が、８０℃から２００℃の範囲が好ましい。
【００４９】
他方、光入射側の不純物層に接するＩ型層を成膜する際の基板温度が、１６０℃から３００℃が好ましい。
【００５０】
さらに、光入射側の不純物層がＰ型、光入射側とは反対側の不純物層がＮ型としてもよい。
【００５１】
また、基板として可撓性基板を用い、ロールツーロール方式で成膜してもよい。
【００５２】
また、Ｐ型層と接するＩ型層成膜時の基板温度は、２００℃から３００℃であることが好ましい。
【００５３】
本明細書に開示する主要な構成の他の一つは、
反応室と、
該反応室を真空排気する排気手段と、
前記反応室内に反応ガスを導入するガス導入手段と、
前記反応室内に設けられたグロー放電発生手段と、
で構成され、
基板が前記グロー放電発生手段により形成されるグロー放電空間内の所定の方向に搬送され、
前記グロー放電発生手段は、前記基板の搬送方向において周波数、出力、またはその両方が異なる高周波電力を発生するものであることを特徴とする半導体被膜作製装置である。
【００５４】
他の構成は、
反応室と、
該反応室を真空排気する排気手段と、
前記反応室内に反応ガスを導入するガス導入手段と、
該反応室内に配置されたグロー放電発生用の電極と、
前記電極に高周波電力を供給してグロー放電を発生させる高周波電源と、
で構成され、
基板が前記電極および高周波電源により形成されるグロー放電空間内の所定の方向に搬送され、
前記電極および高周波電源は、前記基板の搬送方向において周波数、出力、またはその両方が異なる高周波電力を発生するものであることを特徴とする半導体被膜作製装置である。
【００５５】
他の構成は、
反応室と、
該反応室を真空排気する排気手段と、
前記反応室内に反応ガスを導入するガス導入手段と、
該反応室内に配置されたグロー放電発生用の電極と、
前記電極に高周波電力を供給してグロー放電を発生させる高周波電源と、
で構成され、
前記グロー放電発生用の電極は、陽極電極と該陽極電極に対向する複数の陰極電極とで構成され、
前記複数の陰極電極は前記基板搬送方向に対して配列して設けられ、
基板が前記陽極電極と陰極電極との間の所定の方向に搬送され、
前記陽極電極は接地電位に接続され、
前記陰極電極はそれぞれ高周波電源に接続され、
前記複数の陰極電極のうち少なくとも一つに印加される高周波電力は、周波数、出力、またはその両方が他の陰極電極に印加される高周波電力とは独立に制御されることを特徴とする半導体被膜作製装置である。
【００５６】
すなわち、本明細書で開示する主要な構成の他の一つは、グロー放電分解法（プラズマＣＶＤ法）によりアモルファスシリコン膜を成膜する際に、基板搬送方向において異なる出力、周波数、またはその両方を印加することのできる装置である。
【００５７】
上記した半導体被膜作製装置において、一つの陰極電極に一つの高周波電源が接続して設けられていてもよい。
【００５８】
また、陽極電極は基板搬送方向に対して複数配列されていてもよい。
【００５９】
また、反応室は基板加熱手段が設けられ、該基板加熱手段は、基板の搬送方向において異なる温度で基板を加熱するようにしてもよい。
【００６０】
さらにその際に、基板加熱手段は、基板搬送方向に対して複数配列して設けられ、前記基板加熱手段のうちの少なくとも一つは、他の基板加熱手段とは独立して温度制御されるものとしてもよい。
【００６１】
さらにその際の基板加熱手段は、陽極電極を兼ねていてもよい。
【００６２】
また、上述の半導体被膜作製装置は、反応室を他の反応室に隣接して設け、他の反応室で成膜された被膜上に被膜を成膜するように設けられていてもよい。
【００６３】
また、基板として可撓性基板を用いてもよい。
【００６４】
さらにその際に、可撓性基板はロールツーロール方式により搬送されるものであってもよい。
【００６５】
本明細書に開示する主要な構成の他の一つは、
基板上に形成され、少なくとも１つのＰＩＮ接合を有し、水素化アモルファスシリコンを主成分とする層により構成された光電変換層を有する太陽電池の、実質的に真性なＩ型層をグロー放電分解法により成膜するに際し、
基板を所定の方向に搬送させながら成膜し、
かつ、前記基板の搬送方向において、グロー放電を発生させる高周波電力の周波数、出力、またはその両方を異ならせることを特徴とする薄膜太陽電池の作製方法である。
【００６６】
この薄膜太陽電池の作製方法において、下地側のＩ型層を成膜する際の周波数を、Ｉ型層の他の部分を成膜する際の周波数より高くしてもよい。
【００６７】
また、下地側のＩ型層を成膜する際の出力を、Ｉ型層の他の部分を成膜する際の出力より低くしてもよい。
【００６８】
【作用】
薄膜太陽電池の、光電変換層の実質的に真性なＩ型層を、複数の水素濃度の異なる層を積層して構成し、これらの層のうち、光入射側に位置する層の水素濃度を低くすることにより、光劣化が低減される。また、光入射側とは反対側に位置する層の水素の濃度を高くすることにより、高い初期変換効率を有する薄膜太陽電池を得ることができる。
したがって、薄膜太陽電池をこのような構成とすることにより、高い初期変換効率を有し、かつ光劣化を低減することができる。
【００６９】
実質的に真性な半導体層であるＩ型層の、水素濃度を変化させるためには、成膜時の温度を制御すればよい。すなわち、光入射側、または光入射側の不純物層（Ｐ型またはＮ型）に接するＩ型層を成膜する時には、水素濃度を低下させるために、基板温度を高くする。基板温度は、好ましくは、１６０℃以上、より好ましくは、２００℃〜３００℃とする。
【００７０】
また、光入射側とは反対側、または光入射側とは反対側の不純物層（Ｐ型またはＮ型）に接するＩ型層を成膜する時には、水素濃度を高くするために、基板温度を低く、好ましくは、２００℃以下、より好ましくは８０℃〜１８０℃とする。
【００７１】
Ｉ型層を構成する複数の層の、各々における水素濃度は、光入射側から光入射側とは反対側へ向かって高くなるように、各層を成膜する。水素濃度の変化の割合は、段階的であってもよいし、複数の層の数を多くして、連続的に変化させてもよい。
【００７２】
また、光入射側の不純物層がＰ型層である場合、Ｐ型層とＩ型層との接合面においては、Ｉ型層を構成する複数の層において、光入射側のＩ型層の水素濃度を高くし、光入射側とは反対側に向かって、接合面から５０ｎｍ程度以内において水素濃度を低下させ、再び、光入射側とは反対側に向かって、水素濃度を増加させていってもよい。
【００７３】
このようにすることで、Ｉ型層とＰ型層との接合界面において、Ｉ型層内の欠陥準位密度を低下させ、その結果、薄膜太陽電池の開放電圧が高くなり、変換効率を、数％〜１０％程度向上させることができる。
【００７４】
また、このような薄膜太陽電池を作製するための装置として、ロールツーロール方式のようなグロー放電空間内を所定の方向に所定の速度で基板を搬送させながら成膜する半導体被膜作製装置において、１つの反応室内に、基板搬送方向に複数配列された基板加熱手段を設ける。かつその少なくとも一つの基板加熱手段の加熱温度が、他の基板加熱手段とは独立して制御されるように設けられた装置を用いることができる。このような装置により、水素濃度の異なる膜を連続して成膜することが可能となる。
【００７５】
また、水素濃度の異なる膜のそれぞれの厚さは、基板の搬送速度を一定とすると、基板搬送方向に対する同一加熱温度を発生する長さ制御できる。すなわち、一つの基板加熱手段が同一の加熱温度を生じるとすると、基板加熱手段の基板搬送方向に対する長さにより、水素濃度の異なる膜のそれぞれの厚さを制御することが可能である。
【００７６】
このようにして、基板をグロー放電空間内の所定の方向に搬送させながら成膜する半導体被膜作製装置において、任意の水素濃度および厚さを有する半導体層を連続的に作製することができる。その結果、高性能な薄膜太陽電池を量産性良く作製することも可能となる。
【００７７】
また、プラズマＣＶＤ法においては、アモルファスシリコン膜を成膜する際に印加する高周波の出力を変化させると、成膜速度（growth rate)を変化させることができる。例えば、高周波出力が大きくなると、成膜速度が速くなる傾向がある。
【００７８】
また、出力を大きくして成長速度を速めると、下地側の膜の表面、例えばＮ型層の上にＩ型層を成膜する場合はＮ型層の表面がスパッタされやすくなる。その結果、その上に成膜されるＩ型層との界面において欠陥準位密度が増加しやすくなる。
【００７９】
下地側の膜、Ｐ型やＮ型の不純物層と、その上のＩ型層との界面における欠陥準位密度の低減は、作製される太陽電池の曲線因子（ＦＦ）の向上に極めて大きく寄与する要素である。ゆえにＩ型層の下地側の層の成膜時には、高周波の出力を小さくして、下地側の膜のスパッタを低減することが好ましい。
【００８０】
他方、Ｉ型層の中間〜上部の成膜は、高周波の出力を大きくすることで、より高速に成膜でき、スループットの向上に寄与する。
【００８１】
また、成膜時の高周波の周波数を変化させると、自己バイアス電圧および成膜速度が制御される。プラズマＣＶＤにおいて自己バイアス電圧は、印加する高周波の周波数が高いほど低くなる傾向がある。
【００８２】
自己バイアス電圧が低くなることで、下地側の膜の表面へのスパッタが低減される。これにより、下地側の膜とＩ型層との界面、例えばＮＩ界面における欠陥準位密度を低減させ、曲線因子（ＦＦ）を向上させ、ひいては光電変換効率を向上させることができる。
【００８３】
また、高周波の周波数を上げていくと成膜速度が次第に速くなり、さらに周波数を上げていくと成膜速度は次第に低下する傾向がみられる。
【００８４】
このような傾向を利用して、高周波の周波数を制御して下地側の膜表面のスパッタを低減し、欠陥準位密度を低下させて良好な界面特性を得、かつ高速な成膜を行なうことができる。
【００８５】
特に、下地側の膜表面のスパッタを低減するために高周波出力を低下させると、成膜速度も遅くなってしまうが、このときに高周波の周波数を、自己バイアス電圧が低く成長速度が速くなるような値に制御する。これにより下地側の膜へのスパッタを大幅に低減させながら、高速な成膜を行なうことが可能となる。
【００８６】
また、ロールツーロール方式のような、グロー放電空間内を所定の方向に所定の速度で基板を搬送させながら成膜する場合、成膜速度を制御することで、成膜される膜厚の制御が行われる。高周波の出力と周波数を適当に制御することで、同一反応室内の成膜工程にて特性の異なる膜の膜厚制御を容易に行うことができる。
【００８７】
また、このような構成の反応室を、他の半導体層、例えばＮ型層を成膜する反応室の後に隣接して設けることで、下地側となる半導体層とその上の半導体層との界面での欠陥準位密度の低減効果をより高めることができる。
【００８８】
結果として、作製される太陽電池の曲線因子、スループットを向上させることができる。
【００８９】
【実施例】
〔実施例１〕
図４に、実施例１にて作製される、薄膜太陽電池の断面構造を示す。
図４においては、可撓性基板４０１の片側表面上に、光反射電極４０２、光電変換層４０３、透明電極層４０４が形成されている。
【００９０】
可撓性基板４０１は、ここでは厚さ７５μｍ、幅２５０ｍｍのＰＥＴフィルム（ポリエチレンテレフタレート）を用いた。また、その他の可撓性基板材料としては、その他にＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルフォン）等を用いることができる。
【００９１】
光反射電極４０２は、Ａｌ（アルミニウム）／バリアメタルの２層構造（図示せず）である。バリアメタルとしては、例えばＴｉ（チタン）、Ｃｒ（クロム）、Ｎｉ（ニッケル）、ステンレス等の金属や、ＺｎＯ（酸化亜鉛）等の酸化物金属を用いることができる。
【００９２】
また、光反射電極４０２を、ＩＴＯ（酸化インジウム・スズ）や酸化スズを主成分とする、透明電極としてもよい。
【００９３】
光電変換層４０３は、光反射電極４０２側から、Ｎ型μｃ（微結晶）−Ｓｉ：Ｈ、Ｉ型ａ（アモルファス）−Ｓｉ：Ｈ、Ｐ型μｃ−Ｓｉ：Ｈが積層されている。
【００９４】
さらに、Ｉ型ａ−Ｓｉ：Ｈは、Ｎ型層側から水素濃度Ｃ１、Ｃ２、Ｃ３をもつ積層構造をもっている。
【００９５】
透明電極層４０４は、ＩＴＯ（酸化インジューム・スズ）である。ＩＴＯのシート抵抗は、１０Ω〜１００ｋΩ／□程度を有するため、ここでの抵抗による出力損失を防ぐために、ＩＴＯ上にＡｇ（銀）のグリット電極（補助電極）が設けられ、シート抵抗を低下させている。
【００９６】
以下に、図４に示す薄膜太陽電池を作製する工程を示す。まず、可撓性基板上４０１に、光反射電極４０２が形成される。可撓性基板４０１は、ここでは厚さ７５μｍ、幅２５０ｍｍのＰＥＮフィルム（ポリエチレンテレフタレート）を用いた。
【００９７】
光反射電極４０２として、ここでは、Ａｌ（アルミニウム）とＴｉ（チタン）の２層構造として、それぞれの層の厚さを、１５０ｎｍ、３ｎｍとした。
【００９８】
光反射電極４０２は、スパッタ法を用いて形成される。スパッタ装置としては、成膜するためのターゲットが２つ用意されており、ロールに巻かれた可撓性基板４０１を一方から送りだし、反応室ではロールキャンに巻きつけながら搬送し、さらに片側一方で巻き取りながら連続して成膜する、ロールツーロール対応の装置を用いた。
【００９９】
次に、光電変換層４０３が形成される。
実施例１においては、図５に示すロールツーロール方式のプラズマＣＶＤ装置を用いて光電変換層４０３を形成した。
【０１００】
図５に示すプラズマＣＶＤ装置は、ロール状の可撓性基板４０１を巻き出す為の巻きだし室５０１と、フィルム基板を巻き取る為の巻き取り室５０５と、その間に設けられた反応室５０２、５０３、５０４から構成されている。
反応室は、Ｎ、Ｉ、Ｐ型層に対してそれぞれ設けられている。また、各室間は、スリットを有する壁５０６、５０７、５０８、５０９で仕切られている。
【０１０１】
各反応室には、基板加熱手段５１０、５１１、５１２、５１３、５１４が設けられている。特に、Ｉ型層を形成する反応室には、それぞれ独立に温度制御可能な、複数の基板加熱手段５１１、５１２、５１３が設けられている。
【０１０２】
各反応室には、高周波電源５２０、５２１、５２２に接続された、高周波電力を印加する陰極としてのグロー放電発生用電極５１５、５１６、５１７が設けられている。
【０１０３】
また陽極は本実施例ではヒータを内蔵して各基板加熱手段５１０〜５１４が兼ねており、それぞれ接地電位とされ、かつ電極５１５、５１６、５１７に対向して設けられている。特にＩ型層を形成する反応室は、１つの陰極電極５１６に対向して、陽極電極を兼ねる基板加熱手段５１１、５１２、５１３が設けられている。
【０１０４】
また、各部屋を真空排気する為の排気手段５２３、５２４、５２５が設けられている。排気手段としては、メカニカルブースターポンプとロータリーポンプ等の補助ポンプ（図示せず）が用いられる。また、各反応室には、ガス導入手段５２６、５２７、５２８が設けられている。
【０１０５】
また、陽極電極自体を図５のように複数に分離せず、陰極電極に対向する一つの電極として構成してもよい。一つの陽極電極の内部において、基板加熱手段が、基板搬送方向において異なる温度で加熱を可能とする構成であればよい。例えば、陽極電極の内部に複数の基板加熱手段を基板搬送方向に配列して設け、各基板加熱手段の温度を独立して制御するようにしてもよい。
【０１０６】
もちろん、基板加熱手段を陽極電極の裏面等、陽極電極の内部以外の位置に配置してもよい。基板加熱手段としては、電熱線やセラミックによるヒータ、赤外線ランプなどを用いることができる。
【０１０７】
図５において、可撓性基板４０１は、ボビン５１８にロール状に巻かれており、ボビン５１８から引き出されて、各反応室の陽極・陰極間、および各室間の壁に設けられたスリットを通り、ボビン５１９に巻き取られる。
【０１０８】
光電変換層４０３を作製した際の、Ｎ、Ｉ、Ｐ型層のそれぞれの成膜条件を表３に示す。
【０１０９】
【表３】
Ｉ型層の成膜においては、前記基板加熱手段により、基板温度をそれぞれ制御した。図５において基板温度は、基板加熱手段５１１上において１６０℃、基板加熱手段５１２上において２００℃、基板加熱手段５１３上において２４０℃となるようにした。
このようにして形成されたＩ型層の、各層の水素濃度は、図４においてＣ１が２５ａｔｏｍｓ％、Ｃ２が１８ａｔｏｍｓ％、Ｃ３が１２ａｔｏｍｓ％であり、光反射電極側であるＮ型層側から、光入射側であるＰ型層側に従って、水素濃度を減少させた構造とすることができた。
光電変換層４０３を構成する各層の厚さは、Ｎ型層が３０ｎｍ、Ｐ型層が２０ｎｍとした。また、Ｉ型層の厚さは、Ｃ１、Ｃ２、Ｃ３それぞれが２００ｎｍで、合計６００ｎｍとした。
【０１１１】
このようにして、図５に示したプラズマＣＶＤ装置を用いることにより、基板温度が異なる（水素濃度が異なる）Ｉ型層を連続して成膜することができた。
【０１１２】
光電変換層４０３は、１つのＰＩＮ接合を有するシングルセル構成でもよいが、これを２つ直列に積層した２層タンデムセル構成でも良い。
この場合、トップセルのＩ型層はａ−Ｓｉ：Ｈでも良いし、ａ−ＳｉＣ：Ｈでも可能である。同様に水素濃度の異なる層を積層して形成することが出来る。また、ボトムセルは、ａ−Ｓｉ：Ｈまたはａ−ＳｉＧｅ：Ｈが適用可能である。
さらに、光電変換層４０３はＰＩＮ接合を３つ積層した３層タンデム、またはそれ以上にしてもよい。
【０１１３】
次に、透明電極４０４が、ロールツーロール対応のスパッタ装置を用いて形成された。透明電極はＩＴＯで、厚さは７０ｎｍとした。
さらに、ＩＴＯはシート抵抗が比較的高い為、補助電極として、銀（Ａｇ）を主成分とするグリット電極４０５が形成された。
【０１１４】
ソーラーシミュレータ光下で光照射試験をおこなった。光照射の条件は、ＡＭ1.5 Ｇ、100mW/cm２ 、セル温度５０℃とし、試験を１０００時間おこなった。
本実施例において作製した、Ｉ型層を、水素濃度の異なる複数のａ−Ｓｉ：Ｈ層を用いた薄膜太陽電池において、得られた特性を表４に示す。
この薄膜太陽電池の、初期値に対する劣化率は２５％であった。
【０１１５】
【表４】
〔実施例２〕
Ｉ型層を構成する複数のアモルファスシリコン層の水素濃度を、実施例１で作製した太陽電池とは異なる変化をさせた例を示す。
実施例２においては、Ｉ型層の成膜時の基板温度以外は、実施例１と同じ作製方法、作製条件とした。
【０１１７】
実施例１と同様に、可撓性基板上に、光反射電極を形成した。
その上に、光電変換層を形成するために、まずＮ型層を３０ｎｍ形成した。
その後、Ｉ型層を、基板温度２４０℃で２００ｎｍ、２００℃で１８０ｎｍ、１６０℃で１８０ｎｍ形成した。
さらに、Ｉ型層を、１０ｎｍ毎に、各層の成膜時の基板温度を、１８０℃、２００℃、２２０℃、２４０℃と、上昇させ、４層で４０ｎｍ形成し、合計で６００ｎｍとした。
次に、光入射側のＰ型層を、２０ｎｍ成膜した。
その後、透明電極、補助電極を形成し、薄膜太陽電池を完成させた。
【０１１８】
図６に、実施例２で作製した薄膜太陽電池の、光電変換層における水素濃度の分布状態を示す。
図６に示すように、Ｐ型層とＩ型層との接合面においては、Ｉ型層を構成する複数の層において、光入射側のＩ型層の水素濃度を高くし、光入射側とは反対側に向かって、水素濃度を低下させ、再び、光入射側とは反対側に向かって、水素濃度が増加している。
このようにすることで、Ｉ型層とＰ型層との接合界面において、Ｉ型層内の欠陥準位密度を低下させることができた。
実施例２において作製した薄膜太陽電池は、開放電圧（Ｖｏｃ）が、約０．９７ｅＶと、実施例１で作製した薄膜太陽電池より約１０％向上し、変換効率を約１０．２％と向上させることができた。
【０１１９】
〔実施例３〕
実施例３では、基板搬送方向において高周波出力や周波数を異ならせて印加することのできるプラズマＣＶＤ装置の例を示す。
【０１２０】
図７にプラズマＣＶＤ装置の構成の例を示す。図７に示す装置は、Ｉ層を形成する反応室５０３以外は図５と同一の構成である。
【０１２１】
図７に示す装置の、Ｉ型層を形成する反応室５０３は、グロー放電発生用電極を基板搬送方向に複数個配列した構成となっている。
グロー放電発生用電極は、陽極電極７０１〜７０３と、これらに対向する陰極電極７０４〜７０６で構成されている。そして陽極電極７０１〜７０３はそれぞれ接地電位に接続されている。また陰極電極７０４〜７０６に高周波電源７０７〜７０９がそれぞれ接続されている。そして対向する一対の陽極・陰極間に高周波が印加されプラズマが発生する。
【０１２２】
本実施例で示すプラズマＣＶＤ装置はロールツーロール方式であり、各一対の電極間を可撓性基板４０１が一定速度で通過する。したがって、陽極電極に対向する陰極電極の基板搬送方向の長さによって、各一対の電極間で形成される層の膜厚を制御することができる。本実施例では、陰極電極７０４〜７０６の基板搬送方向の長さはいずれも同一としている。
【０１２３】
高周波電源７０７〜７０９は、高周波、例えば周波数１ＭＨｚ〜１２０ＭＨｚ、出力１０〜８０ｍＷ／ｃｍ2の高周波を、それぞれ接続された陰極電極７０４〜７０６に印加する。各高周波電源により、各一対の電極間に独立した周波数や出力を有する高周波を印加することができる。
【０１２４】
なお、ここでは高周波電源を各陰極電極に対し一つずつ接続しているが、１つの高周波電源から、出力先を分岐して複数の陰極電極に高周波を印加してもよいことはいうまでもない。例えば、１つの高周波電源の出力を複数に分岐し、出力調整装置を各々の分岐先に設け、そこからの出力を各陰極電極に印加してもよい。
【０１２５】
また、陽極電極７０１〜７０３は基板加熱手段を兼ねており、図５に示す装置と同じくそれぞれの基板加熱手段が互いに独立して温度制御できるようになっている。
【０１２６】
また、陽極電極自体を図７のように複数に分離せず、陰極電極に対向する一つの電極として構成してもよい。すなわち、一つの陽極電極の内部において、基板加熱手段が、基板搬送方向において異なる温度で加熱を可能とする構成であればよい。例えば、陽極電極の内部に複数の基板加熱手段を基板搬送方向に配列して設け、各基板加熱手段の温度を独立して制御するようにしてもよい。
【０１２７】
もちろん、基板加熱手段を陽極電極の裏面等、陽極電極の内部以外の位置に配置してもよい。基板加熱手段としては、電熱線やセラミックによるヒータ、赤外線ランプなどを用いることができる。
【０１２８】
反応室５０３のような構成のプラズマＣＶＤ装置は、基板搬送方向において高周波の出力や周波数を異ならせて印加することができる。その結果、ロールツーロール方式のような、グロー放電空間内で基板を所定の方向に搬送させながら成膜する成膜方式の装置の、同一反応室内での複数層の成膜において、各膜の成膜速度および自己バイアス電圧を制御できる。成膜速度を制御することで、陰極電極の基板搬送方向の長さを変化させなくても各層の膜厚が制御できる。また、自己バアイス電圧が制御できるため、下地面のスパッタの度合いを制御することができる。
【０１２９】
本実施例で示すプラズマＣＶＤ装置を用いて太陽電池を作製することで、より高性能な太陽電池を作製することができる。
【０１３０】
特に、下地側の膜のスパッタを低減しつつ、高速な成膜を行うことが可能となる。その結果、第１の反応室で形成された膜上に、第１の反応室に隣接しかつ図７の反応室５０３の構造を有する第２の反応室にて他の膜を形成する場合、双方の膜の接合界面での欠陥準位密度を大幅に低減し、高い変換効率を有する太陽電池を、生産性良く作製することができる。これに関する具体的な例は実施例４に示す。
【０１３１】
〔実施例４〕
図７に示すプラズマＣＶＤ装置を用いて、太陽電池を作製する例を示す。本実施例で作製する太陽電池は図４に示す構成を有し、Ｉ型層が成膜条件の異なるＣ１〜Ｃ３の３層で構成されている。
【０１３２】
図７のプラズマＣＶＤ装置を用いて、実施例１と同様の工程により太陽電池を作製する。本実施例で作製する太陽電池は、Ｉ型層を形成する条件以外は実施例１と同一条件で作製した。
【０１３３】
図７において、ボビン５１８にロール状に巻かれて配置された光反射性電極が形成された可撓性基板４０１は、各反応室に設置されたグロー放電発生用の陽極電極と陰極電極との間を通って、ボビン５１９に巻き取られる。
【０１３４】
まず、反応室５０２においてＮ型層を成膜する。次に、反応室５０３にて、Ｉ型層４０３を成膜する。このとき反応室５０３内の高周波電源７０７〜７０９の周波数および出力をそれぞれ独立制御して、Ｃ１〜Ｃ３の各層の成膜を行う。
【０１３５】
そして、反応室５０４において光入射側のＰ型層が成膜され、可撓性基板４０１がボビン５１９に巻き取られる。その後、実施例１と同様にしてＰ型層の上にＩＴＯよりなる透明電極４０４、銀よりなるグリット電極４０５が形成され、太陽電池が完成する。
【０１３６】
Ｉ型層４０３成膜時の高周波の周波数は１ＭＨｚ〜１２０ＭＨｚを用いる。周波数が高いほど自己バイアス電圧が低下し、下地側の膜のスパッタが低減される。
【０１３７】
また本実施例においては、高周波の出力および反応ガスの流量が一定であるとき、周波数６０ＭＨｚ付近において成膜速度が最も速くなる。ただし、反応ガス流量を増加したり高周波出力を高くすることで、６０ＭＨｚより離れた周波数例えば１２０ＭＨｚにおける成膜速度が６０ＭＨｚ付近の成膜速度に近づく傾向がある。
【０１３８】
また高周波の出力は、陰極の電極面において１０〜８０ｍＷ／ｃｍ2となるような範囲が好ましい。成膜速度は出力が大きい程速くなる傾向があるが、出力がある程度以上となると成膜速度は一定となる。成膜速度は、反応ガスの流量と高周波の出力に依存するためである。
【０１３９】
本実施例では、Ｃ１を形成する高周波電源７０７を６０ＭＨｚ、３２ｍＷ／ｃｍ2 、Ｃ２、Ｃ３を形成する高周波電源７０８、７０９を１３．５６ＭＨｚ、４８ｍＷ／ｃｍ2 とした。
【０１４０】
すなわち本実施例では、光入射側の反対側の不純物層に接するＩ型層Ｃ１の成膜条件として、高周波の出力を低く設定し、また周波数を高く設定している。このようにすることで、下地側の層であるＮ型層のスパッタを低減させ、ＮＩ界面の欠陥準位密度を低減できる。他方、Ｃ２、Ｃ３は高周波の出力および周波数は一般的な値とした。
【０１４１】
また本実施例では、Ｃ１成膜時の周波数を６０ＭＨｚとしているため、成膜速度は同一高周波出力においては最も速い。このように成膜速度の速い周波数を用いた理由は、本実施例では基板搬送方向に同一の長さを有する陰極電極７０４〜７０６を用いて、Ｃ１〜Ｃ３の各層を同一の膜厚に成膜するためである。すなわち、Ｃ１層成膜の際のＮ型層のスパッタを低減させるために高周波出力を低くしたために、成膜速度も遅くなっているので、周波数を成膜速度が速くなるように設定し、Ｃ１の膜厚を、Ｃ２、Ｃ３と同等な膜厚が得られるように設定している。
【０１４２】
また、本実施例と同一の装置を用いて、Ｃ１の膜厚をＣ２、Ｃ３より薄くする場合、印加する高周波の周波数を１００〜１２０ＭＨｚと高く設定してもよい。こうすることで下地側の膜に対するスパッタは更に低減され、ＮＩ界面の欠陥準位密度をより低減することができる。
【０１４３】
もちろん、各陰極電極の基板搬送方向に対する長さを、成膜しようとする膜厚に合わせて変化させてもよいことはいうまでもない。
【０１４４】
また、Ｉ型層形成時の基板温度は、本実施例では１００℃〜３００℃、例えば２００℃とし、Ｃ１〜Ｃ３において、基板温度が２００℃一定となるように、基板加熱手段を兼ねる陽極電極７０１〜７０３の温度を制御した。
【０１４５】
また、Ｉ型層を形成する反応室５０３内の圧力は、０．０５〜２．０Ｔｏｒｒここでは１．０Ｔｏｒｒとした。
【０１４６】
このようにして作製されるＩ型層Ｃ１〜Ｃ３の膜厚は、各２００ｎｍ、合計で６００ｎｍであった。
【０１４７】
このようにして作製された太陽電池を、一般的な条件で作製された比較用の太陽電池とその特性を比較する。比較用の太陽電池は、Ｃ１〜Ｃ３の各層がすべて１３．５６ＭＨｚ、４８ｍＷ／ｃｍ2で成膜されている以外は、実施例４で作製した太陽電池と同一条件で作製されている。実施例４で作製した太陽電池は、比較用の太陽電池より、曲線因子および光電変換効率が約１０％程度向上し、高い変換効率を有していた。
【０１４８】
また、本実施例で示した条件に加え、実施例１または実施例２で示したように、基板搬送方向において基板温度を異ならせ、水素濃度を制御して太陽電池を作製してもよい。このようにすると、太陽電池の光電変換効率のさらなる向上と、長期使用での特性劣化の低減を図ることができる。
【０１４９】
なお、本明細書の各実施例においては可撓性基板を用いたロールツーロール方式の構成のみを示した。しかし、基板をグロー放電空間内において所定の方向に一定速度で搬送させながら成膜する方式であれば、本明細書に記載の各発明による効果を良好に得ることができる。例えば、所定の大きさのガラス基板のような剛性の高い基板を、ベルトコンベアに乗せて搬送させながら成膜しても、同様な効果が得られる。
【０１５０】
【発明の効果】
本発明により、初期変換効率が高く、かつ光劣化の少ない薄膜太陽電池を得ることができた。
また、このような薄膜太陽電池を、容易に作製するための方法および装置を提供することができた。
【図面の簡単な説明】
【図１】 従来の薄膜太陽電池の断面構造図の一例を示す図
【図２】 従来のロールツーロール方式による半導体被膜作製装置の一例を示す図
【図３】 Ｉ型層の水素濃度の異なる太陽電池の特性の比較を示す図
【図４】 実施例１にて作製される、薄膜太陽電池の断面構造を示す図
【図５】 実施例１で用いた、ロールツーロール方式のプラズマＣＶＤ装置を示す図
【図６】 実施例２で作製した薄膜太陽電池の、光電変換層における水素濃度の分布状態を示す図
【図７】 実施例で用いたロールツーロール方式のプラズマＣＶＤ装置を示す図。
【符号の説明】
１０１ 基板
１０２ 光反射電極
１０３ 光電変換層
１０４ 透明電極
２００ 可撓性基板
２０１ 巻き出し室
２０２、２０３、２０４ 反応室
２０５ 巻き取り室
２０６、２０７、２０８ 基板加熱手段
２０９、２１０、２１１ グロー放電発生用電極
２１２、２１３、２１４ 高周波電源
２１５、２１６、２１７ 排気手段
２１８、２１９、２２０ ガス導入手段
２２１、２２２，２２３、２２４ スリット
２２５、２２６ ボビン
４０１ 可撓性基板
４０２ 光反射電極
４０３ 光電変換層
４０４ 透明電極
４０５ グリット電極
５０１ 巻き出し室
５０２、５０３、５０４ 反応室
５０５ 巻き取り室
５０６、５０７、５０８、５０９ スリット
５１０、５１１、５１２、５１３、５１４ 基板加熱手段
５１５、５１６、５１７ グロー放電発生用電極
５１８、５１９ ボビン
５２０、５２１、５２２ 高周波電源
５２３、５２４、５２５ 排気手段
５２６、５２７、５２８ ガス導入手段
７０１、７０２、７０３ 陽極電極
７０４、７０５、７０６ 陰極電極
７０７、７０８、７０９ 高周波電源
Claims (3)
- 基板上に形成され、少なくとも１つのＰＩＮ接合を有し、水素化アモルファスシリコンを主成分とする層により構成された光電変換層を形成する薄膜太陽電池の作製方法であって、
前記光電変換層は、複数のＩ型層を有し、
前記複数のＩ型層のうち、前記基板側のＩ型層を成膜する際の高周波電源の周波数は、残りのＩ型層を成膜する際の高周波電源の周波数１３．５６ＭＨｚより高い周波数であり、
前記複数のＩ型層のうち、前記基板側のＩ型層を成膜する際の高周波電源の出力は、残りのＩ型層を成膜する際の高周波電源の出力より低い出力であることを特徴とする薄膜太陽電池の作製方法。 - 請求項１において、
前記基板側のＩ型層を成膜する際の高周波電源の周波数が、１００から１２０ＭＨｚの範囲であることを特徴とする薄膜太陽電池の作製方法。 - 請求項１または請求項２において、
前記基板として可撓性基板を用い、ロールツーロール方式で成膜することを特徴とする薄膜太陽電池の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06939196A JP4067589B2 (ja) | 1995-02-28 | 1996-02-28 | 薄膜太陽電池の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-66928 | 1995-02-28 | ||
| JP6692895 | 1995-02-28 | ||
| JP06939196A JP4067589B2 (ja) | 1995-02-28 | 1996-02-28 | 薄膜太陽電池の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08298333A JPH08298333A (ja) | 1996-11-12 |
| JP4067589B2 true JP4067589B2 (ja) | 2008-03-26 |
Family
ID=26408134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06939196A Expired - Fee Related JP4067589B2 (ja) | 1995-02-28 | 1996-02-28 | 薄膜太陽電池の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4067589B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| JP5052017B2 (ja) * | 2005-03-28 | 2012-10-17 | 京セラ株式会社 | プラズマ装置およびそれを用いた太陽電池素子の製造方法 |
| TWI328050B (en) * | 2005-05-10 | 2010-08-01 | Ulvac Inc | Reeling type plasma cvd device |
| JP5100071B2 (ja) * | 2005-09-27 | 2012-12-19 | 株式会社半導体エネルギー研究所 | 成膜装置、成膜方法、及び光電変換装置の作製方法 |
| US7666766B2 (en) | 2005-09-27 | 2010-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Film formation apparatus, method for forming film, and method for manufacturing photoelectric conversion device |
| JP2007308774A (ja) * | 2006-05-19 | 2007-11-29 | Utec:Kk | 薄膜形成装置、及び薄膜形成方法 |
| JP5029041B2 (ja) * | 2007-01-30 | 2012-09-19 | Ｔｄｋ株式会社 | プラズマｃｖｄ装置、及び、薄膜製造方法 |
| US8314368B2 (en) * | 2008-02-22 | 2012-11-20 | Applied Materials, Inc. | Silver reflectors for semiconductor processing chambers |
| JP5192954B2 (ja) * | 2008-09-12 | 2013-05-08 | 古河電気工業株式会社 | 連続薄膜の形成方法、形成装置、成膜ガラス基板及び半導体素子 |
| US20100200067A1 (en) * | 2009-02-11 | 2010-08-12 | United Solar Ovonic Llc | Substrate for semiconductor device and method for its manufacture |
| JP5546983B2 (ja) * | 2010-07-28 | 2014-07-09 | 富士フイルム株式会社 | プラズマｃｖｄ成膜方法およびガスバリア膜 |
| JP6529129B2 (ja) * | 2015-11-30 | 2019-06-12 | 株式会社フィルテック | 成膜装置 |
-
1996
- 1996-02-28 JP JP06939196A patent/JP4067589B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08298333A (ja) | 1996-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736431A (en) | Method for producing thin film solar battery | |
| EP0895291B1 (en) | Photovoltaic element and method of producing the same | |
| JP3073327B2 (ja) | 堆積膜形成方法 | |
| JP4208281B2 (ja) | 積層型光起電力素子 | |
| US6180870B1 (en) | Photovoltaic device | |
| JP2984595B2 (ja) | 光起電力素子 | |
| JP4067589B2 (ja) | 薄膜太陽電池の作製方法 | |
| US6495392B2 (en) | Process for producing a semiconductor device | |
| US6261862B1 (en) | Process for producing photovoltaic element | |
| JPH11251612A (ja) | 光起電力素子の製造方法 | |
| JPH09139515A (ja) | 透明導電膜電極 | |
| JP3025179B2 (ja) | 光電変換素子の形成方法 | |
| WO2010023947A1 (ja) | 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム | |
| JP2002208715A (ja) | 光起電力素子およびその製造方法 | |
| JPH11261087A (ja) | 光起電力素子 | |
| JP3542480B2 (ja) | 非単結晶半導体薄膜の形成装置、非単結晶半導体薄膜の形成方法、及び光起電力素子の製造方法 | |
| JP3027670B2 (ja) | 光起電力素子 | |
| JPH10144944A (ja) | 光起電力素子 | |
| JP2788798B2 (ja) | 光起電力素子 | |
| JPH09191120A (ja) | 非単結晶半導体薄膜の形成方法 | |
| AU756834B2 (en) | Method of producing a microcrystal semiconductor thin film | |
| JP3072831B2 (ja) | 光起電力素子 | |
| JP2785883B2 (ja) | 光起電力素子及びその製造方法 | |
| JP3046644B2 (ja) | 光起電力素子の製造方法 | |
| JP2000101115A (ja) | 光起電力素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070726 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071009 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |