TW201044552A - Chip structure with electrostatic protection - Google Patents
Chip structure with electrostatic protection Download PDFInfo
- Publication number
- TW201044552A TW201044552A TW098119925A TW98119925A TW201044552A TW 201044552 A TW201044552 A TW 201044552A TW 098119925 A TW098119925 A TW 098119925A TW 98119925 A TW98119925 A TW 98119925A TW 201044552 A TW201044552 A TW 201044552A
- Authority
- TW
- Taiwan
- Prior art keywords
- tip
- wire
- electrostatic protection
- grounding
- pedestal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Elimination Of Static Electricity (AREA)
Description
201044552 六、發明說明: 【發明所屬之技術領域】 t本發明係有關一種具有靜電防護功能之晶片、结構,特 指-種藉由尖端放電以消散靜電電荷之具有靜 能之晶片結構。 又“ 【先前技術】 的靈尤其更是會危害電子零件 遞電子訊號:相對父元件本身就是用來傳 是以金層氣化』對靜電放電最為敏感的元件 的互補性4為主的積體電路。舉例來說,電腦中 伏特,動態隨機存二=靜電衝擊㈣為 讀記憶體日m (AM)、可消除可程式唯 伏特。1例1 特,雙極性電晶體晶片約為_ 1物㈣输晶片, 壞,造成功能上的損傷。衣 裝時党到靜電放電的破 有i於電子模組當遇 凡件或導電線路的焊#,、# y μ電何時,易造成 體模組設計上需敕^ 而影響其模組功能,因此在整 加入靜電防護電路或置’而—般設計需 使成本提高。U件’料電子模㈣體積增加,而 201044552 才木&明人有鑑於上士 ^ ^ 時的缺失,且積累個y n肖的、、Ό構裝置於實際施用 ,經驗,精心研究,炊二::關產業開發實務上多年之 述問題之結構。 又寸口理且有效改善上 【發明内容】 之曰曰片‘:之二f目的’旨在提供-種具有靜電防護功能 ❹
G 生尖端:電之鄰近咖 為 曰加曰日片結構之靜電防護能力。 ^,2 述目的,本發明係提供一種且有靜電% 蠖功能之晶片幹椹,甘—a . 從^戈砰冤防 數個笛一W、山0 /、匕3 . 一基座,該基座上設有複 數们弟一父端結構,且琴其•办4 該基座上之曰教並 係為一接地準位,·一設於 和费兮|产日日",、以打線方式連接於導線腳架:一個 架,每-該導線_包括導㈣ ΐ二二° !該第一端部延伸至該封裝結構内部的 山而口且该第一端部上設有對應地鄰近於該第一w、 端結構之第二尖端結構,兩/ 以消除靜電電荷。 ㊉電放電的效果, 結構為1?:上述目的’本發明更提出另'態樣的晶片 第一,,、1、^3接地基座,該接地基座上設有複數個 -大知、‘構;一設於該接地基座上的絕緣層;一設於 該絕緣層上的基座;一設於該 .^ 哕接妯I》 上之日日粒,—個包覆 «玄接地基座、該絕緣層、該基座與該 以及複數個導線聊架,每—該導線腳架係包括;= 5 201044552 封裝結構的外側的第—端部 該封裝結構内部楚—山 由。玄第、冲延伸至 地鄰近於兮第鳊部,且該第二端部上設有對應 端結構料Γ 構^端結構,而該第-尖 /、二 大端結構同樣可產生靜電放電的效果。 該第當靜電產生時’該靜電荷可被導引至 產生放電❹〃心"尖端結構上,並在其尖端部分 電子線=傷以避綱進入内部電路而造成晶片或 為使能更進—步瞭解本創作之特徵及技術内容,請 ;提二:ΐ關本創作之詳細說明與附圖’然而所附圖式 僅fci、參考與說日㈣,並非用來對本創作加以限制者。 【實施方式】 y首先’請參閱第一圖至第三圖,本發明提出— 疔電防護功能之晶片結構卜其包含 /1 · X - 丄 日日祖 16 、一封裝結構13以及複數個導線腳架(lead frre)14。該晶片結構1具有尖端發電的功能,將靜電以 :端放電的方式加以釋放,以避免靜電入侵晶,粒或内 ρ電路所造成的元件傷害。而本發明主要係利用設置於該 基座11的第一尖端結構ιη的尖部構造與設置於每一該^ 線腳架14上的第二尖端結構14〇的尖部構造,產生上述 之尖端發電的功效。尖端放電係指在金屬表面積縮小、曲 料捏縮小時’易聚集電離子,使其成為高電荷能量匯集 區,一旦鄰近金屬或電離子靠近時,則易與能量高的電荷 區產生電位差而釋放電離子(即所謂放電),而達到電荷平 201044552 衡,將此原理運用在本發明之 散靜電咖)突波電荷所造成的Μ構上/以疏導、消 •損傷」進而強化電子模組之抗靜電能力:件或導電線路之 . 請復參考第1 ,其為本判之第— 晶粒Π係設置於該基座u上,“例,其中該 該基座Π與該晶粒12,該封_ =冓㈣包覆 (啊)等封裝材料加以達成; 可料氧樹月旨 排列分佈於該封裝結構1 ;^導線腳架14係 ο 排列態樣可根據各種而§亥些導線腳架14的 各種不同的應用加以調敕 的咖形式(smalI 0utIlne Pa ^例如雙邊引腳 構裝形式(QuadFIaiPaek ㈣腳的四邊平面 T-位於該封震結構13::的腳架 —由該第—端部141延伸至該封裝結^ ,以及 部M2,而該晶粒12_㈣ t的弟二端 二端部142進行電 ㈣=腳表14的第 ο 部⑷則連接於—,且°亥4線_ Μ之第一端 成電路的功能。% @電子線路(圖未示),以達 數個述之尖端放電,該基座η上設有複 位,而基广二:該基座11係形成為-㈣^ 路杯μ 的接地可以式達成,首先在兮雷 上設有-接地端(圖未示),而將 先:二電 於該接地端, :連接忒接地端的該導線架一、工 12則係經由打線15金土由 方面,該晶粒 行電性連接。、,/、未連接於該接地端的導線_架14進 7 201044552 兮第=3些導線腳架14均設有—第二尖端結構⑽, 每13 則鄰近於該第—尖端結構⑴,使得 ^ 4結構⑴料部與細龍之該第二尖端 =ΓΓ卩之_駄距_生她電的效應。 片牛靜電由導線腳架14的第一端部141入侵晶 該靜電荷可於對應的第—尖端結構⑴與第二 二部γΓ40產生的尖端放電,藉以釋放靜電,進而保護 ’ 12與電子線路。而在本具體實施例中,該第一 ΙΖ1:的尖部與其所對應之該第二尖端結構】4。的 (=之 定距離係為3至5密爾㈣,最佳為4密爾 (mil),但不以上述為限。 —m翏考第二圖,其為本發明之第二實施例,盆盘第一 之處在於’該基座11在功能上係為不;接地 一貧轉樣。因此’在本具體實施例中,晶片結構i包含: 基=II、晶粒㈣12、一封裝結構13、複數個導線腳 木(leadf職e)14、—絕緣層17以及—接地基座18。並中, 12同樣設置在該基座U,而該基座11與該晶粒 則進-步設置於該接地基座18上,藉此 u則取代第-實施例中的基座η之接地功能,換言^ 邊接地基座18係以導線連接等方式導接於連接該電路板 之接地端的導線腳架14’以產生接地的效果。另一方 2為了避免該基座11與該接地基座18的電性接觸,兩 者之間則設有一絕緣層17,藉由絕緣層17將基座與接 地基座18的電性特性加以隔絕。 201044552 另一方面,該接地基座 結構⑴,而該導線聊 :;= 固第-尖端 ,結構14〇,利用第— f —Ί142设有第二尖端 Μ '° 1與第二尖端結構140的 實施例所述,每砰電=的功能。換言之,如第一 之該第η_ ^ °構111的尖部與其所對應 端放電的的尖部之間的預定距離係可產生尖 預定距離同樣係介於3至5密爾_)之 隶仏為4岔爾(mi!)。 ο ㈣第―實施例’該些導、線腳架Μ之第 則連接於電路板16上的電 知-卩141 打坤Μ你道^ . 罨子線路,而该晶粒〗2則係經由 ί端=腳:…4(未連接於該接地端的導線聊架H) j弟一知部142進行雷性;查姑 μ », ^ ,f連接,错以達成電路的功能。而 鋪裝結構13則包覆該基犯而 的第二端部142、絕緣声 °亥曰曰粒12、導線腳架14 成封襄、保護的功效/接地基座18,藉以達
G 1請參考第三圖,其為本發明之第三實施例,其中 一只施例的差異在於,該接妯其 ^弟 ηαψ η ^ ± 土座18的一部份係裸露於 =4 13 ’減使該接地基座18直接以焊接等方法 “地板16之接地端,換言之,在本具體實施例中, 18的下半部係裸露於該封裝結構13之外,可 直接接觸於電路板16之接地端,而省略了 3腳架14的其中之-連接於電路板16之接地端,二 r導線連接接地基座18與該導線腳架14的結構。 =所述,本發明在—具體實施例中係利用基座Η >成接地準位,並在該基座u上設有第—尖端結構⑴, 9 201044552 . < · 而每一該導線腳架14 一尖踹姓堪一次鸲結構】40則對應該第 構η’該兩兩相對的第一尖端結構iu與第二 二二可生成尖端放電的效應’因此’當靜電產生 二端放電可釋放靜電,以達成保護晶粒12以 及内部電路之功效。 ^另-實施例中,該基座η與晶粒12更設置於一接 土上18上,且接地基座18與基座u之間具有一 樣藉由接地基座18所形成的接地準位,以使 /-it 18上之第—尖端結構111與該導線腳架14上的 大端:’。構14G因尖端的電場集中而產生尖端放電的效 進而達到月f電防護的功效。而該接地基座18可以利 用間接或直接的方式達成接地的效果,例如·導線腳架 間接接地’或是將接地基座18的—部份裸露於封裝結 構13之和而直接焊接於電路板16之接地端。 因此’错由鄰近的第—尖端結構lu與第二尖端結構 、所產生的尖端放電,可以釋放靜電,冑靜電電荷消散 以有效地保護晶粒12以及内部電路。 以上所述僅為本創作之較佳可行實施例,非因此偈 限士創作之專利範圍’故舉凡運用本創作說明書及圖示 内容所為之等效技術變化,均包含於本創作之範圍内。 【圖式簡單說明】 第圖係為本發明之具有靜電防護功能之晶片結構的第 一實施例示意圖。 第一圖係為本發明之具有靜電防護功能之晶片結構的第 10 201044552 二實施例示意圖。 第三圖係為本發明之具有靜電防護功能之晶片結構的第 . 二貫施例不意圖。 【主要元件符號說明】 1 晶片結構 11 基座 111 第一尖端結構 12 晶粒 13 封裝結構 14 導線腳架 140 第二尖端結構 141 第一端部 142 第二端部 15 打線 16 電路板 17 絕緣層 18 接地基座 〇 11
Claims (1)
- 201044552 七、_請專利範圍: ’ 】、::,靜電防護功能之晶片結構’係包含. 二f上設有複數烟第-尖端結構; 口又於该基座上之晶粒: 與及 裝結構的外側的第—端部以及: = 該封 至該封裝結構内部的第二端部,伸 ^對㈣鄰近於該第—尖端結構之第設 Ά:導線腳架之該第一端部係連接於-電路 ,、如二L係連接於該電路板上之接地端。 片、具有靜電防護功能之晶 路板上之接地端:且的其中之一係連接於該電 該導線腳架。亥基座係接觸於連接該接地端的 專:!圍第2項所述之具有靜電防護功能之晶 些導線腳架 粒係以打線方式連接於不接地的該 :°月專利^圍第1或2項所述之具有靜電防護功能 曰曰片·Μ冓’其中每一該第一尖端結構的尖部與其所 對應之該第-,1、W j 一太、、、#構的尖部之間的預定距離係可產 生尖端放電。 第4項所述之具有靜電防護功能之晶 、、°構,其中該預定距離係為3至5密爾(mil)。 12 201044552 6 一種具有靜電防護功能之晶片結構,係包含: 2地基座,簡喊座上設有複數_—尖端結構; 6又於该接地基座上的絕緣層; 一設於該絕緣層上的基座; 一 3又於该基座上之晶粒; 一=覆該接地基座、舰緣層、該基絲該 封裝結構:以及 Ο ❹ 稷數個導線腳架,每一該導線腳架係包括一位於該封 裝結構的外側的第一端部以及一由該第一端部二申 至該封裝結構内部的第二端部,且該第二端部上設 有對應地鄰近於該第一尖職構之第二尖端 其中每厂該導線腳架之該第一端部係連接於二電路 板,該基座係連接於該電路板上之接地端。 、如申請專利範圍第6項所述之具有靜電防護功能之曰 片結構,其中該些導線腳架的其中之一係連接於該= 路板上之接地端,且該接地基座係接觸於連接該接地 端的該導線腳架。 、如申請專利範圍第7項所述之具有靜電防護功能之曰 ^構:其中該晶粒係以打線方式連接於不接地的: 二導線腳架D 、如申請專利範圍第6項所述之具有靜電防護功能之晶 片結構,其中該接地基座的一部份係裸露於該秦m 構,且該接地基座的裸露部分係直接連接於路: 上之接地端。 13 201044552 】〇、如申凊專利範圍第9項所述之具有 片結構^ ⑯電防獲功能之晶 芊。 “曰曰粒係以打線方式連接於該些導線腳 11 、二8或10項所述之具有靜電防護功 所對;=:ί!每一該第一尖端結構的尖部與其 尖端方1電Γ弟—大端結構的尖部之預定距離係可產生 12、二Τ利範圍第11項所述之具有靜電防護功能之 片、,,。構’其中該預定距離係為3至5密爾⑽1)。 ❹ 14
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098119925A TWI389299B (zh) | 2009-06-15 | 2009-06-15 | 具有靜電防護功能之晶片結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098119925A TWI389299B (zh) | 2009-06-15 | 2009-06-15 | 具有靜電防護功能之晶片結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201044552A true TW201044552A (en) | 2010-12-16 |
TWI389299B TWI389299B (zh) | 2013-03-11 |
Family
ID=45001364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098119925A TWI389299B (zh) | 2009-06-15 | 2009-06-15 | 具有靜電防護功能之晶片結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI389299B (zh) |
-
2009
- 2009-06-15 TW TW098119925A patent/TWI389299B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI389299B (zh) | 2013-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10109593B2 (en) | Self shielded system in package (SiP) modules | |
TWI452665B (zh) | 具防靜電破壞及防電磁波干擾之封裝件及其製法 | |
US9508656B2 (en) | Package structure and method for fabricating the same | |
US7923844B2 (en) | Semiconductor devices including voltage switchable materials for over-voltage protection | |
JP4608494B2 (ja) | 半導体パッケージの形成方法及びその構造 | |
US7498664B2 (en) | Semiconductor package having increased resistance to electrostatic discharge | |
TWI590392B (zh) | 電子封裝件及其製法 | |
CN107230663A (zh) | 具有减小的应力的半导体封装件 | |
TWI594390B (zh) | 半導體封裝件及其製法 | |
US20060091517A1 (en) | Stacked semiconductor multi-chip package | |
TW201214653A (en) | Package structure capable of discharging static electricity and preventing electromagnetic wave interference | |
JP2010199286A (ja) | 半導体装置 | |
US10651132B2 (en) | Semiconductor device | |
US20130292165A1 (en) | Circuit board | |
TW201044552A (en) | Chip structure with electrostatic protection | |
KR20130044405A (ko) | 외부 정전기로부터 칩을 보호하기 위한 절연테이프를 구비한 칩 패키지 | |
TW201214650A (en) | Chip package having fully covering shield connected to GND ball | |
TWI678773B (zh) | 功率晶片封裝結構 | |
TW201724612A (zh) | 封蓋結構和包含封蓋結構的半導體裝置封裝 | |
US20160005674A1 (en) | Integrated circuit assembly and integrated circuit packaging structure | |
TWI575671B (zh) | 半導體封裝及其方法 | |
TW200304190A (en) | Method for producing a protection for chip edges and arrangement for the protection of chip edges | |
TWI449149B (zh) | 具金屬元件之封裝結構 | |
KR20080051197A (ko) | 반도체 패키지 | |
US9214432B2 (en) | Explosion-protected semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |