TW201041100A - Semiconductor-based submount with electrically conductive feed-throughs - Google Patents

Semiconductor-based submount with electrically conductive feed-throughs Download PDF

Info

Publication number
TW201041100A
TW201041100A TW099100622A TW99100622A TW201041100A TW 201041100 A TW201041100 A TW 201041100A TW 099100622 A TW099100622 A TW 099100622A TW 99100622 A TW99100622 A TW 99100622A TW 201041100 A TW201041100 A TW 201041100A
Authority
TW
Taiwan
Prior art keywords
cavity
susceptor
sidewall
sidewalls
metallization
Prior art date
Application number
TW099100622A
Other languages
English (en)
Other versions
TWI482246B (zh
Inventor
Lior Shiv
John Nicholas Shepherd
Original Assignee
Hymite As
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hymite As filed Critical Hymite As
Publication of TW201041100A publication Critical patent/TW201041100A/zh
Application granted granted Critical
Publication of TWI482246B publication Critical patent/TWI482246B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

201041100 六、發明說明： 【發明所屬之技術領域】 本發明係關於具有導電性饋通之半導體基底美卢
【先前技術J
仪 w J 某些半導體裝置之操作具有相當低的效率並 操作期間產生熱。這限制了可被使用之封癸 $仕止吊 〇
好是應具有高熱傳導係數以及可與半導體^署^材料最 熱膨服特性。在最近的發展中，因切之熱== 處理能力’使得石夕已被使用作為—種封裝材料。封之 尺寸應是儘可能小，以避免相對於半導體裝置本 、正 高成本。林的是’關於㈣性魏£現在封裝之 行表面之狀態’係需要額外區域。結果是造成整體= 多’且成本大幅高於半導體裝置之成本。 、于 隨著消費者電子產品之特徵與能力的成長，對於在較小 的空間中裝人更多微型s件（例如電路元件、積體電路曰曰 粒、發光二極體(LED)、熱敏電阻、二極體、整流器、溫= 感測器以及led驅動器）存在有_種增加之需求。一:ς 言，印刷電路板(PCB)之尺寸係由消費者電子2品之尺寸以 及在產品内可的空間所指^。舉例而言’在例如行動電 話或其他手提產品之某些消費者電子設備中，在pcB中被 組合之微型元件(例如，安裝於PCB之兩狀微料件)之高 度係受限於大約1公釐（mm) ’被組合之PCB之典型高度係 為I.5 mm (PCB之典型高度係為5〇〇微米（μιη)，祿型元件 201041100 不是縮小被組合之PCB之 用以將被組合之微型元件 卜，亦需考量微型元件之熱 之典型高度係為50(^m)。因此，不 尺寸，就是必須減少特徵與能力，用 裝入受限之可利用的空間中。此外， 性能。 【發明内容】 本發明之各種實施樣態係提出於中請專利範圍中。 本發明揭露供微型元件用之基座之不同實施例。於一實 施樣態中’基座包含—半導縣板，其具有敎於基板之一 前侧中之-歡’於其中絲微型元件。基板包含位於模穴 之-底部之-料膜部’以及純&之側壁鄰接的較厚框架 部。基座亦包含-導電性饋通連接部，其從基板之—背側延 伸至少局部地通過較厚的矽框架部。在饋通連接部與位於模 穴之一表面之一導電層之間之電氣接觸係至少局部地通過 模穴之一側壁而達成。 一個或多個貫施例之細節係提出於附圖與以下之說明 中。本發明亦揭露製造方法。 本發明之其他特徵與優點將從說明與圖式以及從申請 專利範圍而可清楚獲得理解。 【實施方式】 圖1顯示一例示半導體基底基座100之剖面圖。基座 100包含一基板’其具有一模穴104、一薄膜部105、侧壁 106及一框架部107。基座100亦包含一微型元件1〇8，_ 201041100 晶粒附著焊墊110、模穴金屬化112、介層洞113、饋通金屬 化114、焊料凸塊116及焊線118。可增加或減少基座1〇〇 之物理尺寸(例如高度與寬度），以順應具有不同尺寸及/或形 狀之微型元件108。於一特定例子中，基座1〇〇具有65〇μηι 之高度與2500μιη之寬度。 基座1〇〇可由矽或其他半導體晶圓所形成。模穴1〇4係 譬如藉由例如濕蝕刻製程(例如，氫氧化鉀("K〇H")蝕刻）或 〇 乾蝕刻製程(例如，Bosch製程蝕刻）之蝕刻製程而形成於基 板中。亦可使用其他製程以形成模穴1〇4。模穴1〇4係被設 計成用以收納微型元件108。模穴1〇4之物理尺寸可被增加 或減少以順應不同尺寸之微型元件1〇8或不同應用。此外， 模穴/04之尺寸可被增加或減少以順應多重微型元件1〇8。 一薄膜部1〇5係位於模穴104之底部，並可以是相當薄的 半導體材料(例如矽)層，其被整合於比薄膜部105來得厚之 框架部107。於一特定例子中，框架部1〇7係為65〇μιη厚， 〇 而薄膜部105具有150_之厚度。薄膜部105與框架部107 兩者係由相同材料所構成。 模穴104之侧壁1〇6可被彎曲成實質上垂直的形狀，彎 曲與實質上垂直之組合的形狀，或其他形狀。於此實施例 中’側壁1〇6係傾斜的，並導致模穴1〇4具有類似於梯形之 ，面形狀。侧壁106之形狀可隨著基座100或設置於模穴之 微1元件108之意欲使用而改變。舉例而言，在某些實施例 中’側壁106係實質上垂直並導致模穴1〇4⑨有類似於矩形 1面开7狀參見圖3。在其他實施例中，側壁1 具有圓 5 201041100 滑的拋物線的形狀。 模穴金屬化112可被提供於模穴104之内表面上。例如 鉻、鈦、金、銅、鎳、鋁與銀之金屬係沈積於模穴1〇4之内 表面之預定部分上。舉例而言，金屬可被沈積於側壁ι〇6之 表面之預定部分與薄膜部105之上表面之部分（亦即，薄膜 部105之裝置側)上。在某些實施例中，金屬係選擇性地沈 積於薄膜部105上以形成接觸焊塾(例如，電氣連接至微型 元件刚或模穴金屬化112之陰極與陽極焊 焊墊no於薄膜部105之上表面上。如圖i所示，模穴金屬 化112覆蓋側壁雇之部分與薄膜部1〇5之上表面之部分。 模穴金屬化112經由側壁106及/或薄膜部1〇5之上表面之 孔形成與饋通金屬化114之電氣連接。 微型元件丨08可以是任何型式之微型元件。舉例而言， 微型元件108可以县恭议分/生丨丨a 路曰街二二 (例電阻或電容器)、積體電 驅動器、光電元件(例如紅外線收發器) (Μ_°㈣7係安裝於晶粒附 。微型元件⑽可使用料製程或例如金-錫 11: η:Γ製程之其他安裝製程而被安裝於晶粒附著焊墊 =⑽⑽係經由連接自微型元件⑽之焊二 至^if匕112、晶粒附著焊塾m及/或_ 翁接祕〜一實施例中，晶粒附著焊墊110可作為電 或陽極焊墊’並被連接至 化u 他實施例中，微型元件108係藉 L、 bonding)而電氣遠接$掇―後日☆接（FllP_chlP 電轧連接至杈八金屬化112、晶粒 201041100 及/或饋通金屬化114。 基座100亦包含一個或多個具有饋通金屬化114之介層 洞113。介層洞113可使用濕蝕刻製程、乾蝕刻製程、濕蝕 刻與乾蝕刻製程之組合或其他蝕刻技術來形成。介層洞113 之形狀取決於使用以形成介層洞113之蝕刻之型式。舉例而 言’於圖1之例子之介層洞113係藉由KOH蝕刻製程（亦即， 濕蝕刻製程）而形成。所形成之介層洞113貫通側壁1〇6。於 0 某些實施例中，所形成之介層洞113貫通侧壁1〇6與整體貫 通薄膜部105。貫通侧壁106所形成之開孔係連接在饋通金 屬化114與微型元件108或模穴金屬化112之間。 饋通金屬化114延伸至少局部地通過框架部1〇7到達基 座1〇〇之表面安裝裝置(SMD)侧120。在某些情況下，饋通 金屬化114只延伸通過框架部1〇7(參見圖12)。如圖i之例 子所示，饋通金屬化114係經由側壁1〇6中之開孔而電氣連 接至模穴金屬化112。於某些實施例中，饋通金屬化114係 〇 經由側壁1〇6中與薄膜部105之上表面之開孔而電氣連接至 抵穴金屬化112。此外，於此實施例中，饋通金屬化114沿 著薄膜部105之SMD侧120與框架部1〇7延伸，並電氣連 接至裝設至基座100之SMD側120之焊料凸塊116。於某 些實施例中，饋通金屬化114只延伸在框架部1〇7之下，且 不延伸在薄膜部105之下。 圖2係為半導體基底基座2〇〇之另一例子之局部剖面 圖。模穴204可藉由使用形成彎曲側壁206之濕蝕刻製程(例 如，KOH蝕刻）而形成。薄膜部2〇5與框架部2〇7可由矽或 201041100 另一種半導體所形成。顯示於薄膜205之右側之鑛齒狀的線 表示只有顯示薄膜205與基座200之一部分，以及此基座可 更進一步延伸。介層洞213係藉由使用濕蝕刻製程而形成， 並被安置成使介層洞213與模穴204之側壁彼此偏置。舉例 而言，如圖2之剖面圖所示，介層洞213係被形成以使介層 洞213之最右邊的側壁並未對準於側壁2〇6，且被安置到侧 壁206之右側。介層洞213貫通側壁2〇6與薄膜2〇5兩者。 饋通金屬化214覆蓋介層洞213之表面以及薄膜205與框架 207之SMD側220表面之部分。模穴金屬化212覆蓋側壁！ 206之一部分與薄臈205之一部分。饋通金屬化214係經由 側壁206與薄膜205中之開孔而電氣連接至模穴金屬化212。 之乾蝕刻製程而形成。舉例而言， 形成模穴304。如圖3所示，介芦 圖3係為另一例之半導體基底基座3〇〇之局部剖面圖。 在基座300中之模穴3〇4可藉由形成實質上垂直之側壁3〇6 製程而形成，並具有類似於尖銳.鰭片之剖面輪廓。介層洞 313係形成俾能貫通侧壁3〇6並於側壁3〇6中形成開$丨。锫t，
言’可使用Bosch製程蝕刻以 介層洞313係藉由使用濕蝕刻 201041100 刻製程而形成。介層洞413係使用類似於用以建構 杈八404之乾蝕刻製程之乾蝕刻製程而形成，並具有實質上 垂直之侧壁。介層洞413貫通侧壁406與薄膜405。饋通金 屬化414覆蓋介層洞413之表面以及薄膜405與框架407 之SMD側420表面之部分。饋通金屬化414係經由側壁4〇6 與薄膜405中之開孔而電氣連接至模穴金屬化412。 於某些實施例中，饋通金屬化延伸整體通過框架部。舉 〇 例而言，圖12之基座1200包含介層洞1213，其延伸自基 座1200之SMD側1220並通過框架部12〇7。饋通金屬化1214 係電氣連接至模穴金屬化1212。 圖5A係為矽基底基座500之俯視圖。如圖5A所示， 杈穴504之側壁506係呈傾斜狀。侧壁5〇6開始於框架5〇7 之上端並結束於薄膜505之上表面。模穴5〇4包含模穴金屬 化512，其被構造成用以覆蓋饋通金屬化514、一晶粒附著 焊墊510及焊線焊墊521。基座500亦包含非導電隔離區域， q 例如Si〇2，用以分離晶粒附著焊墊510與焊線焊墊521。 基座500之例示尺寸係顯示於圖5A。不同的尺寸可能 適合於其他實施例。如圖5A所示，基座5〇〇具有正方形形 狀，其邊長係為2500μιη。薄膜505亦為正方形並具有大約 Ι473μιη之邊長。模穴504上端之寬度係為218〇μιη。 圖5Β係為基座500之倒置剖面圖。如圖之例子所 示，框架507具有650μπι之厚度。介層洞513之側壁並未 與模穴504之侧壁506對準。覆蓋介層洞513之表面之饋通 金屬化514延伸自基座500之SMD侧120 ’並貫通側壁506 9 201041100 與薄膜505之一部分 512之電氣連接。 饋通金屬化514形成與模穴金屬化 圖5C係為圖5B之局部放大圖，並顯示基座獅之部 分’於此的介層洞513貫通側壁遍與薄膜5〇5。如圖冗 之例子所示，薄膜5G5具有大約15_之厚度，而介層洞 513具有大約⑽μηι之深度。於此例子中 359μηι之最大寬度。 一, 、FIG 5D係為基座5〇〇之局部放大俯視圖。於此例中， 饋通金屬化514具有45μιη之寬度與245μιη之長度。模穴金 屬化512具有ΐ〇5μιη之寬度並覆蓋饋通金屬化514與薄膜 505與侧壁506之部分。 、 圖6係為顯示用以形成類似於基座1〇〇之基座之晶圓等 級製程600之流程圖。類似於製程6〇〇之製程可被使用以形 成上述與下述之其他例子之基座。製程6〇〇 一般在矽或其他 半導體晶圓上被執行，以製造多重離散基座。具有界定多重 的基座100之區域之半導體晶圓7〇〇之一例係顯示於圖7。 雖然此製程可被執行於晶圓等級，但為減輕討論起見，製程 600之個別步驟係說明於下，如相對於界定單一基座1〇〇之 半導體晶圓700之區段而被執行。 製程600以具有等於譬如65〇μιη之厚度之石夕或其他半 導體晶圓開始。介電層係形成於基座100之12〇之 預定部分上，以及基座1〇〇之裝置側之預定部分上（方塊 6〇2)。7丨電層可以疋作為姓刻抵抗層之任何型式之介電層。 舉例而言，二氧化矽(Si〇2)可被使用作為介電層。 201041100 然後，一個或多個介層洞113係被蝕刻進入基座1〇〇之 SMD侧120(方塊604)。介層洞113可使用例如氫氧化鉀 (KOH)钮刻或氳氧化四曱基銨(TMAH)蝕刻之濕蝕刻技術來 姓刻。或者，介層洞113亦可使用例如Bosch製程餘刻之乾 蝕刻技術來蝕刻（亦即，分時多工蝕刻）。於某些實施例中， 可使用其他钱刻技術或姓刻技術之組合。如上所述，餘刻技 術之選擇影響介層洞113之形狀。濕蝕刻技術可產生分別顯 示於圖1-3之類似於介層洞in、213與313之介層洞。乾 餘刻技術可產生顯示於圖4之類似於介層洞414之介層洞。 介層洞113係被蝕刻至大於薄膜部105之厚度之預定深度。 舉例而言，在某些實施例中，薄膜部1〇5具有等於15〇μιη 之厚度，且介層洞113係被蝕刻至大約DOpm之深度。 然後，基座100受到處理以將介電層移離基座1〇〇之 SMD侧120以及基座1〇〇之裝置側（方塊6〇6)。介電層可藉 由使用例如姓刻之任何熟知技術而被移除。 介電層係形成或沈積於基座100之SMD側12〇與基座 1 〇〇之褒置侧（方塊608)。舉例而言，可形成介電層以覆蓋 介層洞113之表面。介電層亦可被形成於基座1〇〇之SMd 側120之預定部分上。介電層可以是任何型式之介電層，其 =為餘刻抵抗層。舉例而言，二氧化邦i〇2)可被使用作為 介電層。於一例中，介電層係形成以使介電層具有大約4〇〇 nm之厚度。 基座100之裝置側係被蝕刻以形成模穴104(方塊 610)。亦可使用濕蝕刻技術、乾蝕刻技術、濕蝕刻與乾蝕刻 11 201041100 之組合，或任何其他钱刻技術以形成模穴1〇4。银刻技術之 選擇對側壁106之形狀具有影響力。舉例而言，模穴1〇4具 有傾，的㈣106且II由使用定時的祕刻技術而被形 成。模穴104係被蝕刻至使模穴1〇4與介層洞113之總深度 略大於基座100之厚度之深度。舉例而言，如果基座1〇〇具 有650μηι之厚度，則模穴1〇4可具有5〇〇μιη之深度，且介 層洞113可具有ΐ9〇μηι之深度。在模穴1〇4被蝕刻以後， 於方塊604中，沈積於介層洞113之薄的介電層會露出。 基座1〇〇可受到處理以局部地將介電層移離SMD側 120與基座1〇〇之裝置側（方塊612)。介電層可被移離介層 洞113之表面以及基座1〇〇之12〇之預定部分。介 電層可藉由使用例如蝕刻之任何熟知技術而被移除。 然後，使介電/氧化層熱成長遍及基座1〇〇之表面（方塊 614)。介電層可被成長遍及模穴1〇4之預定部分（包含側壁 106與薄膜部1〇5之上表面）以及基座1〇〇之裝置側。介電層 可以是任何型式之介電層，其作為蝕刻抵抗層，例如Si〇2。 介電層可被成長到譬如大約12〇〇 nm之厚度。介電層可被熱ί ί 成長至任何厚度’只要其比以前沈積於方塊604之介層洞 113之介電層來得厚即可。 然後’該半導體100之SMD側120係被金屬化以形成 饋通金屬化114(方塊616)。饋通金屬化114可譬如藉由沈積 導電金屬於介層洞113中而形成。金屬亦可被沈積於薄膜部 105之SMD側120之預定部分中。例如鉻、鈦、金、鋼、 鎳、銘與銀之金屬可被沈積於基座100與介層洞113之SMd 12 201041100 侧120之預定部分上。亦可使用不同的金屬化技術。舉例而 言’可使用電鍍技術或例如濺鍍沈積之薄膜金屬化製程。 基座100係被處理以局部地將介電層移離基座100之裝 置側包$模穴104之表面（方塊618)。如上所述，可使用 蝕刻技術來移除介電層。被移離基座100之裝置侧之介電層 之數量可改變，但應該足以暴露介層洞113中之饋通金屬化 114。舉例而言，如果介電層係於框架部107上成長至1200 〇 nm之厚度’並於介層洞113中成長至400 nm之厚度，則 400 nm之介電層可被移除。於一例中，介電層係完全被移 離介層洞113之表面，並局部被移離框架部1〇7。 接著’基座100之裝置侧（亦即，相反於SMD侧120的 基座100之側）經歷金屬化製程（方塊620)。金屬可被沈積於 模穴104之預定區域中以形成電氣連接至饋通金屬化114之 板穴金屬化112。此外，可沈積金屬以形成不同構造，例如 晶粒附著焊墊11〇。亦可使用不同的金屬化技術。 ◎ 然後’微型元件108被裝設至晶粒附著焊墊11〇(方塊 622)。祕型元件1〇8可使用例如黏焊之任何型式之安裝技術 而被裝設至晶粒附著焊墊11〇。然後將焊線焊線118裝設至 微型元件108並連接至模穴金屬化112 (亦即，打線X方塊 624)。焊線118提供在微型元件1〇8與饋通金屬化114之間 之電氣連接。於某些實施例中，可藉由覆晶焊接而將微型元 件電氣連接至模穴金屬化U2。 在完成打線之後，將基座1〇〇封膠包裝（方塊626)。於 某些實施例中，係將保護蓋安裝於基座100之頂端，並密封 13 201041100 至基座100。可使用任何熟知技術來將保護蓋施加至基座。 保護蓋可由具有可使微型元件之内部反射最小化或可作為 遽波器之折射率之材料所構成。於其他實施例中’樹脂係沈 積於模穴104中’並用以密封微型元件1〇8。在密封基座1〇〇 以後，藉由切割製程來將個別基座予以分離（方塊628)。 可修改製程600 ’以在蝕刻介層洞u3之前形成模穴 104。換a之，在圖6之製程6〇〇中，方塊610與被執行以 取代方塊604，而方塊604係被執行以取代方塊610。亦可 修改製程600,以在將微型元件1〇8裝設至晶粒附著焊墊11〇 以及將基座100密封之前，藉由切割製程來分離個別的基座 100。 此外，亦可修改製程600 ’以使基座1〇〇之裝置側係在 SMD側120被金屬化之前被金屬化。舉例而言，製程 直到方塊666以前係實質上與製程6〇〇相同。在方塊666 中，基座1〇〇之裝置側經歷金屬化製程（方塊666)。金屬可 被沈積於模穴104之預定區域中，以形成電氣連接至饋通金 屬化m之模穴金屬化m。此外，金屬可被沈積以形成例 如晶粒附著焊塾no之不_構造。亦可使料同的金屬化 技術。 然後，將介電層移離基旬〇〇之SMD伯U20之預定部 分（方塊668)。預定數量之介電材料係被移離基座刚之 SMD側120,包含介層洞113與薄膜1〇5之表面。如上所述， 可使用蝕刻技術來移除介電層。 接著，將半導體⑽之⑽你㈣金屬化以形成饋通 201041100 金屬化114(方塊670)。譬如藉由在介層洞n3中之導電金屬 之沈積，可形成饋通金屬化114。金屬亦可沈積於薄膜部1〇5 之SMD側120之預定部分。例如鉻、鈦、金、銅、錄、銘 與銀之金屬可沈積於基座100與介層洞113之8]^£)側120 之預定部分上。亦可使用不同的金屬化技術。舉例而言，可 使用電鐘技術或例如錢锻沈積之薄膜金屬化製程。 製程650之剩下的步驟係與製程相同。
以上已經說明本發明之數個實施例。然而，吾人將理解 到在不背離本發明之精神與範轉之下，可作出各種修改。舉 例而g，可修改模穴之形狀。圖8_n係為半導體基底基座 之局部視圖，於其中導電性饋通延伸至少局部地通過較厚的 石夕框架部’但具有不同於上述那些之歡設計。舉例而言， 顯示於圖8之矽基底基座8〇〇具有兩個模穴區域8〇如與 804b。於此實施例中’帛一模穴區域8〇知係藉由濕侧製 程而形成，並具有彎曲側壁8〇6a。第一模穴區域崎具有 大約300μιη之深度，且比第二模穴區域8隱來得寬。由於 模穴寬度之差異’故形成著陸平面（landingplan) 825。第 二模穴區域8G4b係藉由乾餘刻製程而形成，並具有實質上 垂直之侧壁祕。第二模穴區域804b具有大約1〇〇_150, 之冰度。所形成之介層、;同813貫通侧壁8嶋與薄膜哪， =允許饋通金屬化814形成與模穴金屬化812之電氣連接。 ，八金屬化812覆盎實質上垂直之側壁8嶋之—部分以及 /專膜805之表面之部分。在某些實施例中，模穴金屬化 812延伸自彎曲侧壁8〇如並覆蓋彎曲侧壁腸&之部分、軟 201041100 性著陸825、督挤L工 之上表面之部八貝上垂直之側壁8〇6b之部分以及薄膜805 圖9係為具右 、 基座900之局Γ兩個模穴區域90如與9〇4b之半導體基底 製程而形成圖。第—模穴區域购係藉由乾姓刻 域904a且右士 #質上垂直之㈣9〇6a。帛一模穴區 由35_之深度。第二模穴區域·亦藉 二模而形成，並具有實質上垂直之側壁906b。第 寬产2二*〇'之寬度係少於第一模穴區域9〇如之寬度。 又-構著陸平面925。於此實施例中，第•模弋 域904b具有大約1ΠΛ ^ 乐一镇八& 盥菩昧单而ον μΠ1之深介層洞913貫通側壁906a 9、12:電氣連接’並允許饋通金屬化914形成與模穴金屬化 —電軋連接。模穴金屬化912延伸遍及彎曲側壁9〇6a、 著陸平面925、側壁906b與薄膜905之部分。 圖10係為具有兩個模穴區域1004a與1004b之半導辦 基底基座1000之局部剖面圖。第一模穴區域1〇〇知係藉由 濕蝕刻製程而形成，並具有彎曲侧壁1〇〇6a。第—棋穴^域 1004a具有大約350μιη之深度。於此實施例中，第二二二 域1004b係藉由乾蝕刻製程而形成，並具有實質上垂直之側 壁1006b。第二模穴區域1004b具有大約1〇〇μιη之深度 一模穴區域1004a係比第二模穴區域i〇〇4b來得寬，迷被安 置成使著陸平面1025形成於第一側壁i〇〇6a與第二甸壁 1006b之間。介層洞1013貫通第一側壁i〇〇6a與著陸平面 1025,並允許饋通金屬化1〇14形成與模穴金屬化1〇ι2之電 氣連接。模穴金屬化1012延伸遍及第一侧壁l〇〇6a<部分、 16 201041100 著陸平面1025、第二侧壁1006b及/或薄膜1005之上表面。 Ο
圖11係為被設計成用以容納多重微型元件之半導體美 底基座1100之局部剖面圖。基座11〇〇具有三個模穴區域 1104a、1104b與ii〇4c。第一模穴區域1104a係藉由濕蝕刻 製程而形成’並具有彎曲側壁ll〇6a。第一模穴區域u〇4a 係被蝕刻至第一預定深度。第二模穴區域11〇4b係藉由濕蝕 刻製程而形成，並具有彎曲側壁ll〇6b。第二模穴區域11〇4b 係被餘刻至苐—預定深度。第一模穴區域1 1 〇4a之寬度係大 於第二模穴區域U04b之寬度。第三模穴區域1104c係藉由 濕蝕刻製程而形成，並具有彎曲側壁1106c。第三模穴區域 1104c係被蝕刻至第三預定深度。於某些實施例中，第二預 定深度可以等於第三預定深度。於其他實_巾，第三預定 冰^可大於第二預定深度。第三模穴區域n〇4c係形成於第 二模穴區域1104b之右側’且著陸平面肋係被建構。於 =些實施例巾’可將微型元件置於著陸平面1125或第二模 八區域1104b之底部上。所形成的介層洞1113貫通第二側 J llf6b ’並允許饋通金屬化1114形成與模穴金屬化⑴2 之電氣連接。所形成的模穴金屬化1112可延伸遍及第一側 壁：6a”分、第二侧壁u〇6b之部分、*陸平面ιι25 之口P刀帛二側壁1106c之部分及/或薄膜工刚之上表面之 本發明之設計與技術可獲得各種優點。在某些實施 例中所獲得之優點係說明如下： ⑴‘電性饋通係被移動成更遠離LED(或其他發光裝置） 17 201041100 之臨界光學表面以改善裝置效率。 (2) 可達成整體封裝尺寸與整體製造成本之縮小 以改善熱性 (3) 接近LED晶片之接觸面積之尺寸增加，' 能 ⑷此設計可開㈣线確射錄的 之製造技術潛力。 屬化 (5)此設計可建構出能夠於溝槽之每個侧壁達成金 之三維構造。 ⑹藉由㈣供饋通金屬化狀介層洞至基座構造之較 強區^ 善封I之機械穩定度。於此封裝設計包含薄 膜，饋通接觸抑需延伸通過_。機械完錄可因此獲得 改善。 求 ⑺允午相厚度之駐設計以及饋通制部之製造需 圖式簡單說明】 圖1係為例示 圖2係為例示 圖3係為例示 圖4係為例示 圖5 A係為例 圖5B係為顯 半導體基底基座之剖面圖。 半導體基底基座之局部視圖。 半導體基底基座之局部視圖。 半導體基底基座之局部視圖。 示半導體基底基座之俯視圖。 示於圖5A之例示半導體基底基座之剖面 201041100
圖5C係為I員示於圖5B之例示半導體基底基座之局部 放大圖。 圖5D係為顯示於圖5A之例示半導體基底基座之局部 放大圖。 圖6係為顯示用以製造半導體基底基座之例示製程之 流程圖。 0 圖7係為半導體晶圓之圖例。 圖8係為例示半導體基底基座之局部視圖。 圖9係為例示半導體基底基座之局部視圖。 圖10係為例示半導體基底基座之局部視圖。 圖11係為例示半導體基底基座之局部視圖。 圖12係為例示半導體基底基座之局部視圖。 圖13係為顯示用以製造半導體基底基座之例示製程之 流程圖。 〇 【主要元件符號說明】 100 ·半導體基底基座 104 =模穴 105 :薄膜部 106 =側壁 107 :樞架部 108 ·微型元件 110 :晶粒附著焊墊 19 201041100 112 :模穴金屬化 113 :介層洞 114 :饋通金屬化 116 :焊料凸塊 118 :焊線 120 : SMD 側 200 :半導體基底基座 204 :模穴 205 :薄膜/薄膜部 206 :側壁 207 :框架/框架部 212 :模穴金屬化 213 :介層洞 214 :饋通金屬化 220 : SMD 側 300 :半導體基底基座 304 :模穴 305 :薄膜 306 :側壁 307 :框架 312 :模穴金屬化 313 :介層洞 314 :饋通金屬化 320 : SMD 側 201041100 400 :半導體基底基座 404 :模穴 405 :薄膜 406 :側壁 407 :框架 412 :模穴金屬化 413 :介層洞 414 :饋通金屬化/介層洞 420 : SMD 側 500 :矽基底基座 504 :模穴 505 :薄膜 506 :側壁 507 :框架 510 :晶粒附著焊墊 512 :模穴金屬化 513 :介層洞 514 :饋通金屬化 521 :焊線焊墊 600 :製程 602-628 :步驟 650 :製程 652-678 :步驟 700 :半導體晶圓 21 201041100 800 :矽基底基座 804a、804b :模穴區域 805 :薄膜 806a、806b :側壁 812 ··模穴金屬化 813 :介層洞 814 ··饋通金屬化 825 :著陸平面 900 :半導體基底基座 904a、904b :模穴區域 905 :薄膜 906a、906a :側壁 912 :模穴:金屬化 913 :介層洞 914 :饋通金屬化 925 :著陸平面 1004a、1004b :模穴區域 1005 ··薄膜 1006a、1006b :側壁 1012 :模穴金屬化 1013 :介層洞 1014 :饋通金屬化 1025 :著陸平面 1100 :半導體基底基座 22 201041100 1104a、1104b、1104c :模穴區域 1105 :薄膜 1106a、1106b、1106c :側壁 1112 :模穴金屬化 1113 :介層洞 1114 :饋通金屬化 1125 :著陸平面 1200 :基座 1207 :框架部 1212 :模穴金屬化 1213 :介層洞 1214 ··饋通金屬化
23

Claims (1)

  1. 201041100 七、申請專利範圍： 1. 一種供一微型元件用之基座，該基座包含： 一半導體基板，其具有界定於該基板之一前側之一模 穴，於該模穴中安裝該微型元件，一薄矽膜部，位於該 模穴之一底部，以及與該模穴之側壁鄰接之較厚框架 部；以及 一導電性饋通連接部，從該基板之一背侧延伸至少局部 地通過該較厚；δ夕框架部’而在該饋通連接部與位於該模 穴之一表面上之一導電層之間電氣接觸，係至少局部地 通過該模穴之一側壁而達成。 2. 如申請專利範圍第1項所述之基座’其中該電氣接觸係 形成至少局部地通過該薄膜部以及該模穴之該側壁。 3. 如申請專利範圍第1頊所述之基座，其中該基板係為一 妙基板。 4. 如申請專利範圍第1項所述之基座，更包含一介層洞位 於該基板之背面侧，其中該介層洞具有侧壁，且該導電 性饋通連接部至少沿著該介層洞之該等側壁延伸。 5. 如申請專利範圍第4項所述之基座’其中該介層洞之該 等側壁並未與該模穴之該侧壁對準。 6·如申請專利範圍第4頊所述之基座，其中該介層洞之該 等侧壁與該模穴之該侧壁偏置。 7.如申請專利範圍第4項所述之基座’其中該介層洞完全 地貫通該薄膜部。 如申請專利範圍第1頊所述之基座，其中該模穴包含複 24 8. 201041100 數個模穴區域，其中係由一著陸平面分離各個該等模穴 區域。 9. 如申請專利範圍第1項所述之基座，其中該模穴之該等 側壁成彎曲狀。 10. 如申請專利範圍第1項所述之基座，其中該模穴之該等 侧壁係實質上垂直。 11. 如申請專利範圍第1項所述之基座，其中該模穴之該等 側壁包含一幫曲侧壁與一實質上垂直之側壁。 12. —種供一微型元件用基座之晶圓等級製造方法，該方法 包含： 蝕刻介層洞位於一矽晶圓之一背侧之一介層洞，並蝕刻 位於該矽晶圓之一前側一模穴，以界定一薄膜部於該模 穴之底部，該晶圓具有鄰近於該模穴之侧壁之較厚框架 部，而該介層洞延伸至少局部地通過該等較厚框架部； 蝕刻位於該晶圓之前侧之一模穴，以形成一薄膜於該模 穴之該底部以及鄰近於該模穴之該等側壁之該等較厚 框架部； 提供金屬化於該介層洞中，以形成導電性饋通連接部， 其延伸自該基板之背面側並至少局部地通過該較厚的 矽框架部；以及 提供金屬化於該模穴之一表面上，其中在該導電性饋通 連接部與該金屬之該模穴之該表面上之間之電氣連接 係至少局部地通過該模穴之一特定側壁而達成。 如申請專利範圍第12項所述之方法，其中該介層洞係 25 13. 201041100 被蝕刻以使該介層洞之側壁並未對準於該模穴之該特 定側壁。 14. 如申請專利範圍第12項所述之方法，其中該介層洞係 被蝕刻以使該介層洞之該等側壁與該模穴之該特定側 壁偏置。 15. 如申請專利範圍第12項所述之方法，其中使用一濕蝕 刻製程蝕刻該模穴。 16. 如申請專利範圍第12項所述之方法，其中使用一乾蝕 刻製程蝕刻該模穴。 17. 如申請專利範圍第12項所述之方法，其中該模穴係被 蝕刻以形成複數個模穴區域，其中各該模穴區域係由一 著陸平面分離。 18. 如申請專利範圍第17項所述之方法，其中蝕刻於該晶 圓之該前側之模穴之步驟包含：使用一第一蝕刻製程以 蝕刻一第一模穴區域；以及使用一第二蝕刻製程以蝕刻 一第二模穴區域。 19. 如申請專利範圍第17項所述之方法，其中蝕刻該等模 穴區域之步驟包含：使用至少一濕蝕刻製程與至少一乾 蝕刻製程。 20. 如申請專利範圍第12項所述之方法，其中蝕刻該介層 洞之步驟包含蝕刻該介層洞之深度大於該薄膜之厚度。 26
TW099100622A 2009-01-14 2010-01-12 具有導電性饋通的半導體基底基座 TWI482246B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14452509P 2009-01-14 2009-01-14
US12/430,591 US20100176507A1 (en) 2009-01-14 2009-04-27 Semiconductor-based submount with electrically conductive feed-throughs

Publications (2)

Publication Number Publication Date
TW201041100A true TW201041100A (en) 2010-11-16
TWI482246B TWI482246B (zh) 2015-04-21

Family

ID=42318471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099100622A TWI482246B (zh) 2009-01-14 2010-01-12 具有導電性饋通的半導體基底基座

Country Status (7)

Country Link
US (1) US20100176507A1 (zh)
EP (1) EP2380196B1 (zh)
JP (1) JP5340417B2 (zh)
KR (1) KR101289123B1 (zh)
CN (1) CN102349150B (zh)
TW (1) TWI482246B (zh)
WO (1) WO2010081795A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212421A (ja) * 2009-03-10 2010-09-24 Panasonic Corp 半導体装置
WO2011081808A2 (en) * 2009-12-15 2011-07-07 E. I. Du Pont De Nemours And Company Process for the production of a mwt silicon solar cell
KR20140024279A (ko) * 2011-01-28 2014-02-28 서울반도체 주식회사 Led발광장치 및 led발광장치를 구동하는 방법
WO2013184152A1 (en) * 2012-06-08 2013-12-12 Hoya Corporation Usa Submount for electronic, optoelectronic, optical, or photonic components
US8963285B2 (en) 2013-03-08 2015-02-24 Infineon Technologies Ag Semiconductor device and method of manufacturing thereof
JP2016100553A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
JP6690142B2 (ja) * 2015-07-09 2020-04-28 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ
JP6504019B2 (ja) * 2015-10-27 2019-04-24 豊田合成株式会社 発光装置
WO2017105498A1 (en) * 2015-12-18 2017-06-22 Intel IP Corporation Interposer with conductive routing exposed on sidewalls
JP6848209B2 (ja) * 2016-05-13 2021-03-24 大日本印刷株式会社 実装基板及びそれを備える電子機器
US12057332B2 (en) * 2016-07-12 2024-08-06 Ayar Labs, Inc. Wafer-level etching methods for planar photonics circuits and devices
JP6958529B2 (ja) * 2018-10-02 2021-11-02 株式会社デンソー 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US7518158B2 (en) * 2003-12-09 2009-04-14 Cree, Inc. Semiconductor light emitting devices and submounts
US7165896B2 (en) * 2004-02-12 2007-01-23 Hymite A/S Light transmitting modules with optical power monitoring
JP4996463B2 (ja) * 2004-06-30 2012-08-08 クリー インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
TWI239670B (en) * 2004-12-29 2005-09-11 Ind Tech Res Inst Package structure of light emitting diode and its manufacture method
US7553695B2 (en) * 2005-03-17 2009-06-30 Hymite A/S Method of fabricating a package for a micro component
US7735172B2 (en) * 2005-09-23 2010-06-15 Fire Hardware, Llc Multi-purpose firefighting tool
US7719099B2 (en) * 2005-10-21 2010-05-18 Advanced Optoelectronic Technology Inc. Package structure for solid-state lighting devices and method of fabricating the same
JP2007184426A (ja) * 2006-01-06 2007-07-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
KR101177885B1 (ko) * 2006-01-16 2012-08-28 삼성전자주식회사 웨이퍼 레벨 패키징 캡 및 그 제조방법
US7528422B2 (en) * 2006-01-20 2009-05-05 Hymite A/S Package for a light emitting element with integrated electrostatic discharge protection
JP2007288050A (ja) * 2006-04-19 2007-11-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
EP1848042A1 (en) * 2006-04-21 2007-10-24 LEXEDIS Lighting GmbH LED package with submount
TWI351085B (en) * 2006-08-08 2011-10-21 Silicon Base Dev Inc Structure and manufacturing method of package base for power semiconductor device
US7531445B2 (en) * 2006-09-26 2009-05-12 Hymite A/S Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
JP2008130946A (ja) * 2006-11-24 2008-06-05 Ngk Spark Plug Co Ltd 多数個取りセラミック基板およびセラミック配線基板ならびにその製造方法
JP4900057B2 (ja) * 2006-12-13 2012-03-21 株式会社デンソー 電子装置
JP2008192654A (ja) * 2007-01-31 2008-08-21 Kyocera Corp 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージおよび電子装置、ならびにこれらの気密性判定方法
US7732234B2 (en) * 2007-02-15 2010-06-08 Hymite A/S Fabrication process for package with light emitting device on a sub-mount
JP2008227233A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd 半導体デバイスの製造方法、光ピックアップモジュール、および半導体デバイス
JP5089336B2 (ja) * 2007-10-29 2012-12-05 新光電気工業株式会社 パッケージ用シリコン基板

Also Published As

Publication number Publication date
WO2010081795A1 (en) 2010-07-22
EP2380196A1 (en) 2011-10-26
KR101289123B1 (ko) 2013-07-23
JP2012515446A (ja) 2012-07-05
CN102349150A (zh) 2012-02-08
TWI482246B (zh) 2015-04-21
US20100176507A1 (en) 2010-07-15
EP2380196B1 (en) 2016-06-08
JP5340417B2 (ja) 2013-11-13
KR20110107848A (ko) 2011-10-04
CN102349150B (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
TW201041100A (en) Semiconductor-based submount with electrically conductive feed-throughs
US9577147B2 (en) Light emitting device package and manufacturing method thereof
US8567051B2 (en) Process for the vertical interconnection of 3D electronic modules by vias
US7851818B2 (en) Fabrication of compact opto-electronic component packages
US20060138436A1 (en) Light emitting diode package and process of making the same
JP5621334B2 (ja) 半導体装置および半導体装置の製造方法
US20080237844A1 (en) Microelectronic package and method of manufacturing same
TW201205759A (en) Microelectronic elements having metallic pads overlying vias
TW200817278A (en) Mems device and method of fabricating the same
KR20110081306A (ko) 반도체 소자를 위한 지지 몸체, 반도체 소자 및 지지 몸체의 제조 방법
US8324082B1 (en) Method for fabricating conductive substrates for electronic and optoelectronic devices
CN103839910B (zh) 包括芯片载体的半导体器件组件、半导体晶片和制造半导体器件的方法
JP2005129888A (ja) センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法
JP2018518039A (ja) オプトエレクトロニクス部品アレイおよび複数のオプトエレクトロニクス部品アレイを製造する方法
US8816375B2 (en) Radiation-emitting semiconductor body, method for producing a radiation-emitting semiconductor body and radiation-emitting semiconductor component
US8048717B2 (en) Method and system for bonding 3D semiconductor devices
US11961820B2 (en) Method for producing a connection between component parts, and component made of component parts
JP2006186357A (ja) センサ装置及びその製造方法
TW200950007A (en) Fabrication of compact semiconductor packages
TW201014785A (en) Micro electro mechanical device package and method of manufacturing a micro electro mechanical device package
JP2006126212A (ja) センサ装置
JP2024103169A (ja) 半導体装置、および半導体装置の製造方法