201025508 六、發明說明： 【發明所屬之技術領域】 本發明有關一種互補式金氧半導體(complementary metal-oxide-semiconductor，CMOS)裝置技術，特別是有關一種降 低互補式金乳半導體裝置之閘極漏電流並控制啟始電壓(thresh〇id voltage ’ Vt)偏移量(shift)之方法，及利用此方法所製得之互補式金 氧半導體裝置。 .❹ 【先前技術】 隨著 MOS(metal_oxide-semiconductor，MOS)裝置小型化，閘 極η電層已縮小許多，但當閘極介電層厚度一直在變薄時，其閘 極漏電流卻有增加的趨勢。因此’發展出藉由去偶合電漿氮化 (decoupiedpiasmanitridati〇n ’ DpN)處理而在 si〇N 閘極介電層 增加氣化物含量的技術，可製得薄而且具低漏電流的間極介電 ©層。換言之，可利用DPN處理以增進超薄閘極介電層的堅實性， =但可更有效地減少閘極之漏電流，亦能提供較佳之删阻斷功 此仁疋’ SiON閘極介電層的高氮化物含量，會使得N型M〇s _〇s)或p型MOS(PMOS)電晶體的％嚴重偏移。為抑制此^ 二偏移、曰有許多解決方法提出，例如，在沉積多晶石夕間極之後， 藉由進行佈植製程植入氟離子，以抑制％的偏移。 在其他方面，美國專利第6,358,865號則揭示一種將氟植入石夕 4 201025508 • 晶格中，再進行氧化，例如利用熱氧化製程，以形成氧化區，例 如場氧化區(field oxide region)。氧化區的成長可依氟的植入的量、 植入深度、及植入能量而定，因此控制此等因素則可獲得所欲的 氧化區的厚度。進一步，將具有氟植入的區域與沒有氟植入的區 域一起進行氧化，同時形成氧化區，如此，可同時獲得厚度不同 的氧化區，例如有氟植入的區域生成厚度厚的氧化區，可做為場 氧化區；而閘極氧化層的預定區並不植入氟，同時生成的薄的氧 ❹化層。其並未討論與降低閘極漏電流或佈植氟以抑制％偏移的相 關議題。 雖然習知進行佈植製程植入氟離子，以抑制vt的偏移，但是， 本發明之發明人發現此方法引起新的問題，即，pM〇s電晶體的 閑極介電層的等效氧化層厚度㈣^⑻㈤如诎伽心⑽取 NMOS電晶體賴極介電層的較氧化層厚度之間的差異，會隨 著氟離子植入的量的增加而增加。因此，仍需一種新穎的方法以 降低閘極漏電流及控帝J Vt，特別是在45nm節點或更小的技術領 域中更是需要。 【發明内容】 本發明之主要目的疋提供一種降低閘極漏電流並控制％偏移 量之方法可有效降低因極薄的閘極介電層所可能導致的間極漏 電流’並抑制因閘極介電層氣化所導致的％偏移同時可解決 PM〇S電㈣與NM〇S料體鱗效氧化層厚度差異關題。 201025508 依據本發明之降低閘極漏電流並控制Vt偏移量之方法，包含 有下述步驟。f先，提供—半導體基底，半導體基底具有一 區及NMOS區。於半導體基底上形成—閘極介電層。於問極介 電層上形成-閘極材料層。進行—第—離子佈植製程，以於pM〇s 區與NMOS區的·介電層内或半導體基勒植人選自氟離子及 碳離子所組成之組群之至少一者。形成一遮罩層覆蓋pM〇s區， ❹而進行一第二離子佈植製程，以於NMOS區之閘極介電層内或半 導體基底内植續自1離子及碳離子所組成之組群之至少一者。 依據本發明之另—方面，提供—種互補式金氧半導體裝置， 其匕3有.半導體基底，其具有-PMOS區及一 NMOS區；-第問極介電層及一第二閘極介電層分別位於區及^ 區之半導體基底上；及一第一閘極結構及一第二閘極結構分別位 ;第^極’I電層及第二閘極介電層上；其中，第—閘極介電層 ©及其下方之半導體基底—起包含有—第一濃度的—第—推質第 -閘極介電層及其下方之半導體基底—起包含有—第二濃度的一 第二摻質’第-摻質與第二摻f各獨立的選自氟離子及碳離子所 組成之組群之至少一者，及第-濃度與第二濃度不相同。 本發明之特徵在於PM0S區及NM0S區上同時進行一次的佈 植製程，再僅於觀〇8區上進行第二次佈植製程，如此， 區及NMOS區所得到的佈植劑量即不相同’使得丽〇s區的佈植 6 201025508 劑罝大於PMOS區的佈植劑量，因此，在製造具低漏電流或沒有 漏電流的CMOS時，在解決閘極氧化層的DpN處理所致的％偏 移問題的同時，能對NMOS電晶體與pm〇S電晶體的等效氧化層 厚度差異提供補償。 【實施方式】 清一起參閱第1至3圖，其分別顯示依據本發明之降低閘極 ❹漏電流並控制Vt偏移量之方法之流程圖域面示意圖。如圖所 示，依據本發明之降低閘極漏電流並控制Vt偏移量之方法，包含 有步驟 102、104、106、108、及 11〇。 請參閱第1及2圖，步驟1〇2是提供一半導體基底1〇，其具 有- PMOS區2〇2及- NMOS區204。半導體基底可為梦晶圓、 絕緣層覆石夕(silicon on insulator，s〇I)、氧化銘覆矽(silic〇_ sapphire ’ SOS)，氧化錯覆矽(silicon on zirc〇nia，s〇z)、經摻雜或 β未經摻雜的半導體、半導體基底支撐的矽磊晶層等等。半導體並 不限於矽，亦可為矽.緒、緒、或珅化錯。（1〇〇)、（111)的晶面均可。 PMOS區202的半導體基底可進-步包括—ν井，NM0S區2()4 的半導體基底可進一步包括一 P井。
步驟104是於半導體基底10上形成一閘極介電層12。閘極介 電層12的材料並無特別限制，可為例如氧化矽或si〇N，其可進 一步經過一 DPN處理而將氮離子植入閘極氧化層中。利用DpN 201025508 處理，加上退火製程，可產生等效氧化層厚度例如小於11埃 細㈣麵’A)的氧化層。或者，直接使用—具有高介電常數(HighK) 之"電材料’例如氧化給(11叫介電材料、騰2腿介電材料、或 HfSiON介電材料’製造閘極介電層12。如此可製造極薄的開極介 電層，以適用在45nm或以下的半導體裝置與製程。 步驟106是於閘極介電層12上形成一閘極材料層14。開極材 ❹料層14可為例如多晶㈣。可利用習知之沉積方法 依所需而宗。 步驟1〇8是進行—第—離子佈植製程⑽，無須形成圖案化光 =’而以全面性於PM0S區與NM〇s區的間極介電層12内或半 本體基底1G内植人選自氟離子及碳離子所域之組群之至少一 2例如植入於間極介電層12與半導體基底之界面及其附近 ❹層J，但秘於此。㈣進行第—離子佈植製_，閘極材料 穿過此6^成於祕介€層12上，所佈制氟離子或碳離子需能 植所使=:==導_°内。氟離子佈 定，佈馳^ 可依閘極材料層14厚度而 植所蚀 可為例如2 X 1〇15至3 X 1〇15原子/cm2。碳離子佈 過第-=Γ能量亦可依間極材料層14厚度而定。因此，在經 含有氟^ 之後，問極介電層12或半導體基底10内可 可為例如匕或碳離子、或其二者。氟離子可為例如F+。碳離子 8 201025508 然後，請參閱第1及3圖，步驟110是先形成一遮罩層16覆 蓋PMOS區202,再進行一第二離子佈植製程3〇4，以於NM〇s 區204之閘極介電層12内或半導體基底ι〇内植入選自氟離子及 碳離子所組成之組群之至少一者。如此，使得只有NM〇s區2〇4 之閘極介電層12内或半導體基底1〇内再一次被佈植氣離子、或 碳離子、或其二者，PM0S區則因遮罩層的遮蓋而不會被佈植。 於第二離子佈植製程中，若使用氣離子，其佈植能量可為例如 15KeV’可依閘極材料層14厚度而定，佈植劑量可為例如丨X ι〇15 至2 X 10 5原子/cm2 ;若使用碳離子，其佈植能量可依閘極材料 層14厚度而定。氟離子可為例如F+。碳離子可為例如c+。第二 離子佈植製程所使用的離子可與第一離子佈植製程所使用的離子 相同或不同。第二離子佈植的位置可與第一離子佈植的位置儘量 相同。 在進行第一離子佈植製程後，Nm〇S區204之閘極介電層η 内或半導體基底10内最後所得的佈植物的濃度A，會比在PMqs 區202之閘極介電層12内或半導體基底1〇内最後所得的佈植物 的濃度B為高。NMOS區與PMOS區的濃度A&B的差可依1^1〇8 區閘極氧化層厚度與PMOS區閘極氧化層厚度來決定。例如，於 本發明的一實例中，在NMOS區每增加！ x 10i5原子/cm2的氟離 子佈植劑量，可對應提高6.7mV的Vt值；而在PMOS區每增加j X 1015原子/cm2的氟離子佈植劑量，可對應提高2〇111乂的％值。 9 201025508 :制經過適當的調整第—離子佈植製程的佈植劑量與第 例如，可的差，可紐的對較氧化料度做補償。 m較佳較濃度B高約！ χ，原子/咖心 '、cm ’以適當的補償NM〇s區較低的等效氧化層厚度。 、”、罩層16可為例如光阻層，其在進行第二離子佈植製程 〇S區’使第二離子佈植製程僅對於NMOS區有作用 層16可與NMOS電晶體的閘極材料層進行摻雜時所用以遮蔽、,、 MOS區的遮罩層為同—個，如此不需增加額外的遮罩層(例如夫 阻層），製程便利。即，如第4圖所示之—具體實施例的流程圖 於本發明中’在進行第二離子佈植製程的步驟110之後，可使用 同-遮罩層16遮蔽PM〇s區，進—步對nm〇s_閘極材料層 進行N型摻雜製程的步驟112，其後才進行步驟叫 遮罩層16。 ’、 最後，請參閱第5圖，進-步關如習知之製程對閘極材料 層Μ進行圖案化，以形成PM〇s電晶體之閘極22與NM〇s電晶 體之閘極22 ’及後續可進一步以習知之技術形成輕摻雜閘極區 (light doped drain ’ LDD) 26、源/沒極區(S/D) 28、側壁子 24 等， 而製得包括PM0S電晶體與NMOS電晶體的CMOS。如此，在所 BiCMOS裝置中，NMOS區204之閘極介電層12内或半導體 基底10内最後所得的佈植物濃度A，比在PM〇S區202之閘極介 電層12内或半導體基底1〇内最後所得的佈植物濃度B為高。 201025508 或者，請參閱第6圖所示之另一具體實施例的流程圖，在形 成遮罩層16覆蓋PMOS區202之後，可先對NMOS區的閘極材 料層進行步驟112的N+型摻雜製程，然後再進行步驟n〇之第二 離子佈植製程304，以經由閘極材料層14於NMOS區204之閘極 介電膺12内或半導體基底10内植入選自氟離子及碳離子所組成 之組群之至少一者。然後進行步驟114以移除遮罩層16。最後， ❹對閘極材料層14進行PMOS電晶體之閘極2〇與NMOS電晶體之 閘極22的圖案化，及後續LDD 26、源/没極區(S/D) 28、側壁子
24等之形成，製得包括™051電晶體與NMOS電晶體的CMOS 裝置。 或者，可在進行第一離子佈植製程的步驟之後，形成遮罩層 遮蔽PMOS區’對NMOS區的基底進行—p型摻雜製程形成卩井, 再使用同-遮罩層進行第二次離子佈植製程，其後才移除遮罩 ❹層。如此也不需增加額外的遮罩層，製裎便利。 前述之具體實施例的閘極圖案化是在進行步驟11〇之第二離 子佈植製程3〇4之後才進行，但是於本發明之範射並不限於此， 亦可在進行第一離子佈植製程3〇4或是進行第一離子佈植製程 2之前進行閘極之_化。第7 _示依據本發明之另一具體實 歹1之机程圖’其係在步驟1〇8之第一離子佈植製程之後 ，及步 之形成遮罩層覆蓋PM0S區以進行第二離子佈植製程之 201025508 前’進行步驟116,以將位於·s區蝴極材制及位於應〇s 區的間極材料層圖案化，而分別形成PMOS電晶體之閘極及 NMOS電晶體之閘杈。 或者，如第8 _示之依據本發明之另—具體實施例之流程 圖，在步驟106之形成閘極介電層之後，及步驟1〇8之進行第一 離子佈植製程之前，進行步驟116，以將位於pM〇s區的閑極材 參料層及位於NMOS區的閘極材料層圖案化，而分別形成電 晶體之閘極及NMOS電晶體之閘極。 實例 使用本發明之方法’在分別編號為1至6號的六晶圓上製 造CMOS裝置。於編號為#1至#5的晶圓上形成厚度為16埃的閑 極氧化層及於#6晶圓上形成厚度為15埃的閘極氧化層後，進行 DPN處理。#6晶圓的處理條件是：壓力為1〇毫托耳(mT〇rf)，功 ❹率1000瓦(W)(有效功率為2〇ow(2〇OWEff))，工作週期^吻 cycle，DC) : 20%，氮劑量為4 〇χ1〇ΐ5原子/cm2，進行8〇秒。扒 至#5號晶圓的處理條件是：壓力為1〇毫托耳，功率25〇〇w(5〇〇w Eff)，DC : 20%，氮劑量為4.5 X 1〇15原子/cm2。接著，六片晶圓 均再進行氮化後退火(post nitridati〇ri annealing，PNA)處理，溫度 為1100°C，氮氣與氧氣的流量比為6/2.4L/L，壓力5〇托耳，時間 35秒。然後原位使用一石夕燒於各片晶圓上進行多晶石夕層的形成， 厚度為800埃。在形成多晶矽層之後，對#2、#3、糾、及奶號晶 201025508 圓勒于氟離子佈植製程，佈植能量為15KeV，佈 l〇15、2.5x 10i5、2.5x，、及 15 刀&為h X 原子/cm。然後，對 至#6號晶圓的NM0S區進行N+摻雜，接著分別 號晶圓的NMOS區進行另-次的氟離子佈植製程，佈植能量 15KeV，佈植劑量分別為2 χ 1〇15、！ χ 1〇15、及2 χ 原‘子 W。然後陸續進行閘極、間隙壁、及源/汲極等部件的製作:子完 成NMOS及PMOS電晶體。各製作條件可參閱第9圖的表袼广 β 細CV制綠，分刺賴涵號晶_舰〇8電晶體 的閘極氧化層在反轉(inversion)時的等效氧化層厚度(T〇xinv_N) (埃)及電流密度(Jginv一N) (A/cm2)，及PM〇s電晶體的間極氧化層 在反轉時的等效氧化層厚度(Toxinvj>)(埃)及電流密度伽nv—p) (A/cm2)。此電流密度的大小可表示漏電流的大小。並以jginv_N 對Toxmv一N作圖’如第1〇圖所示；以Jginv—p對τ〇χίην_ρ作圖， 如第11圖所示；及以T〇xinv_p對T〇xinV-N作圖，如第12圖所 ©示。 由第10圖可發現，對於NMOS區而言，當摻雜的氮劑量由 4.0 X 1015原子/cm2增加至4.5 x 1〇15原子/cm2時，jg值由 0.25A/cm減少至〇.i5A/cm2。Toxinv_N則隨著氟離子的共植入劑 量的增加而增加，靈敏度(sensitivity)為〇43Α/1χ1〇ΐ5原子/cm2。斜 線表示在不佈植氟離子時，NM〇s電晶體閘極介電層之厚度對應 電流密度的作圖。 13 201025508 由第11圖可發現，對於PMOS區而言，當摻雜的氮劑量由 4.0 X 1〇15原子/cm2增加至4.5 X 1015原子/cm2時，Jg值由 〇.〇5A/cm2減少至〇.〇4A/cm2。Toxinv—P隨著氟離子共植入的劑量 的增加而增加，靈敏度為0.71A/1X1015原子/cm\斜線表示在不佈 植氟離子時，PMOS電晶體閘極介電層之厚度對應電流密度的作 圖。 由第12圖可發現，NMOS區的氟離子共植入比PMOS區的氟 離子共植入需要約多2 X 1〇15原子/cm2的劑量，才能補償 Toxinv一N與Toxinv—P的差異所引發的效應。斜線表示在不佈植氟 離子時’ PMOS電晶體閘極介電層之厚度對NMOS電晶體閘極介 電層之厚度的作圖。 進一步分別測量各晶圓的NMOS電晶體的vt值(記為Vt_N) Θ 及PMOS電晶體的Vt值(記為Vt_P)。將各晶圓的NMOS電晶體 的Vt值對晶圓編號作圖’如第13圖所示；及將各晶圓的PM〇s 電晶體的Vt值對晶圓編號作圖，如第14圖所示。由第13圖可發 現’當摻雜的氮劑量由4.0 X 1〇15原子/cm2增加至4.5 X 1015原子 /cm2時’ Vt_N值減少約10mV。而佈植氟離子時，可增加vt_N， 靈敏度為6.7mV/lxl〇u原子/cm2。由第14圖可發現，當摻雜的氮 劑量由4,〇 X 1〇15原子/cm2增加至4.5 X 1〇15原子/cm2時，VtJP 值增加約3〇mV。而佈植氟離子，可增加vt_P，靈敏度為20mV/l 201025508 Χίο15 原子/cm2。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖顯示依據本發明之降低閘極漏電流並控制vt偏移量之 方法之流程圖。 ❹ 笛 第2及3圖顯示依據本發明之降低閘極漏電流並控制vt偏移 量之方法之截面示意圖。 第4圖顯示一依據本發明之降低閘極漏電流並控制％偏移量 之方法之具體實施例的流程圖。 第5圖顯示依據本發明之降低閘極漏電流並控制Vt偏移量之 方法所製得之CMOS裝置之一具體實施例之截面示意圖。 ^ 第6圖顯示之依據本發明之降低閘極漏電流並控制Vt偏移量 之方法之另一具體實施例的流程圖。 第7圖顯示依據本發明之降低閘極漏電流並控制vt偏移量之 方法之又一具體實施例之流程圖。 第8圖顯示依據本發明之降低閘極漏電流並控制Vt偏移量之 方法之仍又一具體實施例之流程圖。 第9圓為一表格，其顯示依據本發明之一實例中製作CMOS 裝置的製作條件。 第10圖為依據本發明之一實例中所得的CM〇S裝置中各 15 201025508 NM〇S電晶體的電流密度對閘極介電層Toxinv的作圖。 第η圖為依據本發明之一實例中所得的CM〇s裝置中各 PMOS電晶體的電流密度對閘極介電廣T〇xinv的作圖。 第12圖為依據本發明之一實例中所得的CM〇s裝置中各 PMOS電晶體閘極介電層的τ〇χίην各NM〇s電晶體閑極介電 Toxinv的作圖。 、 第13圖為依據本發明之一實例中各晶圓的CMOS裝置中 φ NMOS電晶體的vt值對其晶圓編號的作圖。 第Η圖為依據本發明之一實例中各晶圓的CM〇s裝置中 PMOS電晶體的vt值對其晶圓編號的作圖。 【主要元件符號說明】 ， 10 半導體基底 12 閘極介電層 14 閘極材料層 16 遮罩層 22 閘極 24 側壁子 26 LDD 28 源/没極 202 PMOS 區 204 NMOS 區 302 第一佈植製程 304 第二佈植製程 A、 B 濃度 102 、104、106、108、110、 112 ' 114 '116 步驟 16