TW201023196A - Programming non-volatile memory with variable initial programming pulse - Google Patents

Description

201023196 t 六、發明說明： 【發明所屬之技術領域】 本發明係關於非揮發性儲存器。本申請案主張Gerrit Jan Hemink於2 00 8年10月24日提出申請之第61/108,124號美國 臨時申請案「Programming Non-Volatile Memory With Variable Initial Programming pulse」之權益，該臨時申請 案以引用的方式併入本文中。 【先前技術】 半導體記憶體裝置愈來愈普遍地用於各種電子裝置中。 舉例而言’非揮發性半導體記憶體可用於蜂巢式電話、數 位相機、個人數位助理、行動計算裝置、非行動計算裝置 及其他裝置中。電可擦除可程式化唯讀記憶體（EEpR〇M) 及快閃記憶體即係最受歡迎之非揮發性半導體記憶體。 EEPROM及快閃記憶體兩者皆利用位於一半導體基板中 之一通道區上方並與該通道區絕緣之一浮動閘極。該浮動 閘極係位於源極區與汲極區之間。一控制閘極提供於該浮 動閘極上方並與該浮動閘極絕緣。電晶體之臨限電壓係由 浮動閘極上所保持之電荷量控制。亦即，在接通電晶體以 準許其源極與沒極之間的傳導之前必須施加至控制間極之 最小電壓ΐ係由該浮動閘極上之電荷位準控制。 當程式化- EEPROM或快閃記憶體裝置時，$常將一程 式化電壓施加至控制閘極且將位元線接地。將來自通道之 電子注入至浮動閘極中。當電子在浮動問極中累積時，浮 動問極變得帶負電荷，且記憶體胞之臨限電壓升高以使得 143799.doc 201023196 記憶體胞處於經程式化狀態中。關於程式化之更多資訊可 見於題目為「Source Side Self Boosting Technique For Non-Volatile Memory」之美國專利6,859,397及題目為 「Detecting Over Programmed Memory」之美國專利 6,917,542中，該兩個美國專利皆以全文引用的方式併入本 文中。 某些EEPROM及快閃記憶體裝置具有用於儲存兩個電荷 範圍之一浮動閘極，且因此記憶體胞可在兩種狀態（對應 於資料「1」及資料「0」之一經擦除狀態及一經程式化狀 態）之間進行程式化/擦除。此一裝置係稱為二進制裝置。 一多狀態快閃記憶體胞係藉由識別多個不同之所允許臨 限電壓範圍來實施。每一不同臨限電壓範圍皆對應於資料 位元組之一預定值◊程式化至記憶體胞中之資料與該胞之 臨限電壓範圍之間的具體關係相依於針對該等記憶體胞所 採用之資料編碼方案。舉例而言，美國專利第6,222,762號 及美國專利申請公開案第2004/0255090號（其二者皆以全文 引用的方式併入本文中）闡述用於多狀態快閃記憶體胞之 各種資料編碼方案。 於某些實施例中，施加至控制閘極之程式化電壓包含一 系列脈衝，該等脈衝在量值方面隨每一連續脈衝增加一預 定步進大小（例如’ 〇.2伏、〇·3伏、0.4伏或其他）。程 式化電壓之量值之選取係一折中。一量值太高將導致某些 記憶體胞被過度程式化，而一量值太低將導致較長程式化 時間。通常，非揮發性記憶體之使用者期望記憶體快速地 143799.doc 201023196 程式化。 在先前技術裝置中，相同程式化信號用於尚未充分使用 (亦稱為新蛛裝置）的新裝置及已經深度使用的裝置。然 而，隨著一非揮發性記憶體裝置經歷諸多程式化循環，電 荷陷獲於浮動閘極與通道區之間的絕緣體中。此電荷陷獲 使臨限電壓移位至一較高位準，此允許記憶體胞較快地程 式化。若程式化電壓之量值設定得太高，即使其並不導致 一新鮮裝置之過度程式化，但當彼裝置更深度地使用時則 彼裝置亦可經歷過度程式化。因此，新的裝置將使其程式 參 化電壓設定得足夠低以在該裝置老化時避免過度程式化。 此程式化電壓量值降低將減小新鮮裝置程式化資料之速 度。 【發明内容】 本文中所闡述之技術嘗試增加程式化速度同時減小過度 程式化之風險。 一項實施例包含對複數個非揮發性儲存元件執行多個程 式化過程。每一程式化過程運作以使用程式化脈衝將至少、_ -子組的該等非揮發性餘存元件程式化至一各別組目標條 件。對於至少-子組的程式化過程，該方法包含：識別與 達成一各別程式化過程之一中間結果相關聯之一程式化脈 · f ’降低該各別程式化過程之程式化脈衝之間的一脈衝增 · 篁同時繼續該各別程式化過程以將非揮發性儲存元件程式 化至各別一個或多個目標條件及使用該所識別程式化脈 衝來調整用於非揮發性儲存元件之—後續程式化過程之一 143799.doc * 6 - 201023196 開始程式化電壓。 一項實施例包含：使用一第一組程式化脈衝將一第一組 非揮發性儲存元件程式化至一第一組一個或多個目標條 . 件；及在於開始將該第一組非揮發性儲存元件程式化至該 . 第一組一個或多個目標條件之後開始程式化其他非揮發性 儲存元件之前完成將該第一組非揮發性儲存元件程式化至 該第一組一個或多個目標條件。在將該第一組非揮發性儲 ^ 存兀件程式化至該第一組一個或多個目標條件期間，判定 該第一組中之至少一子組的非揮發性儲存元件已回應於該 第一組程式化脈衝中之一第n個程式化脈衝而達到一第一 中間條件，且降低該第一組程式化脈衝之脈衝量值增量以 用於使用該第一組程式化脈衝進行額外程式化以完成將該 第一組非揮發性儲存元件程式化至該第一組一個或多個目 私條件。該方法進一步包含儲存基於該第η個程式化脈衝 之扣不，且在完成將該第一組非揮發性儲存元件程式化 φ 至該第一組一個或多個目標條件之後，使用一第二組程式 化脈衝將一個或多個非揮發性儲存元件程式化至一第二組 個或多個目標條件。該第二組程式化脈衝包含一第一脈 -衝，该第一脈衝具有基於該所儲存指示之一量值。 , 一項實施例包含複數個非揮發性儲存元件及與該複數個 非揮發性儲存元件通信之一個或多個管理電路。該一個或 多個管理電路將脈衝之間具有一第一增量之程式化脈衝施 加至一組非揮發性儲存元件且判定該組中之至少一第一子 、、且的非揮發性儲存元件已回應於一第η個程式化脈衝而達 143799.doc 201023196 到一第一臨限電壓位準。該一個或多個管理電路儲存基於 該第η個程式化脈衝之-指示。該一個或多個管理電路將 脈衝之間具有一第二增量之程式化脈衝施加至該組非揮發 !·生儲存70件直至該組中充足數目個非揮發性储存元件已達 到一個或多個各別目標條件為止。脈衝之間的該第一增量 大於脈衝之間的該第二增量。該第一臨限電壓位準低於用 於鎖定非揮發性儲存元件來防止進行程式化之臨限電壓位 準。該-個或多個管理電路使用具有一第一脈衝之一組程 式化脈衝對-個或多個非揮發性儲存元件執行另—程式化 過程，該第一脈衝具有基於該所儲存指示之一量值。 已達到各別一個或多個第一級目標條件時終止該第 一項實施例包含對-組非揮發性儲存元件執行一多級程 式化過程之-第一級。該多級程式化過程將該組非揮發性 儲存元件程式化至一個或多個最終目標條件。該第一級將 該等非揮發性儲存元件程式化至一個或多個第一級目標條 件。該第-級之執行包含：將一第一組程式化脈衝施加至 非揮發性儲存元件，其中程式化脈衝之間具有-第一增 量，判定至少-子組的非揮發性儲存元件已回應於第一組 程式化脈衝中之一第„個程式化脈衝而達到該第一級之一 中間條件（該第-級之該中間條件不同於該一個或多個第 一級目標條件回應於判定該子組的非揮發性儲存元件 已達到該第-級之該中間條件而將第一組程式化脈衝改變 為在程式化脈衝之間具有-第二增量；儲存基於該第讀 程式化脈衝之-指示；及在充足數目個非揮發性儲存元件 級 143799.doc 201023196 該方法進一步包含執行多級程式化過程之一額外級，其包 含施加具有-初始脈衝之一第二組程式化脈衝該初始脈 衝具有，於所儲存指示設定之一量值。程式化脈衝之間的 第二增量小於程式化脈衝之間的第一增量。 一項實施例包含：將脈衝之間具有一第一增量之程式化 脈衝施加至一組非揮發性儲存元件；判定該組中之至少一 第一子組的非揮發性儲存元件已達到一第一臨限電壓位

準回應於判定該組中之至少該第一子組的非揮發性儲 存70件已達到該第一臨限電壓位準）將脈衝之間具有一第 一增置之程式化脈衝施加至該組非揮發性儲存元件直至該 組中之充；i數目個非揮發性儲存元件已達到—個或多個各 別目標條件為止；及使用具有—第—脈衝之—組程式化脈 衝對一個或多個非揮發性儲存元件執行另_程式化過程’ 該第-脈衝具有基於該組中之至少該第—子組的非揮發性 儲存元件已達到第-臨限電壓位準之判定的—量值。脈衝 之間的第-增量大於脈衝之間的第二增量。該第一臨限電 塵位準低於詩敎非揮發料存元縣防錢行程式化 之臨限電壓位準。 一項貫施例包含複數個非揮發性儲存元件及與該複數個 非揮發性儲存元件通信之—個或多個管理電路。該一個或 多個管理電路使H組程式化脈衝來將-組該複數個 非揮發性儲存元件程式化至與該第一組程式化脈衝相關聯 元件程式化至該第-組-個或多個目標條件期間，該 之-第-組-個或多個目標條件。在將該組非揮發性儲存 ^2·式.仆丨 $ 楚-—4a _λ> a. 個 143799.doc -9- 201023196 或多個管理電路判定該第一組中之至少一子組的非揮發性 儲存元件已回應於第一組程式化脈衝中之一特定程式化脈 衝而達到相關於第一組程式化脈衝之一第一中間條件且在 繼續將該組非揮發性儲存元件程式化至第一組一個或多個 目標條件期間降低第一組程式化脈衝之脈衝之間的增量。 該一個或多個管理電路儲存基於該特定程式化脈衝之一指 示。該一個或多個管理電路使用一第二組程式化脈衝將該 複數個非揮發性儲存元件中之一者或多者程式化至一第二 組-個或多個目標條件。該第二組程式化脈衝具有一第一 脈衝，該第一脈衝具有基於所儲存指示之一量值。 -項實施例包含對一、组非揮發性儲存元件執行一多級程 式化過程之-第—級。該多級程式化過程將該組非揮發性 儲存元件程式化至-個或多個最終目標條件。該第-級將 複數個非揮發性储存元件程式化至一個或多個第一級目標 條件。第-級之執行包含：將—第—組程式化脈衝施加至 該複數個非揮發性儲存元件，其中程式化脈衝之間具有一 第增量，判疋至少一子組的該複數個非揮發性儲存元件 已達到該第-級之—中間條件（該第-級之該中間條件不 同於-個❹個第—級目標條件）；回應於敎該子組的 非揮發性儲存元件已達到該第—級之該中間條件而將第一 組：式化脈衝改變為在程式化脈衝之間具有一第二增量； ^定該複數個非揮發性儲存元件中之充足數目個揮發性儲 子兀件已達到-個或多個第—級目標條件；終止該第一 級’及储存緊接著在判定該複數個非揮發性元件中之該充 143799.doc 201023196 足數目個揮發性儲存元件已達到一個或多個第一級目標條 件之前所施加之一程式化脈衝之一指示。該過程進一步包 含執行多級程式化過程之一額外級，其包含將一第二組程 式化脈衝施加至一群組非揮發性儲存元件。該第二組程式 化脈衝具有一初始脈衝，該初始脈衝具有基於所儲存指示 之一量值。程式化脈衝之間的第二增量等於或小於程式化 脈衝之間的第一增量。 【實施方式】 一快閃記憶體系統之一項實例使用NAND結構，其包含 夾於兩個選擇閘極之間串聯地配置之多個電晶體。該等串 聯電晶體及該等選擇閘極稱為一 NAND串。圖1係顯示一個 NAND串之一俯視圖。圖2係其一等效電路。圖1及2中所繪 示之NAND串包含串聯且夾於一第一（汲極側）選擇閘極120 與一第二（源極側）選擇閘極122之間的四個電晶體100、 102、104及106。選擇閘極120經由位元線觸點126將該 NAND串連接至一位元線。選擇閘極122將該NAND串連接 至源極線128。選擇閘極120係藉由向選擇線SGD施加適當 電壓加以控制。選擇閘極122係藉由向選擇線SGS施加適 當電壓加以控制。電晶體100、102、104及106中之每一電 晶體皆具有一控制閘極及一浮動閘極。舉例而言，電晶體 1〇〇具有控制閘極100CG及浮動閘極100FG。電晶體102包 含控制閘極102CG及一浮動閘極102FG。電晶體104包含控 制閘極104CG及浮動閘極104FG。電晶體106包含一控制閘 極106CG及一浮動閘極106FG。控制閘極100CG連接至字 143799.doc -11 - 201023196 線WL3 ’控制閘極102CG連接至字線WL2，控制閘極 104CG連接至字線Wli，且控制閘極1〇6c<3連接至字線 WLO 〇 應注意，雖然圖1及2顯示NAND串中之四個記憶體胞， 但使用四個記憶體胞僅係作為一實例提供。—nand串可 具有少於四個記憶體胞或多於四個記憶體胞。舉例而言， 某些NAND串將包含8個記憶體胞、丨6個記憶體胞、32個記 憶體胞、64個記憶體胞、128個記憶體胞等等。本文中之 論述並不限於一 NAND串中之記憶體胞之任一特定數目。❹ 一項實施例使用具有66個記憶體胞之NAND串，其中以個 記憶體胞係用於儲存資料且該等記憶體胞中之兩個記憶體 胞因其不儲存資料而被稱為虛擬記憶體胞。

使用一NAND結構之一快閃記憶體系統之一典型架構將 包含數個NAND_。每一 NAND串係藉由其受選擇線sgs控 制之源極選擇閘極連接至共同源極線，且藉由其受選擇線 SGD控制之汲極選擇閘極連接至其相關聯之位元線。每一 位元線及經由一位元線觸點連接至彼位元線之各別N A N D Q 串包括記憶體胞陣列之行。位元線由多個NAND串共享。 通常’位元線在該等NAND串之頂部上沿垂直於該等字線 之一方向延伸且連接至一感測放大器。 . 在以下美國專利/專利申請案中提供NAND型快閃記憶體 - 及其作業之相關實例，所有該等美國專利/專利申請案皆 以引用的方式併人本文中：美國專利第5，別，315號；美國 專利第5,774,397號；美國專利第6,〇46,935號；美國專利第 143799.doc -12· 201023196 6,456，:528號；及美國專利公開案第US2〇〇3/〇〇〇234^ β 除NAND快閃記憶體以外，亦可使用其他類型之非揮發 性儲存裝置。舉例而言，非揮發性記憶體裝置亦可由使用 一介電層來儲存電荷之記憶體胞製造。其中使用一介電層 代替早期所闡述之傳導性浮動閘極元件。已由Eitan等人在 rNROM: A Novel Localized Trapping, 2-Bit Nonvolatile

Memory Cell」（IEEE Electron Device Letters，第 21卷，第 11號，2000年11月，第543至545頁）中闡述利用介電儲存 元件之此等記憶體裝置。一 ON〇介電層延伸跨越源極擴散 區與沒極擴散區之間的通道。一個資料位元之電荷集中在 介電層中田比鄰汲極之處’且另一資料位元之電荷集中在介 電層中毗鄰源極之處。美國專利第5,768，192號及第 6,011，725號揭示一種具有夾在兩個二氧化矽層之間的一陷 獲電介質之非揮發性記憶體胞。多狀態資料儲存係藉由單 獨地讀取電介質内在空間上分離之電荷儲存區之二進制狀 態來實施。亦可使用基於MONOS或TANOS類型之結構或 奈米晶體之非揮發性儲存器。亦可使用其他類型之非揮發 性儲存器。 圖3圖解說明具有用於並行地讀取及程式化一記憶體胞 (例如，NAND多狀態快閃記憶體）頁（或其他單元）之讀取/ 寫入電路之一記憶體裝置210。記憶體裝置21〇可包含一個 或多個3己憶體晶粒或晶片212。記憶體晶粒212包含一記憶 體胞陣列200(二維或三維）、控制電路22〇及讀取/寫入電路 230A及230B。於一實施例中，各種周邊電路對記憶體陣 143799.doc -13· 201023196 列200之存取係以一對稱形式在該陣列之對置側上實施， 以便將每一側上之存取線及電路之密度減半。讀取/寫入 電路230A及230B包含多個感測區塊300，該等感測區塊允 許並行讀取或程式化一記憶體胞頁。記憶體陣列200可由 字線經由列解碼器240A及240B定址且可由位元線經由行 解碼器242 A及242B定址。字線及位元線係控制線之實 例。於一典型實施例中，一控制器244包含於與一個或多 個記憶體晶粒212相同之記憶體裝置210(例如，一可抽換 儲存卡或包）中。命令及資料經由線232在主機與控制器 244之間及經由線234在控制器與一個或多個記憶體晶粒 212之間傳送。 控制電路220與讀取/寫入電路230A及230B協作來對記憶 體陣列200執行記憶作業。控制電路220包含一狀態機 222、一晶載位址解碼器224及一電力控制模組226。狀態 機222提供對記憶作業之晶片級控制。晶載位址解碼器224 提供介於主機或一記憶體控制器所使用之一位址與解碼器 240八、2408、242八及2428所使用之硬體位址之間的一位 址介面。在記憶作業期間，電力控制模組226控制供應至 字線及位元線之電力及電壓。於一項實施例中，電力控制 模組226包含可產生大於供應電壓之電壓的一個或多個電 荷幫浦。控制電路220提供至列解碼器240A及204B以及行 解碼器242A及242B之位址線ADDR。行解碼器242A及 242B經由標記Data I/O之信號線將資料提供至控制器244。 於一項實施例中，控制電路220、電力控制電路226、解 143799.doc -14- 201023196 碼盗電路224、狀態機電路222、解碼器電路242A、解碼器 電路242B、解碼器電路240A、解碼器電路240B、讀取/寫 入電路230A、讀取/寫入電路230B及/或控制器244之—者 或任何組合可稱為一個或多個管理電路。該一個或多個管 理電路執行本文中所闡述之過程。 圖4繪示記憶體胞陣列2〇〇之一實例性結構。於一項實施 例中，將該記憶體胞陣列劃分為大量記憶體胞區塊（例 φ 如，區塊〇至1023或其他數量之區塊）。對於快閃記憶體系 統而言係常見情形，區塊即為擦除單位。亦即，每一區塊 皆含有可一起擦除之最小數目之記憶體胞。亦可使用其他 擦除單位。 區塊含有經由位元線（例如，位元線BL〇至BL69623) 及字線（WL〇、WL1、WL2、WL3)存取之一組nand串’圖 4顯示串聯連接以形成一NAND串之四個記憶體胞。雖然顯 示每一NAND串中包含四個胞，但亦可使用多於或少於四 ❹ 個（例如，一nand_上可存在16個、32個、64個、128個 或另一數目之記憶體胞）。NAND串之一個端子經由一汲極 選擇閘極（連接至選擇閘極汲極線SGD)連接至一對應位元 .、線，且另-端子經由—源極選擇間極（連接至選擇閉極源 極線SGS)連接至源極線。 每-區塊通常被劃分為若干個頁。於一項實施例中，一 頁係-程式化單位。亦可使用其他程式化單位。記憶體胞 之-個列中通常儲存-個或多個資料頁。舉例而言，一個 或多個資料頁可儲存於連接至一共同字線之記憶體胞中。 143799.doc •15· 201023196 頁可儲存一個或多個區段。一區段包含使用者資料及附 加項-貝料（亦稱為系統資料）。附加項資料通常包含已自該 區段之使用者資料計算出之標頭資訊及錯誤校正碼 (ECC)。控制器（或其他組件）在資料正被程式化至該陣列 中時計算ECC，且亦在正自該陣列讀取資料時檢查Ecc。 另一選擇為，將ECC及/或其他附加項資料儲存在與其所從 屬之使用者資料不同之頁或甚至不同之區塊中。一使用者 資料區段通常為512個位元組，對應於磁碟驅動器中一磁 區之大小。大量頁形成一區塊，舉例而言自8個頁至多達 32個、64個、128個或更多個頁不等。亦可使用不同大小 之區塊、頁及區段。另外，一區塊可具有多於或少於 69,624個位元線。 圖5係被分割為一核心部分（稱為一感測模組48〇)與一共 同部分490之一個別感測區塊3〇〇之一方塊圖。於一項實施 例中，針對每一位元線將存在一單獨感測模組4 8 0且針對 一組多個感測模組480存在一個共同部分49〇。在一項實例 中’一感測區塊將包含一個共同部分490及8個感測模組 480。一群組中之感測模組中之每一者將經由一資料匯流 排4 7 2與相關聯之共同部分通信。一項實例可見於美國專 利申請公開案2006/0140007中，該公開案以全文引用的方 式併入本文中。 感測模組480包括判定一所連接位元線中之傳導電流係 在一預定位準之上或之下之感測電路470。於某些實施例 中，感測模組480包含通常被稱為一感測放大器之一電 143799.doc •16· 201023196 路。感測模組480亦包含—位元線鎖存器w 所連接位元線上之一電壓條 、 條件舉例而5，鎖存於位元線 鎖存器482中之一預定狀態將導致該所連接位元線被拉至 .#旨定程式化抑制之-狀態(例如，以鎖定記憶體胞來 防止程式化。 * 共同部分490包括一處理器492、—組資料鎖存器州及 輕合於該組資料鎖存器494與資料匯流排之間的一— φ介面496。處理器492執行計算。舉例而言，其功能之-係 判定储存於所感測記憶體胞中之資料並將所判定之資料儲 存於該組資料鎖存器中。在一讀取作業期間，該組資料鎖 存器494用於储存由處理器492所判定之資料位元。其亦用 於儲存在一程式化作業期間自資料匯流排42〇匯入之資料 位元。所匯入之資料位元表示意欲程式化至記憶體中之寫 入資料。I/O介面496提供介於資料鎖存器494與資料匯流 排4 2 0之間的一介面。 φ 在讀取或感測期間，該系統之作業係在狀態機222之控 制之下，錄態機控制（使用電力控制226)向經定址記憶體 胞供應不同控制閘極電壓◦在感測模組48〇跨過對應於記 • 丨心體所支援之各種5己憶體狀態之各種預定義控制閘極電壓 時，其可在此等電壓中之一者處跳閘且經由匯流排472將 一輸出自感測模組480提供至處理器492。彼時，處理器 492藉由考量感測模組之跳閘事件及關於經由輸入線4兇自 狀態機施加之控制閘極電壓之資訊來判定所得記憶體狀 態。然後處理器492計算用於該記憶體狀態之二進制編碼 143799.doc •17- 201023196 並將所得資料位元儲存音 分之另-實施例中: 子器494中。在該核心部 4兀線鎖存器482有兩個用途：既作 鎖存感測模組彻之輸出之一鎖存器且亦作為如上 文所闡述之一位元線鎖存器。 預期某些實施方案將包含多個處理器M2。於一項實施 例中，每一處理器492將包含一輸出線（在圖5中未緣示出） 使得該等輸出線之每一者皆「接線或」（wired-OR)連接在 、一起。於某些實施例中，該等輸出線在連接至「接線或」 連接線之刖被反轉。此組態使得能夠在程式化驗證過程期 間快速判定程式化過程何時完成，此乃因接收「接線或」 連接線之狀態機可判定正被程式化之所有位元何時達到所 需位準。舉例而言’當每一位元已達到其所需位準時，將 彼位元之-邏輯〇發送至「接線或」連接線（或反轉一資料 1)。當所有位元輸出一資料〇(或反轉—資料。時，則狀離 機知曉終止程式化過程。在其中每一處理器皆與八個感測 模組通信之實施例中，該狀態機可（在某些實施例中）需要 讀取「接線或」連接線八次’或者向處理器術添加邏輯 以累積相關聯位元線之結果使得該狀態機僅需讀取該「接 線或」連接線一次。 資料鎖存器堆疊494含有對應於感測模組之一資料鎖存 器堆疊。於一項實施例中，每個感測模組480有三個（或者 四個或另一數目）資料鎖存器。於一項實施例中，該等鎖 存器各自係一個位元。 在程式化或驗證期間，將欲程式化之資料自資料匯流排 143799.doc •18· 201023196 420儲存於該組資料鎖存器494中。在驗證過程期間，處理 器492相對於所需記憶體狀態來監視被驗證之記憶體狀 態。當二者一致時’處理器492設定位元線鎖存器482，以 致使該位元線被拉至指定程式化抑制之一狀態。此抑制耦 合至該位元線之記憶體胞進一步程式化，即使在其經受程 式化脈衝施加在其控制閘極上時亦如此。於其他實施例 中，處理器首先載入位元線鎖存器482且感測電路在驗證 過程期間將其設定為一抑制值。 於某些實施方案中（但並不要求），將該等資料鎖存器實 施為一移位暫存器以使得儲存於其中之並行資料轉換成用 於資料匯流排420之串行資料，且反之亦然。在一個較佳 實施例中，可將對應於讀取/寫入記憶體胞區塊之所有資 料鎖存器鏈接在一起以形成一區塊移位暫存器，以使得一 資料區塊可藉由串行傳送來輸入或輸出。特定而言，對讀 取/寫入模組庫進行調適，以使得其資料鎖存器組中之每 一者將依序將資料移入或移出資料匯流排，仿佛其係用於 整個讀取/寫入區塊之一移位暫存器之一部分。 可在以下專利中發現關於感測作業及感測放大器之額外 資訊：（1)在2004年3月25曰公佈之美國專利申請公開案第 2004/0057287號「Non-Volatile Memory And Method With Reduced Source Line Bias Errors」；（2)在 2004年 6 月 10 日 公佈的美國專利申請公開案第2004/0109357號「Nonvolatile Memory And Method with Improved Sensing」 ; (3)美國專利申請公開案第20050169082號；（4)在2005年4 143799.doc -19- 201023196 月5日申請的由Jian Chen發明、題目為「Compensating for Coupling During Read Operations of Non-Volatile Memory」之美國專利公開案2006/0221692 ;及（5)在2005 年12月28曰申請、發明人為Siu Lung Chan及Raul-Adrian Cernea、題目為「Reference Sense Amplifier For Non-Volatile Memory」之美國專利申請公開案第2006/0158947 號。以上剛剛所列示之所有五個專利文獻皆以全文引用的 方式併入本文中。 在一成功程式化過程（具有驗證過程）結束時，記憶體胞 之臨限電壓應在經程式化記憶體胞之一個或多個臨限電壓 分佈内，或視情況在經擦除記憶體胞之一臨限電壓分佈 内。圖6圖解說明當每一記憶體胞儲存兩個資料位元時記 憶體胞陣列之實例臨限電壓分佈（對應於資料狀態）。然 而，其他實施例每記憶體胞可使用多於或少於兩個資料位 元（例如，諸如每記憶體胞三個或四個或更多個資料位 元）。 圖6顯示經擦除記憶體胞之一第一臨限電壓分佈E。亦繪 示經程式化記憶體胞之三個臨限電壓分佈A、B及C。於一 項實施例中，E分佈中之臨限電壓為負，而A、B及C分佈 中之臨限電壓為正。圖6之每一不同臨限電壓分佈皆對應 於該組資料位元之預定值。程式化至記憶體胞中之資料與 該胞之臨限電壓位準之間的具體關係相依於針對該等胞所 採用之資料編碼方案。舉例而言，美國專利第6,222,762號 及美國專利申請公開案第2004/0255090號（其二者皆以全文 143799.doc -20- 201023196 引用的方式併入本文中）闡述用於多狀態快閃記憶體胞之 各種資料編碼方案。於一項實施例中，使用一格雷碼指派 方案將資料值指派給該等臨限電壓範圍，以使得若一浮動 閘極之臨限電壓錯誤地移位至其相鄰實體狀態，則僅一個 位兀將受到影響。一項實例將「1 1」指派給臨限電壓範圍 E(狀態E) ’將「10」指派給臨限電壓範圍a(狀態A)，將 「00」指派給臨限電壓範圍B(狀態B)，將「〇1」指派給臨 限電壓範圍C(狀態C)。然而，於其他實施例中，不使用格 ® 雷碼。雖然圖6顯示四個狀態，但本發明亦可與包含其中 包含多於或少於四個狀態之彼等多狀態結構的其他多狀態 結構一起使用。 圖6亦顯示用於自記憶體胞讀取資料之三個讀取參考電 壓Vra、Vrb及Vrc。藉由測試一給定記憶體胞之臨限電壓 係尚於還是低於Vra、Vrb及Vrc，該系統可判定該記憶體 胞處於何種狀態中。圖6亦顯示三個驗證參考電壓Vva、 ❹ Vvb及Vvc。§將§己憶體胞程式化至狀態A時，該系統將測 试彼等δ己憶體胞是否具有大於或等於Vva之一臨限電壓。 當將記憶體胞程式化至狀態B時，該系統將測試該等記憶 ，體胞是否具有大於或等於Vvb之臨限電壓。當將記憶體胞 程式化至狀態C時，該系統將判定記憶體胞是否具有其大 於或等於Vvc之臨限電壓。 在稱為全序列程式化之一項實施例中，可將記憶體胞自 擦除狀態E直接程式化至經程式化狀態a、B或c中之任— 者舉例而5，欲被程式化之一記憶體胞群可首先經擦除 143799.doc 21 201023196 以使得該群中之所有記憶體胞皆處於經擦除狀態E中。接 著’使用一程式化過程將記憶體胞直接程式化至狀態A、 B或C中。將某些記憶體胞自狀態E程式化至狀態a，而將 其他記憶體胞自狀態E程式化至狀態8及/或自狀態E程式化 至狀態C。 圖7圖解說明程式化一多狀態記憶體胞之兩級技術之一 項實例，該多狀態記憶體胞針對兩個不同頁（一下部頁及

一上部頁）儲存資料。所繪示之四個狀態係：狀態E (11)、 狀態A (10)、狀態B (〇〇)及狀態c (〇1)。對於狀態e，兩個 頁皆儲存一「1」。對於狀態A，下部頁儲存一「〇」，而 上部頁儲存一「1」。對於狀態B ,兩個頁皆儲存「0」。 對於狀態C，下部頁儲存「1」而上部頁儲存「〇」。應注 意，雖然已將具體位元型樣指派給該等狀態中之每一者， 但亦可指派不同位元型樣。於一第一程式化級中，根據欲 程式化至下部邏輯頁中之位元來設定記憶體胞之臨限電壓 位準。若彼位元係一邏輯「丨」，則該臨限電壓不發生改 ❹ 變，此乃因各別記憶體胞由於早期已被擦除而處於適當狀 態中。然而，若欲被程式化之位元係一邏輯「〇」，則該 胞之fen«限位準增加為狀態A，如箭頭5〇4所顯示。彼終止該 第一程式化級。 於一第二程式化級中，根據正程式化至上部邏輯頁中之 位兀•來設定記憶體胞之臨限電壓位準。若上部邏輯頁位元 欲儲存一邏輯「1」，則不發生程式化’此乃因該記憶體 胞相依於下部頁位元之程式化而處於狀態£或A(兩者皆載 143799.doc -22- 201023196 攜具有之-上部頁位元)中之一者中。若上部頁位元 將係-邏輯「〇」，則移位該臨限電壓。若該第—級導致 該記憶體胞保持處於經擦除狀態，則在該第二級中程 式化該記憶體胞，以使得臨限電壓經增加而位於狀態C 内’如箭頭502料示。若記憶錢由於第-程式化級而 被程式化至狀態种，則在第二級中進—步程式化該記憶 體胞’以使得臨限電壓經增加而位於狀態期，如箭頭5〇6 所繪不。第二級之結果係在不改變下部頁之資料之前提下 將該記憶體胞程式化至經指定以針對上部頁儲存一邏輯 「〇」之狀態中。

於一項實施例中，若寫入足夠資料以填滿一整頁，則可 设置一系統來執行全序列寫入。若針對一整頁寫入不足資 料，則該程式化過程可用所接收之資料程式化下部頁◊當 接收後續資料時，系統將接著程式化上部頁。於再一實施 例中，S亥系統可以程式化下部頁之模式開始寫入且若隨後 接收足以填滿一整個字線（或其大部分）之記憶體胞之資料 時則轉換成全序列程式化模式。此一實施例之更多細節揭 示於美國專利申請案第2006/0126390中，該專利申請案以 全文引用的方式併入本文中。 圖8A至圖8C闡述用於程式化非揮發性記憶體之另一多 級程式化過程。圖8A至圖8C之過程藉由針對任一特定記 憶體胞在針對先前頁寫入至毗鄰記憶體胞之後相對於一特 定頁寫入至彼特定記憶體胞來減小浮動閘極至浮動閘極輕 合。在圖8A至圖8C所教示過程之一實施方案之一項實例 143799.doc •23· 201023196 中’非揮發性記憶體胞使用四個資料狀態每記憶體胞儲存 兩個資料位元。舉例而t，假定狀態』係經擦除狀態，而 狀態A、3及(：係經程式化狀態。狀態E儲存資料丨丨。狀態a 儲存資料〇1。狀態B儲存資料10 .狀態c儲存資料〇〇。此 係非格雷譯碼（non-Gray Coding)之一實例，此乃因兩個位 元在毗鄰狀態A與B之間皆改變。亦可使用資料至實體資 料狀態之其他編碼。每一記憶體胞儲存兩個資料頁。出於 參考之目的，此等資料頁將被稱為上部頁及下部頁；然而 亦可賦予該等頁其他標記。參照圖8八至圖8C之過程之狀 態A ’上部頁儲存位元0且下部頁儲存位元1。參照狀態 B ’上部頁儲存位元1而下部頁儲存位元〇。參照狀態匸， 兩個頁皆儲存位元資料〇。圖8A至圖8C之程式化過程係兩 級程式化過程；然而’圖8A至圖8C之該過程可用於實施 三級過程、四級過程，等等。在第一級中，程式化下部 頁。若該下部頁將保持資料1 ’則該記憶體胞狀態保持處 於狀態E。若資料欲被程式化至〇，則升高該記憶體胞之臨 限電壓，使得將記憶體胞程式化至狀態。因此，圖8 A顯 示記憶體胞自狀態E程式化至狀態B'。圖8A中所繪示之狀 態B'係一過渡狀態B ;因此，驗證點繪示為Vvb'，其低於 Vvb。 在一項實施例中，在將一記憶體胞自狀態E程式化至狀 態B'之後，該記憶體胞在NAND申中之相鄰記憶體胞（字線 WLn+1上）將接著相對於其下部頁來程式化。在程式化相 鄰記憶體胞之後，浮動閘極至浮動閘極耦合效應可使早期 143799.doc -24· 201023196 、經程式化記憶體胞之視在臨限電壓升高。此將具有使狀態 B’之臨限電壓分佈加寬至如圖沾之臨限電壓分佈520所繪 示之臨限電壓分佈之效應。該臨限電壓分佈之此視在加寬 將在程式化上部頁時得以補救。 圖8C緣示程式化該上部頁之過程。若記憶體胞處於經擦 除狀態E中且上部頁將保持為1，則該記憶體胞將保持處於 狀態E中。若該記憶體胞處於狀態E中且其上部頁資料欲被 程式化至0 ’則將升高該記憶體胞之臨限電壓以使得該記 憶體胞處於狀態A中。若該記憶體胞處於中間臨限電壓分 佈520中且上部頁資料將保持為1 ’則將該記憶體胞程式化 至最終狀態B。若該記憶體胞處於中間臨限電壓分佈520中 且上部頁資料將變為資料〇 ’則將升高該記憶艎胞之臨限 電壓以使得該記憶體胞處於狀態c中。圖8A至圖8C所繪示 之過程減小浮動閘極至浮動閘極耦合之效應，此乃因僅相 鄰s己憶體胞之上部頁程式化將對一給定記憶體胞之視在臨 限電壓有影響。一替代狀態譯碼之一實例係當上部頁資料 係一 1時自分佈520移至狀態C，且當上部頁資料係一 〇時移 至狀態B。 雖然圖8A至圖8C相關於四個資料狀態及兩個資料頁提 供一實例，但圖8A至圖8C所教示之概念亦可應用於具有 多於或少於四個狀態及不同於兩個頁之其他實施方案。關 於圖8A至圖8C之程式化過程之更多細節可見於美國專利 第7，196,928號中，該美國專利以引用的方式併入本文中。 圖9A至圖9C提供一多級程式化過程之另一實例。圖9a 143799.doc -25- 201023196 顯示四個臨限電壓分佈：E、A、B及C。臨限電壓分佈E表 示經擦除記憶體胞。臨限電壓分佈A、B及c表示經程式化 記憶體胞。首先，將所有記憶體胞皆擦除至臨限電壓分佈 E。在一第一程式化級中，將假定為程式化至臨限電壓分 佈C之記憶體胞程式化至臨限電壓分佈圖9B圖解說明 該第一程式化級。在第二程式化級中，如圖9C所表示，將 欲程式化至臨限電壓分佈八及B中之彼等記憶體胞程式化 至適當分佈。 於圖9A至圖9C之過程之某些實施例中，在對一第一組 記憶體胞執行第一級之後且在對該第一組記憶體胞執行第 二級之前，對一第二組記憶體胞執行該第一級。在一個實 施方案中，該第一組記憶體胞連接至一第一字線且該第二 組記憶體胞連接至一第二字線。 圖10A至圖l〇D闡述程式化連接至一共同字線之記憶體 胞且可以一類似於圖9A至圖9C之過程之方式使用之另一 多狀態程式化過程。如圖1〇A中之臨限電壓分佈530所繪 示，圖10A至圖i〇d之過程之第一級包含首先將以臨限電 壓分佈B及C為目標之記憶體胞程式化至一中間臨限電壓 为佈B。接著對一她鄰字線執行此第一級，此可致使該中 間臨限電壓分佈因自相鄰浮動閘極耦合而加寬（參見圖 10B)。第二程式化級包含自B,程式化以臨限電壓分佈c為 目標之彼等記憶體胞（參見圖10C)。程式化過程之第三級 包含將此憶體胞自分佈E程式化至分佈A及自B，程式化至 B(參見圖10D)。 143799.doc • 26 - 201023196 圖11A及圖11B闡述另兩級程式化過程。在第一級中， 以全序列同時將該等記憶體胞自經擦除狀態E程式化至過 渡狀態A*、B*及C*(參見圖11A)。在第二級中，將處於過 渡狀態A*中之記憶體胞程式化至狀態a同時將處於過渡狀 態B*中之記憶體胞程式化至狀態b且將處於過渡狀態C*中 之記憶體胞程式化至狀態C(參見圖11B)。狀態A、B及C之 驗證點Vva、Vvb及Vvc高於過渡狀態A*、B*及C*之驗證

點。因此，在該第一級期間，將一第一組記憶體胞程式化 至比最終目標臨限電壓低之一臨限電壓。在該第二級期 間’該第一組記憶體胞使其臨限電壓升高至最終目標臨限 電壓。於一項實施例中，在該第一組記憶體胞之第一級之 後，且在該第一組記憶體胞之第二級之前，對一第二組記 憶體胞執行第一級，該第二組記憶體胞可連接至與該第一 組記憶體胞相同之字線或與該第一組記憶體胞不同之一字 線。在-項實例中，第—級係—粗略級且第二級係一精細 級’因此’過渡狀態ALB*及c*可比最終目標狀態a、b 及C較寬。 圖12A至圖12D揭示用於程式化非揮發性記憶體之三級 過程。對每記憶體胞儲存三個資料位元之非揮發性 胞執行圖12A至圖12D之過程。 1 進仃程式化之前，將所 有記憶體胞擦除至狀態S0(圖12A)。圖12b顯示第一級 ^含將欲最終程式化至S4㈣之”記__式化至狀 態S4。圖12C顯示第二級’其包含自狀 S4至S7。於一項實施例中，由 大至狀& 於自相鄰字線上之在第一 143799.doc •27· 201023196 級與第二級之間已部分地或完全地程式化之記憶體胞之耦 合，S4'在圖2C中係較寬。圖12D顯示第三級，其包含自狀 態S0程式化至狀態SI、S2及S3。當根據圖12A至圖12D之 過程程式化一第一組記憶體胞時，在一第一組記憶體胞之 若干級中之任一者之間，其他記憶體胞（連接至與該第一 組記憶體胞相同之字線或連接至一個或多個不同字線）可 被完全地或部分地程式化。 圖13A至圖13D顯示用於程式化每記憶體胞儲存四個資 料位元之記憶體胞之三級程式化過程。因此，可將最終組 記憶體胞劃分為16個臨限電壓分佈。在該三級程式化過程 之第一級（圖13A至圖13B)期間，將記憶體胞程式化至四個 中間臨限電壓分佈中之一者中：E2、A2、B2及C2。自彼 等四個中間臨限電壓分佈，接著在第二級期間將記憶體胞 程式化至16個分佈〇至F中（圖13B至圖13C)。在第三級中 (圖13C至圖13D) ’收緊該16個分佈〇至f中之每一者。當根 據圖13A至圖1 3D之過程程式化一第一組記憶體胞時，在 一第一組記憶體胞之若干級中之任一者之間，其他記憶體 胞（連接至與該第一組記憶體胞相同之字線或連接至一個 或多個不同字線）可被完全地或部分地程式化。 圖14係闡述用於操作非揮發性記憶體（例如圖3之系統 (或其他系統））之一過程之一項實施例之一流程圖。在步驟 600中，接收程式化資料之一請求。該請求可係來自一主 機、另-裝置或控制器。該請求可係接收於控制器、控制 電路、狀態機或其他裝置處。回應於該請求，控制器、产 143799.doc -28- 201023196 制電路、狀態機或其他裝置將在步驟6〇2中判定哪個快閃 δ己憶體胞區塊將用於儲存資料。將在步驟6〇4中使用上文 所閣述之程式化過程（或其他程式化過程）中之任一者將資 料程式化至所判定區塊中。將在步驟6〇6中讀取該經程式 化資料一次或多次。在步驟604與步驟606之間存在一虛 線’此乃因在該等步驟之間可經過一不可預測量之時間， 且步驟606並不回應於步驟6〇4而執行。而是，回應於讀取 資料之一請求或其他事件來執行步驟6〇6。 圖15係闡述用於程式化一區塊中之記憶體胞之一程式化 過程之一流程圖。圖15係圖14之步驟6〇4之一項實施例。 在步驟632中，在程式化之前擦除（以區塊為單位或以其他 單位）記憶體胞。於一項實施例中，藉由在源極線及位元 線浮動之同時將ρ-井升高至一擦除電壓（例如，2〇伏）達一 充足時間週期並將一選定區塊之字線接地來擦除記憶體 胞。因此將一強電場施加至選定記憶體胞之隧道氧化物 層’且當浮動閘極之電子被發射至基板側時，選定記憶體 胞通常藉由Fowler-Nordheim隧穿機制被擦除。當電子自 浮動閘極被傳送至p-井區時，選定記憶體胞之臨限電壓降 低。可對整個記憶體陣列、個別區塊或另一胞單位執行擦 除。亦可使用其他擦除技術。在步驟634中，執行軟程式 化以使經擦除記憶體胞之臨限電壓分佈變窄。某些記情體 胞可處於比作為擦除過程之一結果所需較深之一經擦除狀 態中。軟程式化可施加程式化脈衝來將該等較深之經擦除 記憶體胞之臨限電壓移至仍在經擦除狀態之—有效範圍中 143799.doc -29· 201023196 之一較高臨限電壓。在 式化該區塊之記憶 驟636中，如本文中所閣述來程 ^ '、 可使用上文所闡述之各種電路在 圖厂5之调控制器或狀態機與控制器之組合之指揮下來執行 广舉例而言’控制器可將命令及資料發至狀態 / m料。作為回應’狀態機可操作上文所闡述之 電路來執行程式化作業。 一，。系闡述用於程式化連接至—共同字線之記憶體胞之 過程之—項實施例之-流程圖。在圖15之步驟636期間 執订^ 16。於—項實施财，圖此過程詩程式化連接 至一共同字線之所有記憶體胞。於其他實施例中，圖16之 過程用於程式化連接至一共同字線之一子組記憶體胞。因 此對於包含多個字線之記憶體區塊，圖15之步驟636包 含對每一字線執行圖16之過程一次或多次以程式化一區塊 中之記憶體胞。 於項實例中，根據如下一次序來程式化記憶體胞：其 包括程式化連接至WL〇之記憶體胞，隨後程式化連接至 WL1之記憶體胞，隨後程式化連接至WL2之記憶體胞，等 等。亦可使用其他次序。 於其他實施例中，連接至一第一字線之一第一組記憶體 胞可經受一多級程式化過程之一子組級，隨後連接至—第 二字線之一第二組記憶體胞經受該多級程式化過程之一子 組級，隨後連接至該第一字線之該第一組記憶體胞可經受 該多級程式化過程之一個或多個另外級，等等。於此—實 施例中’在圖15之步驟636期間，對於該多級程式化過程 143799.doc -30- 201023196 之每一級每組記憶體胞執行一次圖16之過程。 在圖16之步驟660中，系統將讀取一初始程式化脈衝（後 文中稱為「Vpgm_vstart」）之—量值之一經儲存識別，此 可係基於先前程式化或一預設值。如上文所論述，該程式 化過程包含施加增加每一脈衝之量值之一組程式化脈衝。 舉例而言，圖17顯示包含一組程式化脈衝之一程式化電壓 之一實例’該組程式化脈衝具有由Vpgm_vstart指示之一 初始程式化脈衝之一量值及表示脈衝之間的增量的一步進 大小（由AVpgm指示）。在步驟66〇中讀取第一脈衝 Vpgm—vstart之量值。於一項實施例中，該量值將由一個 或多個先前程式化過程判定。若此係第一次執行程式化， 則可自一暫存器讀取Vpgm—vstart之一預設值。初始程式 化脈衝Vpgm_vstart之量值亦可儲存於快閃記憶體陣列、 ROM或別處中。 圖16之過程使用兩個不同步進大小：Avpgml及 △ Vpgm2。於一項實施例中，Δνρ8ϊη1大於△Vpgm2。以此 方式’圖16之程式化過程開始於較大步進大小a vpgm 1以 使得更快速地執行程式化。當預定數目個記憶體胞達到圖 16之過程之各別效能之一中間結果或條件時，則該過程切 換至較小步進大小用於圖16之過程之剩餘部分以更準確地 繼續將記憶體胞程式化至圖16之過程之特定效能之目標條 件。舉例而言，圖18顯示包含一組程式化脈衝之一程式化 電壓，該組程式化脈衝具有初始程式化脈衝Vpgm_vstart 之一量值，且初始地具有係AVpgml之一步進大小。在6個 I43799.doc •31 · 201023196 脈衝之後，將該步進大小改變為AVpgm2。於一項實施例 中’如下文中所闡述，不預先判定步進大小在其處改變之 脈衝。預定數目個記憶體胞達到一中間條件（藉此致使步 進大小改變）所處之程式化脈衝之值用於精細化用於未來 進行程式化之初始程式化脈衝Vpgm_vstart之量值。亦 即’記憶體胞之當前行為（例如，當該預定數目個記憶體 胞已達到該中間條件時）係用於設定初始程式化脈衝之量 值以增加程式化過程之速度而不致使過度程式化。於一項 實施例中，AVpgml等於AVpgm2。 回過來看圖16,在步驟662中，針對彼特定頁或字線載 入資料。在步驟664中，將第一程式化脈衝之量值設定為 在步驟660中所讀取之Vpgm一vstart的值。另外，將程式化 步進大小Δνρειη設定為ΔνρΒίηΙ ’且將程式化計數器Pc初 始化為0。在步驟666中，施加第一程式化脈衝。如上文中 所論述，於一項實施例中，正藉由圖16之過程被程式化之 記憶體胞連接至一共同字線，且因此在其各別控制閘極處 接收相同程式化脈衝。在該程式化脈衝之後，接著在步驟 668中相對於一電壓Vvstart來驗證該等記憶體胞。依據裝 置表徵來選取電壓值Vvstart以使得在一個（或一不同數目） 程式化脈衝之後通過Vvstart之任何胞被視為快速記憶體 胞。Vvstart之臨限電壓位準係上文所提及之中間條件之— 項實例。若少於N個正被程式化之記憶體胞具有大於 Vvstart之一臨限電壓（步驟67〇)，則在步驟671中判定程式 化計數器是否小於20(或另一合適值）。若程式化計數器不 U3799.doc -32- 201023196 小於20，則已存在太多反覆且程式化過程已失敗。若程式 化計數器小於20(或另一合適值），則在步驟672中將程式化 電壓遞增AVpgmi且將程式化計數器pc遞增j。注意，於某 些實施例中，較佳地可用不同於1的一值增加程式化計數 器以反映較大步進大小。舉例而言，若較大步進大小係較 小步進大小之兩倍，則迴路計數器可增加一值2。在步驟 672之後，過程循環回至步驟666且施加下一程式化脈衝。 將反覆步驟666至672直至至少N個記憶體胞具有大於 Vvstart之一臨限電壓為止。於一項實施例中，”之值可係 1 5個記憶體胞。於其他實施例十，N可小於丨5(例如，丄或 另一數目）或大於15。於某些實施方案中，裝置表徵或其 他模擬可用於判定N之一適當值。然而，N之值應為小於 所有正被程式化之記憶體胞之一數目。 當在步驟670中判定N個或更多個記憶體胞具有大於 Vvstart之一臨限電壓時，則過程如步驟678繼續，在步驟 ❿ 678處將剛剛所施加之程式化脈衝之量值儲存於一暫存 器、一快閃記憶體位置或別處中以用作用於未來進行程式 化之初始程式化脈衝Vpgm_vstart2量值或用於判定用於 未來進行程式化之初始程式化脈衝Vpgm-Vstart之量值。 於一項實施例中，將剛剛所施加之程式化脈衝之量值用作 用於未來進行程式化之初始程式化脈衝Vpgm—vstart之量 值。於另一實施例中，將一偏移（正偏移或負偏移）加至剛 剛所施加之程式化脈衝之量值以判定用於未來進行程式化 之初始程式化脈衝Vpgm_vstart之量值。於某一實施例 143799.doc -33- 201023196 中’在步驟678中儲存剛剛所施加之程式化脈衝之量值且 稱後施加偏移。於其他實施例中，對剛剛所施加之程式化 脈衝之量值使用偏移且在步驟678中儲存結果。於其他實 &例中用於未來進行程式化之初始程式化脈衝 Vpgm_vstart之值係基於剛剛所施加之程式化脈衝之量值 或剛剛所施加之程式化脈衝之序列號之一數學函數。上文 所述之所有此等實施例使用剛剛所施加之程式化脈衝之 某識別來判定用於未來進行程式化之初始程式化脈衝 Vpgm_vstart之量值。查看圖17，若在6個程式化脈衝之後，❿ 判足N個記憶體胞具有大於yvstart之一臨限電壓，則在步 驟678中在使用或不使用一偏移之情形下來儲存第6個程式 化脈衝（v_at_vstart)之量值或該脈衝之某一其他相關指 不 ° 在步驟680中，將程式化計數器pc重設為〇且該過程繼續 步驟692，此時相對於不同程式化狀態之各種目標驗證位 準來驗證所有記憶體胞。若所有記憶體胞經驗證已達到其 預期目標位準（步驟682) ’則完成該過程且將狀態設定為通 〇 過（步驟684)。於某些實施例中，若少於所有記憶體胞達到 其預期目標，則程式化過程亦可成功完成。舉例而言，於 某些實施例中，若幾乎所有記憶體胞達到其預期目標（例 如’在不多於預定數目個胞未達到其目標之情形下），則 該過程係成功的。可在一讀取作業期間使用錯誤校正來校 正尚未達到其目標之記憶體胞，或者萬一太多胞未達到其 目標’則可將資料程式化於記憶體陣列中之別處。 143799.doc •34· 201023196 右並非所有記憶體胞通過驗證（其可能係第一次執行步 驟692)，則鎖定已達到其各別目標臨限電壓之彼等記憶體 胞來防止進-步進行程式化。於一項實施例中，如此項技 術中所熟知，藉由施加一足夠大位元線電壓（例如，㈣） 而鎖定一記憶體胞來防止進一步進行程式化。 於一項實施财’將Vvst喊定為足夠低以使得當步驟 670由於多於N個記憶體胞已達到Vvs加而通過且該等過程 自步驟670繼續至步驟678時，無一個記憶體胞將達到其目 標位準直至施加至少又一個額外程式化脈衝為止。以此方 式，在鎖定任何記憶體胞來防止進行程式化之前將程式化 步進大小ΔνΡ§ηι自AVpgml改變為△vpgw。 ❹ 若並非所有記憶體胞通過驗證，則在步驟686中判定程 式化δ十數器疋否小於2〇(或另一合適值）。若程式化計數器 係在20(或任一其他合適值）處或更大，則已執行太多步驟 且該過程失敗（步驟694)。若程式化計數器仍小於2〇(或另 一其他合適值）’則在步驟688中使程式化電壓步進 △Vpgm2且將程式化計數器遞增丨。在步驟69〇中，施加另 一程式化脈衝且該過程在步驟692處繼續驗證記憶體胞。 於某些實施例中，可在步驟688中用不同於1之一值來遞增 程式化計數器以考量步進大小之差。注意，AVpgm2係比 △Vpgml小之一步進大小。因此，與在步驟69〇至688之反 覆期間程式化電壓Vpgm之較慢提升相比，程式化電壓 Vpgm在步驟666至672之反覆期間增加快速得多。 於一項實施例中’在步驟680處不重設程式化計數器。 143799.doc -35- 201023196 於此一實施例中，可改變步驟680處之測試以判定程式化 計數器是否小於高於20之一數目。 在一項實例中，將圖16之過程與圖6之全序列程式化方 案一起使用。於此實施例中，Vva可用作Vvstart或低於 Vva之一值可用作Vvstart。 存在以使得一第二組記憶體胞可在對一第一組記憶體胞 進行操作之該多級程式化過程之各級之間受到某一程式化 之一方式對該第一組記憶體胞進行操作之多級程式化過

程。然而’於—項實施例中，—旦針對—群組記憶體胞開 始圖16之過程，則無其他記憶體胞受到程式化直至圖μ之 過程完成為止。

在步驟692之驗證作業及步驟6〇6之讀取作業期間，選 字線係連接至一電壓（針對每一讀取作業（例如，參見圖6: 讀取比較位準Vra、Vrb及Vrc)或驗證作業（例如，參見圖 之驗證位準Vva、Vvb及Vvc)規定該電壓之—位準）以判 该相關記憶體胞之一臨限電壓是否已達到此一位準。在; 加忒子線電壓之後，量測該記憶體胞之傳導電流以判定1 。己隐體胞疋否回應於施加至該字線之電壓而接通。若該 導電流=量測大於-特定值，則認為該記憶體胞接通且; 加至該子線之電壓大於記憶體胞之臨限電壓。若該傳導 流經量測不大於該特定值’則認為該記憶體胞不接通且 加至該字線之電壓不大於記憶體胞之臨限電壓。 之：用以在"'讀取或驗證作業期間量測-記憶體 電流之方式。在一項實例中’藉由—記憶體胞對 H3799.doc -36- 201023196 測放大器中一專用電容器之放電率或充電率來量測該記憶 體胞中之傳導電流。在另一實例中，該選定記憶體胞之傳 導電流允許（或未能允許）包含該記憶體胞之NAND串對一 對應位元線放電。在一時間週期之後量測該位元線上之電 壓以看其是否已被放電。注意，可將本文中所闡述之技術 與此項技術中習知之用於驗證/讀取之不同方法一起使 用。關於驗證/讀取之更多資訊可見於以下以全文引用的 方式併入本文中之專利文獻中：（1)美國專利申請公開案第 2〇04/0〇57287號；（2)美國專利申請公開案苐2〇〇4/〇1〇9357 號；（3)美國專利申請公開案第2005/0169082號；及（4)美 國專利申請公開案第2006/0221692號。根據此項技術中習 知之技術執行上文所闡述之擦除、讀取及驗證作業。因 此，熟習此項技術者可改變所解釋之細節中之諸多細節。 亦可使用此項技術中習知之其他擦除、讀取及驗證技術。 圖19至26係闡述用於使用圖16之過程實施圖15之步驟 ❹ 63 6(程式化記憶體單元）之各種實施例之流程圖。 圖19闡述用於實施一多級程式化過程（或多個程式化過 程）（包含上文所闡述之多級程式化過程中之任一者）之一實 • 施例。於圖19之該實施例中，在多級程式化過程之第一級 期間更新VPgm 一 vstart ’且相同多級程式化過程之未來級 使用來自第一級之Vpgm_vstart。在步驟7〇2中，執行該多 級程式化過程之第一級，包含根據圖16之過程執行。如上 文中所闡述，執行圖16之過程將包含在圖16之步驟處 更新vPgm一vstart之值。在步驟7〇4中，執行多級程式化過 143799.doc •37- 201023196 程之第二級，包含執行圖16之過程，其中用於初始程式化 脈衝\^§111—¥81&1*1;之量值的值係（或係基於）於步驟702中更 新並儲存之值。當執行步驟704時，修改圖16之過程以跳 過步驟678以使得若大於N個記憶體胞具有大於Vvstart之一 臨限電壓，則該過程自步驟670進行至步驟692(或，於某 些實施例中係步驟680)。以此方式，在步驟704之執行期 間不更新Vpgm_start。 在步驟706中，執行多級程式化過程之第三級，包含執 行圖16之過程，其中用於初始程式化脈衝Vpgm_v st art之 量值的值係（或係基於）於步驟702中更新並儲存之值。當執 行步驟706時，修改圖16之過程以跳過步驟678以使得若大 於N個記憶體胞具有大於Vvstart之一臨限電壓，則該過程 自步驟670進行至步驟692(或，於某些實施例中係步驟 680)。以此方式，在步驟706之執行期間不更新 Vpgm_start。 在步驟708中，執行多級程式化過程之第四級，包含執 行圖16之過程，其中用於初始程式化脈衝Vpgm_v start之 量值的值係（或係基於）於步驟702中更新並儲存之值。當執 行步驟706時，修改圖16之過程以跳過步驟678以使得若大 於N個記憶體胞具有大於Vvstart之一臨限電壓，則該過程 自步驟670進行至步驟692(或，於某些實施例中係步驟 680)。以此方式，在步驟708之執行期間不更新 Vpgm_start。圖19之流程圖顯示多級程式化過程中之四個 級。然而，圖19之過程可藉由添加如步驟708之額外步驟 143799.doc -38 - 201023196 而擴展至多於四個級。另一選擇為，可藉由僅執行步驟 702、704及706而將圖19之過程與僅具有三個級之多級程 式化過程一起使用。可藉由僅執行步驟702及704而將圖19 之過程與僅具有兩個級之多級程式化過程一起使用。注 意，於某些實施例中，可針對多級程式化過程之每一級改 變AVpgm2之值。於其他實施例中，每一級皆將使用相同 AVpgm2。類似地，於某些實施例中，可針對多級程式化 過程之每一級改變AVpgm 1之值。於其他實施例中，每一 級皆將使用相同AVpgm2。 於另一組實施例中，步驟702將包含執行圖16之過程及 儲存Vpgm—vstart之一新的值。然而，步驟704、706及708 將執行圖19A之過程而非圖16之過程。除不執行步驟666、 668、670、671、672、678 及 680 以外，圖 19A 類似於圖 16。步驟660及662與圖16中相同。在步驟664a中，將 AVpgm言史定為AVpgm2且接著該過程在步驟690處繼續並施 加一程式化脈衝。步驟682、684、686、688、690、692及 694與圖1 6中相同。對於此實施例，不存在用於搜尋最佳 Vpgm—vstart值之時間，此乃因已發現該最佳Vpgm—vstart 值。注意，於某些實施例中，可針對多級程式化過程之每 一級改變AVpgm2之值。於其他實施例中，每一級皆將使 用相同AVpgm2。 於一項實例中，圖19之過程係與圖7之程式化方案一起 使用。於此實施例中，Vra或低於Vva之另一值可用作 Vvstart。當使用圖19之過程係與圖8之程式化方案一起使 143799.doc -39- 201023196 用時，低於Vvb'之一值可用作Vvstart。當與圖9A至圖9C 之程式化方案一起使用圖19之過程時，在將資料程式化至 C狀態時可將Vva、低於Vva之一值或低於Vvc之一值用作 Vvstart。當使用圖19之過程係與圖10A至圖10D之程式化 方案一起使用時，在將資料程式化至B'時可將低於Vvb·之 一值用作Vvstart。當使用圖19之過程係與圖11A至圖11B 之程式化方案一起使用時，在將資料程式化至A*、B*或 C*時可將Vva*處或低於Vva*之一值用作Vvstart。當圖19 之過程係與圖12A至圖12E之程式化方案一起使用時，在 將資料程式化至S4'時可將低於Vvs4'之一值用作Vvstart。 當圖19之過程係與圖13 A至圖13D之程式化方案一起使用 時，在將資料程式化至A2、B2及C2時可將VvA2處或低於 VvA2之一值用作Vvstart。另外，亦可使用Vvstart之其他 值。Vvstart之此等值亦可與下文所闡述之其他實施例一起 使用。 圖20闡述用於實施一多級程式化過程（或多個程式化過 程）（包含上文所闡述之多級程式化過程中之任一者）之另一 實施例。於圖20之該實施例中，在多級程式化過程之每一 級期間更新Vpgm_vstart。在步驟724中，執行該多級程式 化過程之第一級，包含執行圖16之過程。如上文中所闡 述，執行圖16之過程將包含在圖16之步驟6 78處更新 Vpgm_vstart之值。在步驟726中，執行多級程式化過程之 第二級，包含執行圖16之過程，其中用於Vpgm_v start之 值係（或係基於）於步驟724中更新並儲存之值。步驟726將 143799.doc -40- 201023196 包含在圖16之步驟678處更新Vpgm_v st art之值。在步驟 728中，執行多級程式化過程之第三級，包含執行圖16之 過程，其中用於Vpgm_vstart之值係（或係基於）於步驟726 中更新並儲存之值。步驟728將包含在圖16之步驟678處更 新Vpgm_vstart之值。在步驟730中，執行多級程式化過程 之第四級，包含執行圖16之過程，其中用於Vpgm_vstart 之值係（或係基於）於步驟728中更新並儲存之值。步驟730 將包含在圖16之步驟678處更新Vpgm_vstart之值。 圖20之流程圖顯示多級程式化過程中之四個級。然而， 圖20之過程可藉由添加類似於步驟730之額外步驟而擴展 至多於四個級。另一選擇為，可藉由僅執行步驟724、726 及728而將圖20之過程與僅具有三個級之多級程式化過程 一起使用。可藉由僅執行步驟724及726而將圖20之過程與 僅具有兩個級之多級程式化過程一起使用。 圖21闡述用於實施多個程式化過程之另一實施例。在圖 21之該實施例中，在程式化第一頁之同時更新 Vpgm_vstart，且未來頁之程式化使用程式化該第一頁時 所判定之Vpgm_v start。在步驟760中，使用圖16之過程來 程式化第一資料頁，包含在圖16之步驟678處更新 Vpgm_vst art之值。在步驟762中，使用圖16之過程來程式 化第二頁，其中用於Vpgm_vstart之值係（或係基於）於步驟 760中更新並儲存之值。當執行步驟762時，修改圖16之過 程以跳過步驟678以使得若大於N個記憶體胞具有大於 Vvstart之一臨限電壓，則該過程自步驟670進行至步驟 143799.doc •41 - 201023196 692。以此方式，在步驟762之執行期間不更新 \^吕111_8131^。在步驟764中，使用圖16之過程來程式化第 三頁，其中用於Vpgm_vstart之值係（或係基於）於步驟760 中更新且儲存之值。當執行步驟764時，修改圖16之過程 以跳過步驟678以使得若大於N個記憶體胞具有大於Vvstart 之一臨限電壓，則該過程自步驟670進行至步驟692。以此 方式，在步驟764之執行期間不更新Vpgm_start。若需要 程式化更多個資料頁，則該過程繼續類似於步驟764之額 外步驟，但對不同資料頁進行操作。若僅將程式化兩個資 料頁，則僅需執行步驟760及762。於另一實施例中，步驟 762、764及用於額外頁之步驟將使用來自步驟760之 \^§111_¥81&1'1;基於圖19入之過程（而非上文所闡述之圖16之 經修改版本）進行程式化。 圖22闡述用於實施多個程式化過程之另一實施例。於圖 19之實施例中，在每一資料頁之程式化期間更新 Vpgm_v st art。在步驟782中，使用圖16之過程來程式化第 一資料頁，包含在圖16之步驟678處更新Vpgm_v st art之 值。在步驟784中，程式化第二資料頁，包含執行圖16之 過程，其中用於Vpgm_vstart之值係（或係基於）於步驟782 中更新並儲存之值。步驟784將包含在圖16之步驟678處更 新Vpgm_vstart之值。在步驟786中，程式化第三資料頁， 包含執行圖16之過程，其中用於Vpgm_v start之值係（或係 基於）於步驟784中更新並儲存之值。步驟786將包含在圖 16之步驟678處更新Vpgm_vstart之值。若需要程式化更多 143799.doc -42- 201023196 個資料頁，則該過程繼續類似於步驟786之額外步驟，但 對不同資料頁進行操作。若僅將程式化兩個資料頁，則僅 需執行步驟782及784。 圖23闡述用於實施多個程式化過程之一實施例。於圖23 之該實施例中，在程式化連接至一第一字線之記憶體胞之 同時更新Vpgm_vstart且其他字線上之記憶體胞之程式化 使用在程式化連接至該第一字線之記憶體胞時所判定之 Vpgm_vstart。在步驟800中，使用圖16之過程來程式化連 接至第一字線之記憶體胞，包含在圖16之步驟678處更新 Vpgm_vstart之值。在步驟802中，使用圖19A之過程或圖 16之過程來程式化連接至一第二字線之記憶體胞，其中用 於Vpgm_vstart之值係（或係基於）於步驟800中更新並健存 之值。當使用圖16之過程執行步驟802時，修改圖16之過 程以跳過步驟678以使得若大於N個記憶體胞具有大於 Vvstart之一臨限電壓，則該過程自步驟670進行至步驟 692。以此方式，在步驟802之執行期間不更新 Vpgm_start。在步驟804中，使用圖19A之過程或圖16之過 程來程式化連接至一第三字線之記憶體胞，其中用於 Vpgm_vst art之值係（或係基於）於步驟800中更新並儲存之 值。當使用圖16之過程執行步驟804時，修改圖16之過程 以跳過步驟678以使得若大於N個記憶體胞具有大於Vvstart 之一臨限電壓，則該過程自步驟670進行至步驟692。以此 方式，在步驟804之執行期間不更新Vpgm_start。若需要 程式化更多個字線，則該過程繼續類似於804之額外步 143799.doc -43- 201023196 驟，但對不同字線進行操作。若僅將程式化兩個字線，則 僅需執行步驟800及802。 於某些實施例中，針對偶數字線及奇數字線單獨判定初 始程式化脈衝量值亦係可行。此方案在因製造過程變化而 導致偶數字線與奇數字線具有不同程式化特性之情形下可 係有益的。 圖24闡述用於實施多個程式化過程之一實施例。於圖24 之該實施例中，週期性地更新Vpgm_vstart。在更新之 間，使用先前所判定之Vpgm_vstart之值。在步驟820中， 使用圖16之過程來程式化記憶體胞，包含在圖1 6之步驟 678處更新Vpgm_vstart之值。在下一次需要程式化資料 時，系統在步驟822中判定自從儲存最近所判定之 Vpgm_vstart值以來所經過的時間是否大於一預定週期。 若不大於，則步驟824之下一程式化過程使用圖16之過程 而不更新Vpgm_vstart。亦即，修改圖16之過程以跳過步 驟678以使得若大於N個記憶體胞具有大於Vvstart之一臨限 電壓，則該過程自步驟670進行至步驟692。另一選擇為， 可藉由執行圖19A之過程來實施步驟824。若在步驟822中 判定自從儲存最近所判定之Vpgm_vstart值以來所經過的 時間係大於一預定週期，則在步驟826中使用圖16之方法 來執行下一程式化過程，包含在圖16之步驟678處更新 Vpgm_vstart之值。 圖25闡述用於實施多個程式化過程之一實施例。於此實 施例中，在試程式化期間執行圖16之過程之同時更新 143799.doc -44- 201023196

Vpgm_vstart之值。試程式化係一種其中不程式化使用者 資料之程式化過程。而係，使用圖16之過程來程式化虛擬 資料及/或虛擬記憶體胞且在彼過程期間更新 Vpgm_vstart。隨後，當程式化使用者資料時，使用圖16 之過程，其中Vpgm_vstart係（或係基於）基於試程式化之值 且在程式化使用者資料之同時不更新Vpgm_vstart。舉例 而言，在步驟840中，執行該試程式化（使用圖16之過程）且 更新Vpgm_v start。在步驟842中，使用圖16之過程及基於 試程式化之Vpgm_vstart來程式化使用者資料。在步驟842 期間不更新Vpgm—vstart。亦即，修改圖16之過程以跳過 步驟678以使得若大於N個記憶體胞具有大於Vvstart之一臨 限電壓，則該過程自步驟670進行至步驟692。在步驟844 中，使用圖16之過程及基於試程式化之Vpgm_v start來程 式化使用者資料。在步驟844期間不更新Vpgm_vstart。亦 即，修改圖16之過程以跳過步驟678以使得若大於N個記憶 體胞具有大於Vvstart之一臨限電壓，則該過程自步驟670 進行至步驟692。亦可在不更新Vpgm_vstart之情形下執行 程式化使用者資料之額外步驟。於某些實施例中，圖25之 過程可在步驟842之後停止。於替代實施例中，可藉由執 行圖1 9A之過程（包含不更新Vpgm_vstart)而非上文所闡述 之圖16之過程之修改形式來實施步驟842及844。 注意，用於執行本文中所闡述之多個程式化過程之方法 可用於執行一個或多個多級程式化過程之多個級。 圖26闡述用於實施一多級程式化過程（包含上文所闡述 143799.doc -45· 201023196 之多級程式化過程中之任一者）之另一實施例。於圖26之 該實施例中’在該多級程式化過程之第二級期間更新 Vpgm_vstart。在步驟846中，藉由使用圖16之過程而不更 新Vpgm—vstan來執行該多級程式化過程之第一級。亦 即，修改圖16之過程以跳過步驟678以使得若大於N個記憶 體胞具有大於Vvstart之一臨限電壓，則該過程自步驟67〇 進行至步驟692。另一選擇為，可使用圖19A之過程。在步 驟848中’藉由使用圖16之過程而更新Vpgm—vstart來執行 多級程式化過程之第二級。在步驟85〇中，使用圖16之過 程來執行多級程式化過程之第三級，其中用於 Vpgm—vstart之值係（或係基於）儲存於在步驟848期間所執 行的步驟678中之值。於某些實施例中，步驟89〇可包含更 新Vpgm一vstart，而於其他實施例中，在步驟89〇中將不更 新Vpgm—vstart。可將如步驟890之額外步驟添加至圖％之 過程。 一般而§，粗略/精細程式化包含兩階段程式化方法。 第一階段係一粗略階段’其中重點在於快速地程式化，對 精確度之需要較小。第二階段係精細階段，其中重點在於 精確地程式化。於一項實施例中，粗略階段包含程式化至 一個或多個粗略驗證位準且精細階段包含程式化至一個咬 多個精細驗證位準，其中該等精細驗證位準對應於程式化 之目標位準。 圖11A及圖11B(上文所論述）提供使用兩遍之粗略/精細 程式化之一項實例。在第一遍（圖11A)期間實施粗略階 143799.doc -46- 201023196 段。在第二遍（圖11B)期間實施第二階段。圖27及28包含 繪示僅使用一遍之粗略/精細程式化之一實施例之圖表， 在該一遍期間執行粗略階段與精細階段兩者。 圖27A、圖27B及圖27C繪示一快速記憶體胞之行為，該 記憶體胞具有在同一脈衝中通過粗略驗證位準與目標驗證 位準兩者以使得該記憶體胞不進入精細模式之一臨限電 壓。圖28A、圖28B及圖28C繪示參與粗略模式與精細模式 兩者之一較慢記憶體胞。圖27A及圖28A繪示施加至正被 程式化之記憶體胞之控制閘極之程式化脈衝Vpgm。注 意，圖27A及圖28A顯示彼此毗鄰之程式化脈衝以使圖表 更易於閱讀。然而，在脈衝之間實際上存在時間間隔以允 許驗證作業。圖27B及圖28B繪示正被程式化之記憶體胞 之位元線電壓Vbl。圖27C及圖28C繪示正被程式化之記憶 體胞之臨限電壓。 相關於圖27A、圖27B及圖27C繪示一快速記憶體胞。回 應於在時間t0處開始之一第一脈衝，記憶體胞之臨限電壓 升高至高於Vver3。於一項實施例中，驗證位準Vver3對應 於圖16之Vvstart。在tl與t2之間，記憶體胞之臨限電壓提 升至高於Vver2(粗略驗證位準）與Vverl (精細驗證位準）兩 者。在t2處，位元線電壓將升高至Vinhibit以抑制（例如， 鎖定）任何未來程式化。注意，於一項實施例中，Vver3可 比最低經程式化狀態之Vver2低0.2伏至0.3伏。 相關於圖28A至圖28C之較慢記憶體胞，記憶體胞之臨 限電壓將直至t2與t3之間的週期才提升至高於Vver3。因 143799.doc -47- 201023196 此，程式化脈衝將在t3之前遞增Az^pginl。若頁中之多於 N個記憶體胞中之臨限電壓在t3處大於Vver3，則脈衝增量 值在t3處改變為AVpgm2，且後續脈衝量值以AVpgm2增 加。記憶體胞中之臨限電壓在t3與t4之間增加至高於 Vver2，因此，記憶體胞進入精細程式化階段且位元線在 t4處升高至Vs(例如，〜_2至.5伏或另一合適位準）。在t4與 t5之間，臨限電壓增加因位元線電壓之增加且因Vpgm增量 值之降低而減緩。然而，臨限電壓在t4與t5之間確變得大 於Vverl ;因此，臨限電壓已達到其目標位準且位元線電 壓升高至Vinhibit以抑制在t5處進一步進行程式化。可結 合上文所論述之各種程式化過程使用該粗略/精細程式化 技術。圖29提供用於程式化之另一實施例。圖29繪示圖16 之過程之一替代實施例，其包含用於稍後在過程中且更具 精確地判定一未來Vpgm_vstart值之步驟922及924。圖29 之步驟900至912與圖16之步驟660至672相同。圖29之步驟 926、928、930、938、932及 934與圖 16之步驟 682、684、 686、694、688及690相同。若在圖29之步驟910中判定N個 或更多個記憶體胞具有大於Vvstart之一臨限電壓，則圖29 之過程自步驟910進行至步驟914且將程式化計數器PC重設 為0。在步驟914之後，該過程進行至步驟920。圖29之步 驟920與圖16之步驟692相同。在於步驟920中驗證記憶體 胞之後，步驟922包含判定是否至少Μ個記憶體胞已達到 其目標臨限電壓位準且已被鎖定來防止額外程式化。在一 項實例中，Μ可等於1 5個記憶體胞。於其他實施例中，可 143799.doc -48· 201023196 使用多於或少於1 5個。若至少Μ個記憶體胞尚未達到其目 標臨限電壓位準且被鎖定來防止額外程式化，則該過程繼 續至步驟926。然而，若μ個記憶體胞已被鎖定，則記錄 最近所施加脈衝之脈衝量值且該過程繼續至步驟926。注 忍，系統僅在第一次判定Μ個記憶體胞已達到其目標臨限 電壓位準且已被鎖定來防止額外程式化時記錄量值（或其 他資料）。 步驟924之一項實施例包含將剛剛所施加之程式化脈衝 之量值儲存於一暫存器、一快閃記憶體位置或別處中以用 作未來進行程式化之初始程式化脈衝Vpgm—vstart之量值 或用於判定未來進行程式化之初始程式化脈衝 Vpgm一vstart之量值。於一項實施例中，將剛剛所施加之 程式化脈衝之量值用作未來進行程式化之初始程式化脈衝 VPgm_vstart之量值。於另一實施例中，將一偏移（正偏移 或負偏移）加至剛剛所施加之程式化脈衝之量值以判定用 φ 於未來進行程式化之初始程式化脈衝VPgm_VStart之量 值。於某些實施例中，將剛剛所施加之程式化脈衝之量值 儲存於步驟924中且稍後施加該偏移。於其他實施例中， .對剛剛所施加之程式化脈衝之量值使用偏移且將結果儲存 於步驟924中。於某些實施例中，剛剛所施加之程式化脈 衝之量值或剛剛所施加之脈衝之一識別用於藉由使用一數 學公式或其他方式來判定用於未來進行程式化之初始程式 化脈衝Vpgm—vstart之量值。 使用來自步驟924之脈衝量值之一個優點在於，若 143799.doc -49- 201023196 △Vpgm2小於AV^ml，則對於於步驟924處所儲存之脈衝 量值解析度將係較高。可將圖29之過程與上文所論述之實 施例一起使用，包含圖6至圖13中所繪示之實施例。 上文之闡述提供將基於先前程式化過程動態地調適初始 程式化脈衝之量值的一系統之實例。於某些實施例中，程 式化過程包含多個級，其中第一級將包含設定用於未來級 之初始程式化脈衝量值。藉由用最佳初始量值程式化一後 續級，程式化時間可較短（較少程式化循環）。在並非如上 文所闡述動態地設定初始程式化電壓之某些先前系統中，❺ 通常將初始程式化電壓設定為遠遠低於最佳初始程式化電 壓以具有用於循環且用於一裝置内程式化速度變化之一邊 限。 於上文所論述實施例中之某些實施例中，第一程式化級 在第一級期間之程式化脈衝之間使用一較大步進大小 (△VPgm)以節省程式化時間。然而，為偵測未來級之最佳 初始程式化電壓Vpgm—vstart，需要一較小步進大小，因 為通常用一較小大小來程式化後續級。使用一較小步進大 © 小來判定Vpgm—vstart提供較大解析度。然而，使用一較 小步進大小亦增加執行程式化所需之時間。 下文論述能夠在不受到因使用一較小步進大小之完全時 間懲罰之情形下實現Vpgm 一 vstart之一較高解析度之實施 例。於一項實施例中’當所需最小數目個記憶體胞已通過 用於判疋後續程式化之Vpgm—vstart的第一驗證位準 VVvstart(或另一條件）時，執行處於與第一驗證位準不同 143799.doc •50- 201023196 ΓΗ:: —個或多個額外(或替代)驗證作業(用以針對-=多個#代條件進行料）間加可収減 塵vPgm—vstart之解 电 位準⑼如，vvstart_2)，項實例中’以—第二驗證 )執仃一個額外驗證步驟，該第一 證位準與Vvstart相差 第—驗 一 寸％田别步進大小一半（或另一分率） 之-量。在此一情形下，可用之解析度判定新的 初始程式化電I。於其他實施例中，可進行多於—個之額

卜驗也作業以進一步增加可判定初始程式化電壓之解析 度。該技術之-個優點在於，不必減小第一程式化級期間 之步進大小以獲得較高解析度。程式化時間之僅有增加係 歸因於-個或多個額外驗證作業，其並不太顯著地增加程 式化時間。 圖30顯示回應於一程式化過程之第一級之前五個程式化 脈衝（此時為系統偵測到欲在圖丨6之步驟678中儲存之程式 化脈衝量值之時）之臨限電壓分佈移動之一圖形表示。在 圖3 0之實例中’施加五個程式化脈衝直至充足數目個記憶 體胞（例如，1 5個）已達到Vvstart為止。如可見，若干記憶 體胞（由陰影區所表示）具有大於Vvstart之臨限電壓。所施 加之最後的程式化脈衝（第五個程式化脈衝）使其量值在步 驟678中儲存為Vpgm_vstart ’或用於計算Vpgm—vstart。 圖3 1顯示回應於一程式化過程之前三個程式化脈衝（脈 衝1、脈衝2、脈衝3)(此時為大於N個記憶體胞經偵測具有 大於Vvstart之臨限電壓之時）之臨限電壓分佈移動之一圖 形表示。於此情形下，亦正好存在大於N個記憶體胞具有 143799.doc -51- 201023196 大於Vvstart-2之臨限電壓。於此情形下，執行一個或多個 額外/替代驗證作業。舉例而言，可以Vstart-2執行一個額 外/替代驗證作業（一替代結果）。當執行彼額外/替代驗證 作業時，判定大於N個記憶體胞具有大於Vvstart-2之臨限 電壓。在此實例中，Vvstart比Vvstart-2大AVpgm/2(雖然其 他值亦可行）。於彼情形下，用於判定後續級之初始程式 化電壓Vpgm_vstart之程式化脈衝量值將自脈衝3之量值降 低AVpgm/2(雖然其他值亦可行）。亦即，儲存為下一初始 程式化脈衝量值之值係等於第三程式化脈衝之量值減去 △verify或由其定義，其中Averify定義為兩個驗證位準 Vvstart與 Vvstart-2之間的差。 圖32提供比圖3 1之實例較慢程式化之一組記憶體胞之另 一實例。在此實例中，在第三程式化脈衝（脈衝3)之後，充 足數目個記憶體胞已通過Vvstart，然而，不充足數目個記 憶體胞已通過Vvstart-2。因此，用於判定後續級之初始程 式化電壓Vpgm_vstart之程式化脈衝量值將係第二程式化 脈衝之量值。 於其他實施例中，可使用多於一個之額外/替代驗證作 業以進一步增加可判定初始程式化脈衝之解析度。舉例而 言，系統可測試記憶體胞以判定是否大於N個（或另一數 目）記憶體胞具有大於Vvstart-2及Vvstart-3之一臨限電壓， 其中兩個驗證位準Vvstart與Vvstart-2之間的差係AVpgm/3 且兩個驗證位準Vvstart-2與Vvstart-3之間的差亦係 △Vpg.m/3。因此，兩個驗證位準Vvstart與Vvstart-3之間的 143799.doc -52- 201023196 差係（2)*AVpgm/3。若使用X個額外/替代驗證作業，則系 統將以 Vvstart、Vvstart-2、Vvstart-3、...、Vvstart-X 驗 證，其中Vvstart-X 與 Vvstart 相差（X)*AVpgm/(l+X)。 此技術之優點係不必減小第一程式化級期間之程式化脈 衝之步進大小。可使用與不進行此技術之情形下之步進大 小相同之步進大小，因此，第一級之程式化循環數目不增 加。 於某些實施例中，Vvstart係欲在第一級期間所程式化之 最低臨限電壓分佈（例如，分佈A)之驗證位準。於某些實 施例中，Vvstart-2係欲在第一級期間所程式化之最低臨限 電壓分佈（例如，分佈A)之驗證位準而Vvstart低於最低臨 限電壓分佈之驗證位準。於其他實施例中，Vvstart與 Vvstart-2可皆低於第一分佈之驗證位準》於某些實施例 中，Vvstart係用於欲在第一級期間程式化之最低臨限電壓 分佈之粗略/精細程式化中之最低驗證位準而Vvstart-2可等 於欲在第一級期間程式化之最低臨限電壓分佈之驗證位 準。在偵測到初始程式化量值用於未來程式化級之後，可 繼續用相同步進大小進行程式化以程式化等於或大於 Vvstart-2之分佈。於某些情形下，可期望在偵測到初始程 式化脈衝之後減小步進大小以允許更準確程式化。可將本 文中所闡述之技術與美國專利7,092,290之過程組合。 可將上文所闡述用於使用一額外/替代驗證位準來增加 解析度之技術與圖16之過程一起使用。圖33係闡述欲添加 至圖16之一過程之一流程圖。圖33之流程圖中所繪示之步 143799.doc •53- 201023196 驟代替圖16之步驟678。舉例而言，在圖16之步驟670判定 N個或更多個記憶體胞具有大於Vvstart之臨限電壓之後， 該過程在圖33之步驟970處繼續。在步驟970中，系統判定 是否P個或更多個記憶體胞具有大於Vvstart-2之一臨限電 壓（其中P可與N相同或不同）。若P個或更多個記憶體胞具 有大於Vvstart-2之一臨限電壓，則在步驟972中，用於判 定下一 Vpgm_vstart之量值係（所施加之最後脈衝之量值）-(△verify)。如相關於步驟678所論述，步驟972包含儲存（所 施加之最後脈衝之量值HAverify)。另一選擇為，步驟972 包含儲存（所施加之最後脈衝之量值）-(Averify) + (偏移）。在 另一替代案中，系統可儲存（所施加之最後脈衝之量值）-(△verify)之另一函數、所施加之最後脈衝之一識別與 △verify之一函數、所施加之最後脈衝之一識別與Averify之 一函數，或者以上之某一組合或子組。亦可使用除Averify 以外的值。在步驟972之後，該過程在圖16之步驟692處繼 續。 若在步驟970中判定不存在具有大於Vvstart-2之一臨限 電壓之P個記憶體胞，則在步驟974中，用於判定下一 Vpgm_vstart之量值係所施加之最後脈衝之量值。如上文 相關於步驟678所論述，步驟974包含儲存所施加之最後脈 衝之量值。另一選擇為，步驟972包含儲存（施加之最後脈 衝之量值）+(偏移）。在另一替代案中，系統可儲存所施加 之最後脈衝之量值之另一函數、所施加之最後脈衝之一識 別、所施加之最後脈衝之一識別之一函數，或者以上之某 143799.doc •54- 201023196 一組合或子組。在步驟974之後，該過程在圖16之步驟692 處繼續。 類似地，可用圖33之過程代替圖29之步驟924。亦即， 若Μ個記憶體胞已被鎖定，則該過程將在步驟970處繼 續。在步驟972或974之後，該過程在圖29之步驟926處繼 續。 圖34係闡述欲在系統執行兩個額外驗證作業來測試兩個 替代結果時添加至圖16之一過程之一流程圖。注意，可調 適圖34之過程來測試多於兩個之替代結果。圖34之流程圖 中所繪示之步驟代替圖16之步驟678。舉例而言，在圖16 之步驟670判定Ν個或更多個記憶體胞具有大於Vvstart之臨 限電壓時，該過程在圖34之步驟980處繼續。在步驟980 中，系統判定是否P個或更多個記憶體胞具有大於Vvstart-2之一臨限電壓（其中P可與N相同或不同）。若判定不存在P 個具有大於Vvstart-2之一臨限電壓之記憶體胞，則在步驟 982中，用於判定下一 Vpgm_vstart之量值或脈衝係所施加 之最後脈衝之量值。如上文相關於步驟678所論述，步驟 982包含儲存所施加之最後脈衝之量值。另一選擇為，步 驟982包含儲存（施加之最後脈衝之量值）+(偏移）。在另一 選擇中，系統可儲存所施加之最後脈衝之量值之另一函 數、最後脈衝之一識別或最後脈衝之該識別之一函數。在 步驟982之後，該過程在圖16之步驟692處繼續。 若P個或更多個記憶體胞具有大於Vvstart-2之一臨限電 壓，則在步驟984中，判定是否T個或更多個記憶體胞具有 143799.doc •55· 201023196 大於Vvstart-3之一臨限電壓。T之值可與N相同或不同。若 判定不存在T個具有大於Vvstart-3之一臨限電壓之記憶體 胞，則在步驟988中，用於判定下一 Vpgm_vstart之量值係 (所施加之最後脈衝之量值）-(Δverify 1)。如上文相關於步 驟678所論述，步驟986包含儲存（所施加之最後脈衝之量 值HAverifyl)。另一選擇為，步驟988包含儲存（所施加之 最後脈衝之量值）-(Averifyl)+(偏移）。在另一替代案中， 系統可儲存（所施加之最後脈衝之量值）-(Δverify 1)之另一 函數、最後脈衝之一識別與（Averify 1)之一函數、最後脈 ⑩ 衝之一識別與（Averifyl)之一函數，或者以上之某一組合 或子組。亦可使用除Averify 1以外的值。在步驟988之後， 該過程在圖16之步驟692處繼續。於此實施例中，Averify 1 定義為Vvstart與Vvstart-2之間的差。 若判定存在T個或更多個具有大於Vvstart-3之一臨限電 壓之記憶體胞，則在步驟986中，用於判定下一 Vpgm_vstart之量值係（所施加之最後脈衝之量值）-(Averify2)。

Q 如上文相關於步驟678所論述，步驟986包含儲存（所施加 之最後脈衝之量值）-(Averify2)。另一選擇為，步驟986包 含儲存（所施加之最後脈衝之量值）-(Averify2)+(偏移）。在 另一替代案中，系統可儲存（所施加之最後脈衝之量 值）-(Averify2)之另一函數、最後脈衝之一識別及 (△verify2)、最後脈衝與（Averify〕）之一函數及一識別，或 者其某一組合或子組。在步驟986之後，該過程在圖16之 步驟692處繼續。於此實施例中，Averify2定義為Vvstart與 143799.doc -56- 201023196

Vvstart-3之間的差。 類似地，可用圖34之過程代替圖29之步驟924。亦即， 若Μ個§己憶體胞已被鎖定，則該過程將在步驟98〇處繼 續。在步驟982、986或988之後，該過程在圖29之步驟926 處繼續。 可將圖33或圖34之過程與圖29或圖16之過程一起使用以 實施上文所論述之程式化方案中之任一者。在其中可將圖 33或圖34之過程與圖29之過程一起使用以實施圖8Α至圖 8C之程式化方案之一項實例中，一第一程式化級可包含程 式化至一臨限電壓Vvb'及判定Vpgm—vstart之一新的值。第 二級可使用圖29之過程來使用來自第一級之

Vpgm_vstart(具有一偏移）程式化至a、b及c狀態（如圖8C 中所繪示）。. 出於圖解說明及闡述之目的，上文已呈現對本發明進行 了詳細闡述。並非意欲包羅無遣或將本發明限定於所揭示 之精確形式。鑒於上述教示内容可做出諸多修改及變化。 選取該等所闡述實施例旨在最佳地解釋本發明之原理及其 實際應用，以藉此使其他熟習此項技術者能夠在各種實施 例中且以適合於所構想之特定用途之各種修改最佳地利用 本發明。本文意欲使本發明之範疇由隨附申請專利範圍來 限定。 【圖式簡單說明】 圖1係一 NAND串之一俯視圖。 圖2係NAND串之一等效電路圖。 143799.doc -57- 201023196 圖3係一非揮發性記憶體系統之一方塊圖。 圖4係繪示-記憶體陣列之—項實施例之一方塊圖。 圖5係繪示一感測區塊之一項實施例之一方塊圖。 圖6繪示一組實例臨限電壓分佈且繪示一實例程式化過 程。 圖7繪示一組實例臨限電壓分佈且繪示一實例程式化過 程。 圖8A至圖8C繪不臨限電壓分佈之實例及一實例程式化 過程。 圖9A至圖9C繪示臨限電壓分佈之實例及一實例程式化 過程。 圖10A至圖10D繪示臨限電壓分佈之實例及一實例程式 化過程。 圖11A及圖11B繪示臨限電壓分佈之實例及一實例程式 化過程。 圖12A至圖12D繪示臨限電壓分佈之實例及一實例程式 化過程。 圖13A至圖13D繪示臨限電壓分佈之實例及一實例程式 化過程。 圖14係闡述用於操作非揮發性儲存器之一過程之一項實 施例之一流程圖。 圖15係闡述用於程式化非揮發性儲存器之一過程之一項 實施例之一流程圖。 圖16係闡述用於程式化非揮發性儲存器之一過程之—項 143799.doc -58- 201023196 實施例之一流程圖。 圖17繪示一組實例程式化脈衝。 圖1 8繪示一組實例程式化脈衝。 圖19至圖26係闡述用於執行程式化過程之各種實施例之 流程圖。 圖27人至圖27(：及圖28入至圖280：係解釋一粗略/精細程式 化方案之圖表。 圖29係闡述用於程式化非揮發性儲存器之一過程之一項 ® f施例之-流程圖。 圖3 0至32係繪示臨限電壓分佈之圖表。 圖33係闡述用於感測關於一群組非揮發性儲存元件之資 訊之一過程之一項實施例之一流程圖。 圖34係闡述用於感測關於一群組非揮發性儲存元件之資 訊之一過程之一項實施例之一流程圖。 【主要元件符號說明】 100 電晶體 100CG 控制閘極 100FG 浮動閘極 102 電晶體 102CG 控制閘極 102FG 浮動閘極 104 電晶體 104CG 控制閘極 104FG 浮動閘極 143799.doc -59- 201023196 106 電晶體 106CG 控制閘極 106FG 浮動閘極 120 選擇閘極 120CG 控制閘極 122 選擇閘極 122CG 控制閘極 126 位元線觸點 128 源極線 200 記憶體胞陣列 210 記憶體裝置 212 記憶體晶粒 220 控制電路 222 狀態機 224 晶載位址解碼器 226 電力控制模組 230A 讀取/寫入電路 230B 讀取/寫入電路 232 線 234 線 240A 列解碼器 240B 列解碼器 242A 行解碼器 242B 行解碼器 143799.doc -60- 201023196

244 控制器 300 感測區塊 420 資料匯流排 470 感測電路 472 匯流排 480 感測模組 482 位元線鎖存器 490 共同部分 492 處理器 493 輸入線 494 資料鎖存器 496 I/O介面 BLO 位元線 BL69,623 位元線 SGD 選擇線 SGS 選擇線 WLO 字線 WL1 字線 WL2 字線 WL3 字線 143799.doc -61

Claims (1)

1. 201023196 七、申請專利範圍： 1. 一種用於程式化非揮發性儲存器之方法，其包括： 對複數個非揮發性儲存元件執行多個程式化過程，該 等程式化過程中之每一者運作以使用程式化脈衝將至少 一子組的該等非揮發性儲存元件程式化至一各別組目標 條件；及 對於至子組的該等程式化過程：識別與達成一各

   別程式化過程之一中間結果相關聯之一程式化脈衝，降 低》亥各別程式化過程之程式化脈衝之間的—脈衝增量同 時繼續該各別程式化過程以將非揮發性儲存元件程式化 至各別_個或多個目標條件，及制該所識別程式化脈 衝來調整詩料_發,_存元狀—㈣程式化過 程之一開始程式化電壓。 2·如請求項1之方法，其中： 、 p兵他非揮發性儲存元件之前 3. 成針對—特定組非揮發性料元件之每-㈣化過程。 如凊求項1之方法，其中： 非Li間結果係一中間臨限電壓位準，其低於用於鎖 ^ 座儲存疋件來防止因各別程式化脈衝而進行程 化之臨限電壓位準。 4·如凊求項1之方法，其中： 程式化過程；且 程式化過程。 =對第一使用者資料執行該各別 十士第一使用者資料執行該後續 5·如請求項1之方法，其中： 143799.doc 201023196 該各別程式化過程係針對一第一群組非揮發性储存元 件之一多級程式化過程之一早期級； 該後續程式化過程係該多級程式化過程之一稍後 級；且 該方法進_步包含在該多級程式化過程之該早期級之 後且在該多級程式化過程之該稍後級之前程式化不同於 該第-群組非揮發性儲存元件之非揮發性儲存元件。 6· 一種程式化非揮發性儲存器之方法，其包括： 使用-第-組程式化脈衝將一第一组非揮發性儲存元 件程式化至-第-組—個或多個目標條件，且在於開始 將該第一組非揮發性儲存元件程式化至該第一組一個或 多個目標條件之後開始程式化其他非揮發性儲存元件之 前完成將該第一組非揮發性儲存元件程式化至該第一組 一個或多個目標條件； 在將該第一組非揮發性儲存元件程式化至該第一組一 個或多個目標條件期間，判定該第一組中之至少一子組 的非揮發性儲存元件已回應於該第一組程式化脈衝中之 一第η個程式化脈衝而達到一第一中間條件，且降低該 第一組程式化脈衝之脈衝量值增量以用於使用該第一組 程式化脈衝進行額外程式化，以完成將該第一組非揮發 1*生儲存元件私式化至該第一組一個或多個目標條件； 儲存基於該第η個程式化脈衝之一指示；及 在完成將該第一組非揮發性儲存元件程式化至該第一 組一個或多個目標條件之後，使用一第二組程式化脈衝 143799.doc -2 - 201023196 將一個4多個非揮發性儲存 或多個目…丰… 第二組-個 之一量值 衝，該第一示二—組程式化脈衝包含一第一脈 〇χ 一脈衝具有基於該所儲存指示 如請求項6之方法，其中：

   該第 該第 組一個或多個目標條件係臨限電壓分佈；且 組非揮發性儲存元件係多狀態快閃記憶體裝 8_如請求項6之方法，其中 性;組非揮發性儲存元件包含該-個或多個非揮發 性儲存7L件，. 組非揮發性儲存元件係連接至一共同控制線且 δ\ ―組非揮發性儲存元件之該程式化包含將該第-組 程式化脈衝施加至該共同控制線；且 將個或多個非揮發性儲存元件程式化至該第二組一 個或多個目標條件包含將該第二組程式化脈衝施加至該 共同控制線。 9. 如請求項8之方法，其中： 該第一組—個或多個目標條件係用以程式化第一使用 者資料之—第—程式化過程之目標；且 該第二組一個或多個目標條件係用以程式化第二使用 者資料之-第二程式化過程之目標。 10. 如請求項8之方法，其中： 該第二組一個或多個目標條件係一程式化過程之最終 目標資料狀態；且 143799.doc 201023196 程式化過程之一第 該第一組一個或多個目標條件係該 一步驟之目標。 11 如請求項6之方法，其進一步包括· 個或多個非揮發 該第一組非揮發性儲存元件包含該一 性儲存元件；及 在完成將該-個或多個非揮發性儲存元件程式化至舞 第二組一個或多個目標條件之後，使用—第三組程❹ 脈衝將該-個或多個非揮發性儲存元件程式化至—第二

   組一個或多個目標條件，該第三組程式化脈衝包含一 ^ 脈衝，該第-脈衝具有基於該所健存指示之一量值。 12.如請求項6之方法，其進一步包括： 〜第組非揮發性儲存元件不同於該一個或多個非 發性儲存元件； 該第一組非揮發性儲存元件係連接至一第一控制線； 該一個或多個非揮發性儲存元件係連接至不同於該第 一控制線之第二控制線；

   該第一組非揮發性儲存元件之該程式化包含將該第一 組程式化脈衝施加至該第一控制線；及 將—個或多個非揮發性儲存元件程式化至該第二組一 或多個目標條件包含將該第二組程式化脈衝施加至該 第一控制線。 13.如請求項6之方法，其中： s第組非揮發性儲存元件之該程式化係一粗略程式 化級；且 143799.doc -4. 201023196 將 組 個或多個目標條件係一精細程式化級 個或多個非揮發性儲存元件程式化 14. 如請求項6之方法，其中： 該第-級非揮發性儲存元件之該程式化與將—個 固非揮發性儲存元件程式化至該第二組—個或多個目找 條:係—多級程式化過程之不同級；且 " ❹ 至v子組的該一個或多個非揮發性儲存元件係兮笛 一組非揮純料元件之—部分。 第 15. 如請求項6之方法，其中： 〇第組-個或多個目標條件對應於— 料狀態； 少1因间貧 料=4 —個或多個目標條件對應於—個或多個低資 I第組非揮發性儲存元件之該程式化與該-個或多 個非揮發性儲存元件 一 不同級； 之該程式化係一多級程式化過程之 該第―組非揮發性館存元件之該程式化係該多級程式 化過程之一早期級； 式 該程式化-個或多個非揮發性儲存元件係該多級程式 化過程之一稍後級；且 I第組非揮發性儲存元件不同於該—個或多個非揮 發性儲存元件。 16.如請求項6之方法，其中： “第組非揮發性儲存元件包含該—個或多個非揮發 143799.doc 201023196 性儲存元件； 該第一組非揮發性儲存元件之該程式化與該一個或多 個非揮發性儲存元件之該程式化係一多級程式化過程之 不同級； X第組非揮發性儲存元件之該程式化係該多級程式 化過程之一早期級； .該一個或多個非揮發性儲存元件之該程式化係該多級 程式化過程之一稍後級；且 該方法進一步包含在該多級程式化過程之該早期級之❹ 後且在該多級程式化過程之該稍後級之前程式化不同於 該第一組非揮發性儲存元件之非揮發性儲存元件。 17.如請求項6之方法，其中： 該第一組非揮發性儲存元件之該程式化與該一個或多 個非揮發性儲存元件之該程式化係一多級程式化過程之 不同級； 該第一組非揮發性儲存元件之該程式化係該多級程式 化過程之一早期級； ❹ 該程式化一個或多個非揮發性儲存元件係該多級程式 化過程之—稍後級；且 只方法進一步包含在該多級程式化過程之該早期級之 後且在該多級程式化過程之該稱後級之前程式化不同於 · 該第一組非揮發性儲存元件及該一個或多個非揮發性儲 存元件之非揮發性儲存元件。 18. —種非揮發性儲存設備，其包括： 143799.doc -6- 201023196 複數個非揮發性儲存元件；及 與該複數個非揮發性儲存元件通信之一個或多個管理 電路，該一個或多個管理電路將脈衝之間具有—第一增 量之程式化脈衝施加至一組該等非揮發性儲存元件且^ 定該組中之至少-第-子組的非揮發性健存元件已回應 於一第η個程式化脈衝而達到一第一臨限電壓位準，該 -個或多㈣理電路儲存基於該第^固帛式化脈衝之一Χ 指示，該一個或多個管理電路將脈衝之間具有一第二增 量之程式化脈衝施加至該組非揮發性儲存元件直至該組 中之充足數目個非揮發性儲存元件已達到一個或多個各 別目標條件為止，脈衝之間的該第—增量大於脈衝之間 的該第二增量’該第—臨限電壓位準低於用於鎖定非揮 發性儲存元件來防止進行程式化之臨限電壓位準，該一 個或多個管理電路使用具有—第—脈衝之—組程式化脈 衝對-個或多個非揮發性儲存元件執行另一程式化過 程，該第-脈衝纟有基於該所儲存指示之一量值。 19.如請求項18之非揮發性儲存設備，其進一步包括： 與該-個或多個管理電路及該組該等非揮發性儲存元 件通信之—字線’該—個或多個管理電路將脈衝之間具 有該第-增量之該等程式化脈衝施加至該字線，該一個 或多個管理電路藉由將該峰式化脈衝施加至該字線而 執行該另-程式化過程，該組非揮發性儲存元件包含該 一個或多個非揮發性儲存元件。 2〇·如請求項18之非揮發性儲存設備，其進一步包括： 143799.doc 201023196 與該一個或多個管理電路及該組該等非揮發性儲存元 件通信之一第一字線，該一個或多個管理電路將脈衝之 間具有該第一增量之該等程式化脈衝施加至該第—字 線；及 與該一個或多個管理電路及該一個或多個非揮發性儲 存元件通托之一第二字線，該一個或多個管理電路藉由 將該組程式化脈衝施加至該第二字線而執行該另一程式 化過程，該組非揮發性儲存元件不同於該一個或多個非 揮發性儲存元件。 21. 如請求項18之非揮發性儲存設備，其中： 該組非揮發性儲存元件包含該一個或多個非揮發性儲 存元件；且 在該一個或多個管理電路對該一個或多個非揮發性儲 存元件執行該另一程式化過程之後，該一個或多個管理 電路使用具有一第一脈衝之新的程式化脈衝對該一個或 夕個非揮發性儲存元件執行一額外程式化過程該第一 脈衝具有基於該第n個程式化脈衝之該量值之該所儲存 n 指不之 '一量值。 22. 如請求項1 8之非揮發性儲存設備，其中： 該組非.揮發性儲存元件包含該一個或多個非揮發性儲 存元件； 作為針對該組非揮發性儲存元件之一多級程式化過程 之一早期級之一部分，該一個或多個管理電路施加脈衝 之間具有該第一增量之該等程式化脈衝且施加脈衝之間 143799.doc -8 - 201023196 具有該第二增量之該等程式化脈衝；且 料針對該組非揮發㈣存元件之該多級程式化過程 之-稍後級之-部分，該一個或多個管理電路對該一個 心㈣揮發性儲存元件執行該另—程式化過程。 23.如請求項22之非揮發性儲存設備，其中： 該-個或多個管理電路在該多級程式化過程之該早期 級之後且在該多級程式化過程之制後級之前程式化不 ⑽㈣非揮發性儲存元件之非揮發性儲存元件。 雩24.如請求項18之非揮發性儲存設備，其中： 作為針對該複數個非揮發性儲存元件之一多級程式化 過程之一早期級之—部分’該—個或多個管理電路施加 脈衝之間具有該第-增量之該等程式化脈衝且施加脈衝 之間具有該第二增量之該等程式化脈衝； 該一個或多個各別目標條件對應於該多級程式化過程 之一個或多個高資料狀態；且 參料該多級程式化過程之_稱後級之__部分，該一個 或多個管理電路對該—個或多個非揮發性料元件執行 該另程式化過程，該稱後級包含將該一個或多個非揮 發ί·生儲存70件程式化至—個或多個低資料狀態。 25.如請求項18之非揮發性儲存設備，其中： 忒複數個非揮發性儲存元件係多狀態快閃記憶體裝 置。 26_ —種程式化非揮發性儲存器之方法，其包括： 對一組非揮發性儲存元件執行一多級程式化過程之一 143799.doc 201023196 第一級，該多級程式化過程將該組非揮發性儲存元件程 式化至一個或多個最終目標條件，該第一級將該等非揮 發性儲存元件程式化至一個或多個第一級目標條件，該 第一級之該執行包含： 將一第一組程式化脈衝施加至該等非揮發性儲存元 件’其中程式化脈衝之間具有一第一增量， 判定至少一子組的該等非揮發性儲存元件已回應於 該第一組程式化脈衝中之一第n個程式化脈衝而達到 該第一級之一中間條件，該第一、級之該中間條件不同 於該一個或多個第一級目標條件， 回應於判定該子組的該等非揮發性儲存元件已達到 該第一級之該中間條件而將該第一組程式化脈衝改變 為在程式化脈衝之間具有一第二增量，程式化脈衝之 間的該第二增量小於程式化脈衝之間的該第一增量， 儲存基於該第η個程式化脈衝之一指示，及 在充足數目個該等非揮發性儲存元件已達到該各別 一個或多個第一級目標條件時終止該第一級；及 執行該多級程式化過程之一額外級，其包含施加具有 初始脈衝之一第二組程式化脈冑，該初始脈衝具有基 於该所儲存指示設定之一量值。 27.如請求項26之方法，其進一步包括：執行該多級程式化 過程之另一級包含施加具有一初始脈衝之一第三組程式 化脈衝，該初始脈衝具有基於該所儲存指示設定之一量 值0 143799.doc 201023196 28. —種程式化非揮發性儲存器之方法，其包括： 將脈衝之間具有一第一增量之程式化脈衝施加至一组 非揮發性儲存元件； • 射該組中之至少-第-子組的非揮發性儲存元件已 達到一第一臨限電壓位準； _回應於判定該財之至少該第—子㈣非揮發性儲存 疋件已達到該第一臨限電壓位準，將脈衝之間具有一第 二增量之程式化脈衝施加至該組非揮發性儲存元件直至 额中之充足數目個非揮發性儲存元件已達到一個或多 個各別目標條件為止，脈衝之間的該第一增量大於脈衝 之間的該第二增量’該第—臨限電壓位準低於用於鎖定 非揮發性儲存元件來防止進行程式化之臨限電廢位準；及 使用具有一第一脈衝之一組程式化脈衝對一個或多個 非揮發性儲存元件執行另—程式化過程，該第—脈衝具 有基於該組中之至少該第一子組的非揮發性儲存元/已 φ 達到該第一臨限電壓位準之該判定之一量值。 29.如請求項28之方法，其中： 將程式化脈衝施加至該組非揮發性儲存元件與對該一 個或多個非揮發性儲存元件之該程式化過程係一多級程 式化過程之不同級； 將程式化脈衝施加至該組非揮發性儲存元件係該多級 程式化過程之一早期級； ;對該-個或多個非揮發性儲存元件之該程式化過程係 該多級程式化過程之一稍後級； 143799.doc 201023196 該組非揮發性儲存元件包含該一個或多個非揮發性儲 存元件；及 該方法進一步包含在該多級程式化過程之該早期級之 後且在該多級程式化過程之該稍後級之前程式化不同於 該組非揮發性儲存元件之非揮發性儲存元件。 30·如請求項28之方法，其中： 將程式化脈衝施加至該組非揮發性儲存元件與對該一

   個或多個非揮發性儲存元件之該程式化過程係一多級程 式化過程之不同級； 將程式化脈衝施加至該組非揮發性儲存元件係該多級 程式化過程之—早級； 對該-個或多個非揮發性儲存元件之該程式化過程係 該多級程式化過程之一稍後級；且 該方法進-步包含在該多級程式化過程之該早期級之 後且在該多級程式化過程之該稍後級之前程式化不同於

   該組非揮發性儲存元件及該—個或多個非揮發性储存元 件之非揮發性儲存元件。 31. 一種非揮發性儲存設備，其包括： 複數個非揮發性儲存元件；及 與該複數個非揮發性儲存元件通信之一個或多個管理 電路’該一個或多個管理電路使用一第一組程式化脈衝 將組该複數個非揮發性儲存元件程式化至與該第一板 程式化脈衝相關聯之-第―組-個或多個目標條件，在 將該組非揮發性儲存元件程式化至該第-組-個或多個 143799.doc •12- 201023196 目；^條件期間，該一個或多個管理電路判定該第一組中

   之至少一子組的非揮發性儲存元件已回應於該第一組程 式化脈衝中之一特定程式化脈衝而達到相關於該第一組 程式化脈衝之一第一中間條件且在繼續將該組非揮發性 儲存元件程式化至該第一組一個或多個目標條件期間降 低該第一組程式化脈衝之脈衝之間的增量，該一個或多 個管理電路儲存基於該特定程式化脈衝之一指示，且該 一個或多個管理電路使用一第二組程式化脈衝將該複數 個非揮發性儲存元件中之一者或多者程式化至一第二組 一個或多個目標條件，該第二組程式化脈衝具有一第一 脈衝，該第一脈衝具有基於該所儲存指示之一量值。 32.如請求項31之非揮發性儲存設備，其肀： 個或多個管理電路在該 a %夕徊官理電路使用 該第-組程式化脈衝來將該組非揮發性儲存元件程式化 至該第-組-個或多個目標條件之後且在該—個或多個 管理電路使用該第二組程式化脈衝將該一個或多個非揮 =/±储存兀件程式化至該第二組_個或多個目標條件之 前程式化其他非揮發性儲存元件。 33.如請求項31之非揮發性儲存設備，其進—步包括： 接：：一：或多個管理電路通信之-字線，該字線係連 =組:揮發性儲存元件及該一個或多個非揮發性儲 與該 143799.doc •13. 201023196 揮發性儲存7C件’該—個或多個管理電路將該第一組程 式化脈衝施加至該字線，該—個或多個管理電路將該第 二組程式化脈衝施加至該字線。 34. 一種程式化非揮發性儲存器之方法，其包括： 對一組非揮發性儲存元件執行一多級程式化過程之一 第級，該多級程式化過程將該組非揮發性儲存元件程 式化至個或夕個最終目標條件，該第一級將複數個該 等非揮發性儲存S件程式化至—個或多個第—級目標條 件’該第一級之該執行包含： 將第組程式化脈衝施加至該複數個該等非揮發 性儲存元件，其中程式化脈衝之間具有一第一增量， 判疋至；一子組的該複數個該等非揮發性儲存元件 已達到該第-級之-中間條件，該第一級之該中間條 件不同於該一個或多個第一級目標條件， 回應於判定該子組的該等非揮發性儲存元件已達到 該第一級之該中間條件而將該第一组程式化脈衝改變 為在程式化脈衝之間具有_第二增量，程式化脈衝之 間的該第一增量小於程式化脈衝之間的該第一增量， 到定該複數個該等非揮發性儲存元件中之充足數目 個非揮發性储存元件已達到該一個或多個第一級目標 條件， ' 終止該第一級，及 儲存在緊接著判定該複數㈣等非揮發性儲存元件 中之該充足數目個非揮發性儲存元件已達到該一個或 143799.doc 201023196 多個第一級目標條件之前所施加之一程式化脈衝之一 指不，及 執行該多級程式化過程之一額外級，其包含將一第二 組程式化脈衝施加至一群組該等非揮發性儲存元件，該 第二組程式化脈衝具有一初始脈衝，該初始脈衝具有基 於該所儲存指示之一量值。 35.如請求項34之方法，其中： 該第一級將該複數個組的非揮發性儲存元件程式化至 一高資料狀態； 該額外級將該群組該等非揮發性儲存元件程式化至一 個或多個低資料狀態；且 該複數個非揮發性儲存元件與該群組非揮發性儲存元 件連接至一共同字線； · 將該第一組程式化脈衝施加至該共同字線；且 將該第二組程式化脈衝施加至該共同字線。

   143799.doc -15-