TW201015672A - Package carrier structure and process thereof - Google Patents

Package carrier structure and process thereof Download PDF

Info

Publication number
TW201015672A
TW201015672A TW97138400A TW97138400A TW201015672A TW 201015672 A TW201015672 A TW 201015672A TW 97138400 A TW97138400 A TW 97138400A TW 97138400 A TW97138400 A TW 97138400A TW 201015672 A TW201015672 A TW 201015672A
Authority
TW
Taiwan
Prior art keywords
layer
hole
package carrier
resin
opening
Prior art date
Application number
TW97138400A
Other languages
English (en)
Inventor
Rachel Lai
Tommy Huang
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Priority to TW97138400A priority Critical patent/TW201015672A/zh
Publication of TW201015672A publication Critical patent/TW201015672A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

« 1 201015672" λ ^ t. ττ x«d〇C/ll 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種半導體結構及其製程,且特別是 有關於一種封裝載板結構及其製程。 【先前技術】 目前在半導體製程中,晶片載板(IC carrier)是經常 使用的封裝元件之一。晶片載板例如為一基板 ® (substrate),其主要是由多層圖案化導電層以及至少一 介電層所構成,其中介電層配置於相鄰之二圖案化導電層 之間’而這些圖案化導電層可藉由貫穿介電層之導通孔 (Plating Through Hole, PTH)或導電孔(via)而彼此電性 連接。 晶片可以藉由打線接合(wire bonding )或覆晶接合 (flip chip bonding)的方式連接至晶片載板上。之後,以 封裝膠體(molding compound)將晶片加以包覆,以構成 〇 一晶片封裴(chip package)結構。封裝的目的在於,防止晶 片受到外界溫度、濕氣的影響以及雜塵污染,並提供晶片 與外部電路之間電性連接的媒介。 由於這些圖案化導電層是藉由導通孔或導電孔而彼 此電性連接,因此當注入封裝膠體以將晶片包覆而形成晶 片封裝結構時,所注入的封裝膠體容易流入於導通孔或導 . 電孔中,而使得晶片載板產生溢膠(flush)現象。 5 doc/n 201015672 【發明内容】 本發明提供-種封裝載板結構及其製 填膠製程巾所產生_現象。,、从肖以改善在 本發明提出-種封裝載板結構, 第二線路層、一核心層、一金屬層=4::路 =層=置於第-祕層料二線 f、一貫孔,其中貫孔具有—位於第-祕層的第= ❹ 第-線路層上,且“ 的樹之線===填滿貫孔的第―開口 銅。在本發明之-實施财,上叙金屬㈣材料包括 =發明之_實施财,上述之封域板結 製程中阻擋膠體流人貫孔中。膠體中且樹脂層於—填膠 美板觀裝載板製程。料,提供-基板。 導電層與第二導電狀_核 第— 第-導電層延伸至第二導電層的士孔接;孔=2少一從 :導的第一開口與一位於第二導電層的’第二開:於: 者,形成-金屬層於貫孔的孔壁。金屬層連接至第_導^ •doc/n 201015672 SCI電層。接著,圖案化第一導電層與第二導電層, 成f-線路層與-第二線路層。最後,壓合 匕 位於樹脂層上之一支樓層於第一線路層上’而部又 的樹脂層填滿貫孔的第一開口中。 。刀 本發明之—實補巾,上叙貫孔的軸方法包括 機械鑽孔或雷射鑽孔。 匕枯 銅 在本發明之—實施例中,上述之金屬層的材料包括 在本發明之-實施例中,上述之形成金屬層於貫孔 孔壁的步驟,包括軸—金屬㈣於貫孔的孔壁、第一導 電層與第二導電層’接著’移除金屬材料分別位於第 電層與第二導電層的部分。 在本發明之-實施例中’上述之形成金屬層的方式包 括電鑛。 ❿ 在本發明之一實施例中,上述之壓合樹脂層以及位於 樹脂層上之支樓層於第-線路層上之後,更包括移除支樓 層與部分麟脂層’使填滿貫孔㈣―開口的樹脂声 一線路層實質上切齊。 在本發明之-實施例中,上述之移除支撐層的方法包 括研磨。 在本發明之-實施例中,上述之移除部分的樹脂層的 方法包括研磨。 在本發明之-實施例中,上述之移除支撐層與部分的 樹脂層之後,封織板適於進行—填膠餘,以將封裝載 7 doc/n 201015672 板上的一晶片密封於一膠體中,且樹脂層於填膠製程中阻 擔膠體流入貫孔中。 在本發明之-實施例中,上述之壓合樹脂層以及位於 樹脂層上之支職於第-線路層上之前,更包括對第一線 路層進行粗化處理。 本發明採用樹脂層填滿貫孔的第一開口,因此當晶片 在進行填膠製_,_層纽郷體流人貫孔中,相較 〇 ❹ 技術而言,本發明之封裝載板結構可以避免受到溢 膠汙染。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易幢,下文特舉實施例,並配合所關式作詳細說明如下。 【實施方式】 為本發社—實麵之-種縣驗結構的剖 面不思圖。請參考® 1A,在本實蘭巾 100包括-第-線路層112、一第1 ,裝載板、:構 乐一琛路層114、一配置於 =線路層m與第二線路層114之間的核心層116、— 金屬層130以及-樹脂層14〇。核心層116且有至少一* (圖1A僅示意地繪示兩個),這些貫^ 120從第二 線^層Π2延伸至第二線路層114 ’且每—貫孔12〇具有 第與;广二開口 m。第—開口 122位於第 線路層112,第一開口 124位於第二線路層114。 f本實施例中’金屬Μ 130的材料例如θ是鋼,其覆蓋 化二貝孔120的孔壁並連接第一線路層U2與第二線路層 aoc/n 201015672 114’也就是說,第一線路層U2與第二線路層114可藉由 金屬層130而彼此電性連接。另外,樹脂層140的材料例 如是環氧樹脂,其經由一壓合製程而配置於第一線路層 112上,其中部分的樹脂層140會填滿這些貫孔120的第 一開口 122,且填滿這些貫孔120的第一開口 122的樹脂 層140與第一線路層112實質上切齊。 值得一提的是,在本實施例中,部分的樹脂層14〇將 第一開口 I22填滿’使得填滿第一開口 122的樹脂層140 與第二開口 124形成一盲孔結構。在其他未繪示的實施例 中’樹脂層140也可以填滿貫孔120的第一開口 122與第 二開口 124。因此,圖1A所示之樹脂層14〇與第二開口 124所形成的盲孔結構僅為舉例說明,並非限定本發明。 圖1B為圖1A之封裝載板結構在組裝晶片後的剖面示 意圖。請參考圖1B,本實施例之封裝載板結構1〇〇適於承 載一晶片200’其中晶片200藉由打線接合的方式連接至 封裝載板結構100上,且經由一填膠製程將晶片200密封 〇 於一膠體210中,以構成一晶片封裝結構。 詳細而言,由於樹脂層140填滿這些貫孔12〇的第一 開口 122,因此當對晶片200注入膠體210以進行填膠製 程時,樹脂層140會阻擋膠體210流入這些貫孔12〇中, 也就是說,膠體210不會流入這些貫孔120中,因此可以 避免發生封裝載板結構100產生溢膠(flush)現象。 尤其是,大孔徑的貫孔120,例如孔徑在3〇〇微米以 上的貫孔120,若僅以印刷方式形成的防焊層(或綠漆, 201015672 —ooc/n 未繪示)來阻檔膠體210流入貫孔120中,可能仍無法阻 擋受到填膠模具高壓擠壓之後的膠體210流入貫孔12〇 中’故本發明採用的壓合製程可提高大孔經之貫孔12〇的 填膠可靠度,且樹脂層140相對於防焊層具有較高的抗模 壓能力。 & 另外’由於填滿第一開口的樹脂層14〇與第一線路層 112實質上切齊,因此當晶片2〇〇藉由打線接合的方式連 Ο
接至封裝載板結構100上時,晶片200能平穩地配置於封 f載板結構100上,且晶片200可以透過打線22〇來連接 第一線路層112 ’使晶片200能電性連接至封裝載板結構 100 ° 簡言之,本實施例之封裝載板結構i⑻因
H〇填滿這些貫孔12G的第—開口 122,因此當晶片H t進订填膠製程時’樹脂層14G會阻擋膠體21G流入這些 r古m ’以避免封裝載板結構_受到溢膠汙染’ 5 美同封裝載板結構100的可靠度。 發明本發明之職餘結構ig。,絲介紹本 板择槿Iff載板製程。對此,以下將明1A中的封裝載 、° 作為舉例說明,並配合圖2Α 的封裳载板製程進行詳細的說明。Α至圖^對本發明 圖。請先參考1Α巾封频板製㈣剖面示意 提供-基板二載板製程,首先’ 二導雷届基板110包括一第一導電層112,、一第 '以及—配置於第一導電層m,與第二導電層 201015672一 114’之間的核心層116。在本實施例中,基板110例如是 銅箔基板(Copper Clad Laminate,CCL )。 請參考圖2B,接著’形成至少一從第一導電層112, 延伸至第二導電層114,的貫孔12〇(圖2B僅示意地繪示二 個)’其中形成這些貫孔120的方法可以是機械鑽孔、雷 射燒孔或是其他適當之方式。 詳細而言,每一貫孔120具有一第一開口 122與一第
二開口 I24。第一開口 122位於第一導電層112’,第二開 口 124位於第二導電層114,。第一開口 122連通第二開口 124。 ^請同時參考圖2C與圖2D,接著,形成一金屬層13〇 於逆些貫孔120的孔壁。以下介紹形成金屬㉟13〇的一實 ’但不此為限。首先,全面性形成一金屬材料13〇,於 j貫孔12G的孔壁、第—導電層112,與第二導電層114, =3=3㈣130,分別位於第-導電層 幸n導電曰的。户分,以使金屬材料130,經由圖 案化製程而成為金屬層13〇。 接至:細=金屬層130覆蓋這些貫孔120的孔壁並連 獲至第一導電層112,與第-邕贵麻11/f, 導電層U2’盘第-導電層114,也就是說,第一 金屬層⑽的材料例如是銅成金屬層130的方式包括電鍍, 導電iti!,圖2ά著’圖案化第—導電層ιΐ2,與第二 電層114 ’以形成-第-線路層m與一第二線:層 11 aoc/π 201015672 114。在本實施例中,圖案化第一導電層112,與第二導電 .層114’的方式例如是微影餘刻製程。 接著,形成第一線路層112與第二線路層114之後, 對第一線路層112進行粗化處理,以改變第一線路層ιΐ2 的表面粗,進而有助於後續封裝載板製程。在^實施 例中,粗化處理可以是對第一線路層丨12與第二線路層i 14 進仃黑氧化處理或掠化處理,以形成一黑氧化層(未纷示) @ 或一棕化層(未繪示)。 請參考圖2F與2G,最後,壓合樹脂層14〇以及位於 樹脂層140上之支撐層15〇於第一線路層112上,而部分 的樹脂層140分別填滿這些貫孔120的第一開口 122中。 在本實施例中,樹脂層140的材料例如是半固化態的玻纖 膠片(prepreg),支撐層15〇的材料例如是銅箔,而樹脂 層140完成壓合製程之後,再經由加熱使之固化成形。在 本實施例中,支撐層150與樹脂層14〇以背膠銅箔(Resin Coated Copper,RCC )具體實施。 ❹ 詳細而言,本實施例藉由施加一正向壓力於支樓層 150,使支撐層150與位於支撐層15〇下的樹脂層140壓合 於第一線路層112上,其中部分的樹脂層14〇會填滿這些 貫孔120的第一開口 in,也就是說,樹脂層140會完全 覆蓋第一線路層112,且部分的樹脂層140填滿這些貫孔 120的第一開口 112。 值得一提的是,在本實施例中,部分的樹脂層140將 第一開口 122填滿’使得填滿第一開口 122的樹脂層140 12 201015672 / aoc/n ”第-開π m形成-盲孔結構。在其他未和的實施例 中,樹脂層140也可以填滿貫孔12〇的第一開口 122盥 二開口 124。 /、乐 請同時參考圖2G與圖2H,接著,移除支撐層15〇與 部分的樹脂層140,使填滿貫孔120的第一開口 122的樹 脂層140與第-線路層112實質上切齊,其中移除支樓層 150的方法包括研磨,移除部分的樹脂層14〇的方法包^ 研磨。至此,封裝載板結構100大致完成。在另一實施例 中(未繪示),支撐層150亦可經由圖案化而保留於樹脂 層140上。因此圖2H的研磨步驟只是本發明的一實施例, 並非用以限制本發明。 接著,請參考圖21,在移除支撐層15〇與部分的樹脂 層140之後,本實施例之封裝載板結構1〇〇適於進行一填 膠製程,以將封裝載板結構100上的一晶片2〇〇密封於一 膠體210中進而防止晶片200受到外界溫度、濕氣的影響 以及雜塵污染。 詳細而言,由於樹脂層14〇填滿這些貫孔12〇的第一 開口 122,因此當進行填膠製程時,樹脂層14〇會阻擋膠 體210流入這些貫孔120中,也就是說,膠體21〇不會流 入這些貫孔120巾’因此可以避免封裝載板結構⑽產生 溢膠(flush)現象。 表τ、上所述,由於本發明採用壓合樹脂層於第一線路 層,使樹脂層填滿這些貫孔的第一開口,因此當晶片在進 行填膠製程時,樹脂層會阻擋膠體流入這些貫孔中,相較 13 〇oc/n 201015672 技術而言,本發明之封輯板結構可以避免受到溢 二二ΐί提高封裝載板結構的可靠度。此外,樹脂層 愿处:ί完成,故樹脂層相對於防焊層具有較高的抗模 塋月b力,適用於大孔徑的貫孔。 太絡Γ然本發明已以實施例揭露如上’财並非用以限定 Ο ❹ 本發明之2所屬技術領域中具有通常知識者,在不脫離 發範圍内’當可作些許之更動與潤飾,故本 " 保5蔓範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 面示】^為本發明之-實施例之-種封裝載板結構的剖 意圖圖1B相1A之封裝載板結構在組裝晶片後的剖面示 圖2A至圖2H是圖1A中封裝載板製程的剖面示咅 剖面3二圖M之縣餘對進行—填膠製二 【主要元件符號說明】 1〇〇:封展载板結構 110:基板 112 :第一線路層 112’ :第一導電層 114 :第二線路層 201015672 x.doc/n 114’ :第二導電層 116 :核心層 120 :貫孔 122 :第一開口 124 :第二開口 130 :金屬層 140 :樹脂層 150 :支撐層 200 .晶片 210 :膠體 220 :打線

Claims (1)

  1. 201015672 1 ·/t V*^ •doc/n 十、申請專利範面·· L二種封裝载板結構,包括: 一第一線路層; 第一線路層; 核心層,配置於該第一線路層與該第二線路層之 心層具有至少—貫孔’其中該貫孔具有-位於該 、’'層的第一開口與一位於該第二線路層的第二開 口; 一金屬層’覆蓋該貫孔的孔壁,其中該金屬層連接該 第一線,層與該第二線路層 ;以及s 一樹脂層,經由一壓合製程配置於該第一線路層上, 且部分該樹脂層填滿該貫孔的該第一開口中。 2. 如申請專利範圍第1項所述之封裝載板結構,其中 填滿該貫孔的該第一開口的該樹脂層與該第一線路層實質 上切齊。 3. 如申請專利範圍第1項所述之封裝載板結構’其中 該金屬層的材料包括銅。 4. 如申請專利範圍第1項所述之封裝載板結構,其中 該封裝載板結構適於承載一晶片’並將該晶片密封於一膠 體中’且該樹脂層於一填膠製程中阻擋該膠體流入該貫孔 中。 5. —種封裝載板製程,包括: 提供一基板,包括一第一導電層、一第二導電層以及 一配置於該第一導電層與該第二導電層之間的核心層. 16 201015672 Λ. A ^JL, vi〇c/n f形成至少-從該第—導電層延伸至該第二導電層的 • H其中該貫孔具有—位於該第-導電層的第—開口與 一位於該第二導電層的第二開口; 、 形成-金屬層於該貫⑽孔壁,其巾該金屬層連接至 該第一導電層與該第二導電層; 圖案化該第-導電層與該第二導電層,以形成一第一 線路層與一第二線路層;以及 β π壓合—樹脂相及位於該樹脂層上之-支撐層於該 第一線路層上,而部分的該樹脂層填滿該貫孔的該 口中。 6. 如申請專利範圍第5項所述之封裝載板製程其中 該貫孔的形成方法包括機械鑽孔或雷射鑽孔。 7. 如申請專利範圍第5項所述之封裝載板製程其中 該金屬層的材料包括銅。 8. 如申請專利範圍第5項所述之封裝載板製程,其中 形成該金屬層於該貫孔的孔壁的步驟,包括: ❿ 形成一金屬材料於該貫孔的孔壁、該第一導電層與該 第二導電層;以及 Β 移除該金屬材料分別位於該第一導電層與該第二導 電層的部分。 9. 如申請專利範圍第5項所述之封裝載板製程,其中 形成該金屬層的方式包括電鍍。 10. 如申請專利範圍第5項所述之封裝載板製程,其 中壓合該樹脂層以及位於該樹脂層上之該支撐層於該第二 17 201015672 ^doc/n 括3除该支樓層與部分的該樹脂層, 該樹脂層與該第—線路層實 11. 如申請專利範圍第10項所 中移除該支撐層的方法包括研磨。 «板製私,、 12. 如中請專利翻第1G項所述之封 中移除部分的該樹脂層的方法包括研磨。 、
    Π.如申請專利範圍第1〇項所述之封裝載板製程,其 與部分的該樹脂層之後,該封裝載板適於 該封裝載板上的-晶片密封於-膠 ,中,且該㈣層於該填膠製程中阻擋該膠體流入 τ 〇 中壓二專利圍第5項所述之封裝載板製程,其 二壓〇賴=相及錄麟脂層上找支彻於該第一 線路層上之前’更包括對該第—線路層進行粗化處理。 18
TW97138400A 2008-10-06 2008-10-06 Package carrier structure and process thereof TW201015672A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97138400A TW201015672A (en) 2008-10-06 2008-10-06 Package carrier structure and process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97138400A TW201015672A (en) 2008-10-06 2008-10-06 Package carrier structure and process thereof

Publications (1)

Publication Number Publication Date
TW201015672A true TW201015672A (en) 2010-04-16

Family

ID=44830130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97138400A TW201015672A (en) 2008-10-06 2008-10-06 Package carrier structure and process thereof

Country Status (1)

Country Link
TW (1) TW201015672A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501377B (zh) * 2012-11-30 2015-09-21 Unistars 半導體結構、半導體單元及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501377B (zh) * 2012-11-30 2015-09-21 Unistars 半導體結構、半導體單元及其製造方法

Similar Documents

Publication Publication Date Title
US20080157338A1 (en) Packing board for electronic device, packing board manufacturing method, semiconductor module, semiconductor module manufacturing method, and mobile device
JP2011249792A (ja) 埋め込み印刷回路基板及びその製造方法
US7923299B2 (en) Manufacturing process for embedded semiconductor device
US11160169B2 (en) Component carrier with component embedded in cavity and with double dielectric layer on front side
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
TW201436164A (zh) 用於半導體封裝之基體及其形成方法
JP2011035359A (ja) プリント基板及びその製造方法
JP6291738B2 (ja) 回路基板、回路基板の製造方法及び電子機器
JP4337358B2 (ja) 積層用中間配線部材、配線板及びそれらの製造方法
TW201029133A (en) Printed circuit board structure and fabrication method thereof
JP2015076599A (ja) 電子部品内蔵印刷回路基板及びその製造方法
TW546998B (en) Method of producing multilayer wired circuit board
JP2008300819A (ja) プリント基板およびその製造方法
JP2009272608A (ja) 印刷回路基板及びその製造方法
JP4292638B2 (ja) 配線板の製造方法
JP2009021469A (ja) 伝熱プリント配線板と、これに用いる積層コンポジットシート及びその製造方法と、伝熱プリント配線板の製造方法
TW201015672A (en) Package carrier structure and process thereof
JP7131740B2 (ja) プリント回路基板及びパッケージ
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
TWI511634B (zh) 電路板製作方法
TWI511628B (zh) 承載電路板、承載電路板的製作方法及封裝結構
WO2014181509A1 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
KR101167802B1 (ko) 회로 기판 및 그 제조 방법
JP2003298213A (ja) プリント配線板とその製造方法
JP2005340279A (ja) 多層配線板およびその製造方法