TW201010529A - Circuit substrate having power/ground plane with grid holes - Google Patents

Circuit substrate having power/ground plane with grid holes Download PDF

Info

Publication number
TW201010529A
TW201010529A TW097132717A TW97132717A TW201010529A TW 201010529 A TW201010529 A TW 201010529A TW 097132717 A TW097132717 A TW 097132717A TW 97132717 A TW97132717 A TW 97132717A TW 201010529 A TW201010529 A TW 201010529A
Authority
TW
Taiwan
Prior art keywords
power
conductive layer
conductive
grid
ground plane
Prior art date
Application number
TW097132717A
Other languages
English (en)
Other versions
TWI358243B (en
Inventor
Hung Hsiang Cheng
Chih-Yi Huang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW097132717A priority Critical patent/TWI358243B/zh
Priority to US12/583,804 priority patent/US8193454B2/en
Publication of TW201010529A publication Critical patent/TW201010529A/zh
Application granted granted Critical
Publication of TWI358243B publication Critical patent/TWI358243B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

201010529 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種電路基板，詳言之，係關於一種電源/ 接地平面具有網格孔洞之電路基板。 【先前技術】 參考圖1，顯示習知之電路基板之俯視示意圖。該習知 電路基板1係為一開窗型球栅陣列（WINDOW BALL GRID ARRAY，WBGA)封裝基板，其包括一開窗11、複數個電 源/接地平面（Power/Ground Plane)12、複數個導電指 (Finger)13、複數個輸入/輸出球墊（I/O Ball Pad)14、電源/ 接地球墊（Power/Ground Ball Pad)15及複數條導電跡線 (Conductive Trace)16。該等導電指13係位於該開窗11之外 圍。每一電源/接地平面12具有複數條網格線121，該等網 格線121係彼此交錯而定義出複數個網格孔洞丨22。該電源/ 接地平面12之材質係為銅，其係利用蝕刻方式將一大片銅 區形成該等網格線121及該等網格孔洞122。為了可靠的信 賴度，該等網格線121及該等網格孔洞122係為均勻分佈， 以增加空瑕<散逸的通道，及增加上下二層之結合度。 該等輸入/輸出球墊14係利用部分該等導電跡線16電性 連接至部分該等導電指13。該等電源/接地球墊15係位於 該電源/接地平面12 ’該電源/接地平面12係利用另一部分 該等導電跡線16電性連接至另一部分該等導電指η。該等 導電指13係用以電性連接至一晶片（圖中未示），該等輸入/ 輸出球墊14及該等電源/接地球墊15係用以形成複數個銲 132117.doc 201010529 球（圖中未示）於其上。 該習知電路基板1之缺點為，由於該電源/接地平面U係 為重要的電源或接地訊號來源，其上所佈滿之網格孔洞 122會影響電源或接地的訊號阻抗，而可能使得電源不完 整。 因此，有必要提供一種創新且具進步性的電源/接地平 面具有網格孔洞之電路基板，以解決上述問題。 【發明内容】 本發明提供一種電路基板，其包括至少一電源/接地平 面（Power/Groimd Plane)。該電源/接地平面具有至少一平 面邊緣及複數條網格線，每一網格線具有一線寬，該等網 格線係彼此交錯而定義出複數個第一網格孔洞，其中最靠 近該平面邊緣之第一網格孔洞與該平面邊緣間之距離係大 於該線寬之1.5倍。藉此，可使第一網格孔洞對電源與接 地的阻抗影響降至最低，以減少電源完整性的問題，且可 降低熱的產生。 【實施方式】 參考圖2，顯示本發明電源/接地平面具有網格孔洞之電 路基板之俯視不意圖。在本實施例中，該電路基板2係為 一開窗型球柵陣列（WIND〇W ball GRID ARRAY， WBGA)封裝基板，然而可以理解的是，該電路基板2也可 以是其他形式之電路基板，其可以是單層基板或是複數層 基板。該電路基板2包括一第一導電層2〇。該第一導電層 20包括一開窗21、複數個電源/接地平面（p〇wer/Gr〇und 132117.doc 201010529
Plane)22及一線路。該線路包括複數個導電指（Finger)23、 複數個輸入/輸出球墊（I/O Ball Pad)24、複數個電源/接地 球墊（Power/Ground Ball Pad)25及複數條導電跡線 (Conductive TraCe)26。該等導電指23係位於該開窗21之外 圍。 該等輸入/輸出球墊24係利用部分該等導電跡線26電性 連接至部分該等導電指23。該等電源/接地球墊25係位於 β 該電源/接地平面22，該電源/接地平面22係利用另一部分 該等導電跡線26電性連接至另一部分該等導電指23。該等 導電指23係用以電性連接至一晶片（圖中未示），該等輸入/ 輸出球墊24及該等電源/接地球墊25係用以形成複數個銲 球（圖中未示）於其上。 每一電源/接地平面22具有至少一平面邊緣223、一網格 分佈區域28。該網格分佈區域28具有複數條網格線221及 一區域邊緣281。該等網格線221係彼此交錯而定義出複數 參 個第一網格孔洞222。較佳地，該電源/接地平面22之材質 係為銅’其係利用蝕刻方式將一大片銅區形成該等網格線 221及該等第一網格孔洞222。每一網格線221具有一線寬 W，亦即二個第一網格孔洞222間之距離亦為w。 在本發明中’最靠近該平面邊緣223之第一網格孔洞222 與該平面邊緣223間之距離D1係大於該線寬W之1.5倍（如果 該線寬W係為1〇〇 μιη，該距離D1則為15〇 μιη);或者，該 網格分佈區域28之區域邊緣281與該電源/接地平面22之平 面邊緣223間之距離D2係大於該線寬之1.5倍。因此，在該 132117.doc 201010529 ‘電路基板2中，從該電源/接地平面22之平面邊緣223向内 -起算1.5W的範圍内係為實體部分而沒有任何第一網格孔 洞。此設計之原理為保留該平面邊緣223向内起算15评的 實體部分作為電流/接地中的電流回流路徑（Return
Current
Path)27’而在該電流回流路徑27上不設置第一網格孔洞， 如此可使第一網格孔洞對電源與接地的阻抗影響降至最 低’以減少電源完整性的問題，且可降低熱的產生。 鲁 較佳地’該等電源/接地球墊25位於該電源/接地平面22 之位置亦不具有第一網格孔洞。 參考圖3 ’顯示本發明電源/接地平面具有網格孔洞之電 路基板之剖視示意圖。該電路基板3係為雙層基板，其包 括一第一導電層31、一第二導電層32及一介電層33。該第 導電層31之俯視圖係與圖2之第一導電層2〇相同，其具 有至少一電源/接地平面（p〇wer/Gr〇und piane)22及一線 路。該第二導電層32係位於該第一導電層31下方。該介電 ❿ 層33係夾設於該第一導電層31及該第二導電層32之間，該 介電層33具有一厚度τ。 在該第一導電層31中，每一電源/接地平面22具有至少 平面邊緣223、一網格分佈區域28。該網格分佈區域28 具有複數條網格線221及一區域邊緣281。該等網格線221 係彼此交錯而定義出複數個第一網格孔洞222。較佳地， 該電源/接地平面22之材質係為銅，其係利用蝕刻方式將 一大片銅區形成該等網格線221及該等第一網格孔洞222。 每一網格線221具有一線寬w，亦即二個第一網格孔洞222 132117.doc -9- 201010529 間之距離亦為W。最靠近該平面邊緣223之第一網格孔洞 222與該平面邊緣223間之距離〇1係大於該線寬冒之1 5倍 (如果該線寬W係為1〇〇 pm，該距離D1則為150 μιη);或 者，該網格分佈區域28之區域邊緣281與該電源/接地平面 22之平面邊緣223間之距離D2係大於該線寬之ι·5倍。 參考圖4,顯示圖3之電路基板之第二導電層之俯視示意 圖。該第二導電層32具有一開窗321、複數個第二網格孔 洞322及一投射線路323。該開窗321係對應該第一導電層 20之開窗21。較佳地，該第二導電層32之材質係為整片銅 區’其係利用蝕刻方式將該銅區形成該等第二網格孔洞 322。該投射線路323係由該第一導電層2〇之線路投射而 成，因此該投射線路323係為一假想之虛擬線路。該第二 導電層32中最靠近該投射線路323之第二網格孔洞322與該 投射線路323間之距離ε>3係大於該介電層33之厚度τ。因 此，在該第二導電層32中，從該投射線路323之邊緣起算τ 的範圍内係為實趙部分而沒有任何第二網格孔洞。 惟上述實施例僅為說明本發明之原理及其功效，而非用 以限制本發明。因此，習於此技術之人士對上述實施例進 行修改及變化仍不脫本發明之精神。本發明之權利範圍應 如後述之申請專利範圍所列。 【圖式簡單說明】 圖1顯示習知之電路基板之俯視示意圖； 圖2顯示本發明電源/接地平面具有網格孔洞之電路基板 之俯視示意圖； 132117.doc -10· 201010529 圖3顯示本發用電源/接地平面具有網格孔洞之電路基板 之剖視示意圖；及 圖4顯示圖3之電路基板之第二導電層之俯視示意圖。 【主要元件符號說明】 1 習知電路基板 2 本發明之電路基板 3 本發明之電路基板 11 開窗
12 電源/接地平面 13 導電指 14 輸入/輸出球墊 15 電源/接地球墊 16 導電跡線 20 第一導電層 21 開窗 22 電源/接地平面 23 導電指 24 輸入/輸出球墊 25 電源/接地球墊 26 導電跡線 28 網格分佈區域 31 第一導電層 32 第二導電層 33 介電層 132117.doc • 11 - 201010529 121 網格線 122 孔洞 221 網格線 222 第一網格孔洞 223 平面邊緣 281 區域邊緣 321 開窗 322 第二網格孔洞
323 投射線路
132117.doc -12

Claims (1)

  1. 201010529 十、申請專利範圍： ι_ 一種電路基板，包括一第一導電層，該第一導電層包 括： 至少一電源/接地平面（P〇wer/Ground Plane)，具有至 少一平面邊緣及複數條網格線，每一網格線具有一線 寬’該等網格線係彼此交錯而定義出複數個第一網格孔 洞’其中最靠近該平面邊緣之第一網格孔洞與該平面邊 緣間之距離係大於該線寬之1 5倍。 2.如請求項1之電路基板，其中該電源/接地平面之材質係 為銅。
    如请求項1之電路基板，其中該第一導電層更包括一線 路，該線路包括複數個導電指（Finger)、複數個輸入/輸 出球墊（I/O Ball Pad)、複數個電源/接地球墊 (Power/Ground Ball Pad)及複數條導電跡線（c〇nductive Trace)，其中該等輸入/輸出球墊係利用部分該等導電跡 線電性連接至部分該等導電指，該等電源/接地球墊係位 於該電源/接地平面，該電源/接地平面係利用另一部分 該等導電跡線電性連接至另一部分該等導電指。 如请求項3之電路基板，其中該等導電指儀用以電性連 接至-晶片’該等輸入/輸出球塾及該等電源/接地球塾 係用以形成複數個銲球於其上。 5. 如請求項3之電路基板，其中該等電源/接地球塾位於該 電源/接地平面之位置不具有第一網格孔洞。 6. 如請求項3之電路基板，更包括—第二導電層及一介電 132117.doc 201010529 層，該第二導電層係位於該第一導電層下方，該第二導 電層具有複數個第二網格孔洞及一投射線路，該投射線 路係由該第一導電層之線路投射而成，該介電層係夾設 於該第一導電層及該第二導電層之間，該介電層具有一 厚度，其中該第一導電層中最靠近該投射線路之第二網 格孔洞與該投射線路間之距離係大於該介電層之厚度。 7. 一種電路基板，包括一第一導電層，該第一導電層包 括： 至少一電源/接地平面（Power/Ground Plane)，具有至 少一平面邊緣及一網格分佈區域，該網格分佈區域具有 複數條網格線及一區域邊緣，每一網格線具有一線寬， 該等網格線係彼此交錯而定義出複數個第一網格孔洞， 其中該網格分佈區域之區域邊緣與該電源/接地平面之平 面邊緣間之距離係大於該線寬之1.5倍。 8. 如請求項7之電路基板，其中該電源/接地平面之材質係 為銅。 9. 如請求項7之電路基板，其中該第一導電層更包括一線 路，該線路包括複數個導電指（Finger)、複數個輸入/輸 出球墊（I/O Ball Pad)、複數個電源/接地球墊 (p〇wer/Gr〇und Ball Pad)及複數條導電跡線（c〇nductive Trace)，其中該等輸入/輸出球墊係利用部分該等導電跡 線電性連接至部分該等導電指，該等電源/接地球塾係位 於該電源/接地平面，該電源/接地平面係利用另一部分 該等導電跡線電性連接至另一部分該等導電指。 132117.doc -2- 201010529 10·如請求項9之電路基板，其中該等導電指係用以電性連 接至曰曰片，該等輸入/輸出球墊及該等電源/接地球墊 係用以形成複數個銲球於其上。 11·如請求項9之€路基板，其巾該等電源/接地球塾位於該 電源/接地平面之位置不具有第一網格孔洞。
    12.如請求項9之電路基板，1包括一第二導電層及一介電 層’該第二導電層係位於該第一導電層下方該第二導 電層具有複數個第二網格孔洞及一投射線路該投射線 路係由該第-導電層之線路投射而成，該介電層：夾設 於該第一導電層及該第二導電層之間該介電層具有一 厚度，其中該第二導電層中最靠近該投射線路之第二網 格孔洞與該投射線路間之距離係大於該介電層之厚度。
    132117.doc
TW097132717A 2008-08-27 2008-08-27 Circuit substrate having power/ground plane with g TWI358243B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097132717A TWI358243B (en) 2008-08-27 2008-08-27 Circuit substrate having power/ground plane with g
US12/583,804 US8193454B2 (en) 2008-08-27 2009-08-26 Circuit substrate having power/ground plane with grid holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097132717A TWI358243B (en) 2008-08-27 2008-08-27 Circuit substrate having power/ground plane with g

Publications (2)

Publication Number Publication Date
TW201010529A true TW201010529A (en) 2010-03-01
TWI358243B TWI358243B (en) 2012-02-11

Family

ID=41723654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097132717A TWI358243B (en) 2008-08-27 2008-08-27 Circuit substrate having power/ground plane with g

Country Status (2)

Country Link
US (1) US8193454B2 (zh)
TW (1) TWI358243B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM397596U (en) * 2010-03-22 2011-02-01 Mao Bang Electronic Co Ltd Integrated circuit chip card
US8289727B2 (en) * 2010-06-11 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate
US20150016069A1 (en) * 2013-07-09 2015-01-15 Shenzhen China Star Optoelectronics Technology Co., Ltd. Printed circuit board
TWI656812B (zh) * 2017-08-23 2019-04-11 和碩聯合科技股份有限公司 電路板
US11189070B2 (en) * 2018-09-28 2021-11-30 Snap Inc. System and method of generating targeted user lists using customizable avatar characteristics

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307597B2 (ja) * 1998-09-30 2002-07-24 株式会社 アドテック 印刷配線装置
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
US6380633B1 (en) * 2000-07-05 2002-04-30 Siliconware Predision Industries Co., Ltd. Pattern layout structure in substrate
TW591985B (en) * 2003-10-15 2004-06-11 Benq Corp PCB having a circuit layout for preventing the PCB from bending when heated

Also Published As

Publication number Publication date
US8193454B2 (en) 2012-06-05
US20100051341A1 (en) 2010-03-04
TWI358243B (en) 2012-02-11

Similar Documents

Publication Publication Date Title
JP4195883B2 (ja) 多層モジュール
TWI278268B (en) Arrangement of non-signal through vias and wiring board applying the same
JP2007096258A (ja) 配線基板、セラミックキャパシタ
JP2013033988A (ja) 回路基板およびこれを利用した半導体パッケージ
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
KR101481571B1 (ko) 반도체 패키지 장치 및 그의 제작방법
KR20010029892A (ko) 에리어 어레이형 반도체 장치
JP2009147165A (ja) 半導体装置
TW201010529A (en) Circuit substrate having power/ground plane with grid holes
TW561799B (en) Chip assembly module of bump connection type using a multi-layer printed circuit substrate
JP2011129729A5 (zh)
CN109935248B (zh) 存储模块卡
TW200942092A (en) Printed circuit board and method of manufacturing the same
TW200416989A (en) Semiconductor device and method therefor
JP2012209527A (ja) 部品内蔵基板及びその製造方法
US20110169165A1 (en) Semiconductor device
JPH0982857A (ja) マルチチップパッケージ構造
JP3618044B2 (ja) 多層薄膜配線基板
JP4816274B2 (ja) Ｌｓｉのシールド装置、ｌｓｉのシールド方法、ｌｓｉパッケージ
TW201110250A (en) Package substrate structure and method of forming same
JP4083142B2 (ja) 半導体装置
TWI239603B (en) Cavity down type semiconductor package
JP4128440B2 (ja) 部品内蔵モジュール
TW201017839A (en) Substrate for window ball grid array package and mehtod for making the same
TW200529720A (en) Pad structure for improving parasitic effect