TW200947978A - Symbol rate hardware accelerator - Google Patents

Description

200947978 六、發明說明： 【發明所屬之技術領域】 本發明涉及無線通信系統。更具體地，本發明涉及一種用 於無線通信的符號率硬體加速器。 【先前技術】 用於弟一代（2G)無線通信系統的無線發送/接收單元 (WTRU)典型地包括用於信號處理和符號率處理的數位信號 處理器（DSP)。2G的WTRU通常具有控制處理器（例如，

高級RISC集團（ARM))，以進行層1 (L1)控制和協定堆疊 處理。 第1圖是用於2G系統的傳統WTRU 100 (例如，全球老 動通信系統（GSM)、通用封包無線業務（GPRS)和増強| 料率GSM演進（EDGE))的方塊圖。WTRU 1〇〇包括·

處理單元110、脈衝發生和調變單元12〇、發射機13〇和天詞 140。頻道處理單元11G包括：塊編碼單元112、卷積編碼蓋 114、重排序和分割單元116和插入器118。脈衝發生和調變岸 7G 120包括·加密單元122、脈衝產生器124和調變器⑶。 第i圖僅示出WTRU _的發射端，但是资肪励還包相 與發射端對應的接收端的元件。 由塊編碼單元112 (例如，迴圈冗餘校驗（CRC)單 位元111。由塊編瑪單元112向資訊位元⑴ =加同位檢查位疋。然後，由卷積編碼器 積編碼，以產生經編碼的位113執行卷 對經編碼的位元115進行重由重排序和分割單元Π6 排序和分割。缝，由插入器118 4 200947978 =經重排序和分割的位元117進行插入。由加密單元122來加 达經插入的位元119。將經加密的位元123發送至脈衝產生器 124。脈衝產生器124從經加密的位元123中產生脈衝125。 脈衝產生H 124還執行脈衝多工。然後，由調變器126處理脈 衝125。然後，由發射機13〇通過天線14〇發送經調變的符號 127。 第2圖（取自第三代合作夥伴計畫（3Gpp)技術標準（Ts) 45·003部分2.1)示出在GSM、GPRS和EDGE中對於多個頻 道的資訊位元的處理。在2G系統中支援多個頻道。第2圖示 出對於增強型全速率語音業務頻道（TCH/EFS)、全速率語音 業務頻道（TCH/FS)、半速率語音業務頻道（TC臟s)、資料 業務頻道和封包資料業務頻道（PDTCH)的資訊位元的處理。 參照第1圖和第2圖，對於TCH/FS的資訊位元的處理被 用作示例性實例來。全速率或職型全速率的語音編碼器 (未示出）將資料塊序列發送至頻道處理單元。在TCH/FS戍 TCH/EFS的情況下，一個資料塊對應於一個語音訊框。每一 塊包含260個資訊位元，其包括182個丨級位元（保護位元） 和78個2級位元（不保護位元）。由塊編碼單元處理每一個塊 中的260個位元。前面50個！級位元由用於錯誤檢測的三（3) 個同位檢查位保護。1級輸入位元和同位檢查位被重排序，並 且四（4)個結尾位元被附加至末尾。塊編碼單元輸出包括三 個同位檢查位和四個結尾位元的267個位元。通過卷積編碼器 以1/2媽率卷積編碼來對267個位元的1級位元進行編碼。卷 積編碼器輸出456個位元經編碼位元。由重排序和分割單元來 重排序和分割該456個經編碼的位元。重排序和分割單元輸出 5 200947978 8個位元塊。紐’由插人器對8個位元塊進行塊對角插入。 重排序和插入是基於預定表來執行的。 1市場+ ’ 1¾ #援2G和第三代(3G )服務的雙模WTRU 已經逐漸被廣泛使用’對於2G和3G處理需要共用物理資源， 以低成本和節省功率。隨著資料速率的增加，調變技術和接 收機演算法變得更加複雜，DSP必須支持的處理需求繼續增 加。DSP支援的其他功能（例如語音編解碼）也變得更加複雜。 簡單地增加DSP的醉財援增加的魏糾現其他問題， 包括更高的神㈣，記鐘子系漸增加的f求。 © 對於這種問觸潛在解決方#是將-些處職.卸載 到硬體加速H中。傳統的硬體加速器是由DSp控制的，通常 使用直接記憶體存取（DMA)技術或編程1/〇以將資料登錄 至加速器’暫存器寫入以啟動加速器和使用DMA技術或編程 I/O以存取加速器的結果。傳統的硬體加速器典型地是“硬佈 線的” ’峨行特定的魏，所峨Dsp將魏移向硬體加 速器將導致靈活性的丟失（與在Dsp上運行軟體相比）並且 如果出現功能需求上的變化則主要硬體需求的改變。 ❹ 【發明内容】 ，發明涉及一種用於無線通信的符號率硬體加速器。在從 DSP (或控制處理II)卸麟鮮魏的同時，保持調節改變 或^道類型的靈活性。該硬體加速器包括··第一緩衝器、第 二緩衝器、了個或多個位址產生器、翻譯唯讀記憶體（RgM)、 CRC產生器、卷積編碼器、其他潛在操作單元、共用記 —系（SMA)介* (由Dsp和/或控制處理器可存取）和^制 介面提供了從共用記憶體填充第一緩衝器，從第一 緩衝器或第二緩衝器發送結果至共用記憶體的手段。該介面還 6 200947978 令m缓衝缓衝器儲存 第二緩衝器的 ;缓=第以衝器的位址。控制器設=:存:ί =t積編勒和恤產生器的參數，顧 = ❹ 鲁 第增序' _查結尾、打孔卷' 【實施方式】 (UE灯固文::時’術語“ ™，，包括但不限於使用者設備 理（舰71基地台、尋呼機、行動電話、個人數位助 站點控制器、存取點二基二包括但不限於Ν—、 其他類型介面裝L 或1匕夠在無線環境中運行的任何 本發明根據需要可以以任 現。通過實例，本發明可—==:= 一類型或任-其他類型的無線通信系統來實現。統中任 根=本發明’傳_祕頻道處理（即 ，理的符號速率處理)的通 門 分）是類似的，但是在每1道一部 的（即，對 7 200947978 序和插入的她柯），叹糾频參_齡順序不同。 根據本_，對於如第2圖所示的頻道類型的頻道處理流 ^提取-個操作流程。第3圖示出由根據本發餐硬體加速器 執行的示雛麟處贿程。由魏域减行的典型頻道處 理過程3〇〇包括：選擇重排序3〇2、選擇塊編碼3〇4、重排序 306、同位檢查結尾、打孔細、卷積編碼312和插入314。 執了選擇重排序，以在位元流中重排序某部分位元。選擇塊編 媽疋關於某部分位元執行的塊編碼。根伽道_可執行選擇 $序和普通重排序兩者。同織查結尾是通過塊編碼將同位 檢查位元添加至位元塊。執行打孔叫了速輕配而從位元流 去除某些位7L。執行卷積編碼，跡職_和校正。執行插 ^過程u防止脈衝錯誤。應注意的是’可以為不觸型的頻 道不同地限定在第3圖中所示的處理，注意的是，第3圖簡 單起見僅示出發送處理，但是本發明_朗於接收處理。根 據本發明，為了每—頻道類型定義具有不同參數的—系列命 令，並通過硬體加速器執行這一系列命令。 第4圖不出根據本發明的硬體加速器4〇〇和。 硬體加速器400包括··控制器術、位址產生器4()4、翻譯唯 讀記讎（ROM) 406、第-緩齡_、第二緩衝器41〇、 CRC產生H 412、卷積編碼n 414、卷積解碼II 416(即， 解碼器）和命令暫存器。應理解的是，硬體加速器姻可 包括用以執行頻道處理所必須_加操作單元4體加速器 侧執行為每一頻道類型定義的特定位元序列的操作。硬體:口 速器4〇〇根據控制字操作位元流（即’位元襴位），以執行特 定功能。控制字包括在處於SMA420中的控制塊中。從 200947978 獲取控制字，並在由控制器4〇2鱗控制字之前將其 儲存在命令暫存器418中。 由硬體加速器400執行的典型操作包括：從SMa 42〇將 資料塊複製到第-緩衝器中；從第—緩衝器將資料移 至第二緩衝器彻’同時執行第-操作;從第二緩衝器410將 ，資，移至第-緩衝器棚，同時執行第二操作；重複在第一緩 =器408和第二緩衝器41〇直接的資料移動，同時根據需要對 =料執行乡:域作；雖，將如婦麟到的資舰最後緩衝 器（第一緩衝器408或第二緩衝器41〇)移向SMA42〇。 該操作需要很簡單的硬體結構，並且硬體加速器4〇〇對於 每位兀處理1個或2個塊。通過軟體控制該控制序列，並為每 一頻道類型進行預定義。在觸發硬體加速器之前，僅需要更新 SMA指標。控制器402保存控制序列。 硬體加速器400首先設置用於CRC產生器412、卷積編 碼器414、Viterbi解碼器416和位址產生器404的參數。然後， 硬體加速器400重複以下至少一種命令n次，所述命令包括： 1) Copy .將資料從第一緩衝器408移向第二緩衝器 410，或從第二緩衝器410移向第一緩衝器408 ; 2 ) Copy_translate_src :使用經由翻譯ROM 406產生的 位址從一個緩衝器（第一緩衝器4〇8或第二緩衝器41〇)重新 獲取資料’並使用線性位址將重新獲取到的資料放置到另一個 緩衝器（第一缓衝器408或第二緩衝器410); 3) Copy_translate_dst:使用線性位址從一個緩衝器（第 一緩衝器408或第二緩衝器410)重新獲取資料，並使用經由 翻譯ROM 406產生的位址將重新獲取到的資料放置到另一個 9 200947978 緩衝器（第一緩衝器408或第二緩衝器410); 4) Generate_CRC:將資料從第一緩衝器和第二緩 衝器410之一移向CRC產生器412 ; 5 ) Generate一CRC_translate :使用由翻譯 R〇M 406 產生 的位址將資料從第一緩衝器408和第二緩衝器41〇之一移向 CRC產生器412 ; 6 ) Conv一Encode一XXXXXX :通過使用模式 XXXXXX的卷積編碼器414從第一緩衝器408和第二緩 衝器410之一移動資料，以確定在移動過程中包括哪種卷積編〇 碼器結構； 7 ) From一CRC :將資料從CRC產生器412移向第一緩 衝器408和第二緩衝器410之一； 8 ) To_SMA .將資料從第一緩衝器408和第二緩衝器 410之一移向SMA420 ;以及 9 ) From_SMA.將資料從SMA 420移向第一緩衝器408 和第二緩衝器410之一。 以下說明用以執行TCH/FS的頻道處理的示例性控制序❹ 列。在第2圖中示出了用於TCH/FS的處理流程。假設，已經 將資料（即一個語音訊框的260位元）從共用記憶體移向第一 緩衝盗408。用於選擇塊編碼的控制序列（即，選擇crc編 瑪）如下： 1) 設置CRC參數； 2) 清空地址計數器；以及 3) Rpt50;產生 CRC; 通過“設置CRC參數”命令設置CRC參數。通過“清空 10 200947978 地址計數器”命令初始化位址計數器（線性位址計數器）。然 後，通過、50 ;產生CRC”命令將前5〇個位元從第一緩 衝器408移向CRC產生器412，將經過計算的CRC留在CRC 產生器中。 一種用於重排序和同位檢查結尾處理的控制序列如下： 1) 設置Indx_Base以標記翻譯R0M的 “Rearrangejnsert一CRC—3.1 ·2· Γ ; 2) 清空地址計數器；以及 參 3 ) Rpt 189 ; Copy_translate。 如上所述，從前50個1級位元產生三（3)個同位檢查位 元，並對182個1級位元和三個同位檢查位元重排序，並將四 (4)個同位檢查位元附加至結尾。上述三個命令用於對1級 位元和校驗位元重排序，並且附加結尾位元。將索引基礎設置 為預定值（即，如在3GPP TS 45.003 ν7·10中的3.1.2.1部分中 才曰疋的）。通過：¾•空地址計數器”命令再次初始化地址計數 器。通過“Rpt 189; Copy translate”命令，使用經由翻譯ROM ® 406產生的位址將189個位元（資訊位元、同位檢查位元和結 尾位元）從第一緩衝器408移向第二緩衝器410。 一種用於卷積編碼的控制序列如下： 1) 設置 Conv_encode 參數； 2) 清空地址計數器； 3) Rpt 189 ; Leng2 ; conv_encode_000011 ;以及 4) Rpt 78 ; Copy。 通過“設置Conv_encode參數”命令設置卷積編碼的參 數。通過“清空地址計數器”命令初始化地址計數器。通過使 11 200947978 用卷積編碼的模式“⑽刪，，的卷積編碼器414將189個1級 ，元從第—緩;^仙移動。將經編碼的輸&放置在第一緩衝 器108中。通過“Rpt 78;copy”命令將78個2級位元從第 =緩衝ϋ 移向第—緩衝⑽8 (由於它們不通過編碼來保 種用於重排序和分割的控制序列如下： “1) °又置Indx一Base以標記翻譯rom的 “Interleave_3.1.3 Tbl 1 P169” ；

2)清空地址計數器；以及 3 ) Rpt 456 ; Copy translate。 —根據預定規則（即，基於預定表）對456個經編碼位元進

行重排序和分割。將索引基礎設置為預定值（即，如在3GPPTS 45.003 v.7.10的表！中指定）。通過“清空地址計數器，，命令 初始化地輯料。使舰由麟ROM 406制驗址將456 個編碼位元從第-緩衝器4〇8移向第二緩衝器，以實現重

排序和分割。然後，將第二緩衝器彻中重排序和分割的位元 移向SMA。 上述處理需要大約16個控制塊字、大約908個R0M字 和大約1151個時鐘週期。在52MHz，1500個時鐘週期等於 28.85us，僅是一個GSM時隙的5%。根據本發明，能夠大 卽省成本和功率。 ^較佳地，硬體加速器400使用6個SMA資源（即，共用 記憶體的6個不同區域），用以儲存最多六⑷個用以插入的 =同頻道的被重排序和分割的位元。該插入處理可以是對角線 12 200947978 圖不出根據本發明的示例性對角線插入模式。按列 概念地或物理地）在_情人從每—頻道被重二= 。的位几’域行（概念地或物理地）從SMA讀取位元來^ ::從而執行對角線插入。每一列表示從一個頻道=

:=Γ元。在SMA的不同區域儲存對於最多6個不 二排序和分割的仅元。來自每—頻道的—訊框資料 456位元。每一行表示脈衝。每-脈衝包括叫位元。 一個頻道中的位元被22個脈衝插入。如第5圖所示，有四 ⑷個不同的插入模式：{12，24，24，24，24 ’ 6}、{6，24 ’ 24 24 ’ 12}、{24 ’ 24，24，24 ’ 18}和{18 ’ 24，24，24，24}。 ^四個模式中的每她括最多來自6個不晒道的位元。應注 的是在第5圖中不出的模式是示例性的’並且根據本發明 也可!!選擇任—其他模式實現。第5圖中所示的對角線插入可 通過單獨的硬體加速器來實現。 可以以基於線性回饋移位暫存器（LFSR)的流與脈衝資 料X〇R _式提供低級別加密，並通過前端根升餘弦（RRC) 濾波器從發送（Τχ)晶片接收符號。 【實施例】 • 一種用於對無線發射和接收的資訊位元執行頻道處 理的硬體加速n，該硬體加速器與糾浦體通信。 2 ·如實施例1所述的硬體加速器，該硬體加速器包括： 用於儲存資訊位元和處理後的資訊位元的第一缓衝器和第二 緩衝器。 3 *如實施例2所述的硬體加速器，該硬體加速器包括： 用於產生存取第一緩衝器和第二緩衝器的位址的至少一個位 13 200947978 址產生器。 4 ·如實施例2-3中任一所述的硬體加速器，該硬體加速 器包括：用於產生存取第一緩衝器和第二緩衝器的已翻譯的位 址的翻譯ROM。 5 ·如實施例1-4中任一所述的硬體加速器，該硬體加速 器包括：用於存取共用記憶體的介面。 6 *如實施例丨·5中任一所述的硬體加速器，該硬體加速 器包括：用於對資訊位元和處理後的資訊位元之_執行塊編碼 以產生同位檢查位元的CRC產生器。 7 ·如實施例1-6中任一所述的硬體加速器，該硬體加速 器包括·用於對資訊位元和處理後的資訊位元之一執行卷積編 瑪的卷積編碼器。 8如實施例7所述的硬體加速器，該硬體加速器包括 控制器^該控制ϋ被配置為產生控制信號以設置祕⑽產 生器、卷積編碼器和位址產生器的參數，並通過操作資訊位天 和處理後的資訊位元純行用於資触元_道處理的預萍 序列的控制命令’同時在第—緩衝器、第二緩衝器、共用記摘 體、CRC產生器和卷積編碼器之間移動資訊位秘處理射 資訊位元。 ' 9·如實施例8所述的硬體加速器，其中該控制器被酸 置為設置多個頻道中每-頻道的參數，並執行針對所述 道的預定序列的控制命令。 ％ U)·如實齡U_9中任—所述的硬體加速器，其 道處理包括以下處理中的結—種：第_重排H 1 二重排序、同錄查結尾、打孔、卷積編碼和插人。薄 200947978 。1卜如實施例8·Κ)中任—所述的硬體加速器，其中該控 制器被配置為基於齡j ?來執行預定序觸控制命令。 12 ·如實施例11所述的硬體加速器，其中所述控制字包 括在控制塊中。 13.如實施例ιι_12中任一所述的硬體加速器，其中所述 控制字是從共用記憶體中重新獲取的。 Η ·如實施例8-13中任一所述的硬體加速器，其中所述 控制器被配置為在執行位元操作的同時，在第一缓衝器和第二 ❹ 緩衝器之間移動資料。 15如實施例8·14中任-所述的硬體加速器，其中所述 控制器被配置為使用經由轉R〇M產生的位址從第一緩衝器 和第二緩衝器之一重新獲取資料，並將重新獲取到的 資料放置 到另一個緩衝器。 16 ·如實施例8-15中任一所述的硬體加速器，其中所述 控制器被配置為從第-緩衝I!和第二緩衝器之—重新獲取資 料，並使用經由翻譯汉〇^1產生的位址將重新獲取到的資料放 攀置到另-個緩衝器。 Π .如實施例8-16中任一所述的硬體加速器，其中所述 控制器被配置為將資料從第一緩衝器和第二緩衝器之一移向 CRC產生器。 18 ·如實施例8_17中任一所述的硬體加速器，其中所述 控制器被配置為使職由_ R〇M產生的位址將資料從第一 緩衝器和第二緩衝器之-移向CRC產生器。 19 .如實施例8-18中任一所述的硬體加速器，其中所述 控制器被配置為通過卷積編碼器從第一緩衝器和第二緩衝器 15 200947978 之一移動資料。 20 ·如實施例8-19中任一所述的硬體加速器，其中所述 控制器被配置為將資料從CRC產生器移向第一緩衝器和第二 緩衝器之一。 21 ·如實施例8-20中任一所述的硬體加速器，其中所述 控制器被配置為將資料從第一緩衝器和第二緩衝器之一移向 共用記憶體。 22 ·如實施例8-21中任一所述的硬體加速器，其中所述 控制器被配置為將資料從共用記憶體移向第一緩衝器和第二 緩衝器之一。 23 ·如實施例8-22中任一所述的硬體加速器，其中所述 控制器被配置為使用六（6)個SMA資源以儲存最多來自六 (6)個不同頻道的處理後的資訊位元。 24 ·如實施例23所述的硬體加速器，其中所述控制器被 配置為執行對角線插入。 25 ·如實施例23所述的硬體加速器，其中使用單獨的硬 體加速器來執行對角線插入。 26. —種在無線通信設備中使用硬體加速器執行頻道處 理的方法。 27 ·如實施例26所述的方法，該方法包括：接收資訊位 元。 28 .如實施例27所述的方法，該方法包括：使用硬體加 速器對所述資訊位元執行頻道處理，該硬體加速器執行用於頻 道處理的預定序列命令，同時在第一緩衝器、第二緩衝器、共 用記憶體、CRC產生器和卷積編碼器之間移動資訊位元和處 200947978 理後的資訊位元。 29.如實施例28所述的方法，其中設置多個頻道中每一 ^道的參數，並執行針對所述多_道_定相的控制命 令0 =·如實施例㈣中任-所述的方法，其中所述頻道處 理包括以下處理中的至少-種：第一重排序、塊編碼第二重 排序、同位贼結尾、打孔、卷積編碼和插入。 ❿

31.如實施例28-30中任-所述的方法，其中所述硬體加 速器被配置為使用六⑷個SMA資源以儲存最多來自六⑹ 個不同頻道的處理後的資訊位元。 32·如實施例31所述的方法’其中該插入為對角線插入。 33·如實施例32所述的方法，其中使用單獨的硬體加速 器來執行所述對角線插入。 34 ·如實施例28-33中任-所述的方法，其中基於控制字 來執行預定序列的控制命令。 %·如實施例34所述的方法，其中所述控制字包括在控 制塊中。 36 ·如實施例34-35中任一所述的方法，其中所述控制字 是從共用記憶體中重新獲取的。 。37 ·如實施例28_36中任一所述的方法，其中所述硬體加 速器被配置為在執行位元操作的同時，在第一緩衝器和第二緩 衝器之間移動資料。 ' 38 .如實施例28-37中任一所述的方法，其中所述硬體加 速器被配置為使用經由翻譯ROM產生的位址從第一緩衝器和 第二緩衝器之一重新獲取資料’並將重新獲取到的資料放置到 17 200947978 另一個緩衝器。 39·如實施例28-38中任一所述的方法，其中所述硬體加 速器被配置為從第一缓衝器和第二緩衝器之一重新獲取資 料，並使用經由翻譯ROM產生的位址將重新獲取到的資料放 置到另一個緩衝器。 ' 40·如實施例28·39中任一所述的方法，其中所述硬體加 速器被配置為將資料從第一緩衝器和第二緩衝器之一移向 CRC產生器。 41 ·如實施例28-40中任一所述的方法，其中所述硬體加© 速器被配置為使用經由翻譯R〇M產生的位址將資料從第一緩 衝器和第二緩衝器之一移向CRC產生器。 42·如實施例28-41中任一所述的方法，其中所述硬體加 速器被配置為通過卷積編碼器從第—緩衝器和第二緩衝器之 一移動資料。 43如實施例28_42中任-所述的方法，其中所述硬體加 速器被配置為將資料從CRC產生器移向第—緩衝器

衝器之一。 Q 、φ „„44 ·如實施例28-43中任一所述的方法，其中所述硬體加 田裔破配置為將資料從第' 緩衝器和第二緩衝器之—移 用記憶體。 η如實施例28-44中任一所述的方法，其中所述硬體加 徐=配置為將資料從共用記憶體移向第一緩衝器和第二緩 衡器之一。 結人谁Γ本&月的特徵和元件在較佳的實施方式中以特定的 仃了栺述’但每個特徵或元件可以在沒有所述較佳實施 18 200947978 方式的其他特徵和元件的航下單獨㈣，或在與或不與 明的其他特徵和元件結合的各種情況下使用。本發明提供的^ 法或流程圖可以在由通用電腦或處理器執行的電腦程式、軟體 或動體中實施，其中所述電腦程式、軟體或勒體是以有形的方 式包含在電腦可讀儲存媒體中的。.電腦可讀儲存媒體的實 例包括唯讀記憶體（R0M)、隨機存取記憶體、暫存 器、緩衝記㈣、半導體記賴裝置、内部硬碟和可移動磁片 之類的磁媒體、磁光媒體以及CD_R〇M碟片和數位通用光碟 ❹ （DVD)之類的光媒體。 、 舉例來說，恰當的處理器包括：通用處理器、專用處理器、 常規處理器、數位信號處理器（DSP)、多個微處理器、與· 核心相關聯的一個或多個微處理器、控制器、微控制器、特定 功旎積體電路（ASIC)、現場可編程閘陣列（FPGA)電路、 任何一種積體電路（1C)和/或狀態機。 與軟體相關聯的處理器可以用於實現一個射頻收發機，以 便在無線發射接收單元（WTRU)、使用者設備、終端、基地 σ、無線網路控制器或是任何主機電腦中加以使用。WTRU 可以與採用硬體和/或軟體形式實施的模組結合使用，例如相 機、視訊攝影機模組、視訊電話、揚聲器電話、振動裝置、揚 聲器、麥克風、電視收發機、免提耳機、鍵盤、藍牙⑧模組、 調頻（FM)無線單元、液晶顯示器（LCD)顯示單元、有機 發光二極體（OLED)顯示單元、數位音樂播放器、媒體播放 器、視頻遊戲機模組、網際網路瀏覽器和/或任何無線區域網 路（WLAN)模組。 19 200947978 【圖式簡單說明】 根據較佳實施例的以下描述，通過示例並且結合圖式 本發明有更詳細的理解，其中： 第1圖是用於2G系統的傳統wjru的方塊圖； 第2圖示出在GSM、GPRS和EDGE中對於 資訊位福傳贼理； 第3圖不出根據本發明的由硬體加速器執行的示例性資 料處理流程；

第4圖示出根據本發明的硬體加速器和SMA·以及 第5圖示出根據本發明的示例性對角線插入模式。， 【主要元件符號說明】

100 111 、 113 、 125 127 300 400 420 WTRU SMA CRC WTRU 115、117、119、123 位元 脈衝 符號

典型頻道處理過程 硬體加速器 SMA 無線發送/接收單元 共用記憶體體系 迴圈冗餘校驗 20

Claims (1)

1. 200947978 七、申請專利範圍： 1. 用於在一無線通信裝置中以一硬體加速器執行頻道處理 裝置，該裝置包括： 接收一位元流； 選擇性地對該位元流中的部分位元進行重排序 選擇性地對該位元流中的部分位元進行塊編碼 將同位檢查位元添加至該位元流中的一位元塊 為了速率匹配而從該位元流去除位元； ❹ 參 對該位元流執行卷積編碼；以及 對該位元流進行插入。 由 2. 如申請專利範圍第1項所述的方法，其中同位檢查位元 塊編碼而被添加至該位元塊的末尾。 3. =====的方法’其中從該位元流去除位 ，其愧卷雜碼是針對 6. -種硬體加速器’麟在-無線通信裝 頻道處理，該硬體加速器包括： ^位兀机執仃 -部賴序裝説μ轉贱賴位元流的 编興二=裝置，該塊編妈裝置與該排序裝置通信，該塊 、扁馬裝置配置以對該位元流的該部分執行 一·檢查結棘置，_讀統 ^ =流==繼配置以將同位檢查= 該打孔Αϊί以二 結尾裝置通信’ -卷積編碼裝置，鱗麵碼裝置與斷孔裝置通信， 21 200947978 該卷積編碼裝置配置以對該位元流執行卷積編碼；以及 一插入裝置，該插入裝置與該卷積編碼裝置通信，該插 入裝置配置以對該位元流進行插入。 7.如申請專利範圍第6項所述的硬體加速器，其中該同位檢查 結尾裝置是配置以將該同位檢查位元添加至該位元塊的末 尾。

   22