TW200937522A - Dual contact etch stop layer process - Google Patents
Dual contact etch stop layer process Download PDFInfo
- Publication number
- TW200937522A TW200937522A TW097120209A TW97120209A TW200937522A TW 200937522 A TW200937522 A TW 200937522A TW 097120209 A TW097120209 A TW 097120209A TW 97120209 A TW97120209 A TW 97120209A TW 200937522 A TW200937522 A TW 200937522A
- Authority
- TW
- Taiwan
- Prior art keywords
- stress
- region
- contact hole
- stop layer
- boundary
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000008569 process Effects 0.000 title claims abstract description 35
- 230000009977 dual effect Effects 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000001939 inductive effect Effects 0.000 claims description 23
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims 3
- 239000001301 oxygen Substances 0.000 claims 3
- 229910052760 oxygen Inorganic materials 0.000 claims 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- 101100176011 Caenorhabditis elegans gls-1 gene Proteins 0.000 claims 1
- AZLYZRGJCVQKKK-UHFFFAOYSA-N dioxohydrazine Chemical compound O=NN=O AZLYZRGJCVQKKK-UHFFFAOYSA-N 0.000 claims 1
- 239000001272 nitrous oxide Substances 0.000 claims 1
- 238000010899 nucleation Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052914 metal silicate Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- -1 transition metal citrate Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 240000006394 Sorghum bicolor Species 0.000 description 1
- 235000011684 Sorghum saccharatum Nutrition 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 150000004645 aluminates Chemical class 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000796 flavoring agent Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
200937522 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體元件的製造方法，尤指一種用於 使 N 型金屬氧化物半導體（Negative Metal Oxide Semiconductor， NMOS )及p型金屬氧化物半導體（p〇sitive Metal 〇xide Semiconductor, PMOS)電晶體之通道產生應變的改進式雙接觸孔 餘刻停止層（dual contact etch stop layer，dual CESL )技術。 【先前技術】 幾十年來，晶片製造商藉由縮減金屬氧化物半導體 (metal-oxide-semiconductor，MOS)電晶體的尺寸而使其製造越來 越快速。由於半導體製程已進步至超深次微米（very deep sub micron era)級別，例如65奈米（65 nm)或者更小的45奈米，因 此，如何增加MOS電晶體之推動電流成為非常重要的議題。 為了提升元件之性能’產生了晶體應變技術（crystal strain techn〇l〇gy )。在互補式金屬氧化物半導體（complementary metal-oxide-semiconductor，CMOS)電晶體製造領域，晶體應變技 術作為一種提升元件性能的手段越來越引起人們的注意。將應變 引入半導體晶體中，能夠改變電荷在其中的移動速度。應變能夠 致能電荷（例如電子）’使其更容易通過閘極通道之石夕晶格（silic〇n lattice)，進而使CMOS電晶體之工作狀態更佳。 通常’矽中的應變可以藉由多種方式引入：例如，透過圍繞 電晶體之薄膜與架構產生的應力，其中薄臈形式可以是多應力源 6 200937522 (poly stressor)或者接觸孔錄刻停止層（c〇mact时也对叩 CESL)，這種應變被稱為製程引人應變（pn)eess_indueedstrain)， 或者使用應_晶圓’其頂層之梦通f生長於相較於硬晶格更大 的晶格之上。當今大多數處於領導地位之晶片製造商會在生產中 以多種方式利用製程引入應力，例如伸張氮化物，以提升nm〇s 元件之性A。如該項技賴反映，伸張應力可以提升電子的移動 性，而壓縮應力則可以提升電洞的移動性。 ❹ 熟觸孔則停止層製程逐漸成為將應力引入微縮 (scaled ) CMOS元件之主要候選㈣。根據該方法，在電㈣形成之後， 在其上形成伸張氮化物層，將其遮蔽並從pM〇s區侧掉。然後， 再形成壓縮氮化物層，將其遮蔽並&NM〇s區蚀刻掉。如人們所 知怂，NMOS電晶體應用下述組合較佳，即平行於通道方向之伸 張應力與垂直於晶圓表面方向之壓縮應力的組合。相反， 電晶體則應用平行方向（平行於電流流向）之壓铺力較佳。理 〇 論上，板層平面内（in-Plane)方向垂直於電流流向之伸張應力能 ，吏NMOS與PMOS電晶體之性能得到提升，但該功效無法藉由 驾知的局部應變（local-strain )技術獲得。 因此，在該領域中需要一種可實施之方法以使製造出的電晶 體具有更佳的性能。 【發明内容】 為提升製造出的電晶體之性能，特提供以下技術方案： 本發明提供一種雙接觸孔姓刻停止層製程，包括：提供基板， 200937522 该基板具有第一元件區、第二元件區以及位於第一元件區與第二 7L件區之間的淺塹渠區；在基板上形成具有第一應力的第一應力 誘發薄膜，其中第一應力誘發薄膜未覆蓋第二元件區；以及在基 板上形成具有第二應力的第二應力誘發薄膜，其中第二應力誘發 薄膜未覆蓋第-元件區’錢麵區之上形成第—應力誘發薄膜 與第二應力誘發薄膜之間的交疊邊界，該交疊邊界的位置緊靠第 二兀件區以將第一應力於橫向引入第二元件區的通道區。 © 本發明另提供一種雙接觸孔蝕刻停止層製程，包括：提供基 板’遺基板具有第-元件區、第二元件區以及位於第—元件區與 第二元件區之間的淺観區，其中閘極結構位于第—元件區、第 二元件區以及渠區，該間極結構包括大體位於第—元件區與 第-兀件之間中央點位置的接觸區；在基板上形成具有第一應力 的第了應力誘發薄膜，其中第一應力誘發薄膜未覆蓋第二元件 區，以及在基板上形成具有第二應力的第二應力誘發薄膜，其中 ❾第-應力誘發核未覆蓋第—讀區，錢娜區之上形成第一 應力誘發薄膜與第二應力誘發薄膜之間的交疊邊界，該交疊邊界 的位置緊靠第二元件區且並未覆蓋接觸區。 以上所述的雙接觸孔侧停止層製程，輯藉由將不同之應 力於不同方向上引入半導體晶體而提升所製造電晶體的性能。。 【實施方式】 本發明係有關於改進式雙接觸孔敍刻停止層（duaic〇m顧h _ ^，㈣亂）製程，該製程利用伸張接觸孔蝴亭止層與 8 200937522 壓縮接觸孔蝕刻停止層分別使N型金屬氧化物半導體（Negative Metal Oxide Semiconductor，NMOS)及P型金屬氧化物半導體 (Positive Metal Oxide Semiconductor, PMOS)電晶體之通道產生 應變。本發明可主要應用於提升PMOS之性能。另一方面，本發 明在無須增加製程的複雜度及成本之基礎上，為雙接觸孔敍刻停 止層製程提供了一種新規則。 為了表述清楚，以下方向名詞：通道長度方向、平行方向、 〇 源極至汲極方向以及電流流向皆統稱為“縱向”；而以下方向名 詞：通道寬度方向、平面内垂直於電流流向之方向、平面内垂直 源極至汲極方向之方向以及平面内垂直於通道長度方向之方向皆 統稱為“橫向”。 本發明所揭露之方法的較佳實施例將於下面詳細描述，請一 並參考第1至7圖。 請參考第1及第2圖，其中第1圖係依本發明之CM〇s元件 Q 較佳實施例之佈局的一部分的平面視圖。第2圖係第1圖分別沿 I-I、II-II以及ΙΙΙ-ΙΙΓ方向之橫切面視圖。如第】至2圖所示，其 &供了半導體基板（semiconductor substrate) 1。半導體基板1可 以是碎（silicon)基板、應變半導體（strained semic〇nduct〇r)基 板、化合物半導體（compound semiconcjuctor)基板、絕緣層上石夕 (silicon-on-insulator，SOI)基板或其它適合的半導體基板。半導 體基板1包括P阱區（p well regi〇n)⑺與^阱區（Nwellregi〇n) 12。半導體基板1中亦提供了淺暫渠（shallowtrenchisolatioii，STI) 區14以使活化區（activearea) 1〇〇與鄰近的活化區12〇絕緣。 200937522 P啡區10與N味區12之間的牌邊界（weii boundary) 16位 於淺塹渠區14之下。通常，阱邊界16位於活化區1〇〇與活化區 120之間的淺塹渠區14之中央點。p阱區1〇與]^阱區12可由習 知的方法形成，例如，在遮蔽製程（masking pr〇cess)後進行離子 植入（ion implantation )與活化回火（activati〇n anneaiing )。 NMOS元件20與PMOS元件22分別在活化區励與活化區 120上形成。NMOS元件20與PMOS元件22可由習知的方法形 ❹成。NMOS元件20所包括的閘極結構（gate structure)包括閘極 介電層（gate dielectaic layer) 202 以及閘極電極（gate electr〇de) 部204 ’ PMOS元件22所包括的閘極結構包括閘極介電層222以 及閘極電極部224。其中，閘極電極部204與224可包括多晶矽 (polysilicon)以及矽化物（Siiicide)。閘極介電層202與222可由 氧化石夕（silicon oxide)、氮氧化石夕（silicon 0Xy_nitride)、氮化石夕 (silicon nitride)、摻氮氧化矽（nitr〇gen doped silicon oxide)、高 ❹ 介電常數電介質（high-Kdielectric)或其任意組合構成。其中，高 介電常數電介質可包括金屬氧化物（metal oxide)、金屬石夕酸鹽 (metal silicate)、金屬氮化物（metal nitride)、過渡金屬氧化物 (transition metal oxide)、過渡金屬矽酸鹽（比⑽也丨。!！ metal silicate )、金屬铭酸鹽（metal aluminates )、過渡金屬敗化物 (transition metal nitride )或其任意組合。 閘極介電層202與222可由該領域熟知的製程形成，例如： 熱氧化（thermal oxidation)、氮化（nitridation)、濺鍍沉積（sputter deposition )或化學氣相沉積（chemical vapor deposition, CVD )。閘 200937522 極介電層202與222之厚度可為5埃至1〇〇埃（八啤批麵）。閘 極電極αρ 204與224可由摻雜多晶石夕（如㈣p〇lysilic〇n)、多晶石夕 -锗（polysilicon-germanium)、金屬、金屬矽化物、金屬氮化物或 導電金屬氧化物（conductive metal oxide)構成。在較佳實施例中， 閘極電極係由摻雜多晶石夕構成。 由複合氧化物/氮化物（comp0sjte 材料構成的間 隙壁（spacer )206 及 226 係沿 NM〇s 與 PM〇s 閘極側壁（sidewaUs ) Ο 之任忍一邊形成，其可藉由沉積（depositing ) —層或多層氧化石夕、 氮化矽及/或氮氧化矽並利用溼法或乾法蝕刻（wet 〇r dly etching) 將一層或多層之一部分钮刻掉而形成。為取得較佳效果，間隙壁 可包括首先形成的偏置襯板（0ffset liner一未繪示），例如，緊鄰閘 極結構之氧化物以使後續形成之輕摻雜汲極（lightly d〇ped drain， LDD)摻雜區與閘極結構區隔開。 此外，在基板上形成離子植入源極/没極（i〇n implanted q Source/dram)區208與228，例如’在形成間隙壁206及226之後。 在源極/汲極區208與228活化回火前，可在其表面形成防護氧化 層（protective oxide layer—未緣示），並於隨後之金屬矽化結構 (salicideformation)製程前將其移除。更進一步，可在源極/沒極 區208與228以及閘極電極上部之上形成自我對準（self_aligned) 矽化物或金屬矽化物（未繪示）。 請參考第1圖。根據本發明之較佳實施例，NM〇S元件20之 “ 閘極結構與PMOS元件22之閘極結構透過閘極連接部（connecting gate portion) 300彼此電氣連接’其中閘極連接部3〇〇位於淺塹渠 11 200937522 區14之上以及活化區100與活化區12〇之間。根據本發明之較佳 貫施例，閘極連接部300進一步包括橫向擴充的（laterally extending)接觸區（contact regi〇n) 3〇2 ’其大體位於活化區1〇〇 與活化區120之間的中央點。連接插頭（c〇ntactpiug) 3〇4直接形 成於接觸區302之上，其尺寸係為，例如，6〇奈米χ6〇奈米 (nanometers)。阱邊界16通常由接觸區302之下穿過。應可理解， 接觸區302以及連接插頭304在其它實施例中可被省略。 0 請參考第3圖。如第3圖所示，在NMOS及PMOS元件區之 上形成伸張接觸孔敍刻停止層（tensiie contact etch stop layer， T-CESL) 30以分別覆蓋NMOS元件20與PMOS元件22。較佳 地’伸張接觸孔蝕刻停止層30之伸張應力（tensile stress )介於5〇〇 兆帕（MPa)至10千兆帕（GPa)之間，但並不限定於此。伸張 接觸孔姓刻停止層30可由氧化矽、氮化矽、氮氧化矽或其任意組 合構成’但藉由電聚增盈化學氣相沉積（plasma enhance(j CVI)， PECVD)混頻製程形成的氮化石夕效果較佳。 ❹ > 請參考第4圖。如第4圖所示，伸張接觸孔姓刻停止層3〇被 遮蔽並藉由習知方法從PMOS區姓刻掉。例如，執行習知的微影 製程（lithographicprocess)於伸張接觸孔蝕刻停止層30之上形成 圖案化光阻層（patterned photoresist layer—未繪示）。圖案化光阻 層覆蓋NMOS區，但並未覆蓋PM0S區。隨後，執行幹式蝕刻製 程將暴露的伸張接觸孔蝕刻停止層3〇從PMOS區蝕刻掉。在幹式 钕刻製程之後’剩餘的圖案化光阻層也將被剝離。值得注意的是， 伸張接觸孔蝕刻停止層30之前沿（front edge) 31緊靠活化區12〇 12 200937522 並刻意未與阱邊界16對準。此外，伸張接觸孔钱刻停止層3〇之 前沿31並未與接觸區3〇2交疊。 請參考第5圖。如圖所示，在NMOS及PMOS元件區之上形 成壓縮接觸孔蝕刻停止層（compressive contact etch stop layer; C-CESL) 40。壓縮接觸孔蝕刻停止層4〇疊於伸張接觸孔蝕刻停 止層30之上。壓縮接觸孔蝕刻停止層4〇可由氧化矽、氮化矽、 氮氧化矽或其任意組合構成，但藉由電漿增益化學氣相沉積製程 ❹形成的氮化矽效果較佳。壓縮接觸孔蝕刻停止層4〇之較佳厚度介 於300埃至8〇〇埃之間，而4〇〇埃及7〇〇埃則更佳。 請參考第6圖。如圖所示，類似地，壓縮接觸孔蝕刻停止層 40被遮蔽並藉由習知方法從區蝕刻掉。例如，執行習知的 微影製程於壓縮接觸孔蝕刻停止層4〇之上形成圖案化光阻層（未 緣示）。圖案化光阻層覆蓋PMOS區，但並未覆蓋NM〇s區。隨 後，執行幹式蝕刻製程將暴露的壓縮接觸孔蝕刻停止層4〇從 ❹丽⑽區㈣掉。隨後’剩餘_案化光阻層也將被讎。壓縮 接觸孔侧停止層40之-部分延伸至伸張接觸孔触刻停止層3〇 之上表面’以於伸張接觸孔侧停止層3〇與壓縮接觸孔敍刻停止 層4〇之間形成交疊邊界（〇verlapped b〇undary) 。交疊邊界⑹ 刻意未與阱邊界16對準。 請參考第7圖並簡要回顧第6圖。依本發明之較佳實施例， 交疊邊界60位於緊靠活化區12〇之位置，以將伸張應力於橫向引 .入PM〇S區之通道區。因此，PM0S區之推動電流得到增強。在 另-實施例中’交疊邊界6〇可與淺整渠區14及活化區12〇間之 13 200937522 邊界70對準。較佳地，交疊邊界6〇與邊界7〇的間距s小於或等 於間距W的1/4 ’其中W係為活化區1〇〇與活化區12〇之間距。 此外，如第7圖所示，由於交叠邊界6〇刻意未與胖邊界16對準 且未與接觸區302交疊，因此，接觸孔（C()ntact㈣）製作中潛 在之接觸孔银刻問題就可以避免。 以上所述僅為本發明之較佳實施例，舉凡熟悉本案之人士援 依本發明之精神賴之等效變化與修飾，皆應涵蓋於後附之申請 專利範圍内。 【圖式簡單說明】 第1圖係依本發明雙接觸孔蝕刻停止層製程之較佳實施例的 平面視圖。 第2-6圖係依本發明雙接觸孔蝕刻停止層製程之較佳實施例 分別沿1-1，、11-11，以及ΙΠ_ΙΙΓ方向之橫切面視圖。 ❹ 第7圖係依本發明雙接觸孔蝕刻停止層製程之另一較佳實施 例的平面視圖。 【主要元件符號說明】 10:Ρ解區；12:Ν阱區；14:淺塹渠區； 16 :阱邊界；100、120 :活化區；2〇 : NM〇s元件； 22 : PMOS元件；204、222 :閘極介電層； ， 204、224 :閘極電極部；206、226 :間隙壁； 208、228 ·源極/汲極區；30 :伸張接觸孔蝕刻停止層； 200937522 300 :閘極連接部；302 :接觸區；304 :連接插頭； 31 :前沿；40 :壓縮接觸孔蝕刻停止層； 60 :交疊邊界；70 :邊界。
15
Claims (1)
- 200937522 十、申請專利範圍： 1·一種雙接觸孔钱刻停止層製程，包括： 提供一基板，該基板具有一第一元件區、一第二元件區以及 位於該第一元件區與該第二元件區之間的一淺塹渠區； 在該基板上形成具有一第一應力的一第一應力誘發薄膜，其 中該第一應力誘發薄膜未覆蓋該第二元件區；以及 在該基板上形成具有一第二應力的一第二應力誘發薄膜，其 © 巾$第—應力誘發賊未覆蓋該第—元件區，在該渠區之上 形成该第一應力誘發薄膜與該第二應力誘發薄膜之間的一交疊邊 界，該交疊邊界之位置緊靠該第二元件區以將該第—應力於一橫 向引入該第二元件區之一通道區。 2.如申請專利細第丨項所述之雙翻孔_停止層製程，其 中在該淺麵區之下存在―牌邊界，該交疊邊界未與额邊界對 準。 ❹ 3.如申料利細第1項所述之雙接觸孔細停止層製程，其 中該父疊邊界無赖渠區_該第二元件區邊界的—間距s小於或 等於-間距W的1/4,該間距…係為該第一元件區與該第二元件 區之間距。 4. 如申清專利範圍第i項所述之雙接觸孔钱刻停止層製程，其 中該第-元件區係為—NM〇s元件區，而該第二元件區係二 PMOS元件區。 ' 5. 如申凊專利範圍第丨項所述之雙接觸孔爛停止層製種，宜 中該第-應力誘發薄膜係為一伸張接觸孔侧停止層。 、、 16 200937522 6=申料利範㈣5項所述之雙接觸孔侧停止層製程，盆 中該第―應力誘發薄膜係由氧切、氮切 ^ 組合構成。 /及其任思 ^如申π專樣圍帛丨項所述之雙接觸孔朗停止層製程，其 中°亥第—應力誘發細係為—魏接觸孔侧停止層。 8’士申w專他圍第7項所叙雙觸孔_停 ❹ 中該第二應力誘㈣職由氧切、氮切、氮氧化料 組合構成，。 9.如申睛專利範圍第1項所述之雙接觸孔_停止層製，直 中該第-應力係為-伸張應力。 〃 10’如申凊專利範圍第1項所述之雙接觸孔侧停止層製程， 其中該橫向係為通道寬度方向。 11.種雙接觸孔蚀刻停止層製程，包括： 提供-基板，該基板具有―第―元件區、—第二元件區以及 ❹位於該第—元件區與該第二元件區之關-缝渠區，其中一閘 極結構位于該第-元倾、該第二元件區以及該、魏，該問 極結構包括大體位⑽第一元件區_第二元件之間中央點位置 的一接觸區； 在該基板上形成具有一第一應力的一第一應力誘發薄膜，其 中該第一應力誘發薄膜未覆蓋該第二元件區；以及 在該基板上形成具有一第二應力的一第二應力誘發薄膜，其 中該第二應力誘發薄膜未覆蓋該第—元件區，在該絲渠區之上 形成該第—應力誘發薄膜與該第二應力誘發賴之_-交疊邊 200937522 界’該父^:邊界的位置緊靠該第二元件區且並未覆蓋該接觸區。 12.如申請專利範圍第u項騎之雙接觸孔侧停止層製 程，其中在該缝渠區之下存在—_界，該交疊邊界未與該拼 邊界對準。 13·如申w專利’ u項所述之雙接觸孔細停止層製 程’其中該交4邊界__渠區_該第二元舰邊狀—間距s小於或等於—間距W的1/4，該間距w係為該第-藉區與該第 二元件區之間距。 14.如申咕專利圍第u項所述之雙接觸孔钱刻停止層製 程，其中該第-元件區係為—職3S元件區，而該第二元件區係 為一 PMOS元件區。 如申月專她圍第u項所狀雙_孔㈣停止層製 程，其中該第-應力誘發_係為—伸張接觸孔個停止層。 r專r$GlS1第15項所述之雙接觸孔侧停止層製 其任意組合構成。 、㈣氧切、統⑦、氮氧化石夕或 17.如申請專利範圍第 程 ，其_二應力誘發_^之雙接觸孔侧停止層製 队如申請專利範圍第一壓縮接觸孔侧停止層。 程，其中該第二應力誘發_/由所述之雙接觸錄刻停止層製 其任意組合構成。 …由魏⑪、氮化⑦、氮氧化石夕或 19·如申請專利範圍第 程，其中該第一應力係為— 11項所述之雙接觸孔蝕刻停止層製 伸張應力。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/037,089 US20090215277A1 (en) | 2008-02-26 | 2008-02-26 | Dual contact etch stop layer process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200937522A true TW200937522A (en) | 2009-09-01 |
Family
ID=40998745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097120209A TW200937522A (en) | 2008-02-26 | 2008-05-30 | Dual contact etch stop layer process |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090215277A1 (zh) |
| JP (1) | JP2009206467A (zh) |
| CN (1) | CN101521179B (zh) |
| TW (1) | TW200937522A (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5428395B2 (ja) * | 2009-03-04 | 2014-02-26 | ソニー株式会社 | 固体撮像装置およびその製造方法、および撮像装置 |
| JP5505184B2 (ja) | 2010-08-10 | 2014-05-28 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| CN102437048B (zh) * | 2011-08-04 | 2015-04-29 | 上海华力微电子有限公司 | 改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法及其器件 |
| CN102446819B (zh) * | 2011-08-17 | 2014-03-12 | 上海华力微电子有限公司 | 改进双重通孔刻蚀停止层交叠区域通孔刻蚀的方法 |
| US9368619B2 (en) * | 2013-02-08 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for inducing strain in vertical semiconductor columns |
| US9209247B2 (en) | 2013-05-10 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned wrapped-around structure |
| US10056380B2 (en) | 2013-06-20 | 2018-08-21 | Intel Corporation | Non-planar semiconductor device having doped sub-fin region and method to fabricate same |
| US9564493B2 (en) | 2015-03-13 | 2017-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices having a semiconductor material that is semimetal in bulk and methods of forming the same |
| CN106865485B (zh) | 2015-12-10 | 2021-09-21 | 联华电子股份有限公司 | 微机电结构及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086708A (ja) * | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP4994581B2 (ja) * | 2004-06-29 | 2012-08-08 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US7420202B2 (en) * | 2005-11-08 | 2008-09-02 | Freescale Semiconductor, Inc. | Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device |
| US20070108526A1 (en) * | 2005-11-14 | 2007-05-17 | Toshiba America Electronic Components, Inc. | Strained silicon CMOS devices |
| JP4764160B2 (ja) * | 2005-12-21 | 2011-08-31 | 株式会社東芝 | 半導体装置 |
| JP4899085B2 (ja) * | 2006-03-03 | 2012-03-21 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP2008066484A (ja) * | 2006-09-06 | 2008-03-21 | Fujitsu Ltd | Ｃｍｏｓ半導体装置とその製造方法 |
-
2008
- 2008-02-26 US US12/037,089 patent/US20090215277A1/en not_active Abandoned
- 2008-04-15 JP JP2008106217A patent/JP2009206467A/ja active Pending
- 2008-05-28 CN CN2008101107373A patent/CN101521179B/zh not_active Expired - Fee Related
- 2008-05-30 TW TW097120209A patent/TW200937522A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009206467A (ja) | 2009-09-10 |
| CN101521179A (zh) | 2009-09-02 |
| US20090215277A1 (en) | 2009-08-27 |
| CN101521179B (zh) | 2010-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI312556B (en) | Semiconductor structure and fabricating method thereof | |
| JP4375619B2 (ja) | 半導体装置の製造方法 | |
| TWI697100B (zh) | 將記憶電晶體納入高ｋ金屬閘極互補式金屬氧化物半導體之製造流程的整合 | |
| US8828851B2 (en) | Method to enable the formation of silicon germanium channel of FDSOI devices for PFET threshold voltage engineering | |
| US7678636B2 (en) | Selective formation of stress memorization layer | |
| US7521307B2 (en) | CMOS structures and methods using self-aligned dual stressed layers | |
| TW200937522A (en) | Dual contact etch stop layer process | |
| US7642607B2 (en) | MOS devices with reduced recess on substrate surface | |
| JP5163311B2 (ja) | 半導体装置及びその製造方法 | |
| TW200532803A (en) | Method for fabricating strained silicon-on-insulator structures and strained silicon-on-insulator structures formed thereby | |
| TW200525759A (en) | High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture | |
| TW200824007A (en) | Stressed field effect transistor and methods for its fabrication | |
| US20130285117A1 (en) | CMOS WITH SiGe CHANNEL PFETs AND METHOD OF FABRICATION | |
| US20080054366A1 (en) | CMOS semiconductor device having tensile and compressive stress films | |
| KR101033700B1 (ko) | 동일 기판 상에 도전 타입이 같은 로우 및 하이 퍼포먼스장치를 갖는 반도체 장치 구조 | |
| US20090315115A1 (en) | Implantation for shallow trench isolation (STI) formation and for stress for transistor performance enhancement | |
| US20070024321A1 (en) | Semiconductor cmos transistors and method of manufacturing the same | |
| US7675118B2 (en) | Semiconductor structure with enhanced performance using a simplified dual stress liner configuration | |
| JP4888118B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4406200B2 (ja) | 半導体装置 | |
| JP2008140854A (ja) | 半導体装置及びその製造方法 | |
| US20080124880A1 (en) | Fet structure using disposable spacer and stress inducing layer | |
| KR20070101058A (ko) | 핀 전계 효과 트랜지스터의 형성 방법 | |
| JP2019004187A (ja) | 半導体装置の製造方法 | |
| JP2012248561A (ja) | 半導体装置及びその製造方法 |