JP5505184B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5505184B2 JP5505184B2 JP2010179384A JP2010179384A JP5505184B2 JP 5505184 B2 JP5505184 B2 JP 5505184B2 JP 2010179384 A JP2010179384 A JP 2010179384A JP 2010179384 A JP2010179384 A JP 2010179384A JP 5505184 B2 JP5505184 B2 JP 5505184B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching stopper
- etching
- region
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 136
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 238000005530 etching Methods 0.000 claims description 423
- 239000000758 substrate Substances 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 57
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 52
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 34
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 25
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 23
- 229910052799 carbon Inorganic materials 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 238000009751 slip forming Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 169
- 229920002120 photoresistant polymer Polymers 0.000 description 67
- 239000010410 layer Substances 0.000 description 61
- 239000011229 interlayer Substances 0.000 description 38
- 239000012535 impurity Substances 0.000 description 31
- 239000002184 metal Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 19
- 238000000206 photolithography Methods 0.000 description 17
- 229910021332 silicide Inorganic materials 0.000 description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 16
- 239000002019 doping agent Substances 0.000 description 15
- 238000004380 ashing Methods 0.000 description 10
- 238000004528 spin coating Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 239000003870 refractory metal Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
一実施形態による半導体装置及びその製造方法を図1乃至図10を用いて説明する。
まず、本実施形態による半導体装置を図1乃至図2を用いて説明する。図1は、本実施形態による半導体装置を示す断面図である。図2は、本実施形態による半導体装置を示す平面図である。図1の紙面左側の図は、NMOSトランジスタ形成領域(第1トランジスタ形成領域)2を示しており、図2におけるA−A′線断面に対応している。図1における中央部の図は、PMOSトランジスタ形成領域(第2トランジスタ形成領域)4を示しており、図2におけるB−B′線断面に対応している。図1における紙面右側の図は、ゲート配線に沿った断面図であり、図2におけるC−C′線断面に対応している。
次に、本実施形態による半導体装置の製造方法を図3乃至図10を用いて説明する。図3乃至図10は、本実施形態による半導体装置の製造方法を示す工程断面図である。
上記の式(1)を満たすようにコンタクトホール46aの半径及びサイドエッチング量Xを設定すれば、コンタクトホール46aを形成する際に第2のエッチングストッパ膜40によりエッチングが阻害されるのをより確実に防止することが可能となる。
上記の式(2)を満たすように距離X及び距離Yを設定すれば、圧縮応力膜42をエッチングする際に引張応力膜38やシリサイド層32までもがエッチングされるのをより確実に防止することが可能となる。
こうして、NMOSトランジスタ形成領域2側の端面が第2のエッチングストッパ膜40上に位置するように、圧縮応力膜42が形成される。即ち、圧縮応力膜42の一部が引張応力膜38の一部及び第2のエッチングストッパ膜40の一部と重なり合うように、圧縮応力膜42が形成される。圧縮応力膜42のNMOSトランジスタ形成領域2側の端面と、NMOSトランジスタ形成領域2とPMOSトランジスタ形成領域4との境界との間の距離Yは、距離Xより大きく設定される。圧縮応力膜42のNMOSトランジスタ形成領域2側の端面と、NMOSトランジスタ形成領域2とPMOSトランジスタ形成領域4との境界との間の距離Yは、例えば80nm程度とする。
上記実施形態に限らず種々の変形が可能である。
半導体基板の第1の領域内及び第2の領域内にゲート配線を連続的に形成し、前記ゲート配線の一部である第1のゲート電極を有する第1のトランジスタを前記第1の領域内に形成するとともに、前記ゲート配線の他の一部である第2のゲート電極を有する第2のトランジスタを前記第2の領域内に形成する工程と、
前記半導体基板上に、前記第1のトランジスタ及び前記第2のトランジスタを覆うように、第1の応力膜を形成する工程と、
前記第1の応力膜上に、第1のエッチングストッパ膜を形成する工程と、
前記第1のエッチングストッパ膜上に、前記第1のエッチングストッパ膜とエッチング特性が異なる第2のエッチングストッパ膜を形成する工程と、
前記第1の領域を覆い、前記第2の領域を露出する第1のマスク層を形成する工程と、
前記第1のマスク層をマスクとし、前記第1のエッチングストッパ膜をストッパとして、前記第2の領域内の前記第2のエッチングストッパ膜をエッチング除去し、更に、前記第1のマスク層の下に位置する前記第2のエッチングストッパ膜を、等方性エッチングする工程と、
前記第1のマスク層をマスクとして、前記第2の領域内の前記第1のエッチングストッパ膜及び前記第1の応力膜をエッチング除去する工程と、
前記半導体基板上に、前記第2のエッチングストッパ膜とエッチング特性が異なる第2の応力膜を、前記第2のトランジスタ、前記第1の応力膜、前記第1のエッチングストッパ膜及び前記第2のエッチングストッパ膜を覆うように形成する工程と、
前記第2の領域を覆い、前記第1の領域側の端面が前記第2のエッチングストッパ膜上に位置する第2のマスク層を、前記第2の応力膜上に形成する工程と、
前記第2のマスク層をマスクとして、前記第2の応力膜の一部が前記第1の応力膜の一部及び前記第2のエッチングストッパ膜の一部と重なり合うように、前記第2の応力膜をエッチングする工程と、
前記半導体基板上に、前記第1の応力膜、前記第2の応力膜、前記第1のエッチングストッパ膜及び前記第2のエッチングストッパ膜を覆うように絶縁膜を形成する工程と、
前記絶縁膜、第2の応力膜、前記第1のエッチングストッパ膜及び前記第1の応力膜を貫通するコンタクトホールを、前記第1の領域と前記第2の領域との境界部における前記ゲート配線に達するように形成する工程と、
前記コンタクトホール内に導体プラグを埋め込む工程と
を有することを特徴とする半導体装置の製造方法。
付記1記載の半導体装置の製造方法において、
前記第1のマスク層の下に位置する前記第2のエッチングストッパ膜を等方性エッチングする際には、フッ酸を含むエッチング液を用いてエッチングする
ことを特徴とする半導体装置の製造方法。
付記1又は2記載の半導体装置の製造方法において、
前記第1の応力膜は、シリコン窒化膜であり、
前記第2のエッチングストッパ膜は、シリコン酸化膜であり、
前記第1のエッチングストッパ膜は、前記第1の応力膜より炭素の含有率が高いシリコン窒化膜である
ことを特徴とする半導体装置の製造方法。
付記1又は2記載の半導体装置の製造方法において、
前記第1の応力膜は、シリコン窒化膜であり、
前記第2のエッチングストッパ膜は、シリコン酸化膜であり、
前記第1のエッチングストッパ膜は、前記第1の応力膜より膜密度が高いシリコン窒化膜である
ことを特徴とする半導体装置の製造方法。
付記1乃至4のいずれかに記載の半導体装置の製造方法において、
前記第2の応力膜は、シリコン窒化膜である
ことを特徴とする半導体装置の製造方法。
付記1乃至5のいずれかに記載の半導体装置の製造方法において、
前記第1の応力膜は、引張応力膜であり、
前記第1のエッチングストッパ膜及び前記第2の応力膜は、圧縮応力膜である
ことを特徴とする半導体装置の製造方法。
付記1乃至6のいずれかに記載の半導体装置の製造方法において、
前記第1のエッチングストッパ膜の膜厚は、前記第1の応力膜の膜厚より小さい
ことを特徴とする半導体装置の製造方法。
付記7記載の半導体装置の製造方法において、
前記第1のエッチングストッパ膜の膜厚は、前記第1の応力膜の膜厚の2分の1以下である
ことを特徴とする半導体装置の製造方法。
付記1乃至8のいずれかに記載の半導体装置の製造方法において、
前記第1のトランジスタは、NMOSトランジスタであり、
前記第2のトランジスタは、PMOSトランジスタである
ことを特徴とする半導体装置の製造方法。
半導体基板の第1の領域内及び第2の領域内に連続的に形成されたゲート配線と、
前記第1の領域内に形成され、前記ゲート配線の一部である第1のゲート電極と、前記第1のゲート電極の両側の前記半導体基板内に形成された第1のソース/ドレイン拡散層とを有する第1のトランジスタと、
前記第2の領域内に形成され、前記ゲート配線の他の一部である第2のゲート電極と、前記第2のゲート電極の両側の前記半導体基板内に形成された第2のソース/ドレイン拡散層とを有する第2のトランジスタと、
前記第1の領域内における前記半導体基板上に、前記第1のトランジスタを覆うように形成された第1の応力膜と、
前記第1の応力膜上に形成された第1のエッチングストッパ膜と、
前記第1のエッチングストッパ膜とエッチング特性が異なり、前記第1の領域上のうちの前記第2の領域に近接する部分を除く部分に形成された第2のエッチングストッパ膜と、
前記第2の領域内における前記半導体基板上に前記第2のトランジスタを覆うように形成され、前記第1の領域側の縁部が前記第1の応力膜の一部、前記第1のエッチングストッパ膜の一部及び前記第2のエッチングストッパ膜の一部と重なり合っている第2の応力膜と、
前記半導体基板上に、前記第1の応力膜、前記第1のエッチングストッパ膜、前記第2のエッチングストッパ膜及び前記第2の応力膜を覆うように形成された絶縁膜と、
前記絶縁膜、前記第2の応力膜、前記第1のエッチングストッパ膜及び前記第1の応力膜を貫通し、前記第1の領域と前記第2の領域との境界部における前記ゲート配線に達するコンタクトホール内に埋め込まれた導体プラグとを有し、
前記第2のエッチングストッパ膜のうちの前記第2の領域側の端面は、前記第1の応力膜の前記第2の領域側の端面よりも後退している
ことを特徴とする半導体装置。
付記10記載の半導体装置において、
前記第1の応力膜は、シリコン窒化膜であり、
前記第2のエッチングストッパ膜は、シリコン酸化膜であり、
前記第1のエッチングストッパ膜は、前記第1の応力膜より炭素の含有率が高いシリコン窒化膜である
ことを特徴とする半導体装置。
付記10記載の半導体装置において、
前記第1の応力膜は、シリコン窒化膜であり、
前記第2のエッチングストッパ膜は、シリコン酸化膜であり、
前記第1のエッチングストッパ膜は、前記第1の応力膜より膜密度が高いシリコン窒化膜である
ことを特徴とする半導体装置。
付記10乃至12のいずれかに記載の半導体装置において、
前記第2の応力膜は、シリコン窒化膜である
ことを特徴とする半導体装置。
付記10乃至13のいずれかに記載の半導体装置において、
前記第1の応力膜は、引張応力膜であり、
前記第1のエッチングストッパ膜及び前記第2の応力膜は、圧縮応力膜である
ことを特徴とする半導体装置。
付記10乃至14のいずれかに記載の半導体装置において、
前記第1のエッチングストッパ膜の膜厚は、前記第1の応力膜の膜厚より小さい
ことを特徴とする半導体装置。
付記15記載の半導体装置において、
前記第1のエッチングストッパ膜の膜厚は、前記第1の応力膜の膜厚の2分の1以下である
ことを特徴とする半導体装置。
付記10乃至16のいずれかに記載の半導体装置において、
前記第1のトランジスタは、NMOSトランジスタであり、
前記第2のトランジスタは、PMOSトランジスタである
ことを特徴とする半導体装置。
4…PMOSトランジスタ形成領域
10…半導体基板
12a、12b…素子領域
14…素子分離領域
16N…N型ウェル
16P…P型ウェル
18…ゲート絶縁膜
20…ゲート配線
20a、20b…ゲート電極
21…幅広部
22…サイドウォール絶縁膜
24a…低濃度不純物領域、エクステンション領域
24b…高濃度不純物領域
26…ソース/ドレイン拡散層
28a…低濃度不純物領域、エクステンション領域
28b…高濃度不純物領域
30…ソース/ドレイン拡散層
32…シリサイド層
34…NMOSトランジスタ
36…PMOSトランジスタ
38…引張応力膜
39…第1のエッチングストッパ膜
40…第2のエッチングストッパ膜
42…圧縮応力膜
44…層間絶縁膜
46a〜46c…コンタクトホール
48…バリアメタル膜
50a〜50c…導体プラグ
52…層間絶縁膜
54…溝
56…バリアメタル膜
58…配線
60…フォトレジスト膜
62…フォトレジスト膜
64…フォトレジスト膜
66a〜66c…開口部
102…PMOSトランジスタ形成領域
104…NMOSトランジスタ形成領域
120…ゲート配線
120a、120b…ゲート電極
132…シリサイド層
138…圧縮応力膜
140…エッチングストッパ膜
142…引張応力膜
144…層間絶縁膜
146…コンタクトホール
164…フォトレジスト膜
166…開口部
Claims (10)
- 半導体基板の第1の領域内及び第2の領域内にゲート配線を連続的に形成し、前記ゲート配線の一部である第1のゲート電極を有する第1のトランジスタを前記第1の領域内に形成するとともに、前記ゲート配線の他の一部である第2のゲート電極を有する第2のトランジスタを前記第2の領域内に形成する工程と、
前記半導体基板上に、前記第1のトランジスタ及び前記第2のトランジスタを覆うように、第1の応力膜を形成する工程と、
前記第1の応力膜上に、第1のエッチングストッパ膜を形成する工程と、
前記第1のエッチングストッパ膜上に、前記第1のエッチングストッパ膜とエッチング特性が異なる第2のエッチングストッパ膜を形成する工程と、
前記第1の領域を覆い、前記第2の領域を露出する第1のマスク層を形成する工程と、
前記第1のマスク層をマスクとし、前記第1のエッチングストッパ膜をストッパとして、前記第2の領域内の前記第2のエッチングストッパ膜をエッチング除去し、更に、前記第1のマスク層の下に位置する前記第2のエッチングストッパ膜を、等方性エッチングする工程と、
前記第1のマスク層をマスクとして、前記第2の領域内の前記第1のエッチングストッパ膜及び前記第1の応力膜をエッチング除去する工程と、
前記半導体基板上に、前記第2のエッチングストッパ膜とエッチング特性が異なる第2の応力膜を、前記第2のトランジスタ、前記第1の応力膜、前記第1のエッチングストッパ膜及び前記第2のエッチングストッパ膜を覆うように形成する工程と、
前記第2の領域を覆い、前記第1の領域側の端面が前記第2のエッチングストッパ膜上に位置する第2のマスク層を、前記第2の応力膜上に形成する工程と、
前記第2のマスク層をマスクとして、前記第2の応力膜の一部が前記第1の応力膜の一部及び前記第2のエッチングストッパ膜の一部と重なり合うように、前記第2の応力膜をエッチングする工程と、
前記半導体基板上に、前記第1の応力膜、前記第2の応力膜、前記第1のエッチングストッパ膜及び前記第2のエッチングストッパ膜を覆うように絶縁膜を形成する工程と、
前記絶縁膜、第2の応力膜、前記第1のエッチングストッパ膜及び前記第1の応力膜を貫通するコンタクトホールを、前記第1の領域と前記第2の領域との境界部における前記ゲート配線に達するように形成する工程と、
前記コンタクトホール内に導体プラグを埋め込む工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第1のマスク層の下に位置する前記第2のエッチングストッパ膜を等方性エッチングする際には、フッ酸を含むエッチング液を用いてエッチングする
ことを特徴とする半導体装置の製造方法。 - 請求項1又は2記載の半導体装置の製造方法において、
前記第1の応力膜は、シリコン窒化膜であり、
前記第2のエッチングストッパ膜は、シリコン酸化膜であり、
前記第1のエッチングストッパ膜は、前記第1の応力膜より炭素の含有率が高いシリコン窒化膜である
ことを特徴とする半導体装置の製造方法。 - 請求項1又は2記載の半導体装置の製造方法において、
前記第1の応力膜は、シリコン窒化膜であり、
前記第2のエッチングストッパ膜は、シリコン酸化膜であり、
前記第1のエッチングストッパ膜は、前記第1の応力膜より膜密度が高いシリコン窒化膜である
ことを特徴とする半導体装置の製造方法。 - 請求項1乃至4のいずれか1項に記載の半導体装置の製造方法において、
前記第2の応力膜は、シリコン窒化膜である
ことを特徴とする半導体装置の製造方法。 - 請求項1乃至5のいずれか1項に記載の半導体装置の製造方法において、
前記第1の応力膜は、引張応力膜であり、
前記第1のエッチングストッパ膜及び前記第2の応力膜は、圧縮応力膜である
ことを特徴とする半導体装置の製造方法。 - 半導体基板の第1の領域内及び第2の領域内に連続的に形成されたゲート配線と、
前記第1の領域内に形成され、前記ゲート配線の一部である第1のゲート電極と、前記第1のゲート電極の両側の前記半導体基板内に形成された第1のソース/ドレイン拡散層とを有する第1のトランジスタと、
前記第2の領域内に形成され、前記ゲート配線の他の一部である第2のゲート電極と、前記第2のゲート電極の両側の前記半導体基板内に形成された第2のソース/ドレイン拡散層とを有する第2のトランジスタと、
前記第1の領域内における前記半導体基板上に、前記第1のトランジスタを覆うように形成された第1の応力膜と、
前記第1の応力膜上に形成された第1のエッチングストッパ膜と、
前記第1のエッチングストッパ膜とエッチング特性が異なり、前記第1の領域上のうちの前記第2の領域に近接する部分を除く部分に形成された第2のエッチングストッパ膜と、
前記第2の領域内における前記半導体基板上に前記第2のトランジスタを覆うように形成され、前記第1の領域側の縁部が前記第1の応力膜の一部、前記第1のエッチングストッパ膜の一部及び前記第2のエッチングストッパ膜の一部と重なり合っている第2の応力膜と、
前記半導体基板上に、前記第1の応力膜、前記第1のエッチングストッパ膜、前記第2のエッチングストッパ膜及び前記第2の応力膜を覆うように形成された絶縁膜と、
前記絶縁膜、前記第2の応力膜、前記第1のエッチングストッパ膜及び前記第1の応力膜を貫通し、前記第1の領域と前記第2の領域との境界部における前記ゲート配線に達するコンタクトホール内に埋め込まれた導体プラグとを有し、
前記第2のエッチングストッパ膜のうちの前記第2の領域側の端面は、前記第1の応力膜の前記第2の領域側の端面よりも後退している
ことを特徴とする半導体装置。 - 請求項7記載の半導体装置において、
前記第1の応力膜は、シリコン窒化膜であり、
前記第2のエッチングストッパ膜は、シリコン酸化膜であり、
前記第1のエッチングストッパ膜は、前記第1の応力膜より炭素の含有率が高いシリコン窒化膜である
ことを特徴とする半導体装置。 - 請求項7記載の半導体装置において、
前記第1の応力膜は、シリコン窒化膜であり、
前記第2のエッチングストッパ膜は、シリコン酸化膜であり、
前記第1のエッチングストッパ膜は、前記第1の応力膜より膜密度が高いシリコン窒化膜である
ことを特徴とする半導体装置。 - 請求項7乃至9のいずれか1項に記載の半導体装置において、
前記第2の応力膜は、シリコン窒化膜である
ことを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010179384A JP5505184B2 (ja) | 2010-08-10 | 2010-08-10 | 半導体装置及びその製造方法 |
US13/098,881 US8466518B2 (en) | 2010-08-10 | 2011-05-02 | Semiconductor device and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010179384A JP5505184B2 (ja) | 2010-08-10 | 2010-08-10 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012038990A JP2012038990A (ja) | 2012-02-23 |
JP5505184B2 true JP5505184B2 (ja) | 2014-05-28 |
Family
ID=45564205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010179384A Active JP5505184B2 (ja) | 2010-08-10 | 2010-08-10 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8466518B2 (ja) |
JP (1) | JP5505184B2 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321098A (ja) * | 1994-05-24 | 1995-12-08 | Sony Corp | コンタクトホールの形成方法 |
JPH08298286A (ja) * | 1995-04-27 | 1996-11-12 | Sony Corp | 半導体装置の製造方法 |
JP2004047519A (ja) * | 2002-07-09 | 2004-02-12 | Renesas Technology Corp | 半導体装置の製造方法 |
US20080128831A1 (en) * | 2005-11-16 | 2008-06-05 | United Microelectronics Corp. | Cmos and mos device |
JP4760414B2 (ja) * | 2006-02-06 | 2011-08-31 | ソニー株式会社 | 半導体装置の製造方法 |
JP4899085B2 (ja) * | 2006-03-03 | 2012-03-21 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
US7585720B2 (en) | 2006-07-05 | 2009-09-08 | Toshiba America Electronic Components, Inc. | Dual stress liner device and method |
DE102006035668B4 (de) * | 2006-07-31 | 2014-02-20 | Globalfoundries Inc. | Verfahren zum Herstellen einer Ätzindikator- und Ätzstoppschicht zur Reduzierung von Ätzungleichförmigkeiten |
JP2008124133A (ja) | 2006-11-09 | 2008-05-29 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2009105279A (ja) * | 2007-10-24 | 2009-05-14 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法及び半導体装置 |
US20090215277A1 (en) | 2008-02-26 | 2009-08-27 | Tung-Hsing Lee | Dual contact etch stop layer process |
DE102008011928B4 (de) * | 2008-02-29 | 2010-06-02 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Herstellen eines Halbleiterbauelements unter Verwendung einer Ätzstoppschicht mit geringerer Dicke zum Strukturieren eines dielektrischen Materials |
DE102008021565B4 (de) * | 2008-04-30 | 2012-07-12 | Advanced Micro Devices, Inc. | Verfahren zum selektiven Entfernen eines Abstandshalters in einem dualen Verspannungsschichtverfahren |
JP5359518B2 (ja) * | 2009-04-24 | 2013-12-04 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2010
- 2010-08-10 JP JP2010179384A patent/JP5505184B2/ja active Active
-
2011
- 2011-05-02 US US13/098,881 patent/US8466518B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8466518B2 (en) | 2013-06-18 |
US20120038000A1 (en) | 2012-02-16 |
JP2012038990A (ja) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5359518B2 (ja) | 半導体装置及びその製造方法 | |
US7626234B2 (en) | Semiconductor device with shallow trench isolation and its manufacture method | |
KR20120036185A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2008270333A (ja) | 半導体装置とその製造方法 | |
JP5407340B2 (ja) | 配線の形成方法 | |
TW200304670A (en) | Semiconductor device and method of manufacturing the same | |
KR101064978B1 (ko) | 반도체 장치의 제조 방법 | |
JP5521541B2 (ja) | 半導体装置の製造方法 | |
US7649218B2 (en) | Lateral MOS transistor and method for manufacturing thereof | |
US8211804B2 (en) | Methods of forming a hole having a vertical profile and semiconductor devices having a vertical hole | |
JP2009021269A (ja) | 半導体装置及びその製造方法 | |
JPWO2008117430A1 (ja) | 半導体装置の製造方法、半導体装置 | |
JP5505184B2 (ja) | 半導体装置及びその製造方法 | |
US7989300B2 (en) | Method of manufacturing semiconductor device | |
US7544556B1 (en) | Process for forming CMOS devices using removable spacers | |
JP2012028562A (ja) | 半導体装置の製造方法 | |
JP5601026B2 (ja) | 半導体装置の製造方法 | |
JP4685359B2 (ja) | 半導体装置の製造方法 | |
US7074713B2 (en) | Plasma enhanced nitride layer | |
US20090051037A1 (en) | Semiconductor device and method of manufacture thereof | |
KR100432788B1 (ko) | 반도체 소자의 제조방법 | |
KR100477827B1 (ko) | 게이트와 플러그간의 축전용량을 감소시킨 반도체 소자의제조방법 | |
JP3966102B2 (ja) | 半導体装置の製造方法 | |
JP3285855B2 (ja) | 半導体装置およびその製造方法 | |
JP2011077432A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130426 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5505184 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |