TW200933856A - Semiconductor chip with chip selection structure and stacked semiconductor package having the same - Google Patents

Semiconductor chip with chip selection structure and stacked semiconductor package having the same

Info

Publication number
TW200933856A
TW200933856A TW097111219A TW97111219A TW200933856A TW 200933856 A TW200933856 A TW 200933856A TW 097111219 A TW097111219 A TW 097111219A TW 97111219 A TW97111219 A TW 97111219A TW 200933856 A TW200933856 A TW 200933856A
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor wafer
wafer
pass
pad
Prior art date
Application number
TW097111219A
Other languages
English (en)
Other versions
TWI370534B (en
Inventor
Sung-Min Kim
Chang-Jun Park
Kwon-Whan Han
Seong-Cheol Kim
Ha-Na Lee
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200933856A publication Critical patent/TW200933856A/zh
Application granted granted Critical
Publication of TWI370534B publication Critical patent/TWI370534B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H01L2224/06165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06167—Random array, i.e. array with no symmetry with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Description

200933856 九、發明說明： 【發明所屬之技術領域】 、本發明係關於一種半導體晶片及一具有相同半 導體晶片之層疊半導體封裝，特別是關於一種一半導 體晶片，具有相同半導體晶片之一晶片選擇構造和一 層疊半導體封裝。 ❹ 【先前技術】 近來對於半導體製造技術之發展，已朝向各種具 有適用於在較短時間内處理更多資料之半導體裝置 之半導體封裝。 其中一種發展即層疊半導體封裝，其中數片半導 體晶片被堆疊並且相互連接。此層疊半導體封裝可改 善資料儲存能力和資料處理速度。 ^為了實現此層疊半導體封裝，將一控制信號、一 ® 貝料k號、一電源信號、及一位址信號施加於數片 層疊半導體晶片當中之一特定之半導體晶片。然而， - 由於不同的圖案或通孔必須在層疊半導體封裝之各 j導體晶片之不同位置形成，以選擇對應之層疊半導 體晶片之特定半導體晶片，因此產生問題。 【發明内容】 本發明之具體實施例，係針對一種具有一適用於 層疊半導體封裴之晶片選擇構造之半導體晶片。 6 200933856 此外，本發明之具體實施例，係針對一種包含該 半導體晶片之半導體封裝。 ~ 在一具體實施例，一具有一半導體晶片體之半導 體晶片，係包括一具有一配置於半導體晶片體上之晶 片選擇銲墊之晶片選擇構造、一與該晶片選擇銲墊電 性連接之主要通過電極、及一插置於該主要通過電極 和晶片選擇銲墊之間之次要通過電極。
該晶片選擇銲墊、次要通過電極、及主要通過電 極’係設置於一直線上。 體 主 方 該晶片選擇銲墊係配置於鄰近該半導體晶片 之一邊之處，該晶片選擇銲墊、次要通過電極、及 要通過電極係沿著與該半導體晶片體之邊垂直 向配置。 該半導體晶片，又可包括數個設置於該主要通過 電極和次要通過電極之端部之連接構件。 哼半：曰:片曰選擇銲墊和主要通過電極’係藉由配置於 :連： 體上之晶片選擇重分佈構件而相互電 ，主要通過電極’亦可通過該晶片選擇銲墊。 及半導體晶片，又包括—沿著該半導體晶片體之 1配置及具有一資料銲墊之資料銲 之第一資料通過電極、及-電= 接至第-育料通過電極之第二資料通過電極。 7 200933856 通過電極可能通過該資料銲塾。 置。，ί㈣造’可能與晶片選擇構造平行配 和第該=電極和次要通過電極之間之距離，實際上 離一樣。 第一貝枓通過電極之間之距 ❹ 該半導體晶片，可飴π — & Α 第一眘枓、s、Α # 了此又包括數個設置於第一和 第一貝抖通過電極之端部之連接構件。 、該資料銲墊、第一資料通過電極、及第 過電極，係藉由配置於該半# ’ 佈構件而相互電性連接^晶片體上之資料重分 在另一具體實施例，一具有一 ^ u ± , 牛導體晶片體之半 ::曰曰片係包括一第一晶片 該半導體晶片體上之签一曰μ 配置於 至第一曰片览裡曰 日日片選擇銲墊、一電性連接 第-主要^雷鲜塾之第一主要通過電極、一插置於 第一晶片選擇輝墊之間之第- 人要通過電極、及一两P署女V势 之第…I s 主要通過電極之外面 在電極；及一第二晶片選擇構造，且有 3近二半導體晶片體上之第-晶片選擇鲜塾配： :和第四次要通過電極、配置於第 之第二和第三主要通過電極、及it 至第 一-主要通過電極之外面並且電性連接 一矛第二主要通過電極之第二晶片選擇銲墊。 200933856 第一主要通過電極釦 距離，及第一主要通仍二第一次要通過電極之間之 之距離’實際上與第-人要通過電極之間 乐 和第二主要iS禍雪代 ΑΛ-要通過電極和第四次要 -、苐二主 通過電極之間之距離一樣〔、及第三和第四次要 第一主要通過電極知贫 距離，及笛士β 第一次要通過電極之間之 此離，及第一主要通過電極 a 心间之 ❹ 魯 之距離，實際上盥第一；笛 人要通過電極之間 要ϋ第三主要通過電極、第_ φ 要通過電極和苐四次要通過 a第一主 通過電極之閭之距離一樣。 第二和第四次要 第一晶片選擇構造和第二a 互平行配置。 日日選擇構造可能相 另者’第一晶片選擇構 _ 循序於該半導體晶片體之—邊配^曰曰片選擇構造係 该半導體晶片，又包括一用 選擇銲墊至第一主要％ 電性連接第一晶片 佈構件。要通過電極之第—晶片選擇重分 該半導體晶片，又包括一田 選擇鲜塾至第二和第三主括要一通用 擇重分佈構件。 、電極之第二晶片選 §亥半導體晶片’又包括數個钟 電極、第一和第二次要通過電極% = 一主要通過 過電極、及第三和第四次要通過電極^苐三主要通 < ~部之連接構 9 200933856 件0 該半導體晶片，又包括一配置於該半導體晶片體 上並且具有一資料銲墊之資料銲墊構造、一電性連接 至資料銲塾之第—資料通過電極、及一電性連接至 一資料通過電極之第二資料通過電極。 ❹ ❹ 再另一具體實施例，一層疊半導體封裝係包括一 第-半導體晶片’係具有一配置於一第一半導體晶片 體^之第-晶片選擇鮮塾、一電性連接至第一晶片選 擇知墊之第-主要通過電極、及一插置於第一主通 過電極和第選擇料之間之第―次要通過電 玉，及一第二半導體晶片，係具有一配 導體晶片體上之第二a κ难挥和拍 弟一 + 二晶片選擇銲墊之一電性連接至第 之第一主要通過電極、及一插置於第 過電極和第二晶片選擇輝塾之間之第二次 要通過電極，其中笛 、中第一+導體晶片係設置於第一半導 體晶片之上方，第一穿筮播 坌一 a #第一+導體晶片被位移，因此 =要通過電極被電性連接至第二主要通過電極。 :層疊半導體封裝又包括一 性 次要通過電極至第二主要通過電極之連接構件接第 【實施方式】 根據本發明之一具體實施例之 °第2圖係一顯示延著第J圖 第1圖係顯示一 半導體晶片之平面圖 之Ϊ-I’線之剖面圖。 200933856 參照第1和第2圖， 半導體晶片體100和一晶片 一半導體晶片3〇〇係 選擇構造200。 包含一 姊半導體晶片體係為長方體直角平行六面 胜，亚且包含-電路部份（未顯示於圖中該電路部 伤可包含-用以儲存資料之資料儲存部份(未顯示於 ®中）和-用以處理資料之資料處理部份（未顯示於
圖中）。在第1圖，圖號115係指半導體晶片體⑽之 一邊。 如第2圖所示，半導體晶片體1〇〇係為長方體直 角平行六面體，並且包含一第一面11〇和一與第一面 110相反之第二面120。 ' 晶片選擇構造200，係包含一晶片選擇銲墊21〇、 一主要通過電極220、及一次要通過電極23〇。此外， 該晶片選擇構要200包含一晶片選擇重分佈構件24〇。 晶片選擇銲墊210，係配置於半導體晶片體1〇〇 之上面110。尤其，晶片選擇銲墊21〇被電性連接至半 導體晶片之電路部份，並且配置於鄰近上表面j 1〇之 邊Π 5之處。 主要通過電極220，係配置於鄰近晶片選擇銲墊 210之處。由半導體晶片3〇〇之上方看來，主要通過電 極220係配置於第1圖之晶片選擇銲墊21〇之第二方 向SD上’因此晶片選擇銲墊2〗0和主要通過電極220 貫際上設置於一直線上。 11 200933856 主要通過電極220 ’係通過該半導體晶片體ι〇〇 之上面110和下面120。適用於主要通過電極220之材 料包含銅及其他。此外，主要通過電極22〇可能包含 一於主要通過電極220之表面上面形成之金屬種晶層 (未顯示於圖中）。 在本具體實施例’主要通過電極220係電性連接 • 至晶片選擇銲墊210。該主要通過電極220和晶片選擇 ❷ 銲墊21〇，係藉由配置於半導體晶片體1〇〇之第一面 110上方之晶片選擇重分佈構件240而相互電性連 接。適用於晶片選擇重分佈構件240之材料包含鋼及 其他。 雖然s亥主要通過電極220和晶片選擇辉塾21 〇係 經由使用晶片選擇重分佈構件240而相互電性連接； 另者，主要通過電極220亦可通過晶片選擇銲墊21〇。 再參照第1圖，次要通過電極23〇係設置於該晶片選 〇 擇銲墊210和主要通過電極220之間。 在本具體實施例，當由該半導體晶片上方看來， . 晶片選擇銲墊210、次要通過電極230、及主要通過電 極220係設置於第1圖之第二方向3〇上，因此該晶片 選擇銲墊210、次要通過電極230、及主要通過電極220 係實際設置於一直線上。 因此’具有晶片選擇銲墊210、次要通過電極 230、及主要通過電極22〇(描述於上）之晶片選擇構造 12 200933856 200，係沿著與第一面110之邊115垂直之方向配置。 在本具體實施例，晶片選擇銲墊210和主要通過 電極220，與次要通過電極230之間所間隔之距離D實 際上一樣。 再參照第2圖，為了堆疊數片第1圖所示之半 導體晶片300，並且電性連接各層疊半導體晶片300， . 連接構件250可被配置於主要通過電極220和晶片選 @ 擇構造200之次要通過電極230之端部，其係由半導體 晶片體100之第一面110受到曝光。該連接構件250可 能包含一具有比主要通過電極220和次要通過電極 230之熔化溫度更低之焊錫。另者，除了焊錫之外， 連接構件250亦可包含各種低熔點金屬。 第3圖係顯示一根據本發明之一具體實施例之 具有一資料銲墊構造之半導體晶片之平面圖。第4 圖係一沿著第3圖之ΙΙ-ΙΓ線之剖面圖。 〇 參照第3和第4圖，除了第1和第2圖所示之 ' 半導體晶片體1〇〇和晶片選擇構造200，半導體晶片 300又包含一資料銲墊構造290。 第3圖所示之半導體晶片300，係包含數個資料 銲墊構造290,各個資料銲墊構造290又包含一資料銲 墊250、一第一資料通過電極260、及一第二資料通過 電極270。此外，該資料銲墊構造290係包含一資料重 分佈構件280。 13 200933856 在S亥半導體晶片300，一位址信號、一電源信號、 一負料信號、及一控制信號被施加於資料銲墊構造 290之資料銲墊250。 在本具體實施例，數個資料銲墊構造29〇係沿著 半導體晶片體100之第一面110之邊U5配置。 資料銲墊構造290之各資料銲墊250係沿著半導 • 體晶片體100之第一面11〇之邊115配置，資料銲墊25〇 ❹ 係電係連接至該半導體晶片之電路部份。在本具體實 施例’如第3圖所示由半導體晶片3〇〇之上方看來， 資料輝墊250和晶片選擇銲墊21〇實際上配置在第一 方向FD之一直線上。 第一資料通過電極260係配置離該資料銲墊250 一預定距離之處。該第一資料通過電極26〇係通過該 半導體晶片體100之第一面110和第二面丨20。在本具 體實施例’由該半導體晶片之上方看來，第一資料通 ❹ 過電極260和次要通過電極230實際上設置於在第一 * 方向FD之一直線上。 ' 因此，資料銲墊250和第一資料通過電極26〇之間 之距離’實際上與晶片選擇銲墊21〇和次要通過電極 230之間之距離一樣。又，一連接構件285，例如一焊 錫，可配置於第一資料通過電極260之端部，其係由 半導體晶片體100之第一面110受到曝光。在本具體實 施例，連接至第一資料通過電極260之連接構件285， 200933856 除了焊錫之外’亦可包含各種低熔點金屬。 第一資料通過電極2 7 0係設置於離第一資料通過 電極260—預定距離之處。該第二資料通過電極27〇 係通過半導體晶片體100之第一面n〇和第二面12〇。 在本具體實施例’由該半導體晶月之上方看來，第二 資料通過電極270和主要通過電極220係配置於在第 - 一方向FD之一直線上。因此，第一資料通過電極260 瘳和第一資料通過電極270之間之距離，實際上與次要 通過電極230和主要通過電極220之間之距離一樣。 一連接構件2 8 5 ’例如一焊錫，可配置於第二資 料通過電極270之端部’其係由半導體晶片體1〇〇之第 一面110受到曝光。在本具體實施例，連接第二資料 通過電極270之連接構件285,可包含各種除了焊錫之 外之低熔點金屬。 在本具體實施例，包含資料銲墊250、第一資料 ❹ 通過電極260、及第二資料通過電極270之資料銲塾構 ' 造290 ’係與晶片選擇構造200相互平行配置。 _ 資料重分佈構件280，係配置於半導體晶片體1〇〇 之第一面110之上方。該資料重分佈構件280係電性連 接資料鮮塾250、第一資料通過電極260、及第二資料 通過電極270。適用於資料重分佈構件280之材料包含 銅及其他。 雖然第一和第二資料通過電極260、270經由使用 200933856 資料重分佈構件280而相互電性連接；另者，第二資 料通過電極270亦可通過資料銲墊25〇,用以電性連接 資料銲墊250和第二資料通過電極270。 如上詳述，晶片選擇構造200 ,其係具有電性連 接至晶片選擇銲墊210之主要通過電極22〇和配置於 鄰近主要通過電極220之處之次要通過電極23〇，可被
應用於各種層疊半導體封裝，其中至少半導體晶片相 互堆疊。 第5圖係顯示-根據本發明之一具體實施例之 半導體晶片之平面圖。第6圖係顯示沿著第5圖之 ΙΙΙ-ΙΙΓ線之剖面圖。 參照第5和第6圖， 半導體晶片體400、一第— 二晶片選擇構造6〇〇。 一半導體晶片700係包含一 晶片選擇構造5〇〇、及一第
半導體晶片體4〇〇係為具士 並且包|一H 為長方肢直角平行六面體， -資二理1 儲存部份(未顯示於圖中)和 於圖中）。哕眘 中）之電路部份（未顯示 部份係存於資該資料處理 半導體晶片體4〇〇，係 / 體，並且包含一第一面41〇和二；體直角平行六面 二面42〇,如第6圖所干 與第—面410相反之第 指半導體晶片體4〇〇之一邊。在第5圖，圖號415係 200933856 第一晶片選擇構造5〇〇，係包含一第一晶片選擇 銲墊510、一第一主要通過電極520、一第一次要通過 電極530、及一第二次要通過電極54〇 ^此外，第一晶 片選擇構造500包含一第一晶片選擇重分佈構件55〇。 第一晶片選擇銲墊51〇，係配置於半導體晶片體 400之第一面410之上方，並且電性連接至半導體晶片 . 700之電路部份。 ❹ 第一主要通過電極520，係配置於鄰近第一晶片 選擇銲墊510之處，第一主要通過電極520和第一晶片 選擇銲墊510係間隔一預定距離。由半導體晶片7〇〇 之上方看來，第一主要通過電極52〇係配置於第5圖 之第一晶片選擇銲墊510之第二方向31)上，因此，第 一晶片選擇銲墊510和第一主要通過電極52〇實際上 配置於一直線上。 在第5圖所示之具體實施例令，第一主要通過 ❹ 電極520比第一晶片選擇銲墊51〇更接近第一半導體 晶片體400之第一面410之邊415。另者，第一主要通 過電極520和第一晶片選擇銲墊51〇之位置可以對調。 第一主要通過電極520，係通過第一半導體晶片 體400之上面410和下面420。適用於第一主要通$電 極520之材料包含銅及其他。第一主要通過電極52〇， 亦可能包含一於第一主要通過電極52〇之表面上形成 之金屬種晶層（未顯示於圖中）。 17 ❹ ❹ 200933856 、在本具體實施例，第一主要通過電極52〇係電性 連接至第-晶片選擇鮮塾51〇。第一主要通過電極 矛第曰曰片選擇#墊510，係經由一配置於第一半導 體晶片體_之第一面41〇上方之第一晶片選擇重分 佈構件250而相互電性連接。適用於第一晶片選擇重 分佈構件550之材料包含銅及其他。 雖」在第5〜6圖’第一主要通過電極52〇和第一 晶片選擇鋅墊510間隔一預定距離，第一主要通過電 極520和第一晶片選擇銲墊51〇係經由使用 擇重分佈構件55而相互電性連接。在本具體實施例， 第一主要通過電極520亦可通過第一晶片選擇薛墊 510,使得第-主要通過電極52()和第—晶片選擇薛塾 510相互電性連接。 再參照第5圖，第一次要通過電極53〇係配置於 第一曰曰日片選擇鮮塾510和第一主要通過電極52〇之 間。第-次要通過電極53〇係通過第— 400之第一面410和第二面42〇。 月脰 第二次要通過電極54〇 ’係插置於第一半導體晶 片體400之第-面41〇之邊411和第一主要通過電極 520之間。第二次要通過電極54〇係通過第一半導體曰 片體400之第一面41〇和第二面42〇。 曰 在本具體實施例中，由半導體晶片上方 二次要通過電極540、第一晶片選擇銲塾510、ί一 = 200933856 要通過電極530、及第一主要通過電極52〇係設置於第 5圖之第二方向sd上。 又’第二次要通過電極540、第一晶片選擇銲墊 510、第一次要通過電極53〇、及第一主要通過電極52〇 係貫際設置於一直線上。 因此’具有上述第一晶片選擇銲墊51〇、第一和 . 第二次要通過電極530、540、及第一主要通過電極52〇 ❹ 之第一晶片選擇構造500,係配置於和第一面41〇之邊 415垂直之第二方向sd上。 在本具體實施例，第二次要通過電極54〇和第一 主要通過電極520之間之距離、第一主要通過電極52〇 和第一次要通過電極530之間之距離、及第一次要通 過電極530和第一晶片選擇銲墊51〇之間之距離，可能 實際上相同。 參照第6圖，連接構件56〇分別配置於第一主要 ❹ 通過電極520和第一晶片選擇構造5〇〇之第一 次要通過電極530、540之端部。如第6圖所示，= 成數個連接構件560之端部，係由第一半導體晶片體 400之第一面410受到曝光。 連接構件560,亦可包含—焊錫，係具有比第一 主要通過電極520和第-和第二次要通過電極53〇、 540更低之熔化溫度。另者，除了焊錫之外，連 件560亦可包含各種具有低熔化溫度之金屬。 200933856 再參照第5和第6圖，第二晶片選擇構造6〇〇， 係包含一第三次要通過電極610、一第四次要通過電 極620、一第二主要通過電極630、一第三主要通過電 極640、及一第二晶片選擇銲墊650。 第'一晶片選擇構造600和上述第一晶片選擇構造 500’可由半導體晶片體400之第一面410之邊415循序 配置。儘管在第5〜6圖所示之本具體實施例中，第二 β 晶片選擇構造600和第一晶片選擇構造5〇〇係循序配 置；第二晶片選擇構造600和第一晶片選擇構造5〇〇 亦可平行配置。 在本具體實施例，第二晶片選擇構造6〇〇之第三 次要通過電極610，係配置於臨接第一晶片選擇構造 5 00之第一晶片選擇銲墊51〇之處。第四次要通過電極 620，係配置於臨接第三次要通過電極61〇之處。 在本具體實施例，第一晶片選擇銲墊51〇和第三 ❹ 次要通過電極610之間之距離，與第三次要通過電極 610和第四次要通過電極620之間之距離實際上一樣。 第二主要通過電極630，係配置於臨接第四次要 通過電極020之處。第三主要通過電極64〇，係配置於 臨接第二主要通過電極630之處。第二晶片選擇銲墊 650 ’係配置於臨接第三主要通過電極64〇之處。 在本具體實施例’第四次要通過電極620和第二 主要通過電極630之間之距離、第二主要通過電極63〇 20 200933856 和第三主要通過電極640之間之距離、及第三主要通 過電極640和第二晶片選擇銲墊650之間之距離實際 上一樣。 在本具體實施例，第二晶片選擇重分佈構件660 係電性連接第二主要通過電極630、第三主要通過電 極640、及第二晶片選擇銲墊650。 . 各連接構件665，分別被配置於第二晶片選擇構 ©造600之第三次要通過電極610、第四次要通過電極 620、第二主要通過電極630、及第三主要通過電極640 之端部。在本具體實施例，連接構件665可包含一焊 錫，或其他各種具有低熔化溫度之金屬。 第7圖係一顯示包含於第5圖所示之半導體晶 片之資料銲墊構造之平面圖。 參照第7圖，除了半導體晶片體400、第一和第 二晶片選擇構造500、600，半導體晶片700係包含一 ❹ 資料銲墊構造679。在本具體實施例，數個資料銲墊 ' 構造679係沿著半導體晶片體400之第一面410之邊 415配置。 各資料銲墊構造679皆包含一資料銲墊672、一第 一資料通過電極674、及一第二資料通過電極676。此 外，該資料銲墊構造679也許包含一資料重分佈構件 678。 在半導體晶片300，一位址信號、一電源信號、 21 200933856 一資料信號、及一控制信號可被施加於資料銲墊構造 679之資料銲墊672。 在本具體實施例，數個資料銲墊構造678係沿著 半導體晶片體400之第一面410之邊415配置。 各資料銲墊構造679之資料銲墊672，係沿著半導 體晶片體400之第一面410之邊415配置，該資料銲墊 . 672被電性連接至電路部份。 第一資料通過電極674，係配置於離資料銲墊672 一預定距離之處。該第一資料通過電極674，係通過 半導體晶片體400之第一面410和第二面420。在本具 體實施例，資料銲墊672和第一資料通過電極674之間 之距離，實際上與第一主要通過電極520和第二次要 通過電極540之間之距離一樣。連接構件665，例如一 焊錫，係配置於第一資料通過電極674之一端部，其 係由半導體晶片體400之第一面410受到曝光。除了焊 ❹ 錫之外，各種具有低熔化溫度之金屬亦可用來作為連 ' 接構件665。 第二資料通過電極676，係配置於離第一資料通 過電極674 —預定距離之處。該第二資料通過電極 676，係通過半導體晶片體400之第一面410和第二面 420。在本具體實施例，第一資料通過電極674和第二 資料通過電極676之間之距離，實際上和第一主要通 過電極520和第一次要通過電極530之間之距離一 22 200933856 樣。一連接構件665 ’例如一焊錫，係配置於第二資 料通過電極676之一端，其係由半導體晶片體4〇〇之第 -面410受到曝光。除了焊錫之外，各種具有低溶化 溫度之金屬亦可用來作為連接構件665。 在本具體實施例，包含資料銲墊672、第一資料 通過電極674、及第二資料通過電極676之資料銲墊構 • 造679,係與第一晶片選擇構造5〇〇平行配置。 ❹ 其中，資料重分佈構件678係配置於半導體晶片 體400之第一面41〇之上方。該資料重分佈構件678， 係電性連接資料銲墊672、第一資料通過電極674、及 第二資料通過電極676。適用於該資料重分佈構件678 之材料包含銅及其他。 詳述於第5〜第7圖之半導體晶片，可用於各 種層疊半導體封裝’其中至少二半導體晶片係相互堆 疊。 ❹ 第8圖係顯示一根據本發明之一具體實施例之 層疊半導體封裝之剖面圖。 • 參照第8圊’一層疊半導體封裝330係包含一第 一半導體晶片310和一第二半導體晶片320。在本具體 實施例’第一半導體晶片31〇和第二半導體晶片32〇 具有實際上相同之構造。 第8圖所示之第一和第二半導體晶片31〇、 320 ’具有和第3圖所示之半導體晶片3〇〇_樣的構 23
200933856 二因：’兹將省略形成層疊半導體封裝3 一 和第一+導體晶片310、32〇之重複教述；第 一 不半導體晶片之各構件圖號和名稱，圖： 之相同構件一樣。 弟8圖 ~參照第3和第8圖，為了將一位址信號、— 貧料信號、—電源信號、及—控制信號施加於第 導體晶片310之資料銲墊構造29〇或第二半 曰 320之資料銲塾構造，第-半導體晶片31〇:: 選擇構造200和第二半導體晶片32〇之晶片選擇構造 200係相互電行連#;第一半導體晶片31〇之資料薛墊 構每290和第一半導體晶片32〇之資料銲頷構造㈣亦 相互電性連接。 第一半導體晶片310和第二半導體晶片32〇被相 互位移，因此，一配置於第一半導體晶片31〇之次要 通過電極260上之連接構件285,係電性連接至第二半 導體晶片320之一主要通過電極270。 當一第一晶片選擇信號CS1被施加於第一半導 體晶片310之主要通過電極27〇，第一晶片選擇信號 CS1經由第一半導體晶片31〇之晶片選擇重分佈構件 280，被施加於第一半導體晶片31〇之晶片選擇銲墊 250。 又’ 一第二晶片選擇信號CS2，被施加於第一半 導體晶片310之次要通過電極260。接著，經由第二半 24 200933856 導體晶片320之主要通過電極270和晶片選擇重分佈 構件270，第二晶片選擇信號CS2被施加於第二半導 體晶片320之晶片選擇銲墊250。 第9圖係一顯示根據本發明之另一具體實施例 之層疊半導體封裝之圖解視圖。 參照第9圖，一層疊半導體封裝390係包含一第 . 一半導體晶片340、一第二半導體晶片350、一第三半 A 導體晶片370、及一第四半導體晶片380。第9圖之 〇 第一至第四半導體晶片340、350、370、380之平面圖 主要作為說明用圖。第一至第四半導體晶片340、 350、370、380實際上相互堆疊。 在本具體實施例，第二半導體晶片350係設置於 第一半導體晶片340上面，第三半導體晶片370係設置 於第二半導體晶片350上面，第四半導體晶片380係設 置於第三半導體晶片370上面。 ❹ 圖號360可為一虛擬半導體晶片或一虛擬電路板 • (PCB)，該虛擬半導體晶片360係插設於第二半導體晶 片350和第三半導體晶片370之間。 第9圖所示之第一至第四半導體晶片340、 350、3 70、380，實際上具有與第7圖所示之半導體 晶片700—樣之構造。因此，茲將省略形成層疊半導 體封裝390之第一至第四半導體晶片340、350、370、 380之重複敘述；第7圖所示之半導體晶片之各構件 25 200933856 圖號和名稱，亦將和第9圖之相同構件一樣。 第一半導體晶片340和第二半導體晶片350受到 位移，因此，第一半導體晶片340之第一主要通過電 極520，係電性連接至第二半導體晶片350之第二次要 通過電極540。 第一半導體晶片340之第一次要通過電極530,係 電性連接至第二半導體晶片350之第一主要通過電極 520 〇 ^ 第一半導體晶片340之第四次要通過電極620,係 電性連接至第二半導體晶片350之第三次要通過電極 610 ° 第一半導體晶片340之第二和第三主要通過電極 630、640，係電性連接至第二半導體晶片350之第二 和第三主要通過電極630、640。 第三半導體晶片370和第四半導體晶片380受到 ❹ 位移，因此，第三半導體晶片370之第一主要通過電 • 極520，係電性連接至第四半導體晶片380之第二次要 * 通過電極540。 第三半導體晶片370之第一次要通過電極530,係 電性連接至第四半導體晶片380之第一主要通過電極 520 ° 第三半導體晶片370之第四次要通過電極620,係 電性連接至第四半導體晶片380之第三次要通過電極 26 200933856 610 ° 第三半導體晶片370之第二和第三主要通過電極 630、640，係電性連接至第四半導體晶片380之第二 和第三主要通過電極630、640。 設於第二半導體晶片350和第三半導體晶片370 之間之虛擬半導體晶片360，具有四個通過電極。茲 將配置於該虛擬半導體晶片360之四個通過電極稱為 第一通過電極362、第二通過電極364、第三通過電極 366、及第四通過電極368。此外，該虛擬半導體晶片 360又包含一電性連接第三和第四通過電極366、368 之重分佈構件。 第一通過電極362，係電性連接第二半導體晶片 350之第二次要通過電極540至第三半導體晶片370之 第一主要通過電極520。 第二通過電極364，係電性連接第二半導體晶片 ❹ 350之第一主要通過電極520至第三半導體晶片370之 * 第一次要通過電極530。 * 第三通過電極366，係電性連接至第二半導體晶 片350之第三次要通過電極610，第四通過電極368係 電性連接至第三半導體晶片370之第二主要通過電極 640。第三通過電極366和第四通過電極368係藉由重 分佈構件369而相互電性連接。 在本具體實施例，一接地信號V s s被施加於第一 27 200933856 半導體晶片340之第一主要通過電極520，一電源信號 Vdd被施加於第一半導體晶片340之第一次要通過電 極530。該接地信號Vss被施加於第一半導體晶片340 之第四次要通過電極620，該電源信號Vdd被施加於 第一半導體晶片340之第二主要通過電極630。 下表1係顯示四種半導體晶片之各種晶片選擇 信號之組合。 第一半導體 第二半導體 第三半導體 第四半導體 晶片 晶片 晶片 晶片 第一晶片選擇銲墊 Vss Vdd Vss Vdd 第二晶片選擇銲墊 Vdd Vdd Vss Vss 參照表1，為了選擇第一半導體晶片340，接地信 號Vss經由第一半導體晶片340之第一主要通過電極 520,而被施加於第一半導體晶片340之第一晶片選擇 銲墊510。此外，電源信號Vdd經由第一半導體晶片 340之第二主要通過電極630,而被施加於第二晶片選 擇銲墊650。 為了選擇第二半導體晶片350，電源信號Vdd係 經由第一半導體晶片340之第一次要通過電極530而 被施加於第二半導體晶片350之第一晶片選擇銲墊 510。此外，電源信號Vdd係經由第一半導體晶片340 之第二和第三主要通過電極630、640而被施加於第二 半導體晶片350之第二晶片選擇銲墊650。 28 200933856 為了選擇第三半導體晶片370,接地信號Vss係經 由第三半導體晶片370之第一主要通過電極520而被 施加於第三半導體晶片370之第一晶片選擇銲墊510 。亦即，接地信號Vss被施加於第一半導體晶片之第 一主要通過電極520，亦即被電性連接至第三半導體 晶片370之第一主要通過電極。此外，接地信號Vss 係經由第三半導體晶片370之第二和第三主要通過電 極630、640，而被施加於第三半導體晶片370之第二 晶片選擇銲墊650。亦即，接地信號Vss被施加於第一 半導體晶片340之第四次要通過電極620，亦即被電性 連接至第三半導體晶片之第二和第三主要通過電極 630、640 ° 為了選擇第四半導體晶片380，電源信號Vdd係 經由第四半導體晶片380之第一主要通過電極520而 被施加於第四半導體晶片380之第一晶片選擇銲墊 ❹ 510。亦即，電源信號Vdd被施加於第一半導體晶片 * 340之第一次要通過電極530，亦即被電性連接至第四 * 半導體晶片380之第一主要通過電極520。此外，接地 信號Vss係經由第四半導體晶片380之第二和第三主 要通過電極630、640而被施加於第四半導體晶片380 之第二晶片選擇銲墊650。亦即，接地信號Vss被施加 於第一半導體晶片340之第四次要通過電極620,其被 電性連接至第四半導體晶片380之第二和第三主要通 29 200933856 過電極630、以心 由上述可知，在本發明中，有可能經由堆疊數 亡：：同形狀之晶片選擇構造之半導體晶片而實現 曰&半導體封裝’使得該層疊半導體晶 移。 m 雖然本發明較佳具體實施例主要要作為說明之 ❹ 替換，=本技術的人將察覺到各種修改、增加及 和於神^古偏使離揭示於下之申請專利範圍中的範圍 和精神’均有其可能性。 〇 30 200933856 【圖式簡單說明】 第1圖係一顯示根據本發明之一具體實施例之 半導體晶片之平面圖。 ，2圖係一沿著第1圖之Ι-Γ線之剖面圖。 第3圖係一顯示根據本發明之一具體實施例之 具有7資料銲墊構造之半導體晶片之平面圖。 第4圖係一沿著第3圖之ππ，線之剖面圖。 ❹ 第5圖係一顯示根據本發明之另一具體實施例 之半導體晶片之平面圖。 f 6圖係—沿著第5圊之ΙΠ_ΙΙΙ，線之剖面圖。 第 7 圖係—_ Ms ^ c 料銲塾構造之平面圖 圖所示之半導體晶片之資 ^ 8圖係一顯示根據本一 層疊铸體封裝之❹圖。 ^❹例之 第9圖係一翻+ 4θ *1占， 之層疊半導體封裝之 31 200933856 【主要元件符號說明】 300 :半導體晶片 115 :半導體晶片第一面之邊 100 :半導體晶片體 200 :晶片選擇構造 240 :晶片選擇重分佈構件 220:主要通過電極 230:次要通過電極 ' 210:晶片選擇銲墊 250:資料銲墊 ❹ 110 :半導體晶片第一面 120 :半導體晶片第二面 290 :資料銲墊構造 280 :資料重分佈構件 285 :連接構件 260 :第一資料通過電極 270 :第二資料通過電極 700:半導體晶片 400:第一半導體晶片體 415:第一半導體晶片體第一面之邊 ⑩ 600 :第二晶片選擇構造 . 660 :第二晶片選擇重分佈構件 . 650 :第二晶片選擇銲墊 640 :第三主要通過電極 630 :第二主要通過電極 620 :第四次要通過電極 610:第三次要通過電極 500 :第一晶片選擇構造 550 :第一晶片選擇重分佈構件 32 200933856 〇
510 ： 第一晶片選擇銲墊 520 ： 第一主要通過電極 530 ： 第一次要通過電極 540 ： 第二次要通過電極 665 ' 560 :連接構件 420 ： 半導體晶片體第二 678 ： 資料重分佈構件 674 ： 第一資料通過電極 676 ： 第二資料通過電極 679 ： 資料銲墊構造 320 ： 第二半導體晶片 330 ： 層疊半導體封裝 380 ： 第四半導體晶片 362 ： 第一通過電極 366 ： 第三通過電極 369 ： 重分佈構件 410 :半導體晶片體第一面 面 672 :資料銲墊 310 第 一 半導 體 晶 片 390 層 疊 半導 體 封裝 350 第 二 半導 體 晶 片 364 第 二 通過 電 極 368 第 四 通過 電 極 340 第 _ — 半導 體 晶 片 33

Claims (1)

  1. 200933856 十、申請專利範圍： 1. 一種具有一半導體晶片體之半導體晶片，該半導 體晶片並包括： 一晶片選擇構造，其具有： 一晶片選擇銲墊，係設置於該半導體晶片體 上； ❹ Ο 一主要通過電極，係電性連接至該晶片選擇 銲墊；及 一次要通過電極，係鄰近該晶片選擇銲墊設 置。 2.如申請專利範圍帛！項之具有一半導體晶片體之 半導體晶片，其中由該半導體晶片之上方看來， 該晶片選擇銲墊、次要通過電極、及主要通過電 極係實際設置於一直線上。 ^ :吻專利範圍第j項之具有一半導體晶片體之 ▲半導體晶片’其中該晶片選擇銲墊係配置於鄰近 /半導粗日日片體之—邊之處，該日日日片選擇鲜塾、 ::要通過電極、及主要通過電極係沿著 直之方向配置。 半導體晶片體之 於該主要通過電 端之連接構件。 半導體晶片體之 4·如申請專利範圍第1項之具有一 半導體晶片，其又包括數個設置 極之一端和該次要通過電極之— 5·如申請專利範圍第1項之具有一 34 200933856 $導肢aa >{’其t該晶片 電極係藉由設置於丰p曰μ:翌“亥主要通過 重分佑μ # 、+導肢日日片體上方之晶片選擇 佈構件而相互電性連接。 6. 如_請專利範圍第 丰β 口 頁之具有一半導體晶片體之 牛V體晶片，其 擇輝墊。 、”主要相電極係貫通晶片選 7. 如申請專利範圍第
    員之具有一半導體晶片體之 干守組日日片，又包括·· h =料#塾構造，係沿著該半導體晶片體之 -邊，又置，該資料銲藝構造係包括： 一資料銲墊； 第負料通過電極’係電性連接至該資料 銲墊；及 ' 第一資料通過電極，係電性連接至該第一 資料通過電極。
    8. 如申請專利範圍楚7 TS Λ ._曰 固第7項之具有一半導體晶片體之 半導脰日日片，其中該第一資料通過電極係通過該 資料銲墊。 9. 如申酋請，圍第7項之具有一半導體晶片體之 半V體曰曰片’其中該資料銲墊構造和晶片選擇構 造係平行配置。 1〇.如t ί專利乾圍$ 8項之具有-半導體晶片體之 半^肚日日片’其中該主要通過電極和次要通過電 35 200933856 極=間之距離，實際上與第一資料通過電極和第 二資料通過電極之間之距離一樣。 U.如申請專利範圍第7項之具有-半導體晶片體之 半導體晶片，又包括數個設置於第一資料通過電 極之一端和第二資料通過電極之一端之連接構
    12. 如申請專利範圍第7項之具有一半導體晶片體之 半導肢日曰片，其中s亥:貝料鮮塾、第一資料通過電 極、及第一資料通過電極係藉由設置於半導體晶 片體上方之資料重分佈構件而相互電性連接。阳 13. —種具有一半導體晶片體之半導體晶片，該半導 體晶片係包括：
    一第一晶片選擇構造 一第一晶片選擇輝塾 片體上； 一第一主要通過電極 片選擇銲墊； ’又包括： ，係設置於該半導體晶 ’係電性連接至第一晶 一卜次要通過電㉟，係介於第-主要通過 電極和第一晶片選擇銲塾之間；與 —第二次要通過電極，係設置於第一主要通 過電極之外面；以及 f I —第二晶片選擇構造，其又包括： ~'第二次要通過電極知l λ 包位和 弟四次要通過電 36 200933856 極，係鄰近第一晶片選擇銲墊設置； 一第二主要通過電極和一第三主要通過電 極，係a又置於第三和第四次要通過電極之外面； 與 一第二晶片選擇銲墊，係設置於第二和第三 主要通過電極之外面，並且電性連接至第二和第 三主要通過電極。 ❹ ❹ K如申請專利範圍第13工員之具有一半導體晶片體 之半導體晶片，其中第一主要通過電極和第一次 要通過電極之間之距離，與第一主要通過電極和 第二次要通過電極之間之距離，實際上與第二主 要通過電極和第三主要通過電極之間之距離、第 二主要通過電極和第四次要通過電極之間之距 離、及第三次要通過電極和第四次要通過電極之 間之距離一樣。 曰曰 15·如申請專利範圍第13 #之具有一半導體晶片體 之半導體晶片，其中第一晶片選擇構造和第二 片選擇構造係平行配置於半導體晶片體之邊緣u 16. 如申請專利範圍第13項之具有一半導體晶片體 之半導體晶片，其中第一晶片選擇構造和第一 E 片選擇構造，係重配置於與半導體晶片體之邊 B曰 17. 如申請專㈣圍第13項之具有—半導體晶片體 之半導體晶片，其又包括一用以電性連接第 37 200933856 片選擇銲塾與第—主要通過電極之第一晶片選擇 重分佈構件。 18. 如申請專利範圍第13帛之具有一半導體晶片體 曰曰 之半導體晶片，其又包括一用以電性連接第 二晶 片垃擇銲墊與第二和第三主要通過電極之第 片選擇重分佈構件。 ◎之第 19. 如申請專利範圍笛 囡第13項之具有一半導體晶片體 ❹ 之半導體晶片’其又包括數個分別設置於第一主 要通過電極、第一和第二次要通過電極、第二和 第三主要通過電極、及第三和第四次要通過電極 之一端之連接構件。 ::月專利範圍第13項之具有—半導體晶片體 之+導體晶片，其又包括一設置於該半導體晶片 體t面=資料輝塾構造，該資料鮮塾構造係包括 ，貝料銲墊、—電性連接至該資料録塾之第一資 f通過電極、及―電性連接至該第-資料通過電 極之第二資料通過電極。 21.-種層疊半導體封裝，係包括： 蝴兮^一半導體晶片，具有一第一半導體晶片 脰，该第一半導體晶片包括： 第一晶片選擇銲墊，係設置於第一半導體 日曰片體之上方； 第主要通過電極，係電性連接至第一晶 38 200933856 片選擇銲塾；與 -第-次要通過電極，係鄰 銲墊設置；以及 日日片選擇 一第二半導體晶片，具一 _ m ί» μα 、 第一半導體晶片 該第一半導體晶片體包括： 係設置於第二半導體 第二晶片選擇銲墊， 晶片體之上方； ❹ 一第一主要通過電極，係電性連接至第-曰 片選擇銲墊；與 牧王弟一日日 一第二次要通過電極，係鄰近第-銲墊設置； I %弟一日日片選擇 其中第二半導體晶片係設置於第 片之上方，第一和第一 守騷日日 柙弟一丰導體晶片相互位移，而 7:人要通過電極係電性連接至第二主要通過 :明專利範圍第21項之層疊半導體封裝，又包 用以電性連接第一次要通過電極至第二 通過電極之連接構件。 39
TW097111219A 2008-01-25 2008-03-28 Semiconductor chip with chip selection structure and stacked semiconductor package having the same TWI370534B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080008252A KR100900236B1 (ko) 2008-01-25 2008-01-25 반도체 칩 및 이를 갖는 적층 반도체 패키지

Publications (2)

Publication Number Publication Date
TW200933856A true TW200933856A (en) 2009-08-01
TWI370534B TWI370534B (en) 2012-08-11

Family

ID=40862652

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097111219A TWI370534B (en) 2008-01-25 2008-03-28 Semiconductor chip with chip selection structure and stacked semiconductor package having the same

Country Status (5)

Country Link
US (1) US7898834B2 (zh)
JP (1) JP2009177114A (zh)
KR (1) KR100900236B1 (zh)
CN (1) CN101494207B (zh)
TW (1) TWI370534B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171824B2 (en) * 2009-05-26 2015-10-27 Rambus Inc. Stacked semiconductor device assembly
WO2011049710A2 (en) 2009-10-23 2011-04-28 Rambus Inc. Stacked semiconductor device
KR20110099556A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 반도체 패키지 테스트장치
CN103650131B (zh) * 2012-03-14 2016-12-21 松下电器产业株式会社 半导体装置
US10026666B2 (en) 2013-10-18 2018-07-17 Rambus Inc. Stacked die package with aligned active and passive through-silicon vias
KR102188644B1 (ko) * 2014-11-13 2020-12-08 에스케이하이닉스 주식회사 확장된 대역폭을 갖는 반도체 패키지
KR20220072366A (ko) * 2020-11-25 2022-06-02 에스케이하이닉스 주식회사 관통 전극을 포함하는 반도체 칩, 및 이를 포함하는 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360655B2 (ja) * 1999-07-08 2002-12-24 日本電気株式会社 半導体装置
JP3723725B2 (ja) * 2000-07-31 2005-12-07 シャープ株式会社 半導体装置及び３次元積層半導体装置
JP2003023135A (ja) * 2001-07-06 2003-01-24 Sharp Corp 半導体集積回路装置
JP2003060053A (ja) * 2001-08-10 2003-02-28 Fujitsu Ltd 半導体チップ及びそれを用いた半導体集積回路装置及び半導体チップ選択方法
JP4045506B2 (ja) * 2004-01-21 2008-02-13 セイコーエプソン株式会社 積層型半導体記憶装置
JP4580671B2 (ja) 2004-03-29 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置
JP4507101B2 (ja) 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
KR100910229B1 (ko) * 2007-11-13 2009-07-31 주식회사 하이닉스반도체 적층 반도체 패키지

Also Published As

Publication number Publication date
KR100900236B1 (ko) 2009-05-29
CN101494207A (zh) 2009-07-29
US7898834B2 (en) 2011-03-01
US20090189267A1 (en) 2009-07-30
CN101494207B (zh) 2011-12-07
JP2009177114A (ja) 2009-08-06
TWI370534B (en) 2012-08-11

Similar Documents

Publication Publication Date Title
TW200933856A (en) Semiconductor chip with chip selection structure and stacked semiconductor package having the same
TWI314031B (en) Stack structure of circuit board with semiconductor component embedded therein
TWI223418B (en) Semiconductor device
TWI307946B (en) Stack structure of circuit board having embedded with semicondutor component
TW497184B (en) Semiconductor device and semiconductor module using the same
TW201234556A (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
TW201220686A (en) Common mode filter and method of manufacturing the same
TW201029143A (en) Cube semiconductor package composed of a plurality of stacked together and interconnected semiconductor chip modules
TW201101443A (en) Substrate having leads
TW200816439A (en) Array-processed stacked semiconductor packages
TW398059B (en) Semiconductor device having a ball grid array and a fabrication process thereof
TW200818453A (en) Semiconductor package on which a semiconductor device is stacked and production method thereof
TW200905766A (en) Semiconductor apparatus and manufacturing method thereof
CN106328632A (zh) 电子封装件及其制法
JPS59141216A (ja) 減結合コンデンサ−及びその製造法
TW200931634A (en) Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
TWM406265U (en) Inductance IC chip packaging multi-layer substrate
TW200845836A (en) Microelectronic subassembly, and method for the production thereof
TW276356B (zh)
TWI378547B (en) Multi-chip stacked package structure
TW200427023A (en) Semiconductor package
TW201145489A (en) Chip stacked package structure and its fabrication method
TW200945533A (en) Semiconductor package having chip selection through electrodes and stacked semiconductor package having the same
JP2001203108A (ja) コイル装置
TWI294261B (en) Stack structure for circuit board having embedded semiconductor component and method for fabricating the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees