TW200929384A - Vapor deposition of tungsten materials - Google Patents

Vapor deposition of tungsten materials Download PDF

Info

Publication number
TW200929384A
TW200929384A TW97137240A TW97137240A TW200929384A TW 200929384 A TW200929384 A TW 200929384A TW 97137240 A TW97137240 A TW 97137240A TW 97137240 A TW97137240 A TW 97137240A TW 200929384 A TW200929384 A TW 200929384A
Authority
TW
Taiwan
Prior art keywords
tungsten
layer
substrate
precursor
gas
Prior art date
Application number
TW97137240A
Other languages
English (en)
Inventor
Sang-Hyeob Lee
Avgerinos V Gelatos
Kai Wu
Amit Khandelwal
Ross Marshall
Emily Renuart
Wing-Cheong Lai
Jing Lin
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200929384A publication Critical patent/TW200929384A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200929384 九、發明說明： 【發明所屬之技術領域】 本發明之實施例係關於基板處理。更具體地，士欢 不發明 之實施例係關於使用氣相沉積製程在基板上沉積竭材料。 【先前技術】 半導體及電子處理產業持續致力於較大產量，同時增 加沉積在具有較大表面面積之基板上之層之均勻性。這歧 相同因素與新材料結合亦提供每片基板面積之較高的電路 整合。隨著電路整合增加，對關於層厚度之較大均勻性及 製程控制之需求因而浮現。結果，不同技術已發展以在基 板上以具成本效益之方式沉積層，同時保持對層特徵之控 制。 的/儿積製程之一。CVD為通量相依沉積技術，其需要精確 控制基板溫度及引入處理室中之前驅物以產生具有均勻厚 '所需層。這些需求隨著基板尺寸增加而變得更為關 鍵其針對室設計及氣流技術之更高複雜性產生保持 均勻性之需要。 ° 芝可替代CVE)製程的另一種處理方式為循環沉積作用 或原子層沉積（ALD) ’其展示優越的階梯覆蓋率。循 積"ft ffl + / ^ 或ALD由原子層磊晶（ALE)發展而成，並利用化學 吸收技術以連續循環在一基板表面上傳送前驅 &簡單的报 幻七式中’該循環使基板表面暴露至—第一 5
200929384 物、-淨化氣體、-第二前㈣、及該淨 第二前驅物反應以形成作為基板表面上之 合物。該循環係重複以形成層至一所需厚 以高沉積速率形成薄膜層同時提供足 衝突特徵，常迫使犧牲其中一方以獲得另 形成互連由介電層分隔之鄰接的金屬層之 火金屬層沉積在間隙或通孔上方時，此衝丨 CVD技術已用於沉積導電材料，例如，耐 而快速地形成接觸。由於半導體電路系統 鎢已基於優良的階梯覆蓋而獲得使用。結 高產量，藉由CVD沉積鎢在電子裝置及半 廣泛應用。 不過’藉由習用的CVD製程沉積鎢帶 例來說’習用的CVD製程經常導致高深 之通孔「夾止」，並在沉積鎢薄膜期間未完 在半導體基板上之鎢層之毯覆沉積在低於 是耗時的。鎢之沉積速率可藉由增加沉積 說’約500°C至約55CTC，而改善》不過， 之溫度可危及欲形成之積體電路之下方部 的完整。另外，鎢已證實難以均勻地沉積 膜之電阻係數。 因此，存在有對使用氣相沉積技術沉 性之含鎢材料之改善製程之需要。 化氣體。第一及 一薄膜之產品化 变。 夠的階梯覆蓋為 外一方。尤其在 接觸期間，# _ 尤為真。歷史I， 火金屬’以價廉 之增加的整合， 果，由於製程之 導體處理中具有 來數種缺點。舉 寬比（例如，2 〇) 全填充。同樣地， 400°C的温度下 溫度至，舉例來 在此較高範圍内 分之結構及操作 ，其典型增加薄 積具有良好均勻 6 200929384 【發明内容】 本發明之實施例提供一用於沉積含鎢材料之改良製 程。此製程利用浸潰製程及氣相沉積製程以提供具有顯著 - 改善的導電率及表面均勻性之含鶴材料，同時增加生產層 級產出量。在一實施例中提供一種在基板上形成含鎢材料 之方法’其包含將基板放置在一處理室内部'使基板暴露 至連續的矽前驅物氣流、同時使基板暴露至鎢前驅物氣體 0 之間歇性脈衝以在基板上沉積一矽化鎢層。基板暴露至具 有大於1之妙/鶴前堪物流率比之矽前驅物氣體及鎢前驅 物氣體。在其他範例中’矽/鎢前驅物流率比可為約2、約 3、或更大。該方法進一步提供在矽化鎢層上沉積一氮化鶴 層、在氮化鎢層上沉積一鎢成核層、及在鎢成核層上沉積 一鎢塊層。在某些範例中，矽前驅物氣體可以約12Osccm 之流率引入處理室中’而鎢前驅物氣體可以約60 seem之 流率引入。 在某些實施例中’該方法進一步提供在沉積鎢成核層 © 前於預浸潰製程期間（pre-soak process)使氮化鎢阻障層暴 露至含還原劑之預浸潰氣體。在其他實施例中，該方法可 包含在後浸_潰製程期間（P〇st-soak process)使鶴成核層暴 露至含還原劑之後浸潰氣體。用於預浸潰或後浸潰之還原 劑可各自包含矽烷、二矽烷、硼烷、二硼烷、磷化氫、氫、 其衍生物、或其組合。 在某些範例中，基板在矽化鎢層之氣相沉積製程期間 可加熱至由约35〇t至約4〇〇t之範圍内，更佳地，約38〇 200929384 。(：之溫度。在碎化鶴層之氣相沉積製程期間，處理室可具 有由約1 Torr至約10 Torr ’更佳地，由約5 Torr至約
Torr之範圍内之内部壓力。載氣可包含氬、氮、氫、或其 混合物’並具有約3，600 seem之流率。 矽化鎢層可藉由氣相沉積製程來沉積，例如，藉由使 基板暴露至連續的梦前驅物氣流’及使基板暴露至鎢前與 物氣想之間歇性脈衝以沉積矽化鎢層。跨越整個基板所測 0 量到的該矽化鎢層之電阻係數約為225 Ω从-cm或更小， 且厚度介於約30A至約200A之範圍内。 在另一實施例中，提供一用於在基板上形成含鎢材料 之方法’其包含使基板暴露至連續的矽前驅物氣流，同時 使基板暴露至鎮前驅物氣體之間歇性脈衝以沉積梦化鹤 層。該方法進一步提供在ALD製程期間於矽化鎢層上沉積 一氮化鎮層、在預浸潰製程期間使基板暴露至含還原劑之 預浸潰氣體、在另一 ALD製程期間於氮化鎢層上沉積—鶴 成核唐、在後浸潰製程期間使鎮成核.層暴露至含還原劑之 〇 後浸潰氣體、及在鎢成核層上沉積一鎢塊層. 在另一實施例中，提供一用於在基板上形成含鎢材科 之方法’其包含將基板放置在一處理室内部，其中該基板 早已包含一配置其上之矽化鎢層；及在矽化鎢層上沉積— 氮化鎢層。該方法進一步提供在預浸潰製程期間使氮化轉 層暴露蓋含矽烷之預浸潰氣體；相繼使基板暴露至鎢前驅 物及還原氣體以在ALD製程期間於氮化鎢層上沉積鴿成 核層；在後浸潰製程期間使基板暴露至含矽烷之後浸潰氣 ❹ ❹ 200929384 體；及在鶴成核層上沉積-鶴塊層 【實施方式】 本發明之實施例提供一 儿積含鎮材料之改良 程。該製程利用含鴿氣 竹之改艮 改善的導電率及表面均扠供具有顯 級產出量。在-實施例吁曰加生產 .^ ^ Α ώ . 挺供—用於在基板上形成含 材料之方法，其包含估 ^ ^ ^ ^ 9吏基板暴露至連續的矽前驅物氣流 鶴則藤物氣體之間敗性 脈衝乂於氣相沉積製程期間在基 上沉積矽化鎢層。基板 了暴露至具有大於丨之矽/鎢前驅 流率比之矽前驅物氣微 趙及鎢前驅物氣體。在某些範例中 矽/鎢前驅物流率比可為 一 J馮約2 · 1或更大，例如，約3 : i 更大。矽前驅物氣髏可1女、由接治t J具有連續流率’但不必要具有前 -致的流率。㊣前獎物氣體可間歇性產生脈衝進入梦前 物氣體’或以其他方式進入處理室以使基板暴露。 隨後在某些實施例中，一氮化鎮阻障層可沉積在 化鶴層上方 鎮成^層可沉積在氮化鶴阻障層上方， —鶴塊層可沉積在鎢成核層上方。 第i圖說明示範製程1〇〇，其係用於根據本發明之 實施例形成-珍化鎢材料。欲處理之基板首先暴露至石夕 駆物氣體之連續流（步驟11〇卜當矽前驅物氣體流動時， 前驅物氣體之脈衝係間歇性地暴露至基板（步驟12〇)。 共同或單獨地將鎢前驅物氣體及矽前驅物氣體引入至處 室中。當供應鎢前驅物氣艎時，，亦即’鎢及矽前驅物氣 製 著 層 鎢 及 板 物 或 後 驅 矽 且 前 鎢 可 理 體 9 200929384 兩者正流入處理室中時，基板可暴露至鎢前驅物氣體 第一時間週期，該第一時間週期介於約0 · 0 5秒至約5 範圍内，較佳地，由約0 · 1秒至約2秒，更佳地，由贫 - 秒至約1秒，舉例來說，約0.5秒。介於鎢前驅物氣 各脈衝間，當未供應鎢前驅物氣體但保持供應矽前驅 流時，基板暴露至矽前驅物氣體達另一或第二時間週 該時間週期介於由約0.0 5秒至約5秒之範圍内，較佳 0 由約0.1秒至約2秒，更佳地，由約0.2秒至約1秒 例來說，約1秒。當循環間未供應鎢前驅物氣體時， 用矽前驅物氣體作為淨化氣體，以淨化或以其他方式 任何殘留的含鎢前驅物或副產品。或者，一載氣可與 驅物氣體及/或鎢前驅物氣體共流。適當的載氣包含 氮、氫、或其組合。 參照步驟1 3 0，在各沉積循環（步驟11 0及1 20)後 理室可選擇地在鎢前驅物氣體之一預定數目的脈衝後 至一淨化步驟。處理室可部分或本質上排空、以一淨 © 體沖洗、或兩者。淨化氣體可包含氬、氮 '氫、或其組 在步驟 132中，矽前驅物氣體及鎢前驅物氣體之流 止，且處理室可在步驟】34中暴露至淨化氣體。一節 可用來控制處理室之内部壓力。處理室經常在淨化氣 入處理室之前、期間、或之後排空，以移除其中之氣 在一範例中，矽前驅物氣流可在鎢前驅物氣流前停止 另一範例中，鎢前驅物氣流可在矽前驅物氣流前停止 照步驟 1 4 0，在淨化步驟後，沉積循環（步驟 11 0及 達一 秒之 I 0.2 體之 物氣 期， 地， ，舉 可使 移除 矽前 氬' ，處 暴露 化氣 合0 可停 流閥 體流 體。 。在 。按 10 120) 200929384 係重複直S,i建 130之選項亦緊杻f的矽化鎢材料厚度。實施或重複步驟 在步驟u在重複沉積楯環後提供。 有一預定厚度夕0中’於各沉積猶環（步禅及120)後，具 各沉積循環可 積在基板上。在一範例中， 成一梦化鶴材轉思 ^ . 約12A範固内 層，其具有介於約10A至 之厚度。依照特定梦署夕便击 循環可執行 、置之需求’隨後的沉積
地，沉積循環（ 需厚度之矽化鎢層。同樣 步驟110及120)可重满以报出目士 之梦化複场成具有所需厚度 竭材枓可沉積至介 之範圍内之厚度。立德 於約50A至約200入 停止。 纟其後’—旦達成所需厚度’製種100可
:製们〇〇 t ’於矽化鎢層之氣相沉積期間，基板可 在暴露至梦前驅物氣趙前或在步㈣0或120期間加执。 在製程100前或期間，基板可加熱至介於約20crc至約:00 C之範圍内之製程溫度，較佳地，由約3〇〇β(：至約, 更佳地’由約35(TC至約400-C，例如，約38〇<t。在—範 例中，基板溫度可為了隨後的氣相沉積製程而維持。製程 100典型在一處理室中執行，其具有約76〇 τ〇"或更小的 内部壓力’較佳地’介於約O.lTorr至約iooTorr之範固 内，更佳地，由約1 Tori•至約5〇 Torr，更佳地，由約2 T〇r 至約10 Torr。在某些範例中，處理室之内部壓力可介於約 5 Torr至約1 〇 Torr之範圍内。沉積製程經常持續達介於約 1秒至約90秒之範圍内之時間週期》在一範例中，沉積製 程持續約60秒或更短。在另一範例中，沉積製程持續約 11 200929384 3 0秒或更短。在另一範例中，沉積製程持續約1 〇秒。
步驟110及120提供進入處理室之連續的矽前驅物氣 流，而鎢前驅物氣體係間歇性地產生脈衝或添加至處理室 中。鎢前驅物氣體可間歇性地產生脈衝或添加至載氣流及/ 或連續的矽前驅物氣流中或直接進入處理室中。無論如 何，基板係暴露至鎢前驅物氣體之間歇性脈衝。各處理步 驟（步驟1 1 0及丨20)持績由約0.0 1秒至约1 0秒之範圍内， 較佳地，由约0.1秒至约5秒。基板可暴露至具有大於1 之矽/鎢前驅物流率比之矽前驅物氣體及鎢前驅物氣體。在 某些範例中，矽/鎢前驅物流率比可為約2 : 1或更大，例 如，約3: 1或更大、約4:1或更大、約5: 1或更大、或 甚至約10 : 1或更大。 在一實施例中，矽前驅物氣體可具有介於約 5 0 seem 至約300 seem之範圍内之流率，較佳地，由約80 seem至 約200 seem，更佳地，由約100 seem至約150 seem。嫣 前羅物氣體可具有介於約10 seem至約200 seem之範圍内 之流率，較佳地，由約30 seem至約100 seem，更佳地， 由約50 seem至約80 seem。前驅物氣體，例如鶴及/或砂 前驅物氣體，可在有或無載氣的情況下引入處理室中。載 氣可具有介於約50 seem至約4,000 seem之範圍内之流 率，舉例來說，約3,6 0 0 s c c m。 在一範例中，矽前驅物氣體可具有約 60 seem之流 率，而鶴前驅物氣體可具有約 50 seem之流率，因此石夕/ 鎮前媒物之流率比大於1，例如，約1 · 2。在另一範例中， 12 200929384
矽前驅物氣體可具有約90 seem之流率，而鎢前驅物氣體 可具有約60 seem之流率，因此矽/鎢前驅物之流率比大於 1，例如，約1.5。在另一範例中，矽前驅物氣體可具有約 120 seem之流率，而鑛前驅物氣體可具有約60 seem之流 率，因此矽/鎢前驅物之流率比約為2。在另一範例中，矽 前驅物氣體可具有約150 seem之流率，而鎢前驅物氣體可 具有約 5 0 s c c m之流率，因此矽/鎢前驅物之流率比約為 3。在另一範例中，矽前驅物氣體可具有約200 seem之流 率，而鎢前驅物氣體可具有約 50 seem之流率，因此矽/ 鎢前驅物之流率比約為4。 在此處所述之實施例期間所用之氣相沉積處理室可由 位於加州聖克拉拉之應用材料公司購得。軟體常式係執行 以初始化製程配方或序列。軟體常式在執行時將通用電腦 轉換為特定製程電腦，其控制室之操作以便室製程在沉積 製程期間執行。.舉例來說，軟體常式可用以精確控制用於 根據本發明之某些實施例執行製程序列之電子控制閥之啟 動。或者，軟體常式可以硬體執行，如特定應用積體電路 或其他形式的硬體實施、或軟體或硬體之組合。 第2圖說明根據此處所述之另一實施例之用於形成含 鎢材料之製程2 00。在步驟210期間，基板可選擇地暴露 至一預清潔製程。基板經常包含一配置於其上之含矽表面 (例如，矽化物），且在步驟2 2 0期間暴露至氣相沉積製程。 在一範例中，氣相沉積製程包含使基板暴露至連續的梦前 驅物氣流及鎢前驅物氣體之間歇性脈衝，同時在基板上沉 13 200929384 積一碎化鶴層。在步驟230·#βρθ a- u 脒期間，—氮化鎢阻障層係沉積 在含夺化鎮層之基板上或遍及其上方。在另一範例中，氣 μ阻障層可藉iALD製程沉積。可選擇地，含氮化鎮阻 障層之基板可在步驟240中暴露至—預浸潰製程或一第一 浸潰製程。浸潰製程包含傳送預浸漬氣體或含還原劑之還 原氣體或還原劑至處理室中。在另—範例中，基板表面形 成另一處理層，例如，一還原阻障層。 〇 在步驟250中，一成核層（例如，鎢）係沉積在含障障 層之基板上或遍及其上方。大體說來，成核層圩藉由包含 PVD、ALD、CVD、或脈衝CVD之氣相沉積製赛沉積。在 步驟260中，可選擇地，含成核層之基板可暴露炱後濠潰 製程或一第二浸溃製程，其具有如步驟24〇中所用之相同 或相異的還原劑《其後，一塊層（例如，鎢）係於夕驊27〇 期間沉積在成核層上。塊層可藉由CVD製程沉精。 在步驟210期間，基板可暴露至一預清潔製程。基板 經常包含配置其上之石卜多晶⑦、或切表面（例如，# 物）’並可在預清潔製程期間暴露至預清潔溶液、蒸汽、或 電漿。在一實施例中，基板係暴露至氣體形式之還原劑， 例如，矽烷、二矽烷、二硼烷、氫、磷化氫或其衍生物。 —栽氣可與還原劑共流，載氣包含氫、氮、氬威其組合。 在另一範例中，基板係暴露至一電槳預清潔製赛。電槳< 於内部產生（例如，原位電漿）或由外部產生（例如，逮端電 漿系統）。基板可暴露至由含氬、氦 '氖、氫、氮、氨、矽 烷、二矽烷、二硼烷、或其混合物之氡體或氣體潞合物所 14 200929384 氫 潔 L » 之 例 引 約 姨 層 或 矽 〇 鎢 至 化 其 脈 六 驅 室 形成之電漿。在數個範例中’電漿可由氫及氨混合物、 及氮混合物、或氮及氨混合物形成。 在步驟220期間，矽化鎢材料可藉由選擇性的預清 製程其後之氣相沉積製程沉積在基板上或遍布其上。在 實施例中’矽化鎢材料可藉由製程100沉積，如此處所站 基板表面係暴露至連續的矽前驅物氣流及鎢前驅物氣體 間歇性脈衝，同時一矽化鎢層係沉積至基板上。在一範
Q 中，矽前驅物氣體包含矽烷，並可以約120 scein之流率 入處理室中’同時鎢前驅物氣體包含六氟化鎢，並可以 60 sccm之流率引入處理室中。在另一實施例中，矽化 持料可藉由其他ALD或CVD製程沉積。 在步驟230期間，一氮化鎢阻障層可沉積在矽化鎢 上或遍及其上。在一實施例中，氮化鎢阻障層可包含一 多層。氮化鎢阻障層之各層可包含金屬鎢、氮化鎢、氮 化鶴、领彳ΛΑ _ 匕鎢' 氮化物、其衍生物、其合金、或其組合 在一範例中 Υ ’氣化鎢阻障層可藉由ALD製程沉積β氮化 1¾障層可、h 積至至少約3 0 A之厚度’例如，介於約3 〇 a 約l〇〇A之& 乂範圍内，較佳地’約60A。在一範例中，氮 轉阻障層係 '、鞴由AI>D製程沉積在梦化鶴層之上或遍及 上，其係藉山 由相繼產生鎢前驅物氣體及氮前驅物氣體之 衡至處理室φ 甲以使基板表面暴露。鎢前驅物氣體可包含 氟化鶴，並听 J以約60 seem之速率引入處理室中。氮前 物氣體可包人& ^ 各氨，並可以約200 sccm之速率引入處理 15 200929384 中》淨化氣體可包含矽烷或氫，並以約1 000 sccm之速率 引入處理室中。鎢前驅物氣體可包含載氣，例如，氬或氮， 其具有約4,000sccm2流率。 . 在步驟220期間設定之製程條件，例如’溫度及壓力， 可在步驟230期間使用或改變。在一實施例中，於步驟22〇 及230期間’處理室係調整以介於約200»c至約5〇〇它之範 圍内之製程溫度加熱基板’較佳地，由約3〇〇t>c至約45〇 ® °c ’更佳地’由約3 50°c至約4〇〇°c，舉例來說，約38(rc。 處理室可具有約760 Torr或更小之内部壓力，較佳地，介 於約0.1 Torr至約1〇〇 Torr之範圍内，更佳地，由約i τ〇ΓΓ 至約50 Torr，更佳地，由約2 Torr至約1〇 Torr。在一範 例中，在預清潔製程期間使用之處理室可與用來沉積該層 及該阻障層之處理室相同。在另一範例中，於矽化鎢材料 及阻障層之沉積期間所用之處理室可與在步驟240、250、 及260期間用來沉積隨後的浸潰製程及成核層所用之處理 室相同。 在步驟240期間，基板表面可在預浸潰製程期間選擇 地暴露至含還原劑及可選擇的載氣之還原氣體。預浸潰製 程通常為熱製程，但可為電漿製程。還原劑吸收及/或與含 阻障層之基板表面起反應以形成經過處理的表面。經過處 理的表面提供隨後的沉積材料較快的沉積製程。還原劑可 包含矽烷化合物、硼烷化合物、磷化见化合物、氨、胺類 化合物、氫、其衍生物、或其組合。矽烷化合物包含矽烷、 16 200929384 二矽烷、三矽烷、四矽烷、氣矽烷、二氣矽烷、四氯矽烷、 六氯矽烷、或其衍生物，而硼烷化合物包含硼烷、二硼烷、 三硼烷、四硼烷、五硼烷、烷基硼烷，例如，三乙硼烷、 或其衍生物。某些特定的還原劑包含矽烷、二矽烷、二硼 烷、氫、其衍生物、或其組合。一載氣可與還原劑共流。 載氣包含氫、氮、氬、氦或其組合。 基板可在步驟240中於預浸潰製程期間暴露至預浸潰 〇 氣體或還原氣體達一時間週期，其介於約1秒至約90秒之 範圍内，較佳地，由約5秒至約6 0秒，更佳地，由約10 秒至約3 0秒，更佳地，由約1 5秒至約20秒。在預浸潰製 程期間，當基板加熱至一溫度時，基板表面上之阻障層可 暴露至預浸潰氣體；該溫度介於約1 00°C至約600°C之範圍 内，較佳地，由約200 °C至約600 °C，更佳地，由約300 °C 至約5 0 0 °C，更佳地，由約3 5 0 °C至約4 2 0 °C，且更佳地， 由約3 7 5 °C至約5 00°C。處理室可具有介於約0.1 Torr至約 ❿ 150Torr之範圍内之内部壓力，較佳地，由約1 Torr至約 100 Torr *更佳地，由約10 Torr至約50 Torr，且更佳地， 由約20 Torr至約40 Torr。配置在基板上或遍及其上方之 阻障層可還原及/或吸收還原劑以形成用於隨後的成核層 之調節層。 在步驟2 5 0期間，一成核層係沉積在含氮化鎢阻障層 之基板表面上或遍及其上。成核層可藉由例如ALD、CVD、 及/或脈衝CVD之氣相沉積製程沉積。用於沉積成核層之 17 200929384 處理室可與如步驟240及260所述之浸潰製程中所用 理室相同。成核層可包含金屬鎢、硼化鎢、矽化鎢、 鶴合金、其衍生物、或其組合。 . 成核層典型沉積至介於約2A至約20 0A之範圍内 度。在一範例中，具有介於約2A至約50A之範圍内 如，约30A，之厚度之成核層係沉積在基板上，其在 製程期間相繼暴露至六氟化鎢及還原劑（例如，矽烷或 〇 烷）。在另一範例中，具有介於約2A至約200A之範圍 例如，約50A，之厚度之成核層係沉積在基板上，其 衝CVD製程期間同時暴露至六氟化鎢及還原劑（例如 坑或二硼烧）。 在步驟2 6 0期間，基板表面可在後浸潰製程期間 地暴露至含還原劑及可選擇的載氣之另一或第二還 體。後浸潰製程通常為熱製程，但可為電漿製程。還 吸收及/或與含成核層之基板表面起反應以形成經過 φ 的表面。經過處理的表面提供隨後的沉積材料較快的 製程。還原劑可包含矽烷化合物、硼烷化合物、磷化 合物、氨、胺類化合物、氫、其衍生物、或其組合。 化合物包含矽烷、二矽烷、三矽烷、四矽烷、氣矽烷 氯矽烷、四氣矽烷、六氣矽烷、或其衍生物，而硼烷 物包含硼烷、二硼烷、三硼烷、四硼烷、五硼烷、烷 烷，例如，三乙硼烷、或其衍生物。某些特定的還原 含矽烷、二矽烷、二硼烷、氫、其衍生物、或其組合 之處 其他 之厚 ，例 ALD 二硼 内， 在脈 ，矽 選擇 原氣 原劑 處理 沉積 氫化 矽烷 、二 化合 基碼 劑包 18 200929384 載氣可與還原劑共流。載氣包含氫、氮、氬、氣或其組合。 包含成核層之基板可在步驟260中於後浸潰製程期間 暴露至後浸潰氣體或還原氣體達一時間週期，其介於約1 秒至約9 0秒之範圍内’較佳地’由約5秒至約6 0秒’更 佳地，由約1 〇秒至約3 0秒’更佳地’由約15秒至約2 0 秒。在後浸潰製程期間’當基板加熱至一溫度時，基板表 面上之成核層可暴露至後浸潰氣趙；該溫度介於約1〇〇 °C 〇 至約600。(：之範圍内，較佳地’由約200°C至約600°c，更 佳地，由約3 0 0 °C至約5 0 0 °C ’更佳地，由約3 5 0 eC至约4 2 0 。(：，且更佳地，由約375 °C至約500 °C。處理室可具有介於 約0.1 Torr至約150Torr之範圍内之内部壓力，較佳地， 由約1 Torr至約1〇〇 Torr，更佳地，由約1〇 τ〇Γ1•至約50 Torr，且更佳地，由約20 Torr至約40 Torr。配置在基板 上或遍及其上方之成核層可還原及/或吸收還原劑以形成 用於隨後的塊層之調節層。 G 在步驟270期間，一塊層可沉積在含成核層之基板表 面上或遍及其上。塊層可藉由包含CVD或脈衝CVD之氣 相沉積製程沉積。用於沉積塊層之處理室可與如步帮26q 所述之後浸潰製程中所用之處理室相同。塊層可包含金屬 鎢、鎢合金、含鎢材料（例如，硼化鎢、矽化鎢、或磷化鎢）、 或其組合。 在一範例中’一鎢塊層可沉積在基板上之成核層上咬 遍及其上，其在CVD製程期間同時暴露至六氟化鎢及氧 19 200929384 氣。在另一範例中’利用鎮源之PVD製程係用於在成核層 上或遍及其上沉積一塊層。用於浸潰一鎢成核層及在其上 沉積一鎢塊層之製程進一步在共同受讓之美國專利第 6，1 5 6,3 82號中敘述’其併入於此以供參照。當與傳統的成 核填充整合時，如上文所述之含鎢層及阻陣層已顯示特別 的效用以形成具有優越的薄膜性質之特徵結構。一整合方 案可包含ALD、CVD、脈衝CVD製程、或其組合以沉積 含鎢層及阻障層’而成核層可藉由ALD製程沉積。能夠執 行這一類整合方案之整合處理系統包含ENDURA®、 ENDURA SL®、CENTURA®、或 PRODUCER®處理系統， 各自可由位於加州聖克拉拉之應用材料公司購得。這些系 統之任一者可配置以包含至少一個用於沉積含鎢層及阻障 層之ALD室、至少一個用於沉積成核層之ALD或脈衝CVD 室、至少一個用於沉積整體填充之CVD室、及/或至少一 個用於額外材料之PVD室。在—實施例中，一 aLD或cVD 室可配置以執行所有與含鎢層相關之氣相沉積製程。. 第3A圏描畫一示範的多室處理系統3〇〇之概略頂視 圖。一類似的多室處理系統係在共同受讓之美國專利第 5,186,718號中揭示，其併入於此以供參照。處理系統3⑽ 通常包含負載鎖定t 302及3〇4，其用於移送基板進出處 理系統300。典型地，由於處理系統3〇〇位於真空之中， 負載鎖疋t 3〇2及3〇4彳「抽空」引入處理系統之基 板。第一機器人310可在負栽鎖定室3〇2及3〇4和—第一 20 200929384 組一或多個基板處理室312、314、316、及318(顯ί 間移送基板。各處理室312、314、316、及318可 執行數種基板處理操作，例如，ALD、CVD、PVD、 - 預清潔、除氣、定向、或其他基板製程。第一機器 亦移送基板往來一或多個移送室322及324。 移送室322及324係用於維持超高真空條件同 基板在處理系統300内部移送。第二機器人330可 〇 室322及324和一第二組一或多個處理室332、334
及338間移送基板。類似於處理室312、314、316、石 處理室332、334、336、及338可配備以執行數種 理操作，例如，ALD、CVD、PVD、蝕刻、預清潔、 或定向。如果對一欲由處理系統300執行之特定製 需要，則任一處理室312、3 14、316'及318、332 336、及338可由處理系統300移除。微處理器控制 可用於操作處理系統3 00之所有實施態樣。 φ 在一安排中，各處理室332及338可為一 ALD 他氣相沉積室，其適於沉積含不同化學化合物之 廣。舉例來說，相繼的層可包含一層、一 Ρ且障層、 核層。處理室3 34及33 6可為一 ALD室、一 CVD 一 PVD室，其適於形成一塊層。處理室312及314 PVD室、一 CVD室、或一 ALD室，其適於沉積一介 同樣地，處理室316及318可為一蝕刻室，其配備 用於互連特徵結構之孔或開口。處理系統3 0 0之此 ~四傭） 配備以 ϋ刻、 人 3 10 時允許 在移送 、336 ' 13 18» 基板處 除氣、 程為不 、334、 器320 室或其 相繼的 及一成 室、或 可為一 電層。 以餘刻 一特定 21 200929384 安排係提供以說明本發明之某些實施例，且不應用 本發明之其他實施例之範圍。 在另一整合方案中，一或多個ALD室係整合至 處理系統上，而一或多個塊層沉積室係整合至一第 系統上。在此配置中，基板首先在第一系統中處理 一層、一阻障層、及一成核層係相繼沉積在基板上。 基板移動至塊沉積發生之第二處理系統》 〇 在另一整合系統中，一系統可在一單一室中包 沉積與整體填充沉積。一配置以ALD模式與習用i 模式兩者操作之室可用於此處所述之製程。這一類 範例在共同受讓之美國專利第6,878,206號中敘述 入於此以供參照。 在第3B圖中，多室處理系統350通常包含負 室352、354，其用於移送基板進出處理系統350。典 由於處理系統350位於真空之中，負載鎮定室352 ❹ 可「抽空」引入處理系統350之基板。機器人360 載鎖定室352及354和處理室362、364、366、368 及372間移送基板。各處理室362、3 64、3 66、3 68 及 372可配備以執行數種基板處理操作，例如， CVD、PVD、蝕刻、預清潔、除氣、加熱、定向、 基板製程。機器人3 60亦移送基板往返移送室356 對一欲由處理系統350執行之特定製程為不需要， 處理室 362、364、366、368、3 70、及 372 可由處 於限制 一第一 二處理 ，其中 其後， 含成核 玲 CVD 室之一 ，其併 載鎖定 .型地， 及354 可在負 、370、 、370、 ALD、 及其他 。如果 則任一 理系統 22 200929384 350移除。微處理器控制器380可用於操作處 之所有實施態樣。 在一安排中，各處理室364及370可為一 適於沉積一成核層；各處理室366及368可為 一 CVD室、或一 PVD室，其適於形成一整體填 在另一安排中，前述之相繼層皆可在各處 366、368、370、及3 72中沉積，因為各室可配 ® 種基板處理操作，例如，ALD、CVD、PVD、 潔、除氣、加熱、定向、及其他基板製程。相 含一層、一阻障層、一成核層、及一塊層。此 理系統3 5 0之不同安排係提供以說明本發明， 限制此處之實施例之範圍。 不管整合方案，層可具有位於約1人至約 内之厚度，舉例來說，由約5 A至約10 A。阻 積至至少約3 0 A之厚度，例如，介於約3 0 A 〇 之範圍内，較佳地，約60人。成核層可具有介 約2 0 0 A之範圍内之厚度，舉例來說，由約5 人，且塊層可具有由約100人至約10,000人之 度，舉例來說，由約1，〇〇〇Α至約5,000A。不 膜之厚度可依一給定應用之特徵結構尺寸及 化。因此，薄膜係適當地依尺寸沉積以與一給 何相符。下文為某些示範幾何及應用，其可由 述之實施例所沉積之一成核層得益。 理系統350 ALD室，其 一 ALD 室、 :充沉積層。 理室 364 、 備以執行數 蝕刻 '預清 繼的層可包 處提及之處 且不應用於 1 0 A之範圍 障層經常沉 至約100 A 於約2人至 A至約100 範圍内之厚 過，這些薄 深寬比而變 定應用之幾 根據此處所 23 200929384 第4A至4E圖顯示一半導體特徵結構之橫剖面圖，該 製程之一實施例係用於填充通孔460。在第4A圖t，基板 400包含至少一通孔460，其形成在基板表面450内部。基 板表面450可為一含矽表面。在第4B圖中，矽化物層45 2 藉由使基板暴露至連續的矽前驅物氣流及使基板暴露至鎢 前驅物氣體之脈衝而沉積至基板表面450 ^接著，在第4C 圖中’阻障層454可藉由ALD、CVD、或PVD技術沉積至 黏著層452及具有通孔46〇之基板4〇〇上.黏著層452及 阻障層454可包含金屬鎢、氮化鎢、硼化鎢、氮硼化鎢、 發化鎢、氮矽化鎢、磷化鎢、其衍生物、其合金、或其組 合。在一範例中’黏著層452可包含金屬鎢、矽化鎢、硼 化鎢、或其合金。在另一範例中，阻障層454可包含氮化 鎢、氮矽化鎢、氮硼化鎢、或其合金。 如第4D圊所描晝，在氮化鎢阻障層成核前，一浸潰 裝程可對阻障層454實施》浸潰製程使通.孔460内部之阻 障層454之側壁以約與通孔460外側之阻障層454相同之 速率黏附及生長鎮成核層456。當省略浸潰製程時，鎮成 核層456在侧壁上之生長相對於通孔460外側之鎮成核層 456之生長來說為不固定的》一旦鎮成核層456已經沉積， 則一次要浸潰或後浸潰製程矽實施以處理鎢塊層45 8 »如 第4E圖所示’當填充通孔460時，後浸潰製程提供鎮塊 層458更平滑地繼續生長。 第5圖為具有放置鄰接溝槽電容530之頂部部分之存 24 200929384 取電晶體520之一習用的DRAM裝置之橫剖面圖。用於 DRAM裝置510之存取電晶體520係放.置鄰接溝槽電容530 之頂部部分*較佳地，存取電晶體520包含一 n_p_n電晶 趙’其具有源極區522、閘極區524、及汲極區526。問極 區524為一 p推雜的梦蟲晶層，其配置在p +基板之上方。 存取電晶體520之源極區522為一N +摻雜的材料，其配置 ❹ ❹ 在閘極區524之一第一侧，而汲極區526為_ n +摻雜的材 料’其配置在閘極區524之一相對於源極區522之第二側。 源極和汲極區522和524可連接至鎢插座56〇β各鎢 插座560包含含鎢材料層562、鎢成核層564、及鎢整體填 充566。含鎢材料層562可為一雙層堆疊，其包含氣相沉 積矽化鶴及隨後的ALD沉積氮化.鶴。鎮成核層564可如上 文所述般使用一浸潰製程及一 ALD製程或一浸清製程及 脈衝CVD製程來形成。鎢整體填充566可使用—後浸潰 製程及隨後的CVD製程來沉積。溝槽電容53〇通常包含第 一電極5 3 2、第二脅权c，λ竹 電極534、及配置於其間之介電材料536。 p+基板充槽電纟53Q之第—電極⑴，並連接至地連 接 溝槽538形成在P+基板中，並以充當溝槽電容53〇 之第二電極534 重摻雜的N+多晶矽填充。介電材料 係配置在第一電搞 電極532(例如，Ρ +基板）及第二電極S3 如，N +多.晶石夕）之門 礴。鎢襯層5 62可為一雙層堆疊， 含氣相沉積矽化鈇n ^ ' 鎢及隨後的ALD沉積氮化鎢。溝槽 530亦包含一第一 电合 層’其包含配置在介電材料536及第一 25 雖然前述的 基板作為—第_
❹ 200929384 電極532間之鎢襯層54〇。鎢襯層54〇可為—雙層 其含矽化鎢及氮化鎢。較佳地，—包含鎢襯層542 層係配董在介電材料536及第二電極534間。或者 層54〇及542為-組合薄臈，例如，金屬鎮/氣化欽 DRAM裝置利用一 n_p_n電晶體 電極、及一 N+多晶矽作為電容之一 極本發明預期以其他電晶體設計及電極材料形成 裝置。此夕卜’本發明尚預期其他裝£，例如，冠狀 如此處所用之「基板表面」或「基板」指的是 形成在基板上之材料表面，薄臈處理在一製造製 係於其上執行。舉例來說，一可在其上執行處理之 面包含材料，例如，單晶、彡曰曰日、或非晶妙、應變 緣層上覆矽（S〇I)、摻雜矽、矽鍺、鍺、神化鎵、玻 寶石、氧化梦、氣化梦、氮氧化#、及/或破捧雜氧 舉例來說，BLACK DIAMOND®低k介電質，其可 加州聖克拉拉之應用材料公司購得。基板可具有不 規格，例如，200酬或3 00咖直徑的晶圓，和矩形 形面板，例如，可用於LCD或太陽能面板處理。除 他方式指明，否則此處所述之實施例及範例較佳地 2〇〇刪直徑或300醜直徑，更佳地，3〇〇咖直徑， 上實施。此處所述之製程實施例可用於在許多基 面’尤其，在阻障層、層、或導電層上沉積金屬鎢 鶴、硼化鎢、氣硼化鎢、矽化鎢、氣矽化鎢、磷化 堆$， 之第二 ，鎢襯 〇 ‘一 P + 第二電 DRAM 蒙容。 基板或 程期間 基板表 矽、絕 璃、藍 化矽， 由位於 同尺寸 或正方 非以其 在具有 之基板 板及表 、氮化 鎢、其 26 200929384 衍生物 '其合金、其组合、或其π 、他含鎢材料本發i 例在其上可為有用之基板包含， 〜不受限於，半導 例如，結晶矽（例如，矽< 1 〇 〇 > 士 或矽 < 1 1 1 > )、^ 應變石夕、石夕錯、換雜或無摻雜的之 多晶矽、摻雜或4 矽晶圓、及圖案化或無圖案化的曰” π日日圓。基板可暴濟 處理製程以拋光、蝕刻、還原、备 氣化、羥化、退 或烘烤基板表面。 ❹ 如此處所用之 原子層沉積」 或「循環沉積 的是相繼引入二或多種反應化合物以在一基板表面 一材料層。二、三、或多種反應化合物或可引入至 之反應區域中。通常，纟反應化合物係以一時間延 以允許各化合物在基板表面上黏附及/或反應。在― 樣中’一第一前驅物或化合物 域，隨後為一第一時間延遲。 Α係產生脈衝進入 接下來’一第二前驅 合物B係脈衝進入反應區域，隨後為一第二延遲
間延遲期間’-淨化氣體，例如，氬或氮、係引入 中以淨化反應區域或以其他方式由反應區域移除任 的反應化合物或副產品。或者，淨化氣體可在整個 程期間連續流動，以便在介於反應化合物之脈衝間 延遲期間僅有淨化氣體流動。在替代的實施例中， 體亦可為-還原齊1，例如，氫、二硼烷、或矽烷。 合物或產生脈衝直到一所需薄膜或薄膜厚度在基板 形成。在任一方案中，脈衝化合物A、淨化氣體、 两之實施 體晶圓， t化梦、 摻雜的 ^至一預 火、及/ 用j指 上沉積 處理室 遲分隔 實施態 反應區 物或化 在各時 處理室 何殘留 沉積製 之時間 淨化氣 反應化 表面上 脈衝化 27 200929384 合物B、及淨化氣體之ALD製程為一 ALD循環。一循環 可始於化合物A或化合物B之任一者，並繼續循環之個別 順序直到達到具有所需厚度之薄膜。在另一實施例中，一 • 含化合物A之第一前驅物、一含化合物B之第二前驅物、 及一含化合物C之第三前驅物各自分隔及替代地產生脈衝 至處理室中。或者，一含化合物A之第一前驅物及一含化 合物B之第二前驅物各自分隔及替代地產生脈衝至處理室 〇 中，同時一含化合物C之第三前驅物連續流入處理室中。 或者，一第一前驅物脈衝可在時間上與一第二前驅物脈衝 重疊，而一第三前驅物脈衝不與第一及第二前驅物脈衝之 任一者在時間上重疊。 如此處所用之一「脈衝」係意指一特定化合物之量， 其間歇或不連續地引入一處理室之反應區域中。各脈衝中 一特定化合物之量可依照脈衝持續時間而隨時間變化。各 脈衝之持續時間可依數種因素變化，例如，所用的處理室 G 之容量、耦合至其上之真空系統、及特定化合物自身的揮 發性/反應性。此處所用之一「半反應」指的是一前驅物脈 衝，及隨後的淨化步驟。 實施例： 下文的假設範例可藉由在一基板（例如，3 0 0酿直徑） 上使用此處實施例中所述之氣相沉積製程沉積一矽化鎢層 來執行。隨後，一氮化鎢阻障層可藉由使用六氟化鎢及氨 之 ALD製程沉積在矽化鎢層上或遍及其上。在某些範例 28 200929384 中，碎烧氣體可包含一載氣，例如’氬、氮、氫、或其組 合。 實施例1 :基板係放置在一沉積室中，並暴露至一氣 相沉積製程以在下列.條件下形成一矽化鎢層： 試劑：矽烷（SiH4)及六氟化鎢（WF6); 磨力··約5 Torr ; 溫度：約3 8 0 °C ; 流率··矽烧約120 seem '及六氟化鎢約6〇 sccm ; ’、氟化鶴之脈衝持續時間：約〇. 5秒（供應）、約〇 5 秒（未供應）。 此氣相沉積循環係持續直到矽化鎢層具有約2〇〇人之 厚度（約30個循環）。接下來，一氣化鎢阻障房係在沉積室 中使用ALD製程在下列條件下形成在矽化鎢層上： 試劑：矽烷、六氟化鎢、及氨（Nh3);
壓力：約5 Torr ; 溫度：約380°C ; 流率.硬院約2〇〇SCcm、六i化 队1G瑪約6〇sccm、氣 ，，、1，〇〇〇 seem、及氬約 4 〇〇〇 secm ; 脈衝持續時間：矽烷持靖的 現符績約1.5秒、矽烷淨化約1.5 办、六氟化鎢持績約〇 5秒、> ' ，、氟化鎢淨化約2 · 0秒、氨 •續約2.0秒、及氨淨化持續約2 〇秒。 接下來’-轉成核層係在沉積室中使用副製程在下 歹】條件下形成在氮化鎢阻障層上： 29 200929384 試劑：六氟化鎢、梦烧、及数； 壓力：約5Torr; 溫度：約4 0 0 °C ; 流率：六氟化鎮約 6 0 s c c m、氬中之 5 %石夕烧約 1 0 0 seem、及氬約 6,000 seem; 脈衝持續時間：六氟化鎢持續約 〇 · 5秒、六氟化鎢 淨化持續約2.0秒、矽烷持續約1 .5秒、及矽烷淨化持績 〇 約1.5秒。 ALD製程持續直到成核層具有約25人之厚度。其後， 一鎢塊層在約400°C下使用一 CVD製程在第二成核層上沉 積六氟化鎢-氫至約5 00 A之厚度。 實施例 2 :基板係放置在一沉積室中，並暴露至一氣 相沉積製程以在下列條件下形成一矽化鎢層： 試劑：矽烷及六氟化鎢； Μ 力：約 5 Torr ; φ 溫度：約3 8 0 °C ; 流率：梦院約120 seem、及六|L化鶴約60 seem; 六氟化鎢之脈衝持續時間：約〇 · 5秒（供應）、約0 · 5 秒（未供應）。 接下來，一氮化鎢阻障層係在沉積室中使用ALD製程 在下列條件下形成在矽化鎢層上： 試劑：石夕烧、六氣化鎢、及氨； 壓力：約5 Torr ; 30 200929384 溫度：約3 8 0 °C ; 流率：石夕燒約200 seem、六氟化鎢約60 seem、及 氨約 l，000 sccm; 脈衝持續時間：矽烷持續約1 · 5秒、矽烷淨化約1. 5 秒、六氟化鎢持續約0 · 5秒、六氟化鎢淨化約2 · 0秒、氨 持續約2.0秒、及氨淨化持續約2.0秒。 接下來，基板矽放置在一沉積室中，並在下列條件下 〇 暴露至一浸潰製程： 試劑：矽烷； 壓力：約90 Torr ; 溫度：約400°C ; 流率··矽烷約200 seem ;及 持續時間：約24秒。 接下來，一鎢成核層係在沉積室中使用在ALD製程下 列條件下形成在氮化鎢阻障層上： φ 試劑：六氟化鎢、矽烷、及氬； 壓力：約5 Torr ; 溫度：約400°C ; 流率：六氟化鎢約 60 seem、氬中之 5%矽烷約 100 seem、及氬約 6,000 seem; 脈衝持續時間：六氟化鎢持續約0 _ 5秒、六氟化鎢 淨化持續約2.0秒、矽烷持續約1 .5秒、及矽烷淨化持續 約1.5秒。 31 200929384 1 25 A之厚度。其後， ’並在下列條件 件下暴露至一第二浸 試劑：矽烷； 麼力.約9〇Torr.; 溫度：約40〇eC ;
ALD製程持續直到 基板係保持在沉積室中 潰製程： 流率：矽烷約200 sccin;及 持續時間：約24秒。 隨後，一鎢塊層在約4〇〇t下使用一 CVD製程在第二 成核層上沉積六氟化鎢-氩至約500 A之厚度。 雖然前文係引導至本發明之實施例。本發明之其他及 進一步的實施例可在不偏離其基本範圍之情況下發想，且 其範圍係由跟隨之申請專利範圍決定。 【圖式簡單說明】 所以’可詳細了解本發明之上述特徵之方法、本發明 之更具體的敘述'上文之簡短總結可藉由參考實施例來獲 得’而某些實施例在附加圖式中說明。不過，須注意附加 圖式僅說明本發明之典型實施例，且因此不應將其視為對 其範圍之限制，因為本發明可容許其他等效之實施例。 第1圖說明一流程圖，其描述使用根據此處所述之一 實施例之氣相沉積技術形成一矽化鎢層之一製程序列； 第2圖說明一流程圖，其描述根攄此處所述之另一實 32 200929384 施例形成含鎢材料之一製程序列； 第3A至3B圖描畫一示範的整合處理平台，其可在此 處所述之製程期間使用； 第4A至4E圖根據此處所述之另一實施例描晝在不同 製程階段期間之基板之橫剖面圖；及 第 5圖描晝根據本發明之一實施例形成之習用的 DRAM裝置之橫剖面圖。 ❹ 【主要元件符號說明】 100 、 200 製程 110、 120、 130、 132、 134、 140、 210、 220、 230、 240、 250 、 260 、 270 步驟 3 00、3 50 處理系統 302 、 304 、 352 、 354 負載鎖定室 310 第一機器人 赢 312、 314、 316、 318、 332 ' 334 ' 336、 338、 364、 366、 p 368 ' 370 、 372 處理室 320 微處理器控制器 322 ' 324 ' 356 移送室 330 第二機器人 360 機器人 3 80 微處理器控制器 400 基板 33 200929384
450 基板表面 452 黏著層 454 阻障層 456 鎢成核層 458 鶴塊層 460 通孔 510 DRAM裝置 520 存取電晶體 522 源極區 524 閘極區 526 汲極區 530 溝槽電容 532 第一電極 534 第二電極 536 介電材料 538 溝槽 540、 542 鎢襯層 541 地連接 560 鶴插座 562 含鎢材料層 564 鎢成核層 566 鎢整體填充

Claims (1)

  1. 200929384 十、申請專利範圍： 1. 一種用於在一基板上形成·-含鶴材料之方法，包含： 在一處理室内部於一氣相沉積製程期間在一基板上沉 積一矽化鎢層，包含： . 使該基板暴露至一矽前驅物氣體的一連續氣流 下；及 使該基板暴露至一鎢前驅物氣體之間歇性脈衝 〇 下，同時流動該矽前驅物氣體並在該基板上沉積該矽化鎢 層，其中該基板係暴露至具有一大於1之矽/鎢前驅物流率 比之該矽前驅物氣體及該鎢前驅物氣體下； 在該矽化鎢層上沉積一氮化鎢層； 在該氮化鎢層上沉積一鎢成核層；及 在該鑛成核層上沉積一鶴塊層。 2. 如申請專利範圍第1項所述之方法，其中該矽/鎢前驅 G 物流率比約為3或更大。 3. 如申請專利範圍第1項所述之方法，其中該基板係暴露 至該鎢前驅物之各脈衝達一第一時間週期，其介於約 0.1秒至約2秒之一範圍内。 4. 如申請專利範圍第3項所述之方法，其中該基板係在該 鎢前驅物氣體之脈衝間暴露至該矽前驅物達一第二時 35 200929384 間週期，其介於約〇. 2秒至約5秒之一範圍内。 5. 如申請專利範圍第4項所述之方法，其中該第一時間週 期約為0.5秒。 6. 如申請專利範圍第5項所述之方法，其中該第二時間週 期約為1秒。 ❹ 7. 如申請專利範圍第1項所述之方法，其中該矽前驅物氣 體包含矽烷，且該鎢前驅物氣體包含六氟化鎢。 8. 如申請專利範圍第7項所述之方法，其中該鎢塊層係藉 由一化學氣相沉積製程沉積。 9. 如申請專利範圍第8項所述之方法，其中該鎢成核層或 ® 該氮化鎢層係藉由一原子層沉積製程沉積。 10. 如申請專利範圍第1項所述之方法，其中該矽化鎢層、 該氮化鎢層、及該鎢成核層係在該相同的處理室内部各 自沉積。 1 1.如申請專利範圍第1 〇項所述之方法，其中該鎢塊層亦 在該相同的處理室内部沉積。 36 200929384 12. —種用於在一基板上形成一含鎢材料之方法，包含： 將一基板放置在一處理室内部； 在一氣相沉積製程期間於該基板上沉積一矽化鎢層， . 包含： 使該基板暴露至一連續的矽前驅物氣流下；及 使該基板暴露至一鎢前驅物氣體之間歇性脈衝 〇 下，同時流動該矽前驅物氣體並沉積該矽化鎢層，其中該 基板係暴露至具有一約 2或更大之矽/鎢前驅物流率比之 該矽前驅物氣體及該鎢前驅物氣體下； 在該矽化鎢層上沉積一氮化鎢層；及 在該氣化嫣層上方沉積一鶴材料。 13. 如申請專利範圍第12項所述之方法，其中該基板係在 各該脈衝期間暴露至該鎢前驅物氣體持續一第一時間 〇 週期，其介於約0.1秒至約2秒之一範圍内。 14. 如申請專利範圍第13項所述之方法，其中在各該脈衝 後，該基板係暴露至該矽前驅物氣體，且該基板未暴露 至該鎢前驅物氣體持續一第二時間週期，其介於約0 · 2 秒至約5秒之一範圍内。 1 5 ·如申請專利範圍第1 4項所述之方法，其中該第一時間 37 200929384 週 1 6 _如 週 17·如 氣 ❹ 1 8 ·如 氣 19. 如 氣 20. 如 氣 約 21. 如 層 内 期約為0.5秒。 申請專利範圍第12項所述之方法，其中該第二時間 期約為1秒。 申請專利範圍第12項所述之方法，其中該矽前驅物 體包含矽烷，且該鎢前驅物氣體包含六氟化鎢。 申請專利範圍第17項所述之方法，其中該矽前驅物 體具有一流率，其介於約60 seem至約200 seem之 範圍内。 申請專利範圍第18項所述之方法，其中該鎢前驅物 體具有一流率，其介於約30 seem至約150 seem之 範圍内。 申請專利範圍第12項所述之方法，其中該基板在該 相沉積製程期間係加熱至一溫度，其介於約3 5 0 °C至 400°C之一範圍内。 申請專利範圍第12項所述之方法，其中該矽化鎢 、該氮化鎢層、及該鎢材料係分別在該相同的處理室 部沉積而成。 38 200929384 22. 如申請專利範圍第21項所述之方法，其中沉積該鎢材 料的步驟更包含： 在該氮化鑛層上沉積一鑛成核層；及 在該鎢成核層上沉積一鶴塊層。 23. 如申請專利範圍第21項所述之方法，其中一跨越該基 © 板所測量出來的該矽化鎢層之電阻係數約為2 2 5 Ω β - cm或更小。 24. 如申請專利範圍第23項所述之方法，其中該矽化鎢層 具有一厚度，其介於約30A至約200人之一範圍内。 25. —種用於在一基板上形成一含鎢材料之方法，其包含： 將一基板放置在一處理室内部； ❿ 在一氣相沉積製程期間於該基板上沉積一珍化鎮層， 其包含： 使該基板暴露至一連續的矽前驅物氣流下； 使該基板暴露至一鎢前驅物氣體之間歇性脈衝 下，同時流動該矽前驅物氣體並沉積該矽化鎢層，其中該 基板係暴露至具有一約2或更大之矽/鎢前驅物流率比之 該矽前驅物氣體及該鎢前驅物氣體下； 在一原子層沉積製程期間，於該矽化鎢層上沉積一氮 39 200929384 化鎢層； 沉積一鎢 預浸潰製 或該基板 至一包含 在一原子層沉積製程期間，於該氮化鎢層上 成核層，其中該基板係在沉積該鎢成核層前之一 程期間暴露至一包含一還原劑之預浸潰氣體下， 係在沉積該鎢成核層後之一後浸潰製程期間暴露 該還原劑之後浸潰氣體下；及 在該鎢成核層上方沉積一鎢塊層。 〇
    40
TW97137240A 2007-09-28 2008-09-26 Vapor deposition of tungsten materials TW200929384A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US97612007P 2007-09-28 2007-09-28

Publications (1)

Publication Number Publication Date
TW200929384A true TW200929384A (en) 2009-07-01

Family

ID=40511838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97137240A TW200929384A (en) 2007-09-28 2008-09-26 Vapor deposition of tungsten materials

Country Status (2)

Country Link
TW (1) TW200929384A (zh)
WO (1) WO2009042713A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427704B (zh) * 2009-07-31 2014-02-21 Ulvac Inc 半導體裝置之製造裝置及半導體裝置之製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009026249B4 (de) * 2009-07-24 2012-11-15 Q-Cells Se Plasma unterstütztes Abscheideverfahren, Halbleitervorrichtung und Abscheidevorrichtung
FR3046801B1 (fr) 2016-01-19 2020-01-17 Kobus Sas Procede d'elimination d'un depot metallique dispose sur une surface dans une enceinte
FR3046878B1 (fr) * 2016-01-19 2018-05-18 Kobus Sas Procede de fabrication d'une interconnexion comprenant un via s'etendant au travers d'un substrat
US20180019165A1 (en) 2016-07-14 2018-01-18 Entegris, Inc. CVD Mo DEPOSITION BY USING MoOCl4
CN111162039A (zh) * 2018-11-08 2020-05-15 长鑫存储技术有限公司 金属导电结构及半导体器件的制备方法
CN111199912A (zh) * 2018-11-19 2020-05-26 长鑫存储技术有限公司 一种半导体结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7262125B2 (en) * 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US7141494B2 (en) * 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
JP2007523994A (ja) * 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積
WO2006019603A2 (en) * 2004-07-30 2006-02-23 Applied Materials, Inc. Thin tungsten silicide layer deposition and gate metal integration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427704B (zh) * 2009-07-31 2014-02-21 Ulvac Inc 半導體裝置之製造裝置及半導體裝置之製造方法

Also Published As

Publication number Publication date
WO2009042713A1 (en) 2009-04-02

Similar Documents

Publication Publication Date Title
TWI520268B (zh) 高溫鎢金屬化製程
TWI809712B (zh) 用於在基板上形成鈷層的方法
JP7485736B2 (ja) ３ｄ ｎａｎｄデバイス用の誘電体材料上におけるモリブデンを含有する低抵抗膜の成膜
JP4674061B2 (ja) 薄膜形成方法
TWI490945B (zh) 處理基板的方法
TWI428469B (zh) 用以使用原子層沉積技術沉積鎢層之方法
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
US7691742B2 (en) Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7144806B1 (en) ALD of tantalum using a hydride reducing agent
KR20190028743A (ko) MoOCl4의 사용에 의한 CVD Mo 증착
TWI633624B (zh) 用於銅阻障層應用之摻雜的氮化鉭
US9546419B2 (en) Method of reducing tungsten film roughness and resistivity
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
TWI687536B (zh) 沈積鉭鋁薄膜的製程
TW201214532A (en) Metal gate structures and methods for forming thereof
TW200419642A (en) Integration of ALD/CVD barriers with porous low k materials
TW200929384A (en) Vapor deposition of tungsten materials
WO2002067319A2 (en) Copper interconnect structure having diffusion barrier
WO2006019603A2 (en) Thin tungsten silicide layer deposition and gate metal integration
TW202246575A (zh) 用於填充間隙之方法以及相關半導體處理設備
TW202021046A (zh) 形成具有嵌入式阻障層的穿孔之方法
KR20040059431A (ko) 반도체 소자의 티타늄 실리사이드 콘택 형성 방법
JP4931170B2 (ja) タンタル窒化物膜の形成方法
TWI515803B (zh) 矽化鉭內的摻雜鋁
JP4065351B2 (ja) 欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法