TW200925340A - GaN epitaxial substrate, semiconductor device and methods for manufacturing gan epitaxial substrate and semiconductor device - Google Patents

GaN epitaxial substrate, semiconductor device and methods for manufacturing gan epitaxial substrate and semiconductor device Download PDF

Info

Publication number
TW200925340A
TW200925340A TW097137788A TW97137788A TW200925340A TW 200925340 A TW200925340 A TW 200925340A TW 097137788 A TW097137788 A TW 097137788A TW 97137788 A TW97137788 A TW 97137788A TW 200925340 A TW200925340 A TW 200925340A
Authority
TW
Taiwan
Prior art keywords
gan
substrate
layer
semiconductor device
manufacturing
Prior art date
Application number
TW097137788A
Other languages
English (en)
Inventor
Seiji Nakahata
Kensaku Motoki
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200925340A publication Critical patent/TW200925340A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H01S5/0042—On wafer testing, e.g. lasers are tested before separating wafer into chips

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Description

200925340 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種GaN磊晶基板、半導體裝置、GaN磊 晶基板以及半導體裝置之製造方法。 【先前技術】 先前，製作LED(Light Emitting Diode，發光二極體）等 之半導體裝置時，為了提高發光效率等之各種元件特性， 一直使用單晶之GaN基板。例如，下述專利文獻1中揭示 〇 有如下之方法：在藍寶石等之高品質基板上使ZnO層成長 之後，改變ZnO層之極性而使GaN單晶層成長之後，使 ZnO溶解，藉此獲得GaN單晶之基板。 專利文獻1:曰本專利特開2004-284831號公報 【發明内容】 發明所欲解決之問題 然而，於使用單晶GaN基板製作半導體裝置之情形時， 會產生以下之問題。亦即，於單晶基板上使磊晶層成長之 W 步驟、或者形成磊晶層後切開半導體裝置之步驟中，磊晶 層或單晶基板容易產生龜裂。如此，使用單晶基板來製作 . 半導體裝置時，經常會出現不合格品，良率未必增高。 本發明係鑒於上述情況而完成者，其目的在於提供一種 實現良率之提高之GaN磊晶基板、使用該GaN磊晶基板之 半導體裝置、GaN磊晶基板以及半導體裝置之製造方法。 解決問題之技術手段 為了達成上述目的，本發明之GaN磊晶基板之特徵在於 134849.doc 200925340 包括.於底層基板上使第1 GaN層磊晶成長之第1 GaN層形 成步驟；於第1 GaN層形成步驟之後，於底層基板之上表 面形成凹部之凹部形成步驟；以及於凹部形成步驟之後， 於第1 GaN層上使第2 GaN層磊晶成長之第2 GaN層形成步 驟。
藉由上述製造方法，於底層基板上使第！〇心層磊晶成 長之後於底層基板之上表面形成凹部時，凹部附近之第直 GaN層之成長方向將發生變更。而其他區域之第】〇心層 之成長方向則不會發生變更，故而將形成具有最初磊晶成 長之第1 GaN層所具有之成長方向的部分、以及具有不同 的成長方向的部分，從而形成第丨GaN層中存 數個成長方向之部分之狀態。其後,於具有 向之第1 GaN層上使第2 GaN層磊晶成長，藉此，不同成長 方向之GaN層將成長為不同之結晶，從而可製作具有多晶 GaN層之GaN磊晶基板。 發明者等人經潛心、研究結果發現，若使用藉由本製造方 法而獲得之GaN磊晶基板來製作半導體裝置，可減少磊晶 層或基板上之上述龜裂之產生’從而可實現製作半導體； 置時良率之提高。 本發明之GaN蟲晶基板之製造方法亦可為如下之难樣， 即，於第丨GaN層形成步驟之前’具有於底層基板2上表 面以圖案化形成掩模層之掩模層形成步驟。土 造方法亦可為底層基板 部形成步驟中，於單層 又’本發明之GaN磊晶基板之製 由單層所構成之態樣。此時，於凹 134849.doc 200925340 之底層基板上形成凹部。 另外，亦可為如下之態樣，即，底層基板由複數層所構 成，且於凹部形成步驟中於底層基板之最上層形成上述凹 部。根據該態樣’可增加可選擇作為底層基板之材料。因 此，可在更廣泛之製造條件下製作本發明之GaN磊晶基 板。 本發明之半導體裝置之製造方法具有如下步驟：於底層 基板上使第1 GaN層磊晶成長之第1 GaN層形成步驟、於第 1 GaN層形成步驟之後於底層基板之上表面形成凹部之凹 部形成步驟、於凹部形成步驟之後於第1 GaN層上使第2 GaN層磊晶成長來製作GaN磊晶基板之第2 GaN層形成步 驟、以及使用GaN蟲晶基板來製作半導體裝置之裝置製造 步驟。 此時，於底層基板上使第1 GaN層磊晶成長之後，於底 層基板之上表面形成凹部，藉此，凹部附近之第1 ^州層 之成長方向發生變更。而其他區域之第i GaN層之成長方 向則未發生變更，故而將形成具有最初磊晶成長之第i GaN層之成長方向之部分、以及具有不同的成長方向之部 分’從而形成在第1 GaN層中存在具有複數個成長方向之 部分之狀態。其後，使用在具有複數個成長方向之第j GaN層上使第2 GaN層蟲晶成長而獲得之GaN遙晶基板來製 作半導體裝置，藉此可減少製作半導體裝置時之龜裂之產 生’從而可實現良率之提高。 又，本發明之半導體裝置之製造方法中，亦可於第i 134849.doc 200925340
GaN層形成步驟之前，具有於底層基板之上表面以圖案化 '形成掩模層之掩模層形成步驟。 本發明之半導體裝置之製造方法中，底層基板亦可由單 層所構成。 又，本發明之半導體裝置之製造方法亦可為如下之態 樣，即，底層基板由複數層所構成，且於凹部形成步驟中 於上述底層基板之最上層形成上述凹部。 另外，於本發明之半導體裝置之製造方法亦可為如下之 態樣，即，作為裝置製造步驟，使用自GaN磊晶基板去除 底層基板而獲得之GaN基板來製作半導體裝置，半導體裝 置中並未使用底層基板，藉此，選擇作為底層基板之材料 之限制減少，從而可使用更廣泛之材料來作為底層基板。 進而，藉由僅將由多晶GaN層構成之層用於半導體裝置， 可獲得裝置特性較高之半導體裝置，從而可進一步提高良 率。 本發明之GaN磊晶基板之特徵在於，具備在主表面上具 有凹部之底層基板、以及積層於主表面上之多晶（^1^層。 積層於底層基板之主表面上之GaN層為多晶，藉此可抑制 製作半導體裝置時之龜裂之產生，從而實現良率之提高。 又’本發明之GaN磊晶基板亦可具備配置於底層基板與 多晶GaN層之間之掩模層。 又，本發明之GaN磊晶基板亦可為底層基板由單層所構 成之態樣。 另外，本發明之GaN磊晶基板亦可為底層基板由複數層 134849.doc 200925340 所構成，且於底層基板之最上層具有凹部之態樣。 本發明之半導體裝置之特徵在於，包括：GaN磊晶基 板，其具有於主表面具有凹部之底層基板、以及積層於主 表面上之多晶GaN層；以及半導體層，其積層於GaN磊晶 基板之多晶GaN層上《藉此，積層於底層基板之主表面上 之GaN層為多晶’故而可抑制製作半導體裝置時之龜裂之 產生，實現良率之提高。 發明之效果 根據本發明’可提供一種實現良率之提高之GaN磊晶基 板、使用該GaN蟲晶基板之半導體裝置、GaN磊晶基板以 及半導體裝置之製造方法。 【實施方式】 以下’ 一面參照隨附圖式，一面對本發明之實施形態進 行詳細說明。再者，於圖式之說明中，對相同或者相等之 要素使用相同符號，且省略重複說明。 (第1實施形態） 圖1係表示本發明之第1實施形態之GaN磊晶基板5 i之製 造方法之圖。本實施形態之GaN磊晶基板50之製造方法 中，包括： (1) 第1 GaN層形成步驟，如圖ία以及圖1B所示，於底層基 板10上使第1 GaN層11磊晶成長； (2) 凹部形成步驟，如圖1C所示，於第1 GaN層形成步驟之 後’於底層基板10之上表面形成凹部l〇a ;以及 (3) 第2 GaN層成長步驟，如圖ic以及圖id所示，於凹部形 I34849.doc -10- 200925340 成步驟之後，於藉由凹部形成步驟而變形之第i GaN層1 la 上使第2 GaN層12蟲晶成長。以下’對上述之各製造步驟 進行詳細說明。 首先’準備圖1A所示之單晶之底層基板1〇。作為底層基 板1〇’較好的是InP、GaAs、GaP、GaN、A1N等。該等半 導體材料於凹部形成步驟中，容易形成凹部，因此適合作 為本實施形態之底層基板。 其次’作為第1 GaN層形成步驟，如圖1 b所示，於底層 ® 基板10上使第1 GaN層11磊晶成長。作為第1 GaN層11之成 長方法，係使用例如HVPE法（Hydride Vapor Phase Epitaxy ’氫化物氣相磊晶法）等。厚度約為1 μιη。 接著’作為凹部形成步驟’如圖lc所示，於底層基板1〇 之上表面形成凹部1 〇a。作為凹部之形成方法，例如可列 舉：自成長爐中取出可具備第i以^層丨丨之底層基板1〇， 利用NH3等具有腐蝕性之液體來進行蝕刻之方法；於成長 〇 爐中使用HC1氣體或NH3氣體來進行蝕刻或加熱之方法。 具體而吕，例如有流入800〇c之高溫下之HC1氣體來進行蝕 刻之方法。藉由該等處理，而如圖1(：所示在底層基板1〇 ' 之上表面形成凹部10a之同時，使第1 GaN層亦變為藉由蝕 * 刻或加熱而使尤其覆蓋凹部1〇a之上表面之部分等之磊晶 層發生局部變形之第1 GaN層Ua。 當於該第！ GaN層lla之上表面進一步使G福晶成長 時形成如圖1D所示之第2 Ga]s^ 12。作為第2 GaN層形 成步驟，於圖1〇中，係於第！ GaN層lla之上表面使第2 134849.doc 200925340
GaN層12遙晶成長。藉此，將第2 GaN層12形成為多晶 層。圖1D之第1 Ga>^na以及第2 (3&1^層12中之箭頭模式 性地表示結晶之成長方向。如此獲得之GaN磊晶基板中， 如圖1D所示’有時亦會在底層基板1〇與第1 〇以層Ua之間 殘留凹部l〇a。 此處’將如上所述而獲得之GaN磊晶基板51之結晶構 造，與先前之單晶GaN基板加以比較來進行說明。圖2係 模式性地表示對先前例之單晶GaN基板5〇、與本發明之第 1實施形態之GaN磊晶基板51進行XRD(X-ray Diffraction， X射線繞射）測定時所獲得之峰值之圖。圖2A係單晶GaN 基板50之例，囷2B係藉由第1實施形態而獲得之GaN磊晶 基板51之例。各圖中所包含的係模式性地表示結晶基板之 表面之圖、該圖之中心線部分之剖面圖（箭頭表示結晶之 成長方向）、以及對其照射X射線時所獲得之XRD圖案之 例。 如圖2A所示，單晶GaN基板5〇為單晶，故而其成長方向 (圖中之箭頭）實際上亦呈單一方向。當向該上表面照射χ 射線L時，X射線L會於具有單一方向之成長方向（結晶方 位）之結ΒΘ面上反射’故而獲得單一之峰值。然而，如圖 2Β所示’於第1實施形態之GaN磊晶基板5 1之情形時，存 在晶界（或者如小傾角粒界般之界面），且於該晶界中結晶 之成長方向在發生變化。當向該晶界附近照射χ射線L 時，X射線L會於複數個（兩個）結晶面上發生反射，故而於 所獲得之XRD圖案中峰值會分裂為複數個（兩個）。如此， 134849.doc 12 200925340 藉 向多晶基板照射x射線時，、结晶之成長方向各不相同 此可見到分裂之峰值。 發月者等人發現，藉由使用如圖2B所示於圖案中可 測^到刀裂之峰值之由GaN多晶構成之㈣蟲晶基板來製 作半導體裝置，與使用如圖2A所示之㈣單晶來製作之情 形相比，可減少製作半導體裝置時之龜裂之產纟，從而可 實現良率之提高。其原因可認為如下。 ❹
百先，作為龜裂之產生原因，可認為係應力。具體而 °使用早Ba GaN基板作為底層來製作半導體裝置時，係 於底層基板上形成與GaN不同之組成、或者雜質量不同之 磊晶層。因此，於單晶GaN基板與磊晶層上，晶格常數或 熱膨張係數會不同，故而於蠢晶層之形成過程中或者形成 之後，會於基板與磊晶層之界面產生應力。該應力成為龜 裂之產生原因。 又，作為其他之龜裂產生原因，可認為係，於形成磊晶 層後之冷卻過程、進而形成磊晶層後之下表面加工時、或 者於晶片化步驟中，被施以熱外力或者機械性外力時容易 產生龜裂。 然而’如本實施形態般，GaN基板具有晶界之情形時， 可認為晶界發揮著緩衝材料般之作用（緩衝功能）。具體而 言’可認為會獲得如下之效果，即，當例如GaN基板產生 應力時’於含有大量結晶缺陷之晶界處，位錯會增加而使 得應力得到緩和，或者經由結晶缺陷，結晶產生滑動而使 得應力得到緩和等。如此’如本實施形態般，藉由使用由 134849.doc •13· 200925340 多晶GaN構成之GaN磊晶基板來製作半導體裝置，可獲得 龜裂之產生較少而良率較高之裝置。 (第2實施形態） 圖3係表示本發明之第2實施形態之GaN磊晶基板52之製 造方法之圖。本實施形態之GaN磊晶基板52之製造方法具 有如下之步驟： (1) 掩模層形成步驟，如圖3A所示，於底層基板20之上表 面以圖案化形成掩模層21 ; (2) 第1 GaN層形成步驟，如圖3B所示，於形成有掩模層21 之底層基板20之上表面使第1 GaN層22磊晶成長； (3) 凹部形成步驟，如圖3c所示，於第1 GaN層形成步驟之 後於底層基板20之上表面形成凹部2〇a ;以及 (4) 第2 GaN層形成步驟，如圖3c以及圖3d所示，於凹部形 成步驟之後，於藉由凹部形成步驟而變形之掩模層21&以 及第1 GaN層22a上，形成第2 GaN層23。以下，一面與第1 實施形態進行比較’ 一面對上述各製造步驟加以詳細說 明。 第2實施形態之G aN遙晶基板52之製造方法中，與第1實 施形態相比之不同點在於，作為掩模層形成步驟，係於底 層基板20之上表面以圖案化形成掩模層21。作為該掩模層 21，較好的是例如Si〇2膜等。又，作為掩模層之圖案化形 成方法，一般之形成方法即可。具體而言，例如將Si〇2膜 塗佈於整個面上之後’如圖4所示，以將每邊5 μίη之正方 形60以5 μπι之間隔60a呈矩陣配置之方式而進行光微影钮 134849.doc Η 200925340 刻，藉此獲得掩模層21。 如此，於底層基板20之上表面形成有掩模層21之情形 時，當如圖3C所示，於底層基板2〇之上表面形成凹部2〇a 時，將與實施形態1同樣地，凹部20a上之第i (^⑽層22發 生局部變形而使該部分之成長方向發生改變，變為包含晶 界之第1 GaN層22a。同時，伴隨著凹部之形成，掩模層21 如圖3C般發生傾斜，而變為已發生位移之掩模層21a，於 如此之掩模層21 a上’於後續之第2 GaN層23之形成步驟 中，GaN朝向與最初之成長方向不同之方向進行磊晶成 長。藉此，可獲得包含作為多晶層之第2 GaN層23之GaN 蟲晶基板。 如上所述，第2實施形態中亦可與第1實施形態同樣地， 製作包含多晶GaN層之GaN磊晶基板52。並且，藉由使用 該GaN磊晶基板52來製作半導體裝置，可獲得龜裂之產生 較少而良率較高之裝置》 (第3實施形態） 圖5係表示本發明之第3實施形態之GaN磊晶基板53之製 造方法之圖。本實施形態之GaN磊晶基板53之製造方法具 有如下步驟： (1)第1 GaN層形成步驟，如圖5A以及圖5B所示，於底層基 板30A之、第2底層基板層31之上表面，使第1 GaN層32磊 晶成長，其中上述底層基板30A由第1底層基板層30、以及 第1底層基板層30之上表面之第2底層基板層31這兩層所構 成； 134849.doc 15 200925340 ⑺凹部形成步驟，如圖5C所示，於第1 GaN層形成步驟之 後’於第2底層基板層31 (底層基板之最上層）之上表面形成 凹部3 1 a ;以及 (3)第2 GaN層成長步驟，如圖sc以及圖5D所示，於凹部形 成步驟之後’於藉由凹部形成步驟而變形之第1 GaN層32a 之上使第2 GaN層33磊晶成長。 以下’一面與第1實施形態及第2實施形態進行比較，一 面對上述各製造步驟進行詳細說明。 於第3實施形態之GaN磊晶基板53之製造方法中，與第1 實施形態以及第2實施形態之不同點在於，底層基板3〇A由 複數層構成。當使底層基板30A形成為複數層時，於凹部 形成步驟中’於本實施形態中係在底層基板之最上層即第 2底層基板層31上形成凹部。作為第2底層基板層31所使用 之半導體材料’較好的是容易在凹部形成步驟中形成凹部 之InP、GaAs、GaP、GaN、A1N等。又，於本實施形態中 用作第1底層基板層30之材料，並不限於上述之inp、 GaA、GaP、GaN、A1N等，而可使用例如藍寶石基板等 之、不易因#刻等而腐钱之材料。作為於第1底層基板層 30上形成第2底層基板層31之具體方法，例如有如不之方 法，即，準備（〇〇〇l)C面藍寶石基板來作為第！底層基板層 30，於其上使用 MOCVD法（Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沈積法）’使GaN結晶膜成 長，藉此形成第2底層基板層31。 如上所述，根據第3實施形態，可製作包含多晶GaN層 134849.doc •16- 200925340 之GaN磊晶基板53。並且，藉由使用該GaN磊晶基板53來 製作半導體裝置，可獲得龜裂之產生較少而良率較高之裝 置。此外，根據本實施形態，底層基板30A由複數層構 成’由此用作底層基板30A之材料之選項增加，從而可在 更廣泛之製造條件下製作GaN磊晶基板53。 (第4實施形態） 圖6係表示本發明之第4實施形態之GaN磊晶基板54之製 造方法之圖。本實施形態之GaN磊晶基板54之製造方法具 有如下之步驟： (1) 掩模層形成步驟’如圖6A所示，於由第1底層基板層 40、以及第1底層基板層40之上表面之第2底層基板層41此 兩層所構成之底層基板40 A之上表面，形成掩模層42; (2) 第1 GaN層形成步驟，如圖6B所示，於形成有掩模層42 之第2底層基板層41之上表面，使第1 GaN層43磊晶成長； (3) 凹部形成步驟，如圖6C所示，於第1 GaN層形成步驟之 後於第2底層基板層41(底層基板之最上層）之上表面，形成 凹部41 a ;以及 (4) 第2 GaN層成長步驟，如圖6C以及圖6D所示，於凹部形 成步驟之後，於藉由凹部形成步驟而變形之第i GaN層 上’使第2 GaN層44蟲晶成長。以下，一面與第#施形態 〜第3實施形態進行比較’一面對上述之各製造步驟進行詳 細說明。 第4實施形態之GaN遙晶基板54之製造方法與^實施形 態之相同點在於’底層基板4〇A由複數層構成。本實施形 134849.doc 200925340 態進而與第2實施形態同樣地，具有如下之特徵，即，於 第1 GaN層成長步驟之前，具有以圖案化形成掩模層42之 掩模層形成步驟。 如上所述，根據第4實施形態，可製作包含多晶GaN層 之GaN磊晶基板54。並且’藉由使用該GaN磊晶基板54來 製作半導體裝置’可獲得龜裂之產生較少而良率較高之裝 置。進而，根據本實施形態’底層基板40A由複數層構 成，由此用作底層基板40A之材料之選項增加，從而可於 更廣泛之製造條件下製作GaN磊晶基板54。 藉由上述第1實施形態〜第4實施形態而獲得之GaN蟲晶 基板51〜54’可直接用於半導體裝置之製作。又，可根據 需要’將由第1 GaN層以及第2 GaN層所構成之層與底層基 板10、20、30A、40A分離，而作為多晶之GaN基板用於半 導體裝置之製造。自GaN磊晶基板51〜54分離底層基板 10、20、30A、40A而用作GaN基板，藉此僅將由GaN構成 之層用於半導體裝置，因此可製作高性能之半導體裝置。 於以下之本發明之半導體裝置之實施形態中，對使用多 晶之GaN基板1之半導體裝置進行說明，該多晶之GaN基板 1係自藉由上述第1實施形態〜第4實施形態而獲得之GaN遙 晶基板51〜54分離底層基板10、2〇、3〇a、40A而得。 (第5實施形態） 圖7係本發明之第5實施形態之半導體裝置11〇之圖。如 圖7所示’本實施形態之半導體裝置11〇包含：半導體層， 其包括依次形成於GaN基板1之上表面之η型^…層2〇1、η 134849.doc 200925340 型AlGaN層202、發光層203、p型AlGaN層204及p型GaN層 205 ; p側電極251，其位於p型GaN層205之上表面；以及η 側電極252，其位於GaN基板1之下表面。該半導體裝置 110作為LED(Light Emitting Diode，發光二極體）而發揮作 用。
. 發光層203亦可設為多層重疊著例如GaN層與In〇.2Ga〇.8N 層之雙層構造之MQW(Multi-Quantum Well，多重量子井） 構造。 ® 本實施形態之半導體裝置110係藉由例如以下之方法來 製作。首先，作為裝置製造步驟，於GaN基板1之上表 面，藉由MOCVD法而依次形成η型GaN層201、η型AlGaN 層202、發光層203、p型AlGaN層204、以及p型GaN層 205。繼而，於p型GaN層205之上表面，形成厚度100 nm 之p側電極25 1。進而，於GaN基板1之下表面形成η側電極 252，藉此而獲得作為半導體裝置110之LED。 _ 根據上述第5實施形態，使用包含多晶GaN層之GaN磊晶 基板來製作半導體裝置，藉此可製作龜裂之產生較少而良 率較高之半導體裝置（LED)。 (第6實施形態） . 圖8係本發明之第6實施形態之半導體裝置120之圖。如 圖8B所示，本實施形態之半導體裝置120包含：半導體 層，其包括依次形成於GaN基板1之上表面之η型GaN緩衝 層206、η型AlGaN包覆層207、η型GaN光波導層208、活化 層209、非摻雜InGaN抗劣化層210、p型AlGaN間隙層 134849.doc -19· 200925340 211、p型GaN光波導層212、ρ型AlGaN包覆層213及p型 GaN接觸層214 ; p型GaN接觸層214之上表面之p側電極 251 ;以及GaN基板之下表面之η側電極252。該半導體裝 置120作為LD(LaserDiode，雷射二極體）而發揮作用。 本實施形態之半導體裝置120藉由例如以下之方法來製 作。首先，作為裝置製造步驟，如圖8A所示，於GaN基板 1之上表面’利用MOCVD法，依次形成η型GaN緩衝層 206、η型AlGaN包覆層207、η型GaN光波導層208、活化層 209、非摻雜AlGaN抗劣化層210、ρ型AlGaN間隙層211、ρ 型GaN光波導層212、ρ型AlGaN包覆層213及ρ型GaN接觸 層214。其次，於ρ型GaN接觸層214之整個上表面利用 CVD法而形成Si〇2膜之後’利用光微影蝕刻而形成圖案。 其次’如圖8B所示，藉由蝕刻，而形成隆起緣215，直至p 型AlGaN包覆層213之厚度方向之特定深度為止。其後去 除Si〇2膜之後，於基板整個面上形成§丨〇2絕緣膜216 ^其 次’藉由光阻圖案形成以及蝕刻而僅於ρ型GaN接觸層之 上表面形成ρ侧電極25 1 ^其後，於下表面形成η側電極 252’藉此獲仵作為半導體裝置12〇之LD。 再者’ Si〇2膜之形成可使用真空蒸鍍法、濺鍍法等， Si〇2膜之蚀刻可藉由使用含氟之蝕刻氣體之RIE(Reactive Ion Etching，反應性離子蝕刻）法。 根據上述第6實施形態，使用包含多晶GaN層之GaN磊晶 基板來製作半導體裝置120,藉此可製作龜裂之產生較少 而良率較高之半導體裝置（ld)12〇。 134849.doc -20- 200925340 (第7實施形態） 圖9係本發明之第7實施形態之半導體裝置13〇之圖。如 圖9所示，本實施形態之半導體裝置13〇包含：一層以上之 ΠΙ族氮化物半導體層221，其包括依次形成於GaN基板R 上表面之1型0^層2213及1型八1(}心層2211以及丨型 八1〇3>1層22115之上表面之源極電極253、閘極電極254及汲 極電極255。該半導體裝置13〇作為HEMT(High Eiectr〇n Mobility Transistor，高電子移動率電晶體）而發揮作用。 本實施形態之半導體裝置13〇藉由例如以下之方法來製 作。作為裝置製造步驟，如圖9所示，於GaN基板丨之上表 面，使i型GaN層221a、i型八1(5心層22113成長之後，藉由光 微影蝕刻法以及舉離法，而於丨型入1(33]^層2211?上形成源極 電極253以及汲極電極255之後，進而形成閘極電極254， 藉此獲得作為半導體裝置130之HEMT。 根據上述第7實施形態，使用包含多晶GaN層之GaN磊晶 基板來製作半導體裝置130，藉此可製作龜裂之產生較少 而良率較高之半導體裝置（HEMT)130。 (第8實施形態） 圖10係本發明之第8實施形態之半導體裝置140之圖。如 圖ίο所示，本實施形態之半導體裝置140於GaN基板1之上 表面，具有rT型GaN層221作為一層以上之πΐ族氮化物半導 體層’於GaN基板1之下表面具備歐姆電極256。又，於n-型GaN層221之上表面具備肖特基電極257 ^該半導體裝置 140作為肖特基二極體而發揮作用。 134849.doc -21 · 200925340 本實施形態之半導體裝置14〇藉由例如以下之方法來製 作。作為裝置製造步驟，如圓10所示，於GaN基板ι上， 藉由MOCVD法’而使η·型GaN層221成長。其次，於GaN 基板1之整個下表面形成歐姆電極256。進而，藉由光微影 蝕刻法以及舉離法，而於n-型GaN層上形成肖特基電極 257。藉由以上方式，來獲得作為半導體裝置14〇之肖特基 二極體。 根據上述第8實施形態，使用包含多晶GaN層之〇aN磊晶 基板來製作半導體裝置140,藉此可製作龜裂之產生較少 而良率較高之半導體裝置（肖特基二極體）14〇。 (第9實施形態） 圖11係本發明之第9實施形態之半導體裝置15〇之圖。如 圖11所示，本實施形態之半導體裝置l5〇MGaN基板ι之上 表面，形成η·型GaN層221c作為一層以上之ΠΙ族氮化物半 導體層221，且於it型GaN層之上表面之一部分區域形成ρ 型GaN層221d以及η+型GaN層221e。進而，於GaN基板1之 下表面具備汲極電極255，於η·型GaN層221c之上表面具備 閘極電極254 ’於n+型GaN層22 le之上表面具備源極電極 253。該半導體裝置bo作為垂直型Mis(Metal Insulator Semiconductor，金屬_絕緣體_半導體）電晶體而發揮作用。 本實施形態之半導髏裝置150藉由例如以下之方法來製 作。作為裝置製造步驟，如圖11所示，於GaN基板1上， 藉由MOCVD法而形成n-型GaN層221c，繼而，藉由選擇離 子注入法，於ιΓ型GaN層之上表面之一部分區域依次形成ρ 134849.doc -22· 200925340 型GaN層221d以及n+型GaN層221e。其次，使用Si02膜保 護型GaN層221c之後進行退火處理，使注入離子活化。 藉由 P-CVD(Plasma enhanced Chemical Vapor Deposition， 電漿化學氣相沈積法）法而形成Si02膜作為垂直型MIS用絕 緣膜之後，藉由光微影蝕刻法以及使用緩衝級氫氟酸之選 擇蝕刻法，對上述垂直型MIS用絕緣膜之一部分進行蝕 刻，並藉由舉離法，於n+型GaN層221e之上表面形成源極 電極253。其次，藉由光微影蝕刻法以及舉離法，於上述 垂直型MIS用絕緣膜上，形成閘極電極254。進而，於GaN 基板1之整個下表面形成汲極電極255，藉此獲得作為半導 體裝置150之垂直型MIS電晶體。 根據上述第9實施形態，使用包含多晶GaN層之GaN磊晶 基板來製作半導體裝置150,藉此可製作龜裂之產生較少 而良率較高之半導體裝置（垂直型MIS電晶體）150。 實施例 以下，以根據本發明之GaN磊晶基板以及半導鱧裝置之 製造方法製作而成之半導體裝置作為實施例，以使用先前 之單晶GaN基板製作而成之半導體裝置作為比較例，對本 發明進行進一步詳細說明’但本發明並不為以下之實施例 所限定。 <製作實施例以及比較例中所使用之基板> (製作實施例1〜5 〇以及實施例A〜E中所使用之GaN基板） 使用上述第4實施形態之方法來製作GaN磊晶基板。首 先’於2.5英吋（實施例1~50)或者3英吋（實施例A〜E)之 134849.doc -23· 200925340 (0001)C面藍寶石基板上，使用MOCVD法，使GaN結晶膜 (相當於第1 GaN層）成長3 μιη(相當於第1 GaN層形成步 驟）。其後，將該GaN結晶膜所成長之藍寶石基板自爐中取 出，於GaN結晶膜上積層Si02膜，使用窗口大小5 μπι、線 寬5 μιη之格子狀之圖案（圖4所示之掩模圖案60之負圖 . 案），藉由光微影蝕刻來進行圖案化。其後，於Si02膜上 使用HVPE法，於1000°C下進行厚度1 μπι左右之GaN結晶 成長。當試著取出已成長之基板時，一部分成長有GaN結 〇 晶，且亦觀察到一部分未成長GaN結晶之區域。再次插入 至HVPE爐中，於800°C下使HC1氣體流入，進行蝕刻（相當 於凹部形成步驟）後，自爐取出並進行SEM(Scanning Electron Microscope，掃描式電子顯微鏡）觀察後發現，底 層之GaN結晶以及已成長之GaN結晶之一部分已被钱刻， 且亦可觀察到傾斜之GaN結晶。將該基板再次插入至 HVPE爐中，於1000°C下使GaN結晶成長直至厚度300 μιη _ 左右（相當於第2 GaN層形成步驟）後，自HVPE爐中取出。 藉由以上步驟，來獲得GaN磊晶基板。 繼而，將該GaN遙晶基板之中由GaN之多晶所構成之層 . 之部分自藍寶石基板切出，而獲得多晶GaN基板。 (XRD測定） 對藉由上述方法而獲得之多晶GaN基板之XRD圖案進行 測定，來測定結晶之峰值分裂之部位之數量及峰值數。 使用圖12，對XRD圖案之測定方法加以具體說明。使用 雙結晶X射線繞射裝置作為測定裝置，測定條件係狹縫寬 134849.doc -24- 200925340 度為縱500 μιηχ橫200 μπι，X射線入射方向為<11_2〇>方 向’且繞射面為（〇〇〇4)面。圖12係表示多晶GaN基板之 XRD圖案之測定點之圖。如上所述，自GaN基板之中心， 於<11-20>方向以及^-丨⑽〉方向上以1〇 mm之間隔設定13 處測疋點。對該等點之XRD圖案進行測定，求出各測定點 上之XRD峰值有無分裂以及峰值之數量。 . 圖1 3係於一個測定點上進行測定所得之XRD圖案之例。 如上所述，根據自各測定點上所測定之XRD圖案而獲得之 © 13個峰值分裂之有無以及峰值數量，按以下之順序求出分 裂峰值之平均數。首先，設產生有峰值分裂之測定點（峰 值數為2以上之點）之個數為N處（N為1〜13之整數），產生有 峰值分裂之測定點上之峰值數分別為a丨〜叫時，將利用以 下之一般式（1)而求出之數作為分裂峰值之平均數。 分裂峰值之平均數=(a! +…+aN)/N (1) 對複數個多晶GaN基板，求出上述之數值，以區分為實 φ 施例1〜50中所使用之基板。使用該等實施例1〜50之多晶
GaN基板（各實施例十分別為10片’共計500片），根據以下 之各半導體裝置之製造方法來製作半導體裝置。 作為用於實施例A〜E之半導體裝置中之基板，準備50片 . 大j為3英吋、峰值分裂產生部位為1處（\=1)、峰值分裂 P位之峰值分裂數為2(分裂峰值之平均數為2)之多晶 GaN基板。使用該等基板，根據以下之各半導體裝置之製 造方法來製作半導體裝置。 (比較例1〜5以及比較例A〜E之單晶GaN基板） 134849.doc -25- 200925340 作為比較例1〜5，使用大小2.5英吋且厚度400 μπι之單晶 GaN基板，作為比較例Α〜Ε，使用大小3英吋且厚度4〇〇 μιη 之單晶GaN基板。對該等單晶GaN基板，與用於實施例中 之多晶GaN基板同樣地進行XRD圖案測定後發現，於任一 測定點上均未產生峰值分裂。 <半導體裝置之評價方法> (1.龜裂之評價） 利用微分干涉顯微鏡（Differential interference c〇ntrast microscope)，對分配至各實施例/比較例中之基板進行觀 察’確認有無龜裂。觀察部位為各基板之除了外周5 mm以 外之整個表面，物鏡之觀察倍率設定為20倍。當發現有龜 裂時’若長度100 μιη以上之龜裂為30條以上，則視為存在 龜裂而認為不合格，不進入後續之步驟。 龜裂之評價於各半導體裝置之製造步驟中實施兩次。第 一次係於基板上使半導體層成長之後（顯示結果之表1〜表 10中’ s己為"龜裂@遙晶層"）’第二次係進行於基板之下表 面形成電極等之加工之後（表1〜表10中，記為"龜裂@背面 包覆層）。於表示結果之表1~表10中’表示不視為存在龜 裂之基板（合格之基板）之片數。 (2.裝置之評價） 關於藉由各半導體裝置之製造步驟而製作之半導體裝置 之裝置特性之評價為如下所述。首先，作為相當於各半導 體裝置之比較例之包含單晶GaN基板之半導體裝置之裝置 特性之測定’係分別對LED測疋發光強度，對ld測定雷射 -26- 134849.doc 200925340 壽命’對ΗΕΜΤ、肖特基二極體以及垂直型應電晶體測 疋接通電阻’並算出該等之平均值以及σ。根據該結果， 對實施例之各半導體裝置進行裝置特性之測定，將結果為 比較例中之裝置特性之（平均值-σ)以上者視為合格。對比 較例中所包含之裝置亦同樣地，將結果為比較例之裝置特 性之（平均值-σ)以上者視為合格。 使用上述評價中所得之數值之中、兩次龜裂評價中均合 格之基板之片數（表hiO中以"龜裂@背面包覆層”表示之 片數）、以及裝置特性之評價結果（合格晶片之比例），利用 以下之一般式（2)，而算出總良率。 總良率=龜裂評價中合格之基板之片數乂裝置特性之合格晶 片比例（％)+1〇 (2) 利用上述方法，對以下之半導體裝置之實施例以及比較 例進行評價。將半導體裝置之製造方法之詳細以及評價結 果顯不為如下。 〈實施例1〜10、比較例1> 實施例1〜10以及比較例1係作為本發明之第5實施形態之 半導體裝置110之LED。製造方法以及評價方法為如下所 述。 於大小2.5英吋、厚度400 μπι之多晶GaN基板（比較例1係 使用單晶GaN基板）上，利用MOCVD法，依次使厚度5 之 η 型 GaN層、厚度 3 nm 之 In〇_2Ga〇.8]s^、厚度 nm2 AlwGawN層、厚度150 nm之p型GaN層磊晶成長，來作為 一層以上之III族氮化物半導體層。 134849.doc -27- 200925340 利用微分干涉顯微鏡進行觀察，對龜裂之有無進行評 價，以進行磊晶基板之挑選（第一次）。 進而，於p型GaN層之上表面形成厚度100 nmip側電 極。其次，由於容易分離成晶片，故而將ρ型GaN層之表 面貼附於研磨用之固持器上之後，使用包含平均粒徑3〇 ' 研磨粒之漿料進行研磨，使得多晶GaN基板（或者 單晶GaN基板）之厚度由400 μηι變為1〇〇 μπι。 其後，分離成各晶片後，於成為多晶GaN基板（或者單晶 GaN基板）之下表面之中央部之位置，形成直徑8〇叫^厚度 100 nm之η側電極，並利用微分干涉顯微鏡進行觀察，評 價龜裂之有無，以進行磊晶基板之挑選（第二次）。接著， 將該半導體分離成400 μιηχ400 μπι之各晶片。藉由以上方 法’而製作實施例1〜1 〇以及比較例1之Led之後，對裝置 特性進行評價。將結果示於表1。 [表1] LED GaN基板大小：2英吋 實施例 比較例 1 2 3 3 4 3 5 5 6 5 7 8 8 9 10 1 峰值分裂部分之數量：N 1 8 13 13 0 分裂峰值之平均數 2 4 2.3 4.7 2.2 5.8 2.5 4.9 2.3 4.3 0 龜裂@磊晶層(片） 9 10 10 10 10 10 10 10 10 10 6 龜裂@背面包復層(片） 7 7 8 8 9 9 9 10 10 10 3 裝置特性：合格晶片(％) 80 81 67 65 63 59 58 58 52 51 84 總良率 56.0 56.7 53.6 52.0 56.7 53.1 52.2 58.0 52.0 51,0 25.2 如表1所示’將使用多晶GaN基板製作而成之半導體裝 置（實施例1〜10)，與使用單晶GaN基板製作而成之半導體 裝置（比較例1)進行比較後得知，龜裂@磊晶層以及龜裂@ 134849.doc -28- 200925340 背面包覆層之η , 、月數（合格之基板之片數）得到增加，從而龜 生得到抑制。多晶GaN基板之峰值分裂部位之數量 N越多，龜芻女π止丨 裂抑制之效果越好，因龜裂產生而導致之不合 抬^越少。淮 ’關於考慮到裝置特性之評價之半導體裝置 之良率亦係實施例1〜10均高於比較例i。 <實施例A、比較例A> 除了使用大小為3英吋之基板作為多晶GaN基板/單晶 GaN基板之方面以外利用與實施例1〜以及比較例1同 樣之方法，來製作作為實施例A以及比較例A之LED，並對 裝置特性進行評價。將結果示於表2。 [表2] LED GaN基板大小：3英时 --- 實施例 比較例 A 1 A 峰值分裂部分之數量：N 0 分裂峰值之平均數 2 0 龜裂@蟲晶層(片） 9 3 龜裂@背面包覆層(片） 7 2 裝置特性:合格晶片(〇/〇) 總良率 85 ~5^~ 82 16.4 如表2所示，將使用多晶GaN基板製作而成之半導體裝 置（實施例A)與使用單晶GaN基板製作而成之半導體裝置 (比較例A)進行比較後得知，龜裂@磊晶層以及龜裂@背 面包覆層之片數（合格之基板之片數）得到增加，從而龜裂 之產生得到抑制。藉此，可確認藉由多晶GaN基板而產生 之龜裂抑制之效果並不依賴於基板之大小。 <實施例11〜20、比較例2> 134849.doc •29· 200925340 實施例U〜2〇以及比較例2係作為本發明之第作施形雜 之半導體裝置12〇之LD。製造方法以及坪價方法為如下； 述0 首先，於大小2英十厚度_叫之多晶㈣基板（比較 例2中係使用單晶GaN基板）上，藉*M〇CVD法，作為一 以上之in族氮化物半導體層，依次使摻雜有“之厚度2 0.05 μηι之η型GaN緩衝層、 ❹ Ο 摻雜有Si之厚度為1.0 μπΐ2η型A1(M8Ga()92N&覆層、 將摻雜有Si之厚度為0.1 μm之n型GaN光波導層、非推雜之 厚度為3 nm之In〇.15GaQ.85N層、以及厚度為& nm之
Ino.^Gao.^N層反覆層疊五次之多重量子井構造之活化 層、 非摻雜之厚度為0.01 μπχ之Al〇_2GaQ.8N抗劣化層、 推雜有鎂（Mg)厚度為1〇 nm之p型AlojGao.gN間隙層、 摻雜有Mg之厚度為〇·ι μιη之p型GaN光波導層、 摻雜有Mg之厚度為〇.3 μηι之p型Al〇.()8Ga〇.92N包覆層、以及 摻雜有Mg之p型GaN接觸層 猫日日成長之後，將多晶GaN基板（或者單晶GaN基板）自 MOCVD裝置中取出。 利用微分干涉顯微鏡對該磊晶基板進行觀察，對龜裂之 有無進行評價，以進行挑選（第一次）。 繼而’於p型GaN接觸層之整個表面利用CVE)法而形成 厚度為0.1 μιη之Si〇2膜之後，於該Si〇2膜上，利用光微影 餘刻而形成與隆起緣部之形狀相對應之圖案。 134849.doc -30- 200925340 其次，將該Si〇2膜作為掩模，利用rie法來進行蝕刻， 直至p型AlGaN包覆層之厚度方向之特定深度為止，藉此 形成於<1-100>方向上延伸之隆起緣。該隆起緣之寬度為2 μιη。作為該RIE之蝕刻氣體，係使用氣系氣體。 其次，對用作蝕刻掩模之Si02膜進行蝕刻而加以去除之 後’於基板整個表面’利用CVD法而形成厚度為0.3 μιη之 Si〇2絕緣膜。繼而，利用光微影蝕刻，形成覆蓋除ρ側電 極形成區域以外之區域之絕緣膜之表面之光阻圖案。其 次’將該光阻圖案作為掩模而對絕緣膜進行蝕刻，藉此形 成開口部。 其次，於殘留著光阻圖案之狀態下，於基板整個表面， 藉由真空蒸鍍法而形成ρ側電極之後，將該光阻圖案與形 成於光阻圖案上之P側電極一併加以去除，從而僅於P型 GaN接觸層上形成有ρ側電極。為了容易分離成晶片，將ρ 型GaN層之面貼附於研磨用之固持器上之後，使用包含平 均粒徑30 μιη之SiC研磨粒之漿料進行研磨，直至GaN基板 之厚度由400 μιη達到1〇〇 μπι為止。 其次’於多晶GaN基板（或者單晶GaN基板）之下表面形 成η側電極。其後，利用微分干涉顯微鏡進行觀察，對龜 裂之有無進行評價，以進行磊晶基板之挑選（第二次）。 其後’沿著元件區域之輪廓線，以劈開之方式，對以上 述之方式而形成雷射構造之多晶GaN基板（或者單晶GaN基 板）進行劃線（scribing)，加工成雷射棒後形成兩共振器端 面。其次’對該等共振器端面實施端面塗佈之後，再次以 134849.doc -31 - 200925340 劈開等方式，對該雷射棒進行劃線而變為晶片。藉由以上 方式，製作實施例11〜20以及比較例2之LD之後，對裝置 特性進行評價《將結果示於表3。 [表3] LD GaN基板大小：2英叫· 實* &例 比較例 -π 11 12 13 14 15 16 17 18 19 20 2 峰值分裂部分之數量：N 1 1 3 4 5 5 7 8 10 13 0 分裂峰值之平均數 2 5 2.7 4.3 2.6 4.8 2.3 4.5 4.8 2.3 0 龜裂@磊晶層(片） 8 8 8 8 9 9 9 10 10 10 4 龜裂@背面包復層（片） 6 7 8 8 8 9 10 10 10 10 2 裝置特性：合格晶片（〇/0) 58 60 47 45 44 40 38 38 38 32 46 總良率 34.8 42.0 37.6 36.0 35.2 36.0 38.0 38.0 38.0 32.0 9.2 如表3所示，使用多晶GaN基板製作而成之半導體裝置 (實施例11〜20)與使用單晶GaN基板製作而成之半導體裝置 (比較例2)進行比較後得知，龜裂⑬磊晶層以及龜裂@背面 包覆層之片數（合格之基板之片數）得到增加，從而龜裂之 產生得到抑制。多晶GaN基板之峰值分裂部位之數量N越 多’龜裂抑制之效果越好，因龜裂產生而導致之不合格越 少。進而’關於考慮到裝置特性之評價之半導體裝置之良 率’亦係實施例11〜2〇均高於比較例2。 <實施例B、比較例b> 除了使用大小為3英吋之基板作為多晶GaN基板/單晶 GaN基板之方面以外’利用與實施例n〜2〇以及比較例2同 樣之方法來製作作為實施例B以及比較例b之ld，並對裝 置特性進行評價。將結果示於表4。 134849.doc •32- 200925340 [表4] LD GaN基板大小：3英时 峰值分裂部分之數量：N 實施例 -------, 比較例 B -- _B _ 1 分裂峰值之平均數 -- 0 龜裂@磊晶層（片） B 3 龜裂@背面包覆層(片） 一 J 7 1 裝置特性：合格晶片（％) 59 45 總良率 41.3 4.5 如表4所示，將使用多晶GaN基板製作而成之半導體裝 置（實施例B)與使用單晶GaN基板製作而成之半導體裝置 (比較例B)進行比較後得知，龜裂@磊晶層以及龜裂@背 面包覆層之片數（合格之基板之片數）得到增加，龜裂之產 生得到抑制。藉此，可確認藉由多晶GaN基板而產生之龜 裂抑制之效果並不依賴於基板之大小。 〈實施例2 1〜3 0、比較例3 > 實施例21〜30以及比較例3係作為本發明之第7實施形態 φ 之半導體裝置130之ΗΕΜΊ^製造方法以及評價方法為如下 所述。 於大小2英吋、厚度400 μιη之多晶GaN基板（比較例3中 係使用單晶GaN基板）上，藉由M〇CVD法，使厚度3 ，型GaN層、厚度3〇 nm之i型AlQ.15GaG.85N層成長，來作為一 層以上之III族氮化物半導體層。 利用微分干涉顯微鏡進行觀察，對龜裂之有無進行評 價，以進行磊晶基板之挑選（第一次）。 於i型 其欠 利用光微影姓刻法以及舉離法， 134849.doc •33- 200925340
Al〇.15Ga〇.85N層上，藉由在800°C下加熱30秒鐘而合金化， 分別形成Ti層（厚度50 nm)/Al層（厚度100 nm)/Ti層（厚度20 nm)/Au層（厚度200 nm)之複合層，作為源極電極以及沒極 電極。進而，形成厚度300 nm之Au層來作為閘極電極。閘 極長為2 μιη，閘極寬為1 50 μπι。 為了容易分離成晶片，將Ρ型GaN層之面貼附於研磨用 之固持器上之後，使用包含平均粒徑30 μιη之SiC研磨粒之 漿料進行研磨，直至多晶GaN基板（或者單晶GaN基板）之 〇 厚度由400 μιη變為100 μπι為止。利用微分干涉顯微鏡進行 觀察，對龜裂之有無進行評價，以進行磊晶基板之挑選 (第二次）。 其次，將由上述多晶GaN基板（或者單晶GaN基板）以及 III族氮化物半導體層而構成之半導體分離成400 μηιχ400 μπι之各晶片。藉由以上方法而製作實施例21〜30以及比較 例3之ΗΕΜΤ之後，對裝置特性進行評價。將結果示於表 [表5] 5 ° φ ΗΕΜΤ 實施例 比較例 CiaN基板大小：2英叶 21 22 23 24 25 26 27 28 29 30 3 峰值分裂部分之數量：N 1 1 3 3 5 5 6 8 9 13 0 分裂峰值之平均數 2 4 3.3 4.7 2.2 5.4 2.5 4.8 5.9 3.7 0 龜裂@磊晶層（片） 10 10 10 10 10 10 10 10 10 5 龜裂@背面包覆層（片） 8 8 8 8 9 10 10 10 10 10 3 裝置特性：合格晶片（％) 77 78 73 70 73 69 66 68 65 62 80 總良率 61.6 62.4 58.4 56.0 65.7 69.0 66.0 68.0 65.0 62.0 24.0 134849.doc -34- 200925340 如表5所示，將使用多晶GaN基板製作而成之半導體裝 置（實施例21〜30)與使用單晶GaN基板製作而成之半導體裝 置（比較例3)進行比較後得知，龜裂⑬磊晶層以及龜裂⑬背 面包覆層之片數（合格之基板之片數）得到增加從而龜裂 之產生得到抑制。多晶GaN基板之峰值分裂部位之數量N 越多，龜裂抑制之效果越好，因龜裂產生而導致之不合格 越少。進而，關於考慮到裝置特性之評價之導體裝置之良 率’亦係實施例21〜30均高於比較例3 β <實施例C、比較例〇 除了使用大小為3英吋之基板作為多晶GaN基板/單晶 GaN基板之方面以外，利用與實施例21〜3〇以及比較例3同 樣之方法，製作作為實施例c以及比較例匚之hEMT，並對 裝置特性進行評價。將結果示於表6。 [表6] HEMT GaN基板大小：3英吋 實施例 比較例 C C 峰值分裂部分之數量：N '«Wntnij 1 0 分裂峰值之平均數 2 0 龜裂@蟲晶層(片） 8 3 龜裂@背面包覆層(片） *----- 7 2 裝置特性：合格晶片(％) 75 ~ 78 總良率 52.5 15.6 如表6所示，將使用多晶GaN基板製作而成之半導體裝 置（實施例C)與使用單晶GaN基板製作而成之半導體裝置 (比較例C)進行比較後得知，龜裂⑫為晶層以及龜裂@背 面包覆層之片數(合格之基板之片數)得到增加，從而龜裂 134849.doc •35- 200925340 之產生得到抑制。藉此，可確認藉由多晶GaN基板而產生 之龜裂抑制之效果並不依賴於基板之大小。 <實施例3 1〜40、比較例4> 實施例31〜40以及比較例4係作為本發明之第8實施形態 之半導體裝置140之肖特基二極體。製造方法以及評價方 . 法為如下所述。 於大小2英吋、厚度400 μιη之多晶GaN基板（比較例4係 使用單晶GaN基板）上，藉*M〇CVD法，使厚度5 © 型&Ν層（電子濃度為1x1〇m cm-3)成長，以作為一層以上 之III族氮化物半導體層。利用微分干涉顯微鏡對其進行觀 察，對龜裂之有無進行評價，以進行磊晶基板之挑選（第 一次）。 其次，於多晶GaN基板（或者單晶GaN基板）之整個下表 面，藉由在800 C下加熱30秒鐘而合金化，形成Ti層（厚度 50 nm)/Al 層（厚度 1〇〇 nm)/Tw (厚度 2〇 nm)/A^ (厚度 2〇〇 & nm)之複合層，作為歐姆電極。進而’藉由光微影蝕刻法 以及舉離法，於η-型GaN層上形成直徑2〇〇 μιηχ厚度3〇〇nm 之Au層，作為肖特基電極。 為了容易分離成晶片，將p型GaN層之面貼附於研磨用 之固持器上之後，使用包含平均粒徑3〇 pm2SiCW磨粒之 漿料進订研磨，直至多晶GaN基板（或者單晶基板）之 厚度由400 μπι變為100 μιη為止。其後，利用微分干涉顯微 鏡進打觀察，對龜裂之有無進行評價，以進行磊晶基板之 挑選（第二次）。 134849.doc • 36 - 200925340 其次，將由上述多晶GaN基板（或者單晶GaN基板）以及 III族氮化物半導體層構成之半導體分離成400 μΓηχ400 μιη 之各晶片。藉由以上方式而製作實施例3丨〜4〇以及比較例4 之肖特基二極體之後’對裝置特性進行評價，將結果示於 表7。 [表7] 肖特基二極體 GaN基板大小：2英吋 實施例 比較例 31 32 33 34 35 36 37 38 39 40 4 峰值分裂部分之數量：N _ 1 2 3 3 5 7 8 10 11 13 0 分裂峰值之平均數 2 4 2.3 4.7 2.4 5.7 2.5 4.8 4.9 2.3 0 4裂@磊晶層(片） 9 10 10 10 10 10 10 10 10 10 7 龜裂@背面包復層(片） 7 7 8 S 8 9 9 10 10 10 6 裝置特性：合格晶片(％) 80 83 78 78 77 71 71 73 68 65 75 總良率 | 56.0 58.1 62.4 62.4 61.6 63.9 63.9 73.0 68.0 65.0 45.0 如表7所示，將使用多晶GaN基板製作而成之半導體裝 置（實施例31〜40)與使用單晶GaN基板製作而成之半導體裝 置（比較例4)進行比較後得知，龜裂@磊晶層以及龜裂@背 φ 面包覆層之片數（合格之基板之片數）得到增加，從而龜裂 之產生得到抑制。多晶GaN基板之峰值分裂部位之數量N 越多，龜裂抑制之效果越好，因龜裂產生而導致之不合格 •越少。進而，關於考慮到裝置特性之評價之半導體裝置之 良率，亦係實施例3 1〜40均高於比較例4 ^ <實施例D、比較例d> 除了使用大小為3英吋之基板作為多晶GaN基板/單晶 GaN基板之方面以外’利用與實施例3丨以及比較例4同 ，之方法製作作為實施例D以及比較例D之肖特基二極 I34849.doc -37- 200925340 體’並對裝置特性進行評價。將結果示於表8 [表 8] ' 肖特基二極體 GaN基板大小：3英吋 ------ 比較例 D 峰值分裂部分之數量：N 0 分裂峰值之平均數 0 龜裂@磊晶層（片） 8 5 龜裂@背面包覆層(片） 7 ~~ ——· 4 裝置特性：合格晶片(％) 82~ 77 總良率 30.8 如表8所示，將使用多晶GaN基板製作而成之半導體裝 置（實施例D)與使用單晶G a N基板而製作之半導體裝置（比 較例D)進行比較後得知，龜裂⑫遙晶層以及龜裂面包 覆層之片數（合格之基板之片數）得到增加，從而龜裂之產 生得到抑制。藉此，可確認藉由多晶GaN基板而產生之龜 裂抑制之效果並不依賴於基板之大小。 〈實施例41〜50、比較例5> 實施例41〜50以及比較例5係作為本發明之第9實施形態 之半導體裝置150之垂直型MIS電晶體。製造方法以及評價 方法為如下所述。 於大小2英吋、厚度400 μιη之多晶GaN基板（比較例5係 使用單晶GaN基板）之上表面，藉由MOCVD法，使厚度5 μιη之η·型GaN層（電子濃度為1χ1〇16 cm_3)成長，作為一層 以上之III族氮化物半導體層❶利用微分干涉顯微鏡對其進 行觀察，對龜裂之有無進行評價，以進行磊晶基板之挑選 (第一次）。 134849.doc -38. 200925340 其次，藉由選擇離子注入法，而形成p型GaN層以及n+型 GaN層。此處，p型GaN層係藉由Mg離子注入而形成，n+ 型GaN層係藉由Si離子注入而形成。其次，於III族氮化物 半導體層上形成厚度300 nm之Si02膜作為保護膜之後，於 1250°C下進行30秒鐘退火處理，使注入離子活化。其次， 利用氟酸將上述保護膜加以剝離之後，利用P-CVD(Plasma enhanced Chemical Vapor Deposition，電黎化學氣相沈積 法）法而形成厚度50 nm之Si02膜，來作為MIS用絕緣膜。
其次，藉由光微影蝕刻法以及使用緩衝級氫氟酸之選擇 蝕刻法，對上述MIS用絕緣膜之一部分進行蝕刻，並利用 舉離法，於該經蝕刻之區域，藉由在800°C下加熱30秒鐘 而合金化，形成Ti層（厚度50 nm)/Al層（厚度100 nm)/Ti層 (厚度20 nm)/Au層（厚度200 nm)之複合層，作為源極電 極。其次，利用光微影蝕刻法以及舉離法，而於上述MIS 用絕緣膜上形成厚度300 nm之A1層作為閘極電極，而形成 MIS構造。 為了容易分離成晶片，將P型GaN層之面貼附於研磨用 之固持器上之後，使用包含平均粒徑30 μιη之SiC研磨粒之 漿料進行研磨，直至多晶GaN基板（或者單晶GaN基板）之 厚度由400 μιη變為100 μιη為止。其後，利用微分干涉顯微 鏡進行觀察，對龜裂之有無進行評價，以進行磊晶基板之 挑選（第二次）。 其次，將由上述多晶GaN基板（或者單晶GaN基板）以及 III族氮化物半導體層所構成之半導體分離成400 μπι><400 134849.doc -39- 200925340 μιη之各晶片。於分離而成之各晶片之多晶GaN基板（單晶 GaN基板）之整個下表面上，藉由在8〇〇艺下加熱3〇秒鐘而 合金化，形成Τι層（厚度50 nm)/Al層（厚度1〇〇 nm)/Tw (厚 度20 nmVAu層（厚度200 nm)之複合層，作為汲極電極。藉 由以上方法而製作實施例41〜50以及比較例5之垂直型mis 電晶體之後，對裝置特性進行評價。將結果示於表9。
如表9所示，將使用多晶GaN基板製作而成之半導體裝 置（實施例41〜50)與使用單晶GaN基板製作而成之半導體裝 φ 置（比較例5)進行比較後得知，龜裂◎磊晶層以及龜裂@背 面包覆層之片數（合格之基板之片數）得到增加，從而龜裂 之產生得到抑制。多晶GaN基板之峰值分裂部位之數量N 越多，龜裂抑制之效果越好，因龜裂產生而導致之不合格 越少。進而，關於考慮到裝置特性之評價之半導體裝置之 良率’亦係實施例41〜5 〇均高於比較例5。 <實施例E、比較例e> 除了使用大小為3英吋之基板作為多晶GaN基板/單晶 GaN基板之方面以外，利用與實施例斗卜⑽以及比較例5同 134849.doc 200925340 樣之方法，製作作為實施例E以及比較例E之垂直型mis電 晶體，並對裝置特性進行評價。將結果示於表1〇。 [表 10] 垂喜型MIS電晶體 GaN基板大小：3英忖 實施例 比較例 E E 峰值分裂部分之數量：N 1 0 分裂峰值之平均數 2 0 龜裂@蟲晶層(片） 8 5 龜裂@背面包覆層(片） 7 4 裝置特性：合格晶片(％) 81 75 總良率 56.7 30.0 如表10所示，將使用多晶GaN基板製作而成之半導體裝 置（實施例E)與使用單晶GaN基板製作而成之半導體裝置 (比較例E)進行比較後得知，龜裂@磊晶層以及龜裂@背 面包覆層之片數（合格之基板之片數）得到增加，從而龜裂 之產生得到抑制。藉此，可確認藉由多晶GaN基板而產生 之龜裂抑制之效果並不依賴於基板之大小。 【圖式簡單說明】 圖1A係表示本發明之第1實施形態之GaN磊晶基板51之 製造方法之圖。 圖1B係表示本發明之第1實施形態之GaN磊晶基板51之 製造方法之圖。 圖1C係表示本發明之第1實施形態之GaN磊晶基板5 1之 製造方法之圖。 圖1D係表示本發明之第1實施形態之GaN磊晶基板5 1之 製造方法之圖。 134849.doc -41 · 200925340 圖2A係模式性地表示對先前例之單晶GaN基板50以及本 發明之第1實施形態之GaN磊晶基板51進行XRD測定時所 獲得之峰值之圖。 圖2B係模式性地表示對先前例之單晶GaN基板50以及本 發明之第1實施形態之GaN磊晶基板51進行XRD測定時所 . 獲得之峰值之圖。 圖3A係表示本發明之第2實施形態之GaN磊晶基板52之 製造方法之圖。 〇 圖3B係表示本發明之第2實施形態之GaN磊晶基板52之 製造方法之圖。 圖3C係表示本發明之第2實施形態之GaN磊晶基板52之 製造方法之圖。 圖3D係表示本發明之第2實施形態之GaN磊晶基板52之 製造方法之圖。 圖4係表示本發明之第2實施形態之GaN磊晶基板52以及 _ 第4實施形態之GaN磊晶基板54之製造方法中所使用之Si02 ❹ 膜之圖案化之圖案之圖。 圖5 A係表示本發明之第3實施形態之GaN磊晶基板53之 - 製造方法之圖。 圖5B係表示本發明之第3實施形態之GaN磊晶基板53之 製造方法之圖。 圖5C係表示本發明之第3實施形態之GaN磊晶基板53之 製造方法之圖。 圖5D係表示本發明之第3實施形態之GaN磊晶基板53之 134849.doc -42- 200925340 製造方法之圖。 圖6Α係表示本發明之第4實施形態之GaN磊晶基板54之 製造方法之圖。 圖6B係表示本發明之第4實施形態之GaN磊晶基板 製造方法之圖。 圖6C係表示本發明之第4實施形態之GaN磊晶基板54之 製造方法之圖。 圖6D係表示本發明之第4實施形態之GaN磊晶基板54之 © 製造方法之圖。 圖7係本發明之第5實施形態之半導體裝置11〇之圖。 圖8A係本發明之第6實施形態之半導體裝置120之圖。 圖8B係本發明之第6實施形態之半導體裝置120之圖。 圖9係本發明之第7實施形態之半導體裝置130之圖。 圖10係本發明之第8實施形態之半導體裝置140之圖。 圖11係本發明之第9實施形態之半導體裝置15〇之圖。 _ 圖12係表示XRD測定中GaN基板之XRD圖案之測定點之 圖。 圖13係表示XRD測定中於一個測定點上測定到之xrd圖 案之例。 【主要元件符號說明】 1 GaN基板 10、20、30A、40A 底層基板 51、52、53、54 GaN磊晶基板 110 半導體裝置（LED) 134849.doc 43 - 200925340 120 半 130 半 140 半 150 半 導體裝置（LD) 導體裝置（HEMT) 導體裝置（肖特基二極體） 導體裝置（垂直型MIS電晶體）
134849.doc -44 -

Claims (1)

  1. 200925340 十、申請專利範圍： -種GaN蟲晶基板之製造方法，其具有如下步驟： 於底層基板上使第1 GaN層磊晶成長之第i GaN層形成 步驟； 於上述第！㈣層形成步驟之後，於上述底層基板之 上表面形成凹部之凹部形成步驟；以及 於上述凹部形成步驟之後，於上述第丨GaN層上使第2 GaN層磊晶成長之第2 GaN層形成步驟。 ❹ 2. 如請求項1之GaN磊晶基板之製造方法，其中 於上述P GaN層形成步驟之前，具有於上述底層基 板之上表面以圖案化形成掩模層之掩模層形成步驟。 3. 如π求項1或2之GaN蟲晶基板之製造方法，其中 上述底層基板由單層所構成。 4. 如請求項1或2之GaN磊晶基板之製造方法，其中 上述底層基板由複數層所構成，且 ❹ 於上述凹部形成步驟中，於上述底層基板之最上層形 成上述凹部。 5. —種半導體裝置之製造方法，其具有如下步驟： 第1 GaN層形成步驟，其係於底層基板上使第丨（^\層 晶成長； 凹部形成步驟’其係於上述第1 GaN層形成步驟之 後’於上述底層基板之上表面形成凹部； 第2 GaN層形成步驟，其係於上述凹部形成步驟之 後’於上述第1 GaN層上使第2 GaN層磊晶成長，而製作 134849.doc 200925340 GaN磊晶基板；以及 裝置製造步驟，其係使用上述GaN磊晶基板製作半導 體裝置。 6.如請求項5之半導體裝置之製造方法，其中 於上述第1 GaN層形成步驟之前，具有於上述底層基 . 板之上表面以圖案化形成掩模層之掩模層形成步驟。 7，如請求項5或6之半導體裝置之製造方法，其中 上述底層基板由單層所構成。 ® 8·如請求項5或6之半導體裝置之製造方法，其中 上述底層基板由複數層所構成，且 於上述凹部形成步驟中，於上述底層基板之最上層形 成上述凹部。 9. 如請求項5或6之半導體裝置之製造方法，其中 作為上述裝置製造步驟，使用自上述GaN磊晶基板去 除上述底層基板而獲得之GaN基板來製作上述半導體裝 • 置° 10. 如請求項7之半導體裝置之製造方法，其中 作為上述裝置製造步驟，使用自上述GaN磊晶基板去 除上述底層基板而獲得之GaN基板來製作上述半導體裝 置。 11. 如請求項8之半導體裝置之製造方法，其中 作為上述裝置製造步驟，使用自上述GaN磊晶基板去 除上述底層基板而獲得之GaN基板來製作上述半導體裝 置。 134849.doc 200925340 12. —種GaN磊晶基板，其具備： 底層基板，其於主表面具有凹部；以及 多晶GaN層，其積層於上述主表面上。 13. 如請求項12之GaN磊晶基板，其具有配置於上述底層基 板與上述多晶GaN層之間之掩模層。 . 14.如請求項12或13之GaN磊晶基板，其中 上述底層基板由單層所構成。 15. 如請求項12或13之GaN磊晶基板，其中 〇 上述底層基板由複數層所構成，且 於上述底層基板之最上層具有上述凹部。 16. —種半導體裝置，其特徵在於具備： GaN磊晶基板，其具有於主表面具有凹部之底層基 板、以及積層於上述主表面上之多晶GaN層；以及 半導體層，其積層於上述GaN磊晶基板之上述多晶 GaN層上。 134849.doc
TW097137788A 2007-10-04 2008-10-01 GaN epitaxial substrate, semiconductor device and methods for manufacturing gan epitaxial substrate and semiconductor device TW200925340A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007261198A JP2009091175A (ja) 2007-10-04 2007-10-04 ＧａＮエピタキシャル基板、半導体デバイス、ＧａＮエピタキシャル基板及び半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
TW200925340A true TW200925340A (en) 2009-06-16

Family

ID=40526066

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097137788A TW200925340A (en) 2007-10-04 2008-10-01 GaN epitaxial substrate, semiconductor device and methods for manufacturing gan epitaxial substrate and semiconductor device

Country Status (9)

Country Link
US (1) US20100148174A1 (zh)
EP (1) EP2199436A1 (zh)
JP (1) JP2009091175A (zh)
KR (1) KR20100057756A (zh)
CN (1) CN101568671A (zh)
CA (1) CA2672177A1 (zh)
RU (1) RU2009122487A (zh)
TW (1) TW200925340A (zh)
WO (1) WO2009044638A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI505331B (zh) * 2012-06-19 2015-10-21 Hermes Epitek Corp 磊晶成長製程及結構
TWI563133B (zh) * 2013-12-18 2016-12-21 Ngk Insulators Ltd

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2441453B1 (en) * 2009-06-10 2014-11-26 Mitotech SA Pharmaceutical composition for use in medical and veterinary ophthalmology
JP5891650B2 (ja) * 2011-08-18 2016-03-23 富士通株式会社 化合物半導体装置及びその製造方法
KR20130081956A (ko) 2012-01-10 2013-07-18 삼성전자주식회사 질화물 반도체층 성장 방법
US9312446B2 (en) 2013-05-31 2016-04-12 Ngk Insulators, Ltd. Gallium nitride self-supported substrate, light-emitting device and manufacturing method therefor
JP6474734B2 (ja) * 2013-12-18 2019-02-27 日本碍子株式会社 発光素子用複合基板及びその製造方法
CN105556685B (zh) * 2014-03-31 2018-05-18 日本碍子株式会社 多晶氮化镓自立基板和使用该多晶氮化镓自立基板的发光元件
JP6363403B2 (ja) 2014-06-10 2018-07-25 住友化学株式会社 半導体積層構造およびその製造方法
KR102311677B1 (ko) 2014-08-13 2021-10-12 삼성전자주식회사 반도체소자 및 그 제조방법
CN105658849B (zh) * 2014-09-29 2018-09-14 日本碍子株式会社 氮化镓自立基板、发光元件及它们的制造方法
KR102069277B1 (ko) * 2015-01-22 2020-01-22 식스포인트 머터리얼즈 인코퍼레이티드 감소된 크랙의 iii족 질화물 벌크 결정용 씨드 선택 및 성장 방법
JP6616280B2 (ja) 2016-12-27 2019-12-04 トヨタ自動車株式会社 スイッチング素子
JP6549552B2 (ja) * 2016-12-27 2019-07-24 トヨタ自動車株式会社 スイッチング素子の製造方法
JP6899958B2 (ja) * 2018-03-29 2021-07-07 日本碍子株式会社 １３族元素窒化物層、自立基板、機能素子および１３族元素窒化物層の製造方法
CN113279054A (zh) * 2020-02-20 2021-08-20 中国科学院苏州纳米技术与纳米仿生研究所 提高氮化铝材料晶体质量的外延生长方法及氮化铝材料

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233216A (en) * 1990-02-28 1993-08-03 Hitachi, Ltd. Dielectric isolated substrate and process for producing the same
US5834379A (en) * 1996-07-16 1998-11-10 Cornell Research Foundation, Inc. Process for synthesis of cubic GaN on GaAs using NH3 in an RF plasma process
EP2200071B1 (en) * 1997-10-30 2012-01-18 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of making the same using homoepitaxy
US6288417B1 (en) * 1999-01-07 2001-09-11 Xerox Corporation Light-emitting devices including polycrystalline gan layers and method of forming devices
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP3595829B2 (ja) 2003-03-19 2004-12-02 株式会社東北テクノアーチ ＧａＮ基板作製方法
JP4333377B2 (ja) * 2004-01-28 2009-09-16 住友電気工業株式会社 ＧａＮ単結晶基板およびその製造方法ならびに発光デバイス
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 ＧａＮ 기판의 제조방법
WO2008048303A2 (en) * 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI505331B (zh) * 2012-06-19 2015-10-21 Hermes Epitek Corp 磊晶成長製程及結構
TWI563133B (zh) * 2013-12-18 2016-12-21 Ngk Insulators Ltd

Also Published As

Publication number Publication date
JP2009091175A (ja) 2009-04-30
CA2672177A1 (en) 2009-04-09
EP2199436A1 (en) 2010-06-23
WO2009044638A1 (ja) 2009-04-09
RU2009122487A (ru) 2010-12-20
KR20100057756A (ko) 2010-06-01
US20100148174A1 (en) 2010-06-17
CN101568671A (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
TW200925340A (en) GaN epitaxial substrate, semiconductor device and methods for manufacturing gan epitaxial substrate and semiconductor device
TWI462287B (zh) Nitride semiconductor device and manufacturing method thereof
TWI447959B (zh) 製造氮化物半導體晶體層的方法
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
US20110124139A1 (en) Method for manufacturing free-standing substrate and free-standing light-emitting device
KR102098250B1 (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
TW200818248A (en) Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same
US8791468B2 (en) GaN film structure, method of fabricating the same, and semiconductor device including the same
JP2011066390A (ja) 半導体素子の製造方法
WO2006026932A1 (fr) Semi-conducteur au nitrure du groupe iiia dote d'un contact ohmique de faible impedance
TW200810155A (en) ZnO-based semiconductor element
TW200945416A (en) Method of fabricating photoelectric device of III-nitride based semiconductor and structure thereof
KR20140030180A (ko) 반도체 적층체 및 그 제조 방법과 반도체 소자
TWI413162B (zh) 半導體裝置及其製造方法
KR101926609B1 (ko) 질화갈륨계 반도체 소자 및 그 제조방법
TW201133938A (en) Semiconductor light emitting device with curvature control layer
TW201006009A (en) Light emitting diodes and manufacture thereof
JP6269368B2 (ja) 窒化ガリウム基板
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
CN106574399A (zh) n型氮化铝单晶基板
TW200945467A (en) Semiconductor device manufacturing method
TWI567877B (zh) Manufacturing method of nitride semiconductor device
US20120292648A1 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP2007266589A (ja) 窒化ガリウム系化合物半導体の製造方法、窒化ガリウム系化合物半導体、発光素子の製造方法及び発光素子
KR101209487B1 (ko) 반도체 발광소자 및 그 제조방법