TW200908697A - Capacitor multiplier circuits and the applications thereof to attenuate row-wise temporal noise in image sensors - Google Patents

Capacitor multiplier circuits and the applications thereof to attenuate row-wise temporal noise in image sensors Download PDF

Info

Publication number
TW200908697A
TW200908697A TW097112433A TW97112433A TW200908697A TW 200908697 A TW200908697 A TW 200908697A TW 097112433 A TW097112433 A TW 097112433A TW 97112433 A TW97112433 A TW 97112433A TW 200908697 A TW200908697 A TW 200908697A
Authority
TW
Taiwan
Prior art keywords
current source
capacitor
image sensor
transistor
circuit
Prior art date
Application number
TW097112433A
Other languages
English (en)
Inventor
Ali E Zadeh
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200908697A publication Critical patent/TW200908697A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/483—Simulating capacitance multipliers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

200908697 九、發明說明： 【發明所屬之技術領域】 此發明係關於用於記憶體儲存裝置之積體電路及其應 用’且更特定言之係關於電容器乘法器電路及用於成像裝 置之電容器乘法器電路，例如用於互補式金氧半導體 (CMOS)影像感測器裝置。 【先前技術】 在一典型類比CMOS製程中，電容器通常係使用多晶矽 對多晶矽層來加以實現。在此實現中，兩個多晶矽層夾置 一細薄二氧化矽（Si〇2)層。此結構通常每區域產生一相對 較而電谷’使得實際晶片區域保持較低，因而實現電容器 之成本也保持較低。該二層所實現之電容器密度係在每平 方微米數飛法拉（fF/μιη2)的級別上。 然而，在一典型數位CMOS製程中，因為可能無法使用 二多晶矽層，故電容器可使用金屬對金屬層來加以實現。 二金屬層所實現之電容器密度通常甚至更低，因為在該二 (J 層之間的氧化物甚至比在一類比CMOS製程可用之多晶矽 對多晶矽層更厚。因此，在積體電路（IC)上實現一實體較 大電容器在任一積體電路程序中均極昂貴，除非已添加特 • 殊製裎步驟來實施其。然而，製程修改可能極昂貴。；1C設 計者通常將高於100 pF之電容器視為具有不合理製造成本 的實體較大電容器，因此可避免此類較大電容器，除非 別無選擇或具有此類較大電容器之效益超過其實際成本。 當在一典型CMOS影像感測器中考量使用較大電容器用 I30017.doc 200908697 於雜訊衰減時’在該等影像感測器像素之一浮動擴散上的 電壓係由一電晶體之一閘極來加以感應，該電晶體係組態 作為一源極隨耦器放大器。在一單一列之源極放大器内的 DC偏壓電流係由一系列電流源來供應。在CMOS影像感測 器内的該等雜訊源之一係以列為主的時域雜訊。此雜訊表 現為每次捕捉一影像之一新圖框時改變其位置之條紋。該 等條紋空間上不固定或靜止且其位置係時間的一函數，因 而稱為時域雜訊。 圖1描述一簡化電路圖100，其包含一列影像感測器像素 及其相關聯偏壓電流源105 ’該等偏壓電流源係連接於接 地101與VAAPIX供應器1〇2之間。各影像感測器像素包含 浮動擴散光二極體103與源極隨耦器放大器104，其均係由 列選擇電晶體1 〇 5來加以選擇。如圖1所示，vln線（節點 1 06)係由二極體連接電晶體Μι 1 〇9所設定的一單一 電 壓’ a亥一極體連接電晶體供應偏廢電壓至所有偏壓電流源 107。在此佈局中，¥1^]^線1〇6通常係一金屬層，其從該成 像積體電路（1C)之一側橫跨該影像感測器像素陣列而延伸 至另一側。取決於CMOS影像感測器之大小，VLN線1〇6可 以係數公釐長’遠大於一典型佈局跡線。此較長跡線由於 係一相對較咼阻抗線，在I c中用作一天線，其可從任一雜 訊環境（數位切換、接地反彈、供應反彈等）中拾取雜訊。 在諸如圖1所示影像感測器100之CMOS影像感測器中， 引起一雜訊源之該等機制之一（稱為以列為主時域雜訊）係 在VLN線1 06上所發展的時域雜訊。藉由在vln線節點1 06 130017.doc 200908697 至接地101之間放置一電谷器108 ’可遽除（衰減）該vln線 上所存在之雜訊之一些雜訊。然而’由於該以列為主時域
雜訊頻率係在低頻範圍内，故要求此電容器較大。在VLN 線106與接地101之間的電容器108與二極體連接電容器％ 109之跨導（1/gm)所產生之較小信號電阻形成一低通濾波 器，其衰減在該VLN線上的雜訊。該電容器越大，該低通 濾波器之極便越小，從而在該VLN線上產生一更安靜的 DC偏壓電壓。為了改良以列為主的時域雜訊該電容器
應在數百皮法拉直至數奈法拉之範圍内，其在建立所需較 大雜訊衰減電容器中呈現一主要製造障礙。由於找晶粒 上的有限空間，衰減以列為主時域雜訊所需之電容器之實 體大小令人生畏。 因此’在積體電路技術中需要一種藉由提供一有效較； 電容來有效衰減時域雜訊之方法，該有效較大電容結合； 他電路兀件將會產生-低通頻率錢器，其可用以（例如 在-CMOS影像感測器裝置中減少以列為主的時域雜訊。 【實施方式】 在以下詳細說明中，糸 — >考形成其一部分的附圖，且圖4 係藉助例示方式顯千1导:& + α L貝不可實踐本發明之特定具體實施例。安 些具體實施例係充分詳細說 兄月以使I知此項技術者能夠, 施本發明，且應瞭解
具體實施例並且可C 進仃結構、邏輯及電性變 电注變化而不脫離本發明之精神或襄 圍0 術語"像素'，係指包含用 於將電磁輻射轉換成一 電氣信號 130017.doc 200908697 之一光感測器及電晶體之一圖像元件單位晶胞。 本揭示内容之較佳具體實施例提供電容器乘法器電路及 整合其於（例如）用於CMOS影像感測器裝置之1C裝置内， 如下面參考圖3至6及其在圖8及9内一般實施方案所述。 圖2描述一電容器乘法器電路200及其等效AC電路210之 . 一基本概念。電路200係連接於供應器202(VAA)與接地201 之間，DC電流源203及204供應電流源NM0S電晶體 SOSCMn)與二極體連接電晶體206(M2)。縱橫比，即電流源 ζ·", NMOS電晶體205(1^)之通道寬度/長度（W/L)，比二極體連 接NMOS電晶體206(M2)之縱橫比大N倍。電容器乘法器電 路200在一共用電流乘法器電路的幫助下從一相對較小晶 片上電容器207(C)實現一較大電容（或等效電容器Ceff)。當 查看一 vin端子至接地時，從一 AC觀點，一電容器乘法器 電路之一等效電容208(Ceff)係一遠大得多的電容。該電容 器乘法器電路由於其無法產生一完全浮動電容器乘法器而 只能產生一較大接地電容器。然而，為了以列為主時域雜 ϋ 訊減少之目的，僅需要從VLN線至接地的一較大電容。 電容器乘法器電路200按如下工作：AC電流輸入信號iin ' 導出電容器207(C)與由NMOS電晶體205(]^)與由二極體連 * 接Ν Μ O S電晶體2 0 6 ( Μ 2 )所組成的電流控制電流源或電流放 大器。假定該等DC電流源203(NIDC)及204(IDC)係完美（理 想）來源，則用於一 AC信號之下列等式可寫成： 1) iin=ic+Nic=(N+l)ic ’ 其中，在一 AC信號之s域分析中，電容器C係由一等效 130017.doc 200908697 阻抗取代為：
2) C = l/sCeff，貝丨J 3) vin/iin=l/sCeff=vin/(N+l)ic=l/(N+l)sC。 因此，如等效電路201所示，有效（所得）電容將會變 成： . 4) Cefi=(N+l)C。 等式4展現可容易地倍增DC電流，例如倍增1 0至1 00 倍。例如，若N=80且C=25pF，則Ceff=2025pF。應注意， (', 用於到達此一高電容値之前提為：1)該等DC電流源係視為 理想，意味著其輸出阻抗係無窮大的。2)該25pF電容器之 底板必須儘可能低阻抗。3 )N值越大，電流放大之精度越 低。用於本發明之各具體實施例之該等NMOS及PMOS電 晶體（通道寬度（W)及通道長度（L))之大小縮放將會由典型 CMOS設計規貝|J來決定且期望取決於所需電容之大小來儘 可能地減少N值。 如圖3所示，本揭示内容之一具體實施例顯示一電容器 Ο 乘法器電路300，其係使用一簡單電流源而連接於供應器 302(VAA)與接地301之間，該簡單電流源包含DC電流源 ' PMOS電晶體303(M3)(大小縮放為N(W/L))與PMOS電晶體 • 304 (M4)(大小縮放為W/L)，該等PMOS電晶體係連接至電
流源控制NMOS電晶體306(^/^)(大小縮放為N(W/L))與二極 體連接NMOS 307(M2)(大小縮放為W/L)。電容器308(C)係 並聯連接至互連NMOS電晶體306及307與PMOS電晶體303 及304並回應一產生vin及、的八(：信號。二極體連接PMOS 130017.doc 200908697 電晶體305(M5)提供電流309(IBIAS)至PMOS 電晶體303 (M3)及304(M4)，該電流進而設定DC參考電流IDC(來自從 M4)與DC輸出電流NIDC(來自M5)，如各電晶體之大小縮放 所決定。二極體連接NMOS電晶體307(MS)設定偏壓位準至 輸出NMOS電晶體且回應一 AC信號，電流放大係 . 由圖2所述之各電晶體之大小縮放來決定。 繼續圖3並使用圖2所示之一 AC信號之分析，回應一 AC 輸入（vin)，電容器308(C)之有效電容（Ceff)係由一產生iin導 出以建立Ceff=(N+l)C，從而倍增一相當小電容器308(C)之 有效電容。當耦合電容器乘法器電路300以供應諸如圖1所 呈現之一列影像感測器像素時，Ceff將會在VLN線106(見 諸圖1)與接地之間建立一所需濾波電容，其將有效地用作 一構件以沿影像感測器像素列101過濾或衰減以列為主的 時域雜訊（即高達1 MHz且特別係在1 KHz至1 MHz範圍内 的低頻雜訊）。 如圖4所示，本揭示内容之另一具體實施例顯示一電容 〇 器乘法器電路400，其係使用一 PMOS級聯電流源而連接於 供應器402(VAA)與接地401之間。電容器乘法器電路400包 ' 含NMOS電晶體大小縮放為N(W/L))與二極體連接 NMOS 410(M2)(大小縮放為W/L)的一 NMOS電流源，其係 連接至PMOS電晶體406(M6)及PMOS電晶體407(M7)與 PMOS電晶體403(M3)(大小縮放為N(W/L))及PMOS電晶體 404(M4)(大小縮放為W/L)的級聯電流源配置。電容器 4 11(C)係並聯連接至PMOS電晶體406及407與NMOS電晶體 130017.doc •10- 200908697 409(M〗）及41〇(M2)並回應一產生Vin及iin之AC信號。
二極體連接PMOS電晶體405(M5)提供DC偏壓電流 412(IBIAS丨）至PMOS電晶體403(M3)及404(M4)而二極體連接 PMOS電晶體408(M8)提供DC偏壓電流413(IBIAS2)至PMOS 電晶體406(M6)及407(M7) ’進而設定DC參考電流IDC(經由 Μ?及Μ*)與DC輸出電流NIDC(經由M6及M3)，如各電晶體之 大小縮放所決定。二極體連接NMOS電晶體410(M2)設定偏 壓位準至輸出NMOS電晶體409(1^)且回應一 AC信號，電 流放大係由如圖2所述之各電晶體之大小縮放所決定。 同樣地，如圖2所述，回應一AC輸入（Vin)，4U(C)有效 電容（ceff)係由所產生iin導出以產生Cef产(N+1)C，從而在 耦合電谷斋乘法器電路400以供應諸如圖j所呈現之一列影 像感測器像素時倍增一相當小電容器4丨丨（c)之有效電容。 圖4之Ceff將會在VLN線106(見諸圖1)與接地之間建立一所 需濾波電容，其將會有效地用作一構件以過濾以列為主時 域雜訊（即高達1 MHz之低頻雜訊），特別係在一 i尺^^至 1 MHz範圍内，如圖7之頻率響應曲線所示（稍後論述 如圖5所示，本揭示内容之另一具體實施例顯示一電容 盗乘法器電路500，其係使用互補電流源而連接於供應器 5〇2(VAA)與接地501之間。第一互補電流源提供電流 51 〇(IDC)，如二極體連接NMOS電晶體506(M2)(大小縮放為 W/L)與電流放大器NM〇s電晶體5〇5(Μι)(大小縮放為 n(w/L))所設定，電容器509(C2)係橫跨nm〇s電晶體 (河1)及506(厘2)而並聯連接。以一類似但互補方式第二 130017.doc 200908697 互補電流源提供偏壓電流508(Idc) ’如二極體連接PMOS電 晶體5 04(M4)(大小縮放為W7L)與電流放大器pm〇S電晶體 503(M3)(大小縮放為N(W/L))所設定，電容器5〇7(Ci)係橫 跨PMOS電晶體503(M3)及504(M4)而並聯連接。 Γ：
比較具有一單一電容器（c)之電容器乘法器電路，圖5之 電容值（:丨及^將會係c電容之一半，因而表示為c尸c/2與 C2=C/2。因而，在圖5之電容器乘法器電路中，由於回應 一 AC輸入（Vin)，電容器5〇9(C2)加上電容器5〇7(Ci)之有效 電容（ceff)係由所產生iin導出以產生Cef尸(n+i)(Ci+C2)或 Cef产(N+lKC^+CUhCN+DC，Ceff將會產生該二電容器之 並聯組合，故t容器509(C2)與電容器％)可能在實體大小 上甚至更小。0而’當耦合電容器乘法器電路5〇〇以供應 諸如圖1所呈現之一列影像感測器像素時該有效電容導 致倍增兩個相對較小電容器5〇9及5()7。圖5之^"將會在 VLN線106(見諸圖D與接地之間建立一戶斤需遽 容並將 會有效地用作-構件用以過遽以列為主時域雜訊（即高扪馳 之低頻雜訊），特別係在- i ΚΗζ至i ΜΗζ範圍内，如圖7之 頻率響應曲線中所示。 如圖6所示’本揭示内容之另 具體實施例顯示一電容 器乘法器電路600 其係使用輸出電Ρ且 升壓電流源而連接 胃一輪出電阻升壓電 於供應器602(VAA)與接地6〇1之間。 為 N(W/L))、二極 流源包含NMOS電晶體606(M〗）（大小縮敌 體連接NMOS 607(M2)(大小縮放為W/L)，該二極體連接 NMOS設定偏壓電流614(IDC)並連接至運算放大器 130017.doc •12- 200908697 61〇(八2)，該運算放大器驅動NMOS電晶體608(M3)(大小縮 放為N(W/L))。電容器612(C2)係藉由橫跨NM〇S電晶體 608(M3)與NMOS電晶體607(M2)之該等汲極連接來並聯連 接至該第一輸出電阻升壓電流源。第二輸出電阻升壓電流 源包含PMOS電晶體603(M4)(大小縮放為N(W/L))、二極體 • 連接PMOS 604(M5)(大小縮放為W/L)，該二極體連接 PMOS設定偏壓電流613(IDC)並連接至運算放大器 6〇9(A】），該運算放大器驅動PM0S電晶體6〇5(M6)(大小縮 〇 放為N(W/L))。電容器61 i(Ci)係藉由橫跨PMOS電晶體 6〇5(M6)與PMOS電晶體604(M5)之該等汲極連接來並聯連 接至該第二輸出電阻升壓電流源。 如圖5所述，比較具有一單一電容器（c)之一電容器乘法 器電路，圖6之(^及（：2之電容值將會係c電容的一半，因而 表示為CfCQ且C2=C/2。因而’在圖6之電容器乘法器電 路中，由於回應一AC輸入（vin)，電容器612(C2)加上電容 器611(Cl)之有效電容（Ceff)係由所產生iin導出以建立 ϋ Ceff=(N+l)C 或 Ceff=(N+l)(C/2 + C/2)=(N+l)C ,(：也將會導致 該一電容器之並聯組合，故電容器611及612可能在實體大 小上甚至更小。因而，當耦合電容器乘法器電路6〇〇以供 • 應諸如圖1所呈現之一列影像感測器像素時，該有效電容 導致倍增兩個相對較小電容器612及611。圖6之〇说將會在 VLN線106(見諸圖1)與接地之間建立一所需濾波電容並將 會有效地用作一構件用以過濾以列為主時域雜訊（即高 達1 MHz之低頻雜訊）’特別係在一 1〖Hz至1 MHz頻率範 130017.doc 13- 200908697 圍内。 圖7之頻率響應曲線係繪製為i/c〇c(阻抗量值）對頻率 (Hz) ’顯示圖4(曲線702)及圖5(曲線703)之電容器乘法器 電路配置之頻率響應，各頻率響應係針對一理想2〇25pF電 谷器之曲線7 01進行比較。如圖7所示，二電路組態具有一 類似頻率響應。在低頻（低於丨KHz)下及在高頻（高於丨MHz) 下，當頻率響應曲線7〇2及703開始在該等頻率範圍上方及 下方變平時，二電路配置會偏離一理想2〇25pF電容器回
應。然而，在大約1 KHz至1 MHz之頻率範圍内，圖4及圖 5之二電容器乘法器電路配置作用幾乎完全等同於一理想 電容器之回應。 相較於個別理想電容器，預計從電容器乘法器電路（諸 如圖3及6之該等電路）所導出 ^吓导出之有效電谷之其他值將會具 有類似於圖7之頻率塑施& &丄 八 _《料H線巾所描述之該等頻率響應結 果之頻率響應結果。進一 步預计，圖6之電容器乘法器電 路之頻率響應將會由於辦 、曰強輪出阻抗而提供在比較一理想 電谷Is %所揭示之數個電容 mm妙心 又法器電路具體實施例之最 1领丰a應。然而，由於作一 可在整合於-CM〇S影心/卜 複雜的電路，此電路 缺 ^ ‘S，則器裝置時擁有可能的製造限 制。然而，圖6之電容器乘 表&限 抽也 木法器電路可證明在許多藉俨雪 路應用中用作一出眾 乃你旰夕積體電 由於哀減低頻而獲益於— /、將會 下列範例係用以為—血型；：電容器乘法器電路。 時域雜訊頻率之範圍。；器情況估測以列為主 一 i CMOS影像感測器之框率 130017.doc 200908697 係每秒l〇圖框且該感測器具有每圖框大約25〇〇列，則以列 為主時域雜訊頻率必須在25 ΚΗζ附近。因而，可假定該以 列為主時域雜訊頻率係在數十ΚΗζ範圍内，其係一較低變 化雜訊。在此頻率範圍附近，如圖7之頻率響應曲線所展 不，電谷器乘法器AC回應等同於一理想2〇25 pF電容器之 效此。因此’本揭示内容之各種電容器乘法器電路可用以 模擬在晶片（積體電路）上的一極大電容器，例如在一影像 感測器晶片上以用作-極大電容(在2 nF級別上)以便濾除 、 在VLN線上的時域以列為主雜訊。 該電容器乘法器係一較小' 較簡單、獨立電路，其可容 易地由驾知此項技術者在晶片上實現並可藉由接通/截止 饋达忒電路之Dc電流源來啟用及停用。圖8之方塊圖表示 整合於-CMOS影像感測器裝置_内時的本揭示内容之該 等電谷器乘法Is電路之任—者之—實施方P作為一範 例，圖3之電容器乘法器電路係整合一影像感測器電路， 其包含—列影像感測器像素及其相關聯電流源。應明白， ，所揭示電容器乘法器電路之任一者(包括其任一相似設計) 可以伴隨圖3範例所指示之方式整合一影像感測器，如隨 後所提出。 現在參考圖8，該方塊圖顯示cm〇s影像感測器裝置 8〇〇，其包括連接於VAAPIX 8〇2與接地8〇ι之間的—影像 感測器電路810與-電容器乘法器電路請。影像感測器電 路81〇包含-影像感測器像料列_，各影像感測器像素 包含-重設電晶體841、一傳送電晶體842、一光二極體 130017.doc 15 200908697 843、一浮動擴散846、一源極隨耦器電晶體844及一列選 擇電晶體845，其均係以一四電晶體影像感測器像素之典 型方式而連接。一列偏壓電流源814係經由適當列選擇電 晶體845而連接至其各別像素840。偏壓電流源814透過二 極體連接電晶體8 13來接收一設定偏壓電壓，該二極體連 . 接電晶體還決定IDC 8 1 2所指示之DC電流位準。 電容器乘法器電路820包含一簡單電流源，其係使用一 簡單電流源而連接於供應器802(VAAPIX)與接地801之 f\ 間，該簡單電流源包含DC電流源PMOS電晶體823(M3)(大 小縮放為N(W/L))與PMOS電晶體824(M4)(大小縮放為 W/L)，該等PMOS電晶體係連接至電流控制NMOS電晶體 826(1^)(大小縮放為N(W/L))與二極體連接NMOS 827(M2)(大小縮放為W/L)。電容器828 (C)係並聯連接至互 連NMOS電晶體826及827與PMOS電晶體823及824並回應 產生vin及iin的一 AC信號。二極體連接PMOS電晶體 825(M5)提供電流 829(IBIAS)至 PMOS 電晶體 823(M3)及 C»·/ 824(M4)，該電流進而設定DC參考電流Idc(從M4)與DC輸出 電流NIdc(從M3)，如各電晶體之大小縮放所決定。二極體 ' 連接NMOS電晶體827(MS)設定偏壓位準至輸出NMOS電晶 • 體826(厘丨）且回應一AC信號，電流放大係依據圖2所述之各 電晶體之大小縮放所決定。 回應一 AC輸入（vin)，一電容器828 (C)係由一產生iin導 出以建立Ceff=(N+l)C，從而倍增一相對較小電容器828(C) 之有效電容。由於電容器乘法器電路820耦合以藉助其各 130017.doc -16- 200908697 別偏壓電流源807供應一列影像感測器像素，例如影像感 測器像素840，Ceff將會從濾波電容器828在VLN線81丨與接 地之間建立一所需電容，其有效地用作一構件以沿影像感 測器像素840之列過遽或衰減以列為主時域雜訊（即高達 1 MHz之低頻雜訊且特別係在！ KHz至！ MHz範圍内）。
圖9描述具有數位電路之一處理器系統，其將會包括本 揭示内容之CMOS影像感測器細胞設計之任一者。參考圖 9，一處理器系統900(例如一電腦系統）一般包含一中央處 理單元（咖)9()1，例如在—匯流排9()4上與—輸入/輸出 (I/O)裝置906通信的-微處理器。CM〇s影像感測器裝置 905還在匯流排9G4上與該系統進行通信。處理器系統 還可包括隨機存取記憶體(RAM)9〇7,且在一電腦系統之 情況下可包括周邊|置，例如—快閃記憶卡術或一光碟 (CD)ROM驅動器 901，甘 h 勒态νυ_3，其也在匯流排9〇4上與cpu 9〇ι通
信。可能還期望在一單一1C晶片上整合CPU 901、CM0S 影像感測器裝置905及記憶體9〇7。在非限制性的情況下， 此類處理器系統可包含一電腦系统、相機系統、掃描器、 機器視覺、車輛導航、視訊電話、監視系、統、自動聚隹系 統：星體追縱器系、统、運動偵測系統、影像穩定系統：用 於西解析度電視之資料壓縮系統，全料可制本發明。 „意，儘官已參考數個電容器乘法器電路及包含該等 電谷=乘^電路之任—者之cm〇s影像感測器說明本揭 丁内奋❻本發明具有更廣泛的應用性並可用於涉及低頻 雜訊(例如以列為主時域雜訊)的任一成像設備。上述說明 130017.doc 200908697 及圖式說明實現本發明之目#、特徵及優 施例。不希雙 平乂佳具體赁 ^本褐不内容限於所示具體實施例及落入隨附 利範圍内的其任-修改應視為本揭示内容之部八。 【圖式簡單說明】 。刀 圖1係-影像感測器電路之一先前技術圖式， 列衫像感測器像素及相關聯電流源。 圖2係本揭不内容之—概念性電路，描述一 n倍電容哭乘 法器電路及其等效Ac電路。
圖3係本揭不内容之一具體實施例描述一電容器乘法 盗電路利用可輕合至—影像感測器電路之-簡單電流源。 。圖4係本揭示内容之另一具體實施例，描述一新穎電容 ^乘法器電路利用可耦合至-影像感測器電路之-級聯電 流源。 圖5係本揭示内容之另一具體實施例，描述一電容器乘 法器電路利用可耦合至一影像感測器電路之一互補電流 源。 ” 圖6係本揭示内容之另一具體實施例，描述一新穎電容 斋乘法器電路利用可耦合至一影像感測器電路之輸出電阻 升壓電流源。 圖7係代表本揭示内容之電容器乘法器電路與一理相電 容器之一 AC頻率響應曲線之一圖式。 圖8係一方塊圖之一圖式，其代表本揭示内容之電容器 乘法器電路之任一者，但明確顯示圖3之一電容器乘法器 電路之整合，包含連接至一列CMOS影像感測器像素的其 130017.doc -18- 200908697 組件。 圖9描述具有數位電路之一處理器系統，其可包括本揭 示内容之CMOS影像感測器電容器乘法器電路之任一者。 【主要元件符號說明】 101 接地 102 VAAPIX供應器 103 浮動擴散光二極體 1 04 源極隨柄器放大器
105 偏壓電流源 106 VLN線/節點 107 偏壓電流源 108 電容器 109 二極體連接電晶體 200 電容器乘法器電路 201 接地 202 供應器 203 DC電流源 204 DC電流源 205 電流源NMOS電晶體 206 二極體連接電晶體 207 晶片上電容器 208 等效電容 210 等效AC電路 300 電容器乘法器電路 130017.doc 19· 200908697 f l 301 接地 302 供應器 303 DC電流源PMOS電晶體 304 PMOS電晶體 305 二極體連接PMOS電晶體 306 電流源控制NMOS電晶體 307 二極體連接NMOS 308 電容器 309 電流 400 電容器乘法器電路 401 接地 402 供應器 403 PMOS電晶體 404 PMOS電晶體 405 二極體連接PMOS電晶體 406 PMOS電晶體 407 PMOS電晶體 408 二極體連接PMOS電晶體 409 NMOS電晶體 410 二極體連接NMOS 411 電容器 412 D C偏壓電流 413 D C偏壓電流 500 電容器乘法器電路 130017.doc -20- 200908697 Γ i 501 接地 502 供應器 503 電流放大器PMOS電晶體 504 二極體連接PMOS電晶體 505 電流放大器NMOS電晶體 506 二極體連接NMOS電晶體 507 電容器 508 偏壓電流 509 電容器 510 D C電流 600 電容器乘法器電路 601 接地 602 供應器 603 PMOS電晶體 604 二極體連接PMOS 605 PMOS電晶體 606 NMOS電晶體 607 二極體連接NMOS 608 NMOS電晶體 609 運算放大器 610 運算放大器 611 電容器 612 電容器 613 偏壓電流 130017.doc -21 - 200908697 Γ c 614 偏壓電流 800 CMOS影像感測器裝置 801 接地 802 供應器/VAAPIX 807 偏壓電流源 810 影像感測器電路 811 VLN線 812 Idc 813 二極體連接電晶體 814 偏壓電流源 820 電容器乘法器電路 823 DC電流源PMOS電晶體 824 PMOS電晶體 825 二極體連接PMOS電晶體 826 電流控制NMOS電晶體 827 二極體連接NMOS 828 電容器 829 電流 840 影像感測器像素陣列 841 重設電晶體 842 傳送電晶體 843 光二極體 844 源極隨耦器電晶體 845 列選擇電晶體 130017.doc -22- 200908697 846 浮動擴散 900 處理器系統 901 中央處理單元（CPU) 902 快閃記憶卡 903 光碟（CD)ROM驅動器 904 匯流排 905 CMOS影像感測器裝置 906 輸入/輸出（I/O)裝置 907 隨機存取記憶體（RAM)
130017.doc -23 -

Claims (1)

  1. 200908697十、申請專利範圍·· L 一種影像感測器電路，其包含： —電容器乘法器電路’其回應—交流㈠▲ 乘法器電路具有-電流控制電流源與—電心:亥電容器 如請求項1之影像感測器電路，其奋D 。 路回應該交流信號來電性建立_ ^谷15乘法器電 ^ 有政電容，复丄、、 約1 MHz及以下的頻率。 /、农減在大 如請求項1之影像感測器電路，其 路包含一電容器，其俜 各器乘法器電 #係㈣一電流源而連接，“ 一 AC信號來建立該有效電容。 使侍回應 如請求項1之影像感測器電路，其 為主時域雜1，J1伤吝座认± ^號包含以列 于域雜訊其係產生於連接至一列影推 之DC偏壓電壓線上。 〜象感硎器像素 如請求項1之影像感測器電路，复 路針對在！ KHzW ΜΗζ之間的頻率建立:電 >主4·、低通〉慮波器。 如-未項3之影像感測器電路’其中 影像感測器像素針對該以列為:::： 建立—低通濾、波器’該等以列為主時域雜訊頻率“ 1沾咖MHz之間。 0頻率係在 如請求項3之影像感測器電路，其中該電流源包含連接 至-電流控制電流源的一DC電流源，該電容器係並聯連 接至該DC電流源與該電流控制電流源二者。 8.如請求項4之影像感測器電路，其中該〇(：電流源包含 PMOS電晶體而該電流控制電流源包含nm〇s電晶體。 2. 3. 4. 5. 6. 7. 130017.doc 200908697 9. 10 如μ求項7之影像感測器電路，其中該dc電流源包含配 置成—級聯電流源之PM0S電晶體。 月求項3之影像感測器電路’其中該電流源包含：互 補電流源；—第一電容器，其係並聯連接至一 pM〇s電 机源’及一第二電容器，其係並聯連接至一 NMOS電流 源。 11 · 士叫求項3之影像感測器電路，其中該電流源包含輸出 電阻升壓電流源；一第一電容器，其係橫跨一 PMOS電 /;,L源與由一第一運算放大器來驅動的PMOS電晶體而連 接；及一第二電容器，其係橫跨一 NM〇s電流源與由一 第二運算放大器來驅動的NMOS電晶體而連接。 12. —種CMOS影像感測器裝置，其包含： 一影像感測器電路，其係連接於一第一電源與一第二 電源之間； 影像感測器像素電路陣列，各影像感測器像素係藉 由—列選擇電晶體連接至一偏壓電流源電晶體，該偏^ 電流源電晶體具有由一二極體連接電晶體所設定的一電 壓偏壓位準； 電谷器乘法器電路，其係連接於該第一電源與該第 二電源之間，該電容器乘法器電路之輸出係連接至該二 極體連接電晶體與偏壓電流電晶體，該電容器乘法器電 路係回應一交流信號，該電容器乘法器電路具有一電流 控制電流源與一電容器。 13·如請求項12之CMOS影像感測器裝置，其中該電容器乘 130017.doc 200908697 —有效電容，其衰 ’其中該電容器乘 電流源而連接，使 法器電路回應該交流信號來電性建立 減在大約1 MHz及以下的頻率。 14.如請求項12之cM〇s影像感測器裝置 法器電路包含一電容器，其係橫跨— 得回應一 AC信號來建立該有效電容。 其中該AC信號包 至·'列影像感測 15.如請求項12之CMOS影像感測器裝置， 3以列為主時域雜訊’其係產生於連接 器像素之DC偏壓電壓線上。
    ’其中該電容器乘 頻率建立一低通濾 16_如請求項12之CMOS影像感測器裝置 法器電路針對在1 KHz與1 MHz之間的 波器。 17.如請求項15之CMOS影像感測器裝置，其中該電容器乘 法器電路沿一列C Μ O S影像感測器像素針對該以列為主 時域雜訊來建立m皮器，該等以列為主時域雜訊 頻率係在1 KHz與1 MHz之間。 18.如請求項14之（：刪影像感測器裝置，其中該電流源包 含連接至一電流控制電流源的一 DC電流源，該電容器係 並聯連接至該DC電流源與該電流控制電流源二者。 以如請求項15iCMOS影像感測器裝置，其中該Dc電流源 包含PMOS電晶體而該電流控制電流源包含NM〇s電晶 體。 20_如明求項1 8之CMOS影像感測器裝置，其中該Dc電流源 包含配置成一級聯電流源之PMOS電晶體。 21·如請求項14之CMOS影像感測器裝置，其中該電流源包 130017.doc 200908697 含：互補電流源；一第一電容器，其係並聯連接至一 PMOS電流源；及一第二電容器，其係並聯連接至一 NMOS電流源。 22.如請求項14之CMOS影像感測器裝置，其中該電流源包 含：輸出電阻升壓電流源；一第一電容器，其係橫跨一 PMOS電流源與由一第一運算放大器來驅動的PMOS電晶 體而連接；及一第二電容器，其係橫跨一 NM0S電流源 與由一第二運算放大器來驅動的NMOS電晶體而連接。 f , 23. —種電容器乘法器電路，其包含： 一級聯電流源，其係連接於一第一供應器與一第二供 應器之間； 一電容器，其係橫跨該級聯電流源而並聯連接； 該級聯電流源包含： 一 NMOS電流源，其包含大小縮放為N(W/L)的一第 一 NMOS電晶體與大小縮放為W/L的二極體連接NMOS 電晶體，該NMOS電流源係連接至一 PMOS電晶體級聯 U 電流源配置，其包含同時大小縮放為N(W/L)的一第一 PMOS電晶體與一第二PMOS電晶體以及大小縮放為 . W/L的第三PMOS電晶體； • 其中： N=—常數， W=—場效電晶體裝置之一通道之一寬度，以及 L=一場效電晶體裝置之一長度。 24. —種電容器乘法器電路，其包含： 130017.doc -4- 200908697 一互補輸出電阻升壓電流源對，其係連接於一第一供 應器與一第二供應器之間； 第一及第二電容器，其係橫跨該互補輸出電阻升壓電 流源對而並聯連接； 該互補輸出電阻升壓電流源對包含： 一第一輸出電阻升壓電流源，其包含大小縮放為 N(W/L)的一第一 NMOS電晶體，並連接至大小縮放為 W/L的一二極體連接NMOS，二者均連接至一第一運 算放大器，其驅動大小縮放為N(W/L)的一第三NMOS 電晶體； 一第二輸出電阻升壓電流源，其包含大小縮放為 N( W/L)的一第一 PMOS電晶體，並連接至大小縮放為 W/L的一二極體連接PMOS，二者均連接至一第二運算 放大器，其驅動大小縮放為N(W/L)的一第三PMOS電 晶體； 其中： —常數， W=—場效電晶體裝置之一通道之一寬度，以及 L = 一場效電晶體裝置之一長度。 25. 如請求項24之電容器乘法器電路，其中該第一電容器係 藉由橫跨該第二NMOS電晶體之一汲極與二極體連接 NMOS電晶體之汲極連接來並聯連接至該第一輸出電阻 升壓電流源。 26. 如請求項24之電容器乘法器電路，其中該第二電容器係 130017.doc 200908697 藉由橫跨該第二PMOS電晶體之一汲極與二極體連接 PMOS電晶體之汲極連接來並聯連接至該第二輸出電阻 升壓電流源。 27. —種處理器系統，其包含： 一處理器； 一CMOS影像感測器電路，該CM〇s影像感測器電路包 含： f 乘法器電路具有一電流控制電流源與一電容器，該電容 器乘法器電路供應一偏壓電流至一影像感測器像素。 以·如請求項27之處理器系統’其中該電容器乘法器電路回 應該交流信號來電性建立—有效電容，其衰減在大 約1 MHz及以下的頻率。 請求項27之處理器系統，其中該電容器乘法器電路包 3電谷器，其係橫跨-電流源而連接， 信號來建立該有效電容。 ％ AC 30.如請求項27之處理器系統，其中該^信號包 的時域雜訊，其係產生於連接至一 列為主 DC偏壓電屋線上。 ^像感測器像素之 儿2求項27之處理器系統，其中該電容 對在1KHZ與1MHz之間的頻率建立電路針 见如請求項30之處理器系統’其中該電 ：：。 -列C Μ Ο S影像感測器像素針對該以列為主時器電路沿 建立一低通濾波器，該等以 時域雜訊來 1為主的時域雜訊頻率係在 130017.doc 200908697 1 KHz與1 MHz之間。 33. 如請求項29之處理器系統，其中該電流源包含連接至一 電流控制電流源的一 DC電流源，該電容器係並聯連接至 該DC電流源與該電流控制電流源二者。 34. 如請求項30之處理器系統，其中該DC電流源包含PMOS _ 電晶體而該電流控制電流源包含NMOS電晶體。 35. 如請求項33之處理器系統，其中該DC電流源包含配置成 一級聯電流源之Ρ Μ Ο S電晶體。 f 36.如請求項29之處理器系統，其中該電流源包含：互補電 流源；一第一電容器，其係並聯連接至一 PMOS電流 源；及一第二電容器，其係並聯連接至一 NMOS電流 源。 37.如請求項29之處理器系統，其中該電流源包含··輸出電 阻升壓電流源；一第一電容器，其係橫跨一 PMOS電流 源與由一第一運算放大器來驅動的PMOS電晶體而連 接；及一第二電容器，其係橫跨一 NMOS電流源與由一 U 第二運算放大器來驅動的NMOS電晶體而連接。 130017.doc
TW097112433A 2007-04-04 2008-04-03 Capacitor multiplier circuits and the applications thereof to attenuate row-wise temporal noise in image sensors TW200908697A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/696,608 US7642498B2 (en) 2007-04-04 2007-04-04 Capacitor multipler circuits and the applications thereof to attenuate row-wise temporal noise in image sensors

Publications (1)

Publication Number Publication Date
TW200908697A true TW200908697A (en) 2009-02-16

Family

ID=39472442

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097112433A TW200908697A (en) 2007-04-04 2008-04-03 Capacitor multiplier circuits and the applications thereof to attenuate row-wise temporal noise in image sensors

Country Status (3)

Country Link
US (1) US7642498B2 (zh)
TW (1) TW200908697A (zh)
WO (1) WO2008123919A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110032027A1 (en) * 2009-08-05 2011-02-10 Texas Instruments Incorporated Switched bandgap reference circuit for retention mode
TWI483544B (zh) * 2012-03-16 2015-05-01 Upi Semiconductor Corp 電容放大電路及其操作方法
US8664973B2 (en) * 2012-08-06 2014-03-04 Broadcom Corporation Common mode termination with C-multiplier circuit
CN102832903A (zh) * 2012-08-16 2012-12-19 中国科学院微电子研究所 一种电容倍增器
US8618865B1 (en) 2012-11-02 2013-12-31 Palo Alto Research Center Incorporated Capacitive imaging device with active pixels
JP5894521B2 (ja) * 2012-11-21 2016-03-30 株式会社東芝 積分定数設定回路
US10101373B2 (en) * 2014-04-21 2018-10-16 Palo Alto Research Center Incorporated Capacitive imaging device with active pixels and method
KR101631465B1 (ko) 2015-12-31 2016-06-17 서울대학교 산학협력단 저주파 필터 및 이를 포함하는 반도체 장치
US9553562B1 (en) 2016-05-31 2017-01-24 King Fahd University Of Petroleum And Minerals Compact C-multiplier
CN108462485B (zh) * 2017-02-22 2022-02-08 中芯国际集成电路制造(上海)有限公司 一种延时电路及电子装置
US10601403B1 (en) * 2017-05-24 2020-03-24 Renesas Electronics America Inc. Super scale capacitor for integrated circuit
CN107508583A (zh) * 2017-08-31 2017-12-22 电子科技大学 基于电流型电容倍增的长延时电路
KR102175485B1 (ko) * 2017-09-13 2020-11-06 주식회사 키 파운드리 디커플링 커패시터 회로
TWI676351B (zh) * 2018-12-07 2019-11-01 立積電子股份有限公司 電容器電路及電容式倍增濾波器
TWI692197B (zh) 2018-12-07 2020-04-21 立積電子股份有限公司 混頻模組
US11017136B1 (en) * 2019-07-29 2021-05-25 Cadence Design Systems, Inc. Method, system, and computer program product for characterizing electromigration effects in an electronic design
US11309854B1 (en) 2021-01-26 2022-04-19 Saudi Arabian Oil Company Digitally controlled grounded capacitance multiplier

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292060B1 (en) 1999-09-13 2001-09-18 Chartered Semiconductor Manufacturing Ltd. Technique to generate negative conductance in CMOS tuned cascode RF amplifiers
WO2002027763A2 (en) 2000-09-25 2002-04-04 Foveon, Inc. Active pixel sensor with noise cancellation
JP3734717B2 (ja) 2001-04-26 2006-01-11 富士通株式会社 イメージセンサ
US20030006809A1 (en) 2001-07-09 2003-01-09 Intersil Americas Inc. Capacitor multiplier
US7084912B2 (en) 2001-09-20 2006-08-01 Yuen-Shung Chieh Method for reducing coherent row-wise and column-wise fixed pattern noise in CMOS image sensors
US6806762B2 (en) 2001-10-15 2004-10-19 Texas Instruments Incorporated Circuit and method to facilitate threshold voltage extraction and facilitate operation of a capacitor multiplier
US6731164B2 (en) 2002-01-03 2004-05-04 Intel Corporation Capacitor current multiplier capacitive feedback circuit
US6633193B1 (en) 2002-04-08 2003-10-14 Wells Fargo Bank Minnesota, National Association, As Collateral Agent Method of forming a switching device and structure therefor
US7092017B2 (en) 2002-09-13 2006-08-15 Eastman Kodak Company Fixed pattern noise removal in CMOS imagers across various operational conditions
US6788146B2 (en) 2002-12-16 2004-09-07 Texas Instruments Incorporated Capacitor compensation in miller compensated circuits
US6778004B1 (en) * 2002-12-20 2004-08-17 Cypress Semiconductor Corporation Decoupling capacitor multiplier
US7317484B2 (en) 2003-02-26 2008-01-08 Digital Imaging Systems Gmbh CMOS APS readout scheme that combines reset drain current and the source follower output
US6943619B1 (en) * 2003-05-21 2005-09-13 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Practical active capacitor filter
US7113022B2 (en) * 2003-09-15 2006-09-26 Samsung Electronics Co., Ltd. Capacitance multiplier
US7542085B2 (en) 2003-11-26 2009-06-02 Aptina Imaging Corporation Image sensor with a capacitive storage node linked to transfer gate
US7113020B2 (en) 2004-10-25 2006-09-26 Toko, Inc. Capacitance multiplier circuit exhibiting improving bandwidth
TWI277109B (en) * 2006-01-19 2007-03-21 Ind Tech Res Inst Capacitor multiplier

Also Published As

Publication number Publication date
WO2008123919A1 (en) 2008-10-16
US20080246539A1 (en) 2008-10-09
US7642498B2 (en) 2010-01-05

Similar Documents

Publication Publication Date Title
TW200908697A (en) Capacitor multiplier circuits and the applications thereof to attenuate row-wise temporal noise in image sensors
JP2019144251A (ja) 改良された感知素子を備えた容量指紋センサ
JP3993473B2 (ja) 半導体集積回路装置
CN103380570A (zh) 用于将麦克风电路连接至前置放大器的接口电路
JP2013066232A (ja) 半導体集積回路
CN107251429A (zh) 用于大电阻的亚阈值金属氧化物半导体
TW523976B (en) FET band limited amplifier
JP4505400B2 (ja) 帯域幅を改良したキャパシタンス乗算回路
JP4287928B2 (ja) フィルタ回路
Ansari et al. Ultra-low power 50/60Hz notch filter for biomedical signal acquisition using 32nm±0.15 V Bulk-Driven subthreshold CMOS OTAs
JP2003243944A (ja) 高入力インピーダンス増幅器及びエレクトレットコンデンサマイクロフォン用の半導体集積回路。
JP6429054B2 (ja) チャージポンプ構成体用のインピーダンス回路およびチャージポンプ構成体
TW201227909A (en) Electrostatic discharge protection apparatus
Pennisi High accuracy CMOS capacitance multiplier
JP2005198084A (ja) 差動発振回路
Raj et al. New negative‐grounded capacitance multiplier circuits
TW200414550A (en) Low-capacitance electrostatic discharge protection diodes
US11329631B1 (en) Tunable grounded positive and negative impedance multiplier
CN110476170B (zh) 具有边缘补偿结构的指纹感测装置
Baloglu et al. OTA-C signal delay compensation circuit for transimpedance-mode audio signal processing systems
US10756707B1 (en) Area-efficient dynamic capacitor circuit for noise reduction in VLSI circuits
TWI302709B (en) On chip word line voltage with pvt tracking for memory embedded in logic process
CN112564644B (zh) 一种基于单极型晶体管的放大器、芯片及方法
Hasler et al. High fill-factor imagers for neuromorphic processing enabled by floating-gate circuits
Arslanalp A Novel DDCC-Based Current-Mode Two-Integrator-Loop Active-C Biquad