TW200903717A - Integrated circuit structure and manufacturing method thereof - Google Patents

Description

200903717 iyxlS 23977twf.ci〇c/p 九、發明說明： 【發明所屬之技術領域】 本發明是有關於—接拉触雨妨 法，且特別是有關於1貝^ s、、'吉構及其製造方 構及其製造方法。U祕相關之碰電路的結 【先前技術】

在深次微米的讀電路技射， 、，高速、多功能、高積集度(一ity)、低^^ ”本之超大型積體電路晶片得以大量生產S t J延學她y)現象愈發嚴重，進而降低元件:操= 為了改善電阻電容延遲的影響，—般是在 線間形成具有更低介電常數的層間介電層，以降低導線 =間的寄生電谷(pai>asitie eapadtanee)，並應用銅取代叙 作質，以降低電阻，從而能夠提升元件的操 —然而由於低介電常數介電層與氧财介電層的黏 :性(adhes聰)不佳，嚴重的介電層剝飾㈣㈣現象會 ，後續的銅内連線製程產生微粒_ide)的掉落，以 間的橋接，這將導致銅線間產生短路的問題，對於制 裎的良率也造成了不良的影響。尤其是在覆晶晶片封2 200903717 75 23977twf.doc/p 的過程裡，於熱應力測試下 很容易就會誘發介電層制落 度。 一旦使用了較大的應力， 大大地降低了元件的可靠 【發明内容】 本發明提供—種贿電路 的接合部’與導體結構連技^…凸出 々動人接，從而加強介電層與低介電 常數"電層的黏者性’以減輕介電層㈣的情形。

本發明提供—種贿電路結構的製造方法，利用呈 有凹陷部的導體結構，於插塞的製造流程巾，製作出^ 接導體結構的接合部，以便提高介電層 電層的黏著性。 吊数” 本發明提Hi 了-種積體桃結構，包括介電声 雜結構、低介電常數介電層與插塞。導體結構設 電層中且具有—凹陷部，低介電常數介電層設置於介^ 層上。插塞設置於低介電常數介電層中，且插塞底部具 有，出之接合部’接合部伸人介電層中，並與導體結構 在本發明之一實施例中，上述之插塞的橫向尺寸 於凹陷部的橫向尺寸。 在本發明之一實施例中，上述之插塞之接合部嵌入 導體結構之凹陷部。 在本發明之一實施例中，上述之導體結構為環狀結 構’且凹陷部貫穿導體結構形成—中空部。 ^ 200903717 75 23977twf.doc/p 在本發明之一實施例中，上述之插塞的橫向尺寸大 於中空部的橫向尺寸。 在本發明之一實施例中，上述之插塞的材質包括 銅、鎢或其合金。 在本發明之一實施例中，上述之導體結構的材質包 括銅或銘或其合金。 在本發明之一實施例中，上述之絕緣層，設置於介 電層與低介電常數介電層之間。 在本發明之一實施例中，上述之插塞為雙層鑲嵌結 構的一部分。 勺本1明提出一種積體電路結構的製造方法，此方法 m括ίίέ供—層介電層，然後於介電層中形成導體結 一層低八為構具有一個凹陷部。接著，於介電層上形成 ^二ρ/1電常數介電層。然後’於低介電常數介電層中 導體結構。開口連通至導體結構之凹陷部，裸露出部分 〇 入凹^邻。繼而，於開口中形成插塞，插塞底部具有伸 曰°史接合部，與導體結構相連接。 在本聲明之—實施例中，上述之插塞 於該凹陷部的橫向尺寸。 導體S3二實施例中’上述之插塞的接合部喪入 構，ft，明之—實施例中，上述之導體結構為環狀結 曰部貫穿導體結構形成一中空部。 在本I明之—實施例中，上述之導體結構的製造方 '1/5 23977twf.doc/p 200903717

法包括先h電層切賴⑽W 光阻層為罩幕’形成環狀開σ，然後再移案化 層，並且於環狀開"填入導體材料 化心且 其合:本發明之—實施例中’上述之導體材料包括鋼或 在本發明之-實施例巾，上述 法包括先於介電層中形成導體層 J =成方 層’以於導體層表面形成凹陷部。 P刀導體 在本發明之—實施例中，上述之積體 造方法更包括於形成導體結構之後、妒 的製 電層之前’於介電層上形成-層絕緣/。H數介 在本發明之一實施例中，上^ 的形成方法包括旋魅核。之低，丨U數介電層 mu因形成了底部具有凸出之接合部的插塞，因 =;方之導體結構形成更緊密的連接，從而-電層與低介電f數介電層的黏著性，是以能夠 d降低介電層剝落，提高元件效能與產品良率的優點。 為讓本發明之上述特徵和優點能更明顯易懂，下文 特牛較佳實施例，並配合所關式，作詳細說明如下。 【實施方式】 圖1A至圖1E是繪示本發明一實施例之一種積體電 路、、Ό構的製造流程上視圖。圖2八至圖2E是繪示沿著圖 1A至圖1E中的14‘線之製造流程剖面圖。 200903717 UJVAWJL^-AWW-vA /5 23977twf.doc/p 請參照圖u與圖2A，本發明提出 構的製造方法，此方法包括先提電， 層no的材質例如是氧切、腦G、pSG二 ^料’其形成方法例如是化學氣相沈積法。介電居二電 是::ϊ=有:^電部_。介電_〇 100 ' . ~ ，基底100例如是半導體晶圓，其麻

C wr形成於半導體晶圓上的元件與制 中例如是已經形成有—導電部（未緣示、:土/ & 之導體結構和錄會與介電 3 形成 部電性連接，以構成完整的電路(ciri；底100中的導電 ⑽具接有著：:二 本實二中導; 成方法例如是如圖;f所構，其形 o t光阻層m，繼之以圖案化光阻層n;二金形成圖案 ^介電層no，而形成環狀開口 115 (請來為昭罩幕’移除部 1圖案化光阻層113例如是正光阻，复A上。其 :先以旋轉塗布(sPi_ing)方式於八；：成方法例如 光阻材料層（未緣示），於曝 ^電層1H)上形成 ，案化光阻層113。至於移 影而形 …、、後’清參照圖1B與圖2B，移除 。導體結構12G的形成方法例如是先以i學 200903717 UMCu-^υυο-υι 75 23977twf.d〇c/p 法或物理氣相沈積法，於介電 中形成-層共形的導體材料上與環狀開口⑴ 平坦化製程，移除介電層11()未’不）’然、後’進行一 狀開口 115中的導體材；的，材料’僅留下環 是銅、紹、鎮、銀或含有上迷M ¥體材料的材質例如 ⑽上之導體材料的平抽化方法^的3合金，移除介電層

由圖m可看出導體，12 t疋化學機械研磨法。 古— 午篮、、，口構120為一環狀結構，中間具 =凹陷部125 ’在本實施例中，凹陷部125例如是貫穿 結構12G而形成—個中空部，中空部由環狀的導 =構120圍繞而成。在本發明之另一實施例中，利用 蝕刻製程的設計，凹陷部125a也可以是呈環狀的中 ’如圖1B’與圖2B’所示，亦即，凹陷部125a環繞著 邛刀導體結構120而設置。環狀之凹陷部l25a也適用於 後、’之步驟’惟以下僅以圖1B與圖2B之凹陷部125為 例接續著說明。 當然，凹陷部125並不限於圖1B或圖1B，之中空態 樣’凹陷部125也可以是其他種態樣，只要導體結構120 中具有内凹之結構，使後續形成之插塞能夠插入此導體 結構中者，都可以該當此處所稱之凹陷部125。值得一提 的是，圖1B所繪示之導體結構120雖為一矩形的環狀結 構，然而，此環狀結構並不限於矩形’舉凡圓形、橢圓 形、三角形、菱形、多邊形等等各種幾何圖案，都可以 應用於本發明中。且環狀結構之凹陷部125的圖案也不 一定須與導體結構120外廓的圖案相同。舉例來說，即 10 200903717 /5 23977twf.doc/p 使凹陷部125為方形，導體結構12〇外廓也可以是圓形 或其他圖案。導體結構〗2〇的圖案設計，可以依照其周 圍元件的配置與尺寸，配合製程的需求而設計。 o o 而後，請參照圖1C與圖2C，可以選擇性地於介電 層110與‘體結構12〇上形成一層絕緣層。絕緣層 130的材質例如是氧化梦，其形成綠例如是化學氣相^ ，法。繼而，於絕緣層13〇上形成—層低介電常數介電 二140〇攻-層低介電常數介電層的材質例如是各種介電 二f丄於4的”電材料’如具有成孔劑(P〇r〇gen，成分例 為叫)的碳摻雜氧化石夕(㈤如D〇ped 0xide，CD〇)、 ，化非晶碳：l化非晶碳、Parylene AF4、卿、pAE、 yclotene、乳化石夕氣凝膠、氧化石夕乾凝膠、、silk、 可叹化學氣相沈積法，或是 ⑵’裸露出部分導體 構⑽之凹陷部 電齡電常數介 棵路出¥體結構120的部分側壁 開口 145例如是一個雙層 5本貝施= 渠，下層則為插塞開口。 . 145上層為溝 隨後’請參照圖m與圖2D，於開口⑷中形成具 有插塞150與導線155之雙層鑲喪結構16〇，插塞15〇的 底部為、一接合部153 ’伸入凹陷部125之中，與導體結構 12〇相連接。形成雙層鑲嵌結構160之插塞150與導線 155的方法例如是先於低介電常數介電層⑽上形成一層 導體材料層（未繪示）’共形地覆蓋住整個低介電常數 介電層140 ’之後以化學機械研磨法，移除開口 14〇以外 的導體材料層，⑽絲面平坦的雙層絲結構16〇。導 體材料層的材質例如是銅、喊含銅、狀合金，形成 此導體材料層的方法例如是化學氣相沈積法或物理氣相 沈積法。在形成導體材料層之前，還可以先於開口 14〇

200903717 。一一一 >15 23977twf.doc/p 之内壁形成一層黏著層或阻障層（未繪示），其材質命 如是鈦、氮化鈦、鈦/氮化鈦、氮化鎢、钽/氮化钽等等。 在一實施例中，插塞150的橫向尺寸D大於凹陷新 125的橫向尺寸d，插塞150底部凸出的接合部153即银 入此凹陷部125之中。換言之，接合部153整個 ^ 側壁會與導體結構12G之凹陷部125的側壁相連接:從 而將大幅地增加插塞150與導體結構12〇的接合力。如 此-來，位於導體結構120上方的絕緣層13〇與低 常數介電層140之間的黏著性也會隨之提升，進而 解決介電層剝落現象的功效。當介電層不發生剝落产 況丄導線間便不會有橋接短路的問題產生不但能= 提南兀件的可靠度以及產品的良率，對於元 ^ 能也相當有助益。 正販对 請參照圖1D，在另一實施例中，介電居 U0的材質 12 200903717 UMUU-/uuo-ui/5 23977twf.doc/p o

除了 t述氧化石夕等介電材料之外，一般來說，為了降低 内連線之_阻值’介電層11G的上半部也可以是採用 常數材料構成之介電層胸。這—層介電層110a 的材質例如是碳摻雜氧切、氫化非晶碳、統非晶碳、 Parylene AF4、HSQ、PAE、Cycl〇tene、氧化石夕氣凝膠、 氧化石夕乾凝膠、Flare、SILK、parylene料。其形成方 法可以是化學氣相沈積法，或是旋轉塗布法。且介電声 ll〇a也可以留待導體結構12〇形成之後，始形成之。^ 本實施例中，絕緣層130上方與下方皆為低介電常 料，因此，應用本實施例之導體結構12〇，更可以大大加 強介電層之間的黏著性，從而提高元件的可靠度以及產 品的良率。 由於插塞150的橫向尺寸d大於凹陷部125的橫向 尺寸d，因此，即使開口 145在微影蝕刻過程中，有些許 的對準誤差(mis_alignment)，如圖1E與圖2E所示，插塞 150向左偏移了一些，插塞15〇底部之接合部153仍然可 以很妥適地嵌入凹陷部125之中。在一實施例中，縱使 插塞150的對準誤差過大，或者插塞15〇的橫向尺寸小 於或等於凹陷部125,導致接合部153無法與導體結構 120的整個内圈（即凹陷部125)側壁相嵌合，只要接合 部153連接了部分的導體結構12〇，仍然能夠增加低介^ 书數介電層140與絕緣層130之黏著性，達到上述功效。 上一實施例中，是以環狀之導體結構為例做說明， 然而，本發明所提出之積體電路結構並不限於使用環狹 13 200903717 υΜυυ-^υυο-υι/5 23977twf.doc/p 之導體結構。圖3Α至圖3D是繪示本發明另一實施例之 一種積體電路結構的製造流程剖面圖。本實施例與上一 實施例的不同，主要是在於導體結構的形狀與製造方 法’圖3A至圖3D中’與圖1A至圖1E、圖2A至圖2E 相同的構件係使用相應的標號並省略其說明。本實施例 之上視圖可以參考上一實施例之圖1A至圖1E，於此不 再贅述。 〇 請參照圖3A，本發明之積體電路的製造方法是先提 供一層介電層210，介電層210位於基底2〇0上。然後， 於介電層210中形成一個開口（未繪示），並於開口中 填入導體材料如銅、鋁、鶴、銀或含有上述金屬的合金， 形成一層導體層（未纟會示）。在一實施例中，也可以是 先於基底200上先形成了這一層導體層，然後才形成介 電層210。 之後，再利用微影蝕刻製程，移除部分導體層，於 導體層中形成一個凹陷部225,如此即形成了具有凹陷部 lf 225之導體結構220。凹陷部225與導體結構220外廓的 上視形狀可以是圓形、矩形、橢圓形、三角形等等各種 幾何圖案，凹陷部225與導體結構220外廓的上視圖案 不需要是相同的圖案。在本發明之另一實施例中，凹陷 部225a也可以是呈環狀，如圖3A’所示，裸露出導體結 構220内部的側壁與底部。應注意的是，凹陷部225a也 適用於後續之步驟，惟以下僅以圖3A之凹陷部225為 例，接續說明。 ’ 14 200903717 UMUV-JUUb-ui 15 23977twf.doc/p 接著，請參照圖3B，選擇性地於介 -層絕緣層230。繼而，形成一層低介電常^曰^上^成 絕緣層230與低介電常數介電層24〇 ^層240。 可以參照上-實闕巾之朗。 、>成方法與村質 隨後，請參照圖3C，移除部分低介電常數介 與絕緣層230,於低介電常數介f _ 祕，開口 245連通至導體24"形成開口 〒版、稱220之凹陷部225，

=$導體結構220。在本實施例中，開口冰例如‘ :目=開口 ’開口 245上層為溝渠，下層則為插塞開口。 成此開π 245的_過程中，例如是進行 ，製程，從而更進-步，移除了凹陷部225中的低介電 书數層240與絕緣層230，裸露出導體結構22〇之 以5側壁。

請繼續參照圖3C ’於開口 245中形成具有插塞25〇 〜導線255之雙層鑲嵌結構26〇，插塞25〇底部具有伸入 ^凹陷部225的接合部253，與導體結構22〇相連接。在 貝施例中，凹陷部225中的低介電常數層24〇與絕緣 1 230已全部移除，因此’接合部253是形成於整個凹 陷部225之中’與凹陷部225相嵌合。 在圖3C之中，插基250的橫向尺寸d例如是大於凹 陷部225的橫向尺寸d，接合部253不僅是其外廓的側壁 會與導體結構220相連接，且接合部253的底部也會與 導體結構220相接觸，這使得插塞25〇與導體結構220 形成非常緊密的連結。連帶地，導體結構22〇上方之絕 15 200903717 ,75 2^977twf.docJp 緣層23〇與低介電常數介電層 著加強’從而得以降低介電層制 、4著性也會跟 請參照圖3D，在另—實㈣巾， 驟中，也可能會殘餘部分低介 二成碭口 245的步 於凹陷部225底部。然而，只 a 40或絕緣層230 〇 形成凸出的接合部253，使接人A番塞250底部仍然能夠 構挪，就可以達到增加連接至導體結 230之黏著性的效果。 數；1電層240與絕緣層 另外要說明的是，在一實 半部還可以是-層低介電常數材料之介層:10的上 3D所示。其形成方法可以是 塗布法^利用介雪 予虱相艽積法，或是旋轉 …w 電材低介電常數的特性，降低内連 、、泉之間的阻值。當絕緣層23 - 低介雷當赵鉍极卩士 „ 工卜乃I"電材枓，皆為 以被小人y守，採用本實施例之導體結構22〇更可

Cj 黏著^層之間關落情形’增加介電層彼此之間的 =然’在本實施例中’開口 245也有可能會產生對 ^祆差，或者插塞250的橫向尺寸小於或等於凹陷部 25山’致使接合部253無法與導體結構，整個内圈側壁 目=合’但只要接合部253連接了部分的導體結構220， ，樣可以增加低介電常數介電層MG與絕緣層130之黏 著性。 =了即說明本發明一實施例之一種積體電路結構。 "月參照圖1D與圖2D，積體電路結構包括了介電層 16 200903717 .75 23977twf.doc/p no、導體結構12G、低介電常數介電層⑽與插 =層110設置於基底100上。介電層u 疋乳化矽、BPSG、PSG、BSG等介％士粗人T貝例如 中例如是已經形成有一個導電部；1包層110 例如是半導體晶圓，基底權包、基底10〇 上的元件額層，且基底100中彳^7於半‘體晶圓 電部（未緣示）。後續形成之導成有一導 Γ 層U0或基底中的導電部和與介電 電路。 連接，以構成完整的 導體結構120設置於介電屌 —個凹陷部.請參照圖其，是具有 導士接1 on a丨1 θ 、㈡2D’在一實施例中’ =、、:構⑽例如疋—個環狀結構， 例如是貫穿此導體結構12〇而 ： 之導體結構12〇所圍繞。當^^辦”，由環狀 不限於HID ^ ΟΓΛ 本發明之凹陷部125並 ο 中空^、、圖m與圖2B，，凹陷部125&也可以是環狀之 上逃二的材質例如是銅、銘、鎢、銀或含有 何圖案，料體結構⑽角^、多邊料等各種幾 環狀導體結構120之二卜凹陷部125之外廊(即 依照元件的設計而定 的上視形狀無須相同，可以 _ 1 & $數;1 $層14G設置於介電層11G上，其材 17 200903717 23977twf.doc/p 質例如是無機低介電常數材料或是有機低介電常數材 料。包括如具有成孔劑(porogen，成分例如為CxHy)的碳 推雜氧化石夕(Carbon Doped Oxide，CDO)、氫化非晶後、氣 化非晶碳、Parylene AF4、HSQ、PAE ' Cyclotene、氧化 矽氣凝膠、氧化矽乾凝膠、Flare、SILK、Parylene等等。 低介電常數介電層140與介電層之間更可以設置有—層 絕緣層130。絕緣層13〇的材質例如是氧化矽。 曰

插塞150設置於低介電常數介電層14〇中，貫穿絕 緣層130，且插塞150底部具有凸出之接合部153，接合 部153伸入至介電層11〇中，並與導體結構12〇相連接 插塞150例如是雙層鑲嵌結構16〇的一部份，其上方例 如是尚有-條導線155。插塞15〇的材質例如是銅、 含銅、鋁之合金。 在本實施例中，插塞150的橫向尺寸D例如是大於 的橫向尺寸d，插塞150之接合部153即嵌入 “ 12Q之中空凹陷部125。這樣的連結使得接 ;相連姓則壁可以完全地與導體結構120内廓側 芦二二 強了低介電常數介電層_與絕緣 智丨·30之間的黏著性。 空部150之接合部153並不—定要完全與令 伸入至介=&η，Λ要此凸出插塞150底部的接合部153 以達到提# = ’並與導體結構120相連接，便可 黏層140與絕緣層™ 力放§低介電常數介電層140與絕緣層130 18 200903717 υΜ^υ-ζυυυ-υι/5 23977twf.doc/p 之間的黏著性增加時，便可以防止介電層㈣的問題， 從而内連線之間就不會產生橋接的現象，也得以避免於 晶圓表面掉落微粒。這些問題的改善，都且有婵 良率’改善元件可靠度與產品整體效能等的優點θ。 σσ 此外，導體結構並不限於上述之環狀結構\請參照 圖3C，在一實施例中，導體結構220的凹陷部225位於 導體結構220中，但並未貫穿導體結構22〇。當缺，凹陷 部225的形狀並不限於圖3C所示，由圖3Α，之另一實施 例可知，凹陷部225a也可以是環狀。插塞25〇之接合^ 253則以其外廓之侧壁及底部之側壁，與凹陷部( 凹陷部225a)形成緊密的卡合。這樣緊密的接合更可以 增進導體結構220上方之絕緣層23〇與低介電常數 層240之間的黏著性，而達到上述之功效。 Ο 雖然本發明已以較佳實施例揭露如上，然其並非 以限定本發明’任何所屬技術領域中具有通常知識者， 在不脫離本發明之精神和範_，#可作些許之 =定:ίΐ發明之保護範圍當視後附之申請專利範園 【圖式簡單說明】 圖1Α至圖m是本發明一實施例之 構的製造流社視圖。 圖2Α至圖2Ε是絡+ 益同1 λ 2^向1 疋、.日不/口者圖1Α至圖1Ε中的w 之製造流程剖面圖。 緩 19 200903717 W5 23977twf.doc/p 圖3A至圖3D是繪示本發明另一實施例之一種積體 電路結構的製造流程剖面圖。 【主要元件符號說明】 100 :基底 110、110a、210、210a :介電層 113 :圖案化光阻層 115 :環狀開口 120、220 :導體結構 125、125a、225、225a :凹陷部 130、230 :絕緣層 140、240 :低介電常數介電層 145、245 :開口 150、250 :插塞 153、253 :接合部 155、255 :導線 160、260 :雙層鑲嵌結構 D:插塞的橫向尺寸 d:凹陷部的橫向尺寸 20

Claims (1)

1. 200903717 75 23977twf.doc/p 十、申請專利範圍： 1. 一種積體電路結構’包括· 一介電層； 一導體結構，設置於該介電層中且具有一凹陷部； 一低介電常數介電層，設置於該介電層上；以及 一插塞，設置於該低介電常數介電層中，且該插塞 底部具有凸出之一接合部，該接合部伸入該介電層中， 與該導體結構凹陷部相連接。 2. 如申請專利範圍第1項所述之積體電路結構，其 中該插塞的橫向尺寸大於該凹陷部的橫向尺寸。 3. 如申請專利範圍第1項所述之積體電路結構，其 中該插塞之該接合部散入該導體結構之該凹陷部。 4. 如申請專利範圍第1項所述之積體電路結構，其 中該導體結構為一環狀結構，且該凹陷部貫穿該導體結 構形成一中空部。 5. 如申請專利範圍第4項所述之積體電路結構，其 中該插塞的橫向尺寸大於該中空部的橫向尺寸。 6. 如申請專利範圍第1項所述之積體電路結構，其 中該插塞的材質包括銅、鎢或其合金。 7. 如申請專利範圍第1項所述之積體電路結構，其 中該導體結構的材質包括銅、鋁或其合金。 8. 如申請專利範圍第1項所述之積體電路結構，更 包括一絕緣層，設置於該介電層與該低介電常數介電層 之間。 21 200903717 二 v/w-u jl 75 23977twf.doc/p 9. 如申請專利範圍第1項所述之積體電路結構，其 中該插塞為一雙層鑲嵌結構之一部分。 10. —種積體電路結構的製造方法，該方法包括： 提供一介電層； 於該介電層中形成一導體結構，該導體結構具有一 凹陷部； 於該介電層上形成一低介電常數介電層； 於該低介電常數介電層中形成一開口，該開口連通 至該導體結構之該凹陷部，裸露出部分該導體結構；以 及 於該開口中形成一插塞，該插塞底部具有伸入該凹 陷部之一接合部，與該導體結構相連接。 11. 如申請專利範圍第10項所述之積體電路結構的 製造方法，其中該插塞的橫向尺寸大於該凹陷部的橫向 尺寸。 12. 如申請專利範圍第10項所述之積體電路結構的 製造方法，其中該插塞之該接合部嵌入該導體結構之該 凹陷部。 13. 如申請專利範圍第10項所述之積體電路結構的 製造方法，其中該導體結構為一環狀結構，且該凹陷部 貫穿該導體結構形成一中空部。。 14. 如申請專利範圍第13項所述之積體電路結構的 製造方法，其中該導體結構的製造方法包括： 於該介電層上形成一圖案化光阻層； 22 200903717 \j i iS 23977twf.doc/p 以該圖案化光阻層為罩幕，形成一環狀開口； 移除該圖案化光阻層；以及 於該環狀開口中填入一導體材料。 15. 如申請專利範圍第14項所述之積體電路結構的 製造方法，其中該導體材料包括銅或其合金。 16. 如申請專利範圍第10項所述之積體電路結構的 製造方法，其中該導體結構的形成方法包括： 於該介電層中形成一導體層；以及 移除部分該導體層，以於該導體層表面形成該凹陷 部。 17. 如申請專利範圍第10項所述之積體電路結構的 製造方法，更包括於形成該導體結構之後、形成該低介 電常數介電層之前，於該介電層上形成一絕緣層。 18. 如申請專利範圍第10項所述之積體電路結構的 製造方法，其中該低介電常數介電層的形成方法包括旋 轉塗布法。 23