TW200901598A - Wide-input windowed nonlinear analog-to-digital converter for high-frequency digitally controlled SMPS - Google Patents

Description

200901598 九、發明說明： 【發明所屬之技術領域】 本發明大致上係關於切換模式電源供應器（SMPS)電路， 及更具體言之，本發明係關於用於高頻數位控制的SMPS 之寬輸入窗化的非線性類比至數位轉換器。 本申請案主張Aleksandar Prodi0等人於2007年2月28日申 請之名為「用於高頻數位控制的切換模式電源供應器之寬 輸入窗化的非線性類比至數位轉換器（WIDE-INPUT WINDOWED NONLINEAR ANALOG-TO-DIGITAL CONVERTER FOR HIGH-FREQUENCY DIGITALLY CONTROLLED SMPS)」的美國臨時申請案第60/892,126號（代理人檔案號 碼SIPEX-01010US0)之優先權；及 主張Aleksandar Pro di0等人於2008年2月20日申請之名為 「用於高頻數位控制的切換模式電源供應器之寬輸入窗化 的非線性類比至數位轉換器（WIDE-INPUT WINDOWED NONLINEAR ANALOG-TO-DIGITAL CONVERTER FOR HIGH-FREQUENCY DIGITALLY CONTROLLED SMPS)」 的美國專利申請案第12/034,5 84號（代理人檔案號碼SIPEX-01010US1)之優先權。 【先前技術】 數位控制提供多個具有吸引力之特徵，該等特徵能引起 低功率切換模式電源供應器（SMPS)的有效增强。數位實現 容許新穎控制技術的開發，該等技術經由多模作業來增加 功率級的總效率、啓用SMPS參數的主動監視及後續自動 129449.doc 200901598 調諧以及藉由避免類比實施之增益及參數變動問題特性或 使用非線性控制技術來改良暫態響應。同樣地，在自動化 設計工具及硬體描述語言（HDL)的支援下，可以在短時間 内設計出數位系統並容易對其進行修改。該等工具同樣容 許該設計從一種實施技術簡單轉移到另一種，即：設計可 攜性。在晶片實施技術不斷變化之現代積體電路（IC)設計 中’極為需要此特徵。 儘管事實上所有該等特性非常適於低功率應用，但在小

型電池供電裝置諸如行動電話、個人數位助理（pDA)及 MP3播放機中’幾乎專門使用脈寬調變（pwM)類比控制 SMPS。這主要歸因於缺乏可以支援明顯高於i MHz之恆定 切換頻率之作業的低功率數位架構。現有數位控制器之電 力’肖耗“可與引起較差SMps總效率之供應低功率電子 :載的電力消耗相比較。在較高切換頻率下，类員比控制器 化費車乂夕功率，及因此為更適合之解決辦法，儘管其不具 備述大多數特被。對數位控制器可以有效地使用於低功 率！用中之最大切換頻率的主要限制之一係類比至數位轉 換盜（ADC)。慣用高速ADC架構通常不是適合之解決辦 低功率直流對直流轉換器 題係其性能方面較差的利用 作點周圍進行操作，該操作 通常為常數。 【發明内容】 中所使用之慣用ADC的一個問 率。慣用裝置通常僅在一個操 點對應於功率級的輸出電壓， 129449.doc 200901598 在多項實施例中，一種新類5料& & 4彌比至數位轉換器（ADC)架構 了用於知作在面於10 MHz之切換頻康τ λα ^ 〇〇 俠頭羊下的切換模式電源供 應器（SMPS)。類比至數位轉換残眘 ,, 得換為實她例可以達成極低電力 消耗、快速轉換時間且可用一簡單硬體予以實施。另一值 得注目之優點係某些ADC實施例之特徵在於—非線性增益 特性、’該特性為數位控制器提供改良負载暫態響應。該解 决辦法同樣容許低輸入電壓作業。

在-實施例中，提供了一種組合雙重差動輸入級、延遲 線及非線性誤差邏輯的ADC。該術實施例容許低至零伏 特之輪入電4的作業以及具有不依賴於該操作點的量化階 及轉換時間。另外該線性誤差邏輯藉由建立增加就非零 輸出電壓誤差之增益的非均勻量化階來改良動態響應。一 ADC實施例包括敎18 μιη CM〇S製程設計及經由模擬測 試過的—種新穎架構。使用此數位架構之諸實施例可以啓 用即將來臨的可能操作於超過1〇〇 MHz切換頻率下之多個 切換轉換器的控制。 【實施方式】 圖1為一數位控制直流對直流降壓轉換器實施例的一個 實例，說明了使用脈寬調變（PWM)來調整輸出電壓之情 況。如圖1所示，數位控制器1〇〇由ADC 1〇2、數位補償器 104及數位脈寬調變器（DPWm)106組成。 ADC 102將功率級輸出電壓之類比值轉換為其數 位等效值乂。“!!]。基於數位參考值Vref形成一個數位誤差信 號e[n]。然後該誤差由產生數位變數d[n]之數位補償器⑺* 129449.doc 200901598 進行處理。基於d[n]，數位脈寬調變器（DPWM)106產生一 個調整固態開關SWl之作業的脈寬調變類比信號c(t)。c⑴ 之頻率即：切換頻率fsw==1/Ts，在此實施例類型中可以為 常數。 為了滿足緊密輸出電壓調整及快速動態響應之要求，該 ADC應能夠在一個切換循環内準確完成轉換。意思就是， 在—個操作於10 MHz下之SMPS轉換器_，ADC應能夠在 J、於1 00 ns之内完成轉換。一般而言，此種ADC是複雜 的，其要求較大晶載區域及花費大量功率。因此，其等不 適於實施到操作於高切換頻率下之低功率SMPS中。 圖2說明了 一實施例中一 ADC的方塊圖。兩個輸入差動 級202、204用於提供偏壓給參考電壓延遲線2〇6及電壓測 量延遲線208,其中每一延遲線含有不同數目之完全相同 的餓電流延遲單元。言亥電壓測量線比該參考線多含有五個 單元。藉由比較通過延遲線2〇6、2〇8之時序信號（clk)的 傳播時間來測量輸出電壓誤差。同時觸發該等延遲線，同 時CLK信號上升邊緣起始通過其等之兩個脈衝的移動。當 傳播通過參考延遲線之脈衝到達第N個延遲單元時，建立 了-選通信號以及取得測量延遲線的—快照。接著，基於 CLK信號傳播通過之單元的數目，誤差解碼器21〇決定輸 出電麼誤差的數位等效值e[n]及將其發送至圖丨的數位補償 器 104。 如圖2所說明，兩個差動級2〇2、2〇4容許低輸入電壓作 業以及提供不依賴於Vref之ADC特性。可見，p.s差動 129449.doc 200901598 級202的輸出Vbias_ref不因為Vref從零伏特變動到限制於p_ MOS電晶體之臨限電壓乂〇0及電流偏置電路的最大輸入值 而變化。對通過測量延遲線之傳播進行調整的差動級2〇4 的電壓可以依據關係（1)來描述：

VbiaS_cmt - Vbias_ref + K(Vref - V ⑽⑴)=Vbias_ref ~ Kev ⑴ ⑴ 其中ev⑴為輸出電壓誤差，及κ為—”數，其依賴於‘ 及差動級·、204中之電晶體的大小以及延遲線裏、2〇8 中延遲單元的構造。關係⑴中方程式展示了 Μ兩條延遲 線206、208之傳播時間的差異僅僅依賴於電壓參考而不受 Vref之變化的影響。 在該結構中，轉換速度及量化階都依賴於“心及延遲單 元的構造。這意味著ADC實施例可以提供更多功能，諸如 藉由用圖3A所示之數位可程式延遲單元來替換當前所使用 之餓電流延遲單元，可以增加量化階的動態變動及可變轉 換時間。纟一實施例中，為了進一步減少電力消耗，可以 在胤轉換完成之後關閉電流偏置電路及用時序信號新的 上升邊緣對其進行再次啓動。 在實施例中，利用非線性量化階在不引起極限循_ 之情況下引進可變增^及改良控制器暫態響應。在數位控 制型SMPS中’通常期望限制引起零誤差值之最小厥輸 :電壓量化階的最小大小’即，限制零誤差、的寬[若 罝化1¾ (delta)vq過小’則*求較高的dpwm解析度以便消 除可能的極限循環振盈。另一方面，除了零誤差bin外，較 大階會引起對輸出電壓變動較低的敏感度及由非線性量化 129449.doc 200901598 效應所引起之減少的迴路増益。 圖3A說明了一 ADC實施例的輸入_輸出特性。如圖所 示，零誤差bin大於對應於Vref及轉換器輸出電壓之間之有 效差異的其他量化階。結果’使得ADC增益為較大非零 值，其中ADC之增益定義為如關係（2)所示： 及建立了一種非線性增益特性。 圖3賊明了—實施例中—種非線性adc特性實施。其展 示了對於轉換過程結束時所取得的測量延遲線之不同快照 的誤差解碼器輸出值。指派零誤差值給測量線之三種不同 快照建立了非線性。如圖3B所示，若傳播通過測量線之脈 衝所通過的單元數目與移動通過參考線的單元數目相同， 或者若信號所傳播通過之單元數目的差異不大於一個，則 假定e[n]為零。 系統驗證 一 ADC實施例作為一特定應用積體電路（Asic)來實施及 用0.18 μηι CMOS製程進行設計。圖4展示了經調整的適於 150 MHz切換頻率之作業的HSpiCE模擬設計結果。 圖4說明了多個模擬結果，其演示了 一具有l5〇 MHz時 序信號頻率之非線性ADC實施例的作業。該波形展示了切 換轉換器輸出電壓v〇ut⑴在！ V參考周圍之斜坡變化如何影 響ADC的輸出’即誤差剩。可見對於轉換器輸入電壓的 80 mV有效變化，e[n]同樣從二進制值_4斜坡上升到+4。 129449.doc 200901598 同樣可以觀察到先前章節所描述之非均勾量化階。該ADC 的零誤差bin為20 mV左右’大約比對應於*卜工之階大三 倍。模擬同樣驗證了快速類比至數位轉^可見續主題 ADC實施例僅僅需要5 ns來反應突然的電壓變化以及將類 比信號轉換為其數位等效值。電流消耗大約為95〇 mA(7 mA/MHz)。

該等結果驗證了所提出架構可以為可用之最快切換電源 轉換器以及期望操作於超過1〇〇驗頻率之即將來臨的系 統提供一種有效的數位控制解決辦法。 提供上述本發明的描述僅為說明及描述之用。意非在於 詳盡描述本發明或將本發明限制於所揭示之精確形式。熟 習此項技術之實踐者將明白許多修改及變動。特別地，： 面描述之按照基於計分圖（Wgnette s⑶叫之有用性的順序 使用數值秩進行谓測及排列影像的特徵，顯然可以併入除 所描述之外的其他類型軟體應用程式中。選擇並描述該等 實施例係為了以最好的方式解釋本發明之原理及其實際應 用’從而使其他熟習此項技術者能明白本發明涵 =例及具有適於料料之多種修改。衫本發明之範 疇藉由下面_請專利範圍及其均等物來定義。 【圖式簡單說明】 基於下面諸圖來詳細描述本發明之較佳實施例，其中： 圖1為一數位控制直流對直流降壓轉換器實施例的一個 實例，說明了使用脈寬調變（PWM)來調整輸出電壓之 況。 129449.doc 12· 200901598 圖2說明了 —實施例中一 ADC的方塊圖。 圖3A說明了一 ADC實施例的輸入_輸出特性。 圖3B說明了一實施例中一種非線性ADc特性實施。 圖4說明了多個模擬結果，其演示了 一具有丨5 〇 mhz時 序信號頻率之非線性ADC實施例的作業。 【主要元件符號說明】 10〇 數位控制器

102 類比至數位轉換器/ADC 1〇4 數位補償器

1〇6 數位脈寬調變器/DPWM swl 固態開關 2〇2 輸入差動級 2〇4 輸入差動級 206 參考電壓延遲線 208 電壓測量延遲線 210 誤差解碼器 129449.doc

Claims (1)

1. 200901598 十、申請專利範圍： 1. 一種類比至數位轉換器（ADC)電路，其包含： —第-差動輸人級和―第二差動輸人級，用於接收低 至零伏特的輸入電壓以及產生一參考偏壓及—輸出偏 曰參考延遲線’其用於接收該參考㈣，及—輸出測

   篁延遲線，其用於接收該輸出偏壓，每—延遲線含有不 同數目的延遲單元；及 -：差解碼器’其藉由比較通過該參考延遲線及該輸 出測$延遲線之一時序信號（CLK)的傳播時間來決定一 輸出電㈣差’及將該輸出電㈣差之數位等效值發送 給一數位補償器。 2·如請求項1之電路’其+該參考延遲線及該輪出測量延 遲線被同時觸發，同時CLK信號上升邊緣起始通過其等 之兩個脈衝的移動。 3_如請求項1之電路，其令當傳播通過該參考延遲線之一 脈衝到達第N個延遲單元時，建立了 一選通信號以及取 得該測量延遲線的一快照。 4·如:求項3之電路，其中基於該時序（CLK)信號傳播通過 之單兀的數目，該誤差解碼器決定輸出電壓誤差的一數 位等效值e[n]。 、 '、員1之電路，其中該參考延遲線及該輸出測量延 遲線之其中至少—者的該等延遲單元係可數位程式的， 以改變轉換時間。 129449.doc 200901598 6·如請求項〗之電路，其尹該參考延遲線及該輪出測量延 遲線之其中至少一者的該等延遲單元係可數位程式的， 以動態地改變量化階。 r·如請求項1之電路，其t該adc在轉換後被切斷電源以 減少電力消耗。 8.如請求項丨之電路，其中該數位補償器耦合於一數位脈 見凋變器，以控制一切換模式電源供應器（SMPS)。

   9_ : '求項1之電路’其中通過該參考延遲線及該輸出測 2遲線之—時序信號的傳播差異實質上不依賴於輸入 電壓Vref的變化。 10. 如請求項1之電路 在一有效差異時， 一非線性增益特性 其中當vref與轉換器輸出電壓之間存 ¥誤差bin大於其他量化階，以提供 129449.doc