CN101657948B - 用于高频数控smps的宽输入窗口非线性模数转换器 - Google Patents

Abstract

在各实施例中，一种新的模数转换器(ADC)结构可以与以高于10MHz的转换频率操作的开关模式电源(SMPS)一起使用。模数转换器的实施例可以实现很低的功率消耗、快速的转换时间，并可以采用简单的硬件实现。另一个引入注意的优点在于某些ADC的实施例具有为数字控制器提供改善的负载瞬时反应的非线性增益特性的特征。

Description

用于高频数控SMPS的宽输入窗口非线性模数转换器

要求优先权

本申请要求由Aleksandar

等于2007年2月28日提交的、发明名称为“用于高频数控SMPS的宽输入窗口非线性模数转换器”的美国临时专利申请No.60/892,126(Attorney Docket No.SIPEX-01010US0)，以及由Aleksandar

等于2008年2月20日提交的、发明名称为“用于高频数控SMPS的宽输入窗口非线性模数转换器”的美国专利申请No.12/034,584(Attorney Docket No.SIPEX-01010US1)的优先权。

版权声明

此专利文献所公开的部分包括受版权保护的材料。版权所有者不反对传真复印任一个专利文献和专利公开文本，如美国专利商标局的文件或档案，但保留其他任何版权。

技术领域

本发明通常涉及开关模式电源(SMPS)电路，且更特别地，涉及用于高频数控SMPS的宽输入窗口非线性模数转换器。

背景技术

数字控制提供了引人注意的能够导致低功耗开关模式电源(SMPS)极大地增强的特征。数字技术的实现允许开发新的控制技术，该技术能够通过多模式操作而增加功率级的总效率，使主动监控SMPS参数和随后的自动调谐成为可能，并通过避免特征为模拟实现或采用非线性控制技术的增益和参数变化问题而改善瞬时反应。此外，在自动化设计工具和硬件描述语言(HDL)的支持下，数字系统能够在短时间内被设计好，并且易于修改。这些工具还允许将这些设计从一种实现技术简单地转移至另一种实现技术，即可移植性设计。这在芯片实现技术不断变化的现代IC设计中是非常需要的特征。

尽管具有这样的事实，即所有的这些特征非常适合低功耗应用，在微型电池供电式设备中，如在移动电话、PDA和MP3播放器中，几乎毫无例外地都采用PWM模拟控制SMPS。这主要是由于缺少能够以比1MHz高很多的稳定的转换频率支持操作的低功耗数字架构。现有的数字控制器的功率消耗通常与所供给的低功耗电负载的功率消耗是可比较的，导致该SMPS的总效率差。在更高的转换频率，模拟控制器消耗相当少的功耗，并且因此是更适合的解决方案，尽管它们不具有上述特征中的大多数特征。对数字控制器能够在低功耗应用中有效使用的最大转换频率的一个主要限制是模数转换器(ADC)。传统的高速ADC结构通常不是合适的解决方案。

用在低功耗dc-dc转换器中的传统的ADC的一个问题是它们在性能方面的利用率差。对应于通常为常数的功率级的输出电压，传统的设备通常仅在一个操作点附近操作。

附图说明

将基于下述附图对本发明的较佳实施例进行详细描述，其中：

图1示出用在当采用脉宽调制(PWM)来调节输出电压的情况中的数控dc-dc补偿转换器实施例的实例。

图2示出实施例中的ADC的方块图。

图3A示ADC实施例的输入-输出特性。

图3B示出实施例中的非线性ADC特性实现方式。

图4示出具有150MHz时钟信号频率的非线性ADC实施例的示范操作的模拟结果。

具体实施方式

在各实施例中，新的模数转换器(ADC)结构可以与以高于10MHz的转换频率操作的开关模式电源(SMPS)一起使用。模数转换器实施例可以实现很低的功率消耗、快速的转换时间，并可以采用简单的硬件实现。另一显著的优点为某些ADC实施例具有为数字控制器提供改善的负载瞬时反应特性的非线性增益特性。这种解决方案还能够以低输入电压进行操作。

在实施例中，提供了结合双重差分输入级、延迟线和非线性误差逻辑的ADC。该ADC实施例允许采用低至零伏的输入电压进行操作，并具有独立于操作点的量化步长(quantization steps)和转换时间。通过产生增加非零输出电压误差的ADC的增益的非均匀的量化步长，非线性差错逻辑还改善了动态响应。ADC实施例包括以0.18μm CMOS工艺设计并通过模拟测试的新的结构。采用这种数字结构的各实施例能够控制可能以超过100MHz的转换频率进行操作的即将到来的开关转换器。

图1示出用在当采用脉宽调制(PWM)来调节输出电压的情况中的数控dc-dc补偿转换器实施例的实例。如图1所示，数字式控制器100包括ADC102、数字式补偿器104和数字式脉宽调制器(DPWM)106。

ADC102将功率级输出电压的模拟值v_out(t)转换成它的数字等效值v_out[n]。基于数字参考值V_ref，形成数字误差信号e[n]。这种误差随后由产生数字变量d[n]的数字式补偿器104进行处理。基于d[n]，数字式脉宽调制器(DPWM)106产生脉宽调制的模拟信号c(t)，该模拟信号c(t)调节固态开关sw₁的操作。c(t)的频率，即转换频率fsw＝1/Ts，在这种类型的实现方式中可以为常数。

为了满足严格的输出电压调节和快速动态响应的需求，在一个转换周期内，ADC应当能够进行精确的转换。这意味着在以10MHz进行操作的SMPS转换器中，ADC应当能够进行小于100ns的转换。通常，这样的ADC很复杂，要求大的单片面积，并消耗大量的功率。因此，它们不适合实现以高转换频率进行操作的低功耗SMPS。

图2示出实施例中的ADC的方块图。两个输入差动级202、204用来提供用于参考电压延迟线206和电压测量延迟线208的偏置电压，其中每条延迟线包含不同数量的相同的电流限制式的延迟单元。电压测量线包含五个单元，比参考线多。通过比较通过延迟线206、208的时钟信号(CLK)的传播时间而测量输出电压误差。在CLK信号的上升沿激励通过它们的两个脉冲的移动的同时，延迟线都同步被触发。当通过参考延迟线传播的脉冲到达第N个延迟单元时，产生选通信号，并获取所测量的延迟线的瞬态图。随后，基于CLK信号已经传播通过的单元的数量，误差解码器210确定e[n]、输出电压误差的数字等效值，并将它送至图1的数字式补偿器104。

如图2所示，两个差动级202、204允许以低输入电压进行操作，并提供独立于V_ref的ADC特性。可以看出，对于从零伏到由VDD、P-MOS晶体管的阈值电压和电流偏置电路限制的最大输入值范围内变化的V_ref，P-MOS差动级202的输出V_{bias_ref}不变。调节通过测量延迟线的传播的差动级204的电压可以根据关系式(1)进行描述：

V_{bias_out}＝V_{bias_ref}+K(V_ref-v_out(t))＝V_{bias_ref}-Ke_v(t)           (1)

其中，e_v(t)为输出电压误差，且K为依赖于I_bias和差动级202、204中的晶体管的尺寸以及延迟线206、208中的延迟单元的结构的常数。关系式(1)中的等式显示出通过两条延迟线206、208的传播时间的差别仅取决于电压差，并且不受V_ref变化的影响。

在这种结构中，转换速度和量化步长都取决于I_bias和延迟单元的结构。这意味着ADC实施例能够提供更多的功能，如量化步长的动态变换、并且通过替换目前采用的具有如图3A中所示的数字式编程单元的电流限制式延迟单元，可以增加可变转换时间。在实施例中，为了进一步降低功率消耗，可以在完成ADC转换之后关闭电流偏置电路，并用时钟信号的新的上升沿来激活它。

在各实施例中，非线性量化步长用来引入可变增益，并改善控制器的瞬时反应特性，而不导致极限周期性振荡。在数控SMPS中，通常希望的是限制ADC的输入电压量化步长的导致零误差值的最小尺寸，即限制零误差b_in的宽度。如果量化步长(delta)Vq太小，需要更高的DPWM分辨率来消除可能的极限周期性振荡。另一方面，在零误差b_in之外，更大的量化步长导致对输出电压的变化灵敏度降低，并降低由非线性量子化效应导致的环路增益。

图3A示出ADC实施例的输入-输出特性。如图3A所示，对应于V_ref和转换器输出电压之间的显著差别，零误差b_in比其它量化步长大。结果，对于非零值，ADC的由所示出的关系式(2)所限定的增益形成为较大，并且产生非线性增益特性：

$K_{\mathrm{ADC}}=\frac{\mathrm{\Δe}\left[n\right]}{\mathrm{\Δ}{V}_Q}---\left(2\right)$

图3B示出实施例中的非线性ADC特性实现方式。它显示出差错解码器对于测量延迟线的在转换过程结束获取的不同的瞬态图的输出值。将零误差值分配给测量线的三个不同的瞬态图产生了非线性。如图3B所示，如果通过测量线传播的脉冲通过与通过参考线移动的相同数量的单元，或者如果已经传播通过的单元信号的数量差不大于1，则假定e[n]为零。系统验证

ADC实施例被实现为专用集成电路(ASIC)，并采用0.18μm CMOS工艺进行设计。图4示出了被调整用于在150MHz的转换频率处的操作的该设计的HSPICE模拟结果。

图4示出具有150MHz时钟信号频率的非线性ADC实施例的示范操作的模拟结果。波形示出了在1V参考值附近的开关转换器输出电压V_out(t)的斜坡变化如何影响ADC的输出，即误差e[n]。可以看出，对于转换器输入电压的80mV的有效变化，e[n]还从二进制值-4斜坡上升至+4。在先前部分中所描述的非均匀量化步长也可以被观察到。该ADC的零误差b_in约为20mV，近似于比对应于e[n]＝-1的量化步长大三倍。该模拟还验证了快速模数转换。可以看出，主题ADC实施例仅需要5ns来对突然的电压变化作出反应，并将模拟信号转换成它的数字等效值。电流消耗约为950mA(7mA/MHz)。

这些结果验证了所提出的结构能够为可用的最快的开关式整流器、以及即将到来的希望以大于100MHz的频率进行操作的系统提供有效的数控解决方案。

为了阐述和描述的目的，已经提供了本发明的前述描述。其目的不是穷举的，或者将本发明限制为所公开的确定的形式。对本领域技术人员来说，各种修改和变形是显而易见的。特别地，明显的是，上述为了基于附图标记的有效性而采用数值级别检测图像、并对图像进行归类的特征能够结合在除所描述的那些类型之外的其它类型的软件程序中。为了最佳地解释本发明的原理和它的实际应用，选择并描述了上述各实施例，从而使本领域技术人员能够理解本发明的各种实施例和适合特定应用的各种修改也是希望的。目的是本发明的保护范围由下述权利要求和它们的等同物进行限定。

Claims (9)

1.一种模数转换器(ADC)电路，包括：

第一差分输入级和第二差分输入级，接收低至零伏的输入电压，第一差分输入级产生参考偏置电压和第二差分输入级输出偏置电压；

接收参考偏置电压的参考延迟线和接收输出偏置电压的输出测量延迟线，每条延迟线包含不同数量的延迟单元；和

误差解码器，通过比较通过参考延迟线和输出测量延迟线的时钟信号(CLK)的传播时间来确定输出电压误差，并向数字式补偿器发送输出电压误差的数字等效值。

2.根据权利要求1所述的电路，其中参考延迟线和输出测量延迟线被同时触发，时钟信号的上升沿启动脉冲移动通过参考延迟线和脉冲移动通过输出测量延迟线。

3.根据权利要求1所述的电路，其中当传播通过参考延迟线的脉冲到达第N个延迟单元时，产生选通信号并获取所测量的延迟线的瞬时图。

4.根据权利要求3所述的电路，其中误差解码器基于时钟信号(CLK)已经传播通过的单元的数量确定数字输出电压误差。

5.根据权利要求1所述的电路，其中在参考延迟线和输出测量延迟线中的至少一条中的延迟单元是数字可编程的，以改变转换时间。

6.根据权利要求1所述的电路，其中在参考延迟线和输出测量延迟线中的至少一条中的延迟单元是数字可编程的，以动态地改变量化步长。

7.根据权利要求1所述的电路，其中该模数转换器在转换之后被断电，以降低功率消耗。

8.根据权利要求1所述的电路，其中数字式补偿器与数字脉宽调制器耦合，以控制开关模式电源(SMPS)。

9.根据权利要求1所述的电路，其中通过参考延迟线和输出测量延迟线的时钟信号的传播的差别基本上独立于所述输入电压。

Images