TW200849421A - Method for manufacturing substrate of semiconductor package and structure thereof - Google Patents

Description

200849421 九、發明說明： 【發明所屬之技術領域】 本發明係有關於—種半導體封裝基板之製造方法，特 別係有關於—種可具有高密度接點及降低製造成本之半 導體封裝純之製造方法，該半導體料基㈣為無核心 層之基板。 【先前技術】 習知封裝基板為了具備足夠之接點，並考慮到接點間 距之問題，通常皆設計為多層雙面線路型態，如第ia至 1F圖，示，首先請參閱第1A ^，提供一第一中介板u 及-第二中介板12’該第一中介板u與該第二，介板以 係分別具有一雙面第一金屬層iu及一雙面第二金屬層 接著，請參閱第1B圖’電性導通該第一中介板u 之上下表面’及電性導通該第二中介才反12之上下表面， 之後’請參閱f ’提供一第三中介板13，該第三中 介板13係設置於該第一中介板u與該第二中介板12之 間接著，请芩閱第1D圖，形成複數個導電通孔丨4以電 性連接該第一中介板11與該第二中介板12,之後，請參 閱第1E圖，形成複數個接點15於該第一中介板u與該 第中；|板12，最後，請參閱第1F圖，電鍵一第三金屬 層1 6於该些接點丨5以形成一封裝基板} 〇。由上述可知該 封裝基板製程繁複，且需採用複數個多層板來形成該封骏 基板1 〇 ’不利於降低生產成本。 【發明内容】 200849421 本發明之主要目的係在於提供一種半導體封裝基板 之製造方法，首先，提供一具有一第一金屬層、一第二金 屬層與-第三金屬層之基板本體，接著，目案化該第一金 屬層以形成複數個第一接點，之後，形成一介電層於該第 一金屬層以覆蓋該些第一接點且並顯露該些第_接點之 表面，最後，囪案化該第三金屬層以形成複數個第二接 點’其中該些第二接點係對應 接點係電性連接該些第一接點 具有高密度之接點，且無增層 製造成本。 該些第一接點，且該些第二 。本發明所製成之基板係可 基板之繁複製程，故可降低 、發明之一種半導體封裝基板之製造方法，首先， 提供-基板本體，該基板本體係具有_第—金屬層、一第 :金屬層與一第三金屬$，接著，圖案化該第一金屬層以 形成複數個第一接點，該些第一接點係具有一表面，之 =，形成一介電層於該第二金屬層，該介電層係覆蓋該些 第一接點並顯露該些第-接點之該些表面，最後，圖案化 該第2金屬層以形成複數個第二接點及複數個線路，其中 该些第二接點係電性連接該些第一接點。 【.實施方式】 明 > 閱第2A至2H圖，依據本發明之一具體實施例係 揭丁種半‘體封I基板之製造方法，首先，請參閱第2A 圖，提供一基板本體20,該基板本體2〇係具有一第一金 屬層21、一第二金屬層22與_第三金屬層”，在本實施 例中’該第-金屬層21之材f係為銅，該第二金屬層22 200849421 之材貝係為鎳’該第三金屬層23之材質俜為 該第一金屬層2卜吁m ^ 負係為鋼，或者， 可為其他材質之J :屬層22及該第三金屬層23係 制从/ 在本實施例中，該第二全屬居72 係僅作為該第_金屬_21 至屬層22 障層。接著，請灸閱宽Μ 金屬層23之阻 該第-金屬層J上’形成一圖案化光阻層30於 該第三金“接:圖案化光阻層30係可同時形成於 阻声30為、/置 請參閱第2〇圖，以該圖案化光 — :圖案化該第-金屬層21以形成複數個第 係ΓΓΓ 該第二金屬層22,該些第一接點⑴ 請：閱第;IT113,接著，移除該圖案化光阻層3〇,之後， 、 圖，形成—介電層24於該第二金屬層22上， •電層24《材質係選自於加強碳礙複合材料 v reinforced carbon ^ -τ- ^ / 、 ， ）或聚丙稀（P〇lypropylene，pp )， :者’該介電I 24係可為-防銲層，該防銲層之材質係 選自於防鮮綠漆或與防輝綠漆相似之介電材料，該介電層 24係覆蓋該些第一接點2U並顯露該些第一接點…之該 些表面2ib，接著，請參閱第2E圖’圖案化該第三金屬層 23以形成複數個第二接點23a及複數個線路2%，其中該 些第二接點23a及該些線路2孙係覆蓋該第二金屬層22 之部份區域’並且該些第二接點23a係對應於該些第一接 點21a,在本實施例中，該些第一接點21&、該些第二接 -占2 3 a及4些線路2 3 b係以|虫刻法形成。之後，請參閱第 2F圖，圖案化該第二金屬層22以在該些第一接點2 1 &及 忒些第一接點23a間形成一中介線路層22a，該中介線路 7 200849421 層22a係移除該第二金屬層22中未被該些第二接點2以 及該些線路23b覆蓋之區域後所形成，該中介線路層22a 係電丨生連接该些第一接點2丨a及該些第二接點U 。之後， 凊參閱第2G圖，形成一第四金屬層25於該些第二接點 及ϋ亥些第一接點2 1 a之該些表面21 b，在本實施例中， 。亥第四至屬層25之材質係為鎳金，最後，請參閱第2h圖， 形成一保護層26於該些線路23b上，該保護層％係為一 黑^化層，該保護層26係用以保護該些線路23b以形成 -完整之基板20,，此外，請參閱第3圖，在另一實施例 中，該保護層26係可覆蓋該些第二接點23a之部份區域， 以使4些第二接點23&可適合各種尺寸.之銲球或凸塊。由 於本發明係具有微間距及高密度之優點且省略習知多層 介電層組合而形成複數個接點之步驟，可避免介電層與黏 著膠脫離之缺點，因此連接可#度佳且製成步驟減少，、可 降低生產成本。 凊芩閱第4圖，依據本發明之該第一具體實施例，應 用該半導體封裝基板所形成之半導體封裝構造1〇〇，其係 包含有一基板20，、一第一晶片110、複數個第一導電=件 uo、複數個銲球130以及一密封膠14〇，該基板2〇,係具 有複數個第一接點21a、複數個第二接點23&、複數個線 路23b、一介電層24、一金屬層25及一保護層π，該介 電層24係具有一第一表面24a與一第二表面2外，其中該 些第二接點23a及該些線路23b係形成於該介電層24之 該第一表面24a，該些第一接點21a係形成於該介電層24 200849421 中，且該些第一接點21a係具有一顯露之表面2lb，其中 °亥些弟一接點2 3 a係對應該些第一接點2 1 a，且該此第-接點23a係電性連接該些第一接點2 1 a，在本實施例中， 该基板20’係另具有一中介線路層22a，該中介線路層22a 係形成於該些第一接點21a及該些第二接點23a之間，且 該中介線路層22a係電性連接該些第一接點2丨a及該些第 二接點23a，該金屬層25係形成於該些第二接點23a與該 些弟一接點21a之該些表面21b，該保護層％係形成於該 些線路23b上，該保護層26係為一黑氧化層，該第一晶 片11〇係設置於該基板20,上，該些第一導電元件12〇係 電性連接該基板2〇,之該些第二接點23b與該第一晶片 :!〇,在本實施例中，該些第一導電元件12〇係為凸塊， 為些銲球130係設置於該些第一接點2ι&，該密封膠 係用以密封該些第一導電元件120。 請參閱第5目，依據本發明之該第二具體實施例，應 用該半導體封裝基板所形成之半導體封裝構造·，本實 ㈣構組成基本上與第一較佳實施例相同，其差 "處僅在於該半導體封裝構造係另包含有一第二晶片 ::及複數個第二導電元件22〇’該第二晶片210係堆疊 於该第一晶片110上，哕篦一曰H n :i 邊第一晶片210係以該些第二導電 兀件2 2 0電性連接至兮此 〜 ..^ μ二第一接點23a，且該密封膠140 係密封該第一 ^曰Η 1，a 曰 曰 、该些第一導電元件120、該第二 日日片2 1 0、該此第一逡一 —弟一V電兀件220及該些第二接點23a。 由上述敘述可知辞I β 一 ~ 土板20’係具有微間距及高密度之接 200849421 點’因此該基板2 0 ’係具有蓮各 ^化之功效，且應用於半 封裝構造時，可使該半導體封奘 V體 ,版封裝構造100、200亦 化之功效。 令厚 附之申請專利範圍所界定 在不脫離本發明之精神和 ’均屬於本發明之保護範 本發明之保護範圍當視後 者為準，任何熟知此項技藝者， 範圍内所作之任何變化與修改 圍。 【圖式簡單說明】 第1A至1F圖：習知半導體封裝基板之製造方法之截面示 意圖。 第2A至2H圖··依據本發明之一第一具體實施例，一種半 導體封裝基板之製造方法之截面示意圖。 第 3 圖：依據本發明之一第二具體實施例，另一種 半導體封裝基板之截面示意圖。 弟 4 圖·依據本發明之該第一具體實施例，該半導 體封裝基板應用於封裝構造之截面示意 圖。 第 5 圖：依據本發明之該第一具體實施例，該半導 體封装基板應用於另一種封裝構造之截 面示意圖。 【主要元件符號說明】 1〇 封裝基板 11 第一中介板 11a第一金屬層 12 第二中介板 12a第二金屬層 π 第三中介板 14 導電通孔 10 200849421 15 接點 16 第三金屬層 20 基板本體 205 基板 21 第一金屬層 21a 第一接點 21b 表面 22 第二金屬層 22a 中介線路層 23 第三金屬層 23a 第二接點 23b 線路 24 介電層 24a 第一表面 24b 第二表面 25 第四金屬層 26 保護層 30 圖案化光阻層 100 半導體封裝構造 110 第一晶片 120 第一導電元件 130 鲜球 140 密封膠 200 半導體封裝構造 210 弟二晶片 220 第二導電元件

Claims (1)

1. 200849421 十、申請專利範圍： 卜：=導體封裝基板之製造方法，其係包含： -&板本體’該基板本體 -第二金屬層與—第三金屬層；冑“屬層、 圖案化該第一金屬層 -接點係具有一表面;成後數個弟-接點，該些第 ^ ”電層於該第二金屬層’該介電層係覆蓋該些 弟一接點並顯露該些第一接點之該些表面；以及 圖案化该弟三金屬層以形成複數個第二接點及複數 個線路’其中該些第二接點係電性連接該些第—操 點。 ^ 2、 如申請專利範圍第1項所述之半導體封裝基板之製造 /、另包含有：圖案化該第二金屬層以形成一中 介線路層，該中介線路層係電性連接該些第一接點與 該些第二接點。 ’ 3、 如申請專利範圍第1項所述之半導體封裝基板之製造 方法’其中圖案化該第一金屬層之步驟前係形成_圖 案化光阻層於該第一金屬層。 4、 如申請專利範圍第丨項所述之半導體封裝基板之製造 方法’其另包含有··形成一保護層於該些線路。 5、 如申請專利範圍第4頊所述之半導體封裝基板之製造 方法，其中該保護詹係覆蓋該些第二接點之部份區 域。 6如申凊專利範圍第1項所述之半導體封裝基板之製造 12 200849421 方法，其另包含有：形成一第四金屬層於該些第二接 點。 7、 如申請專利範圍第6項所述之半導體封裝基板之製造 方法，其中該第四金屬層之材質係為鎳金。 以 8、 如申請專利範圍第6項所述之半導體封裝基板之製造 方法’其中形成該第四金屬層於該些第二接點之步： 中，該第四金屬層係^日夺形成於該些第一接點之表 面0 9、 如申請專利範圍第i項所述之半導體封裝基板之製造 方法’其中該些第-接點、該些第二接點及該些線= 係以敍刻法形成。 、如中請專利範圍第丨項所述之半導體封裝基板之製造 方法，其中該第一金屬層係為銅層。 11 如申請專利範圍第i項所述之半導體封裝基板之製造 方法，其中該第二金屬層係為鎳層。 12 如申請專利範圍第i項所述之半導體封裝基板之製造 方法其中5亥第二金屬層係為銅層。 13 如申請專利範圍第1項所述之半導體封裝基板之製造 方法/、中忒介電層之材質係選自於加強碳碳複合材 料（reinf〇rcedcarbon，RcC)或聚丙稀（polypropylene， PP) 〇 如申明專利乾圍第1項所述之半導體封裝基板之製造 〃、中4 W電層係為一防銲層，該防銲層之材質 係選自於防銲綠彡夫十& # /、*或铃防銲綠漆相似之介電材料。 13 14 200849421 15 16 17、 19、 、如申请專利範圍第4項所述之半導體封裝基板之製造 方法’其中該保護層係為一黑氧化層。 、一種半導體封裝構造，其係包含： 一基板，其係具有複數個第一接點、複數個第二接 點.、複數個線路、一介電層，該介電層係具有一第一 表面與一第二表面，該些第一接點係形成於該介電層 中且σ亥些第一接點係具有一表面，該些線路及該些 第二接點係形成於該介電層之該第一表面，其中該些 第一接點係電性連接該些第二接點；以及 第θ曰片，其係設置於該基板並電性連接至該基 板； 1 複數個第—導電元件，該些第—導電㈣係電性連接 該基板之該些第二接點與該第一晶片。 如申叫專利乾圍第16 $所述之半導體封裝構造，其 中該基板係另•具t —巾介線路層，該巾介線路層係形 成於D亥些第一接點與該些第二接點之間，以電性連接 該些第一接點與該些第二接點。 如申請專利範圍第16項所述之半導體封裝構造，其 2含有—第二晶片，該第二晶片係設置於該第一晶 片上。 如申睛專利範圍第18項所述之半導 另包含有複數個第二導電元件，該些第二導件: 電性連接該基板之該些第二接點與該第二件係 如申請專利範” 16項所述之半導體封裝構造，立 14 20 ' 200849421 21 22 23 24 2 5. 26 另包含有一密封膠，該密封膠係密封該些第一導電元 件。 如申巧專利範圍第1 9項所述之半導體封裝構造，其 另包3有一密封膠，該密封膠係密封該第一晶片、該 一第^電元件、該第二晶片、該些第二導電元件及 該些第二接點。 如申叫專利乾圍第丨6項所述之半導體封裝構造，其 基板係另具有-金屬層，該金制係形成於該些 第二接點與該些第一接點之該些表面。 如申明專利範圍第丨6項所述之半導體封裝構造，其 另包合有一保護層，該保護層係形成於該些線路上。 .如申請專利範圍第23項所述之半導體封褒構造，其 中該保護層係為一黑氧化層。 如申請專利範圍第16項所述之半導體封裝構造，其 另包含有複數個銲球，該些銲球係設置於該些=一接 點。 種半導體封裝基板，其係包含·· 複數個線路； 複數個第一接點，其係具有一表面； 複數個第二接點；以及 電層’其係具有一第·一表面與一第 表面 該些 線路及该些笫一接點係形成於該第一表而 衣面，該些第一 接點係形成於該介電層中，其中該4b篦 ^ 一罘—接點係電柄 連接該些第二接點。 15 200849421 27 如申請專利範圍帛26項所述之半導體封裝基板，其 另包含有一中介線路層，該中介線路層係形成於該些 第一接點與該些第二接點之間，以電性連接該些第一 接點與該些第二接點。 28、 如中請專利範圍第26項所述之半導體封裝基板，其 另包含有一金屬層，該金屬層係形成於該些第二接點 與該些第一接點之該些表面。 29、 如申請專利範圍第26項所述之半導體封裝基板，其 另包含有一保護層’該保護層係形成於該些線路上。 30如申睛專利範圍第29項所述之半導體封裝基板，其 中該保護層係為一黑氧化層。 16