TW200847618A - Class AB amplifier - Google Patents

Description

200847618 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種放大器，特別是指一種AB類放大 器。 【先前技術】 請參閱圖1，一習知的AB類放大器包含一電壓放大級 11及一功率放大級12,且將一差動輸入電壓放大及轉換成 一輸出電流。電壓放大級11通常採用閘極浮接（F1〇ating Gate)的架構，且包括一第一至一第三p型金屬氧化物半導 體（PMOS) 111〜113及-第-至一第三N型金屬氧化物半 導體（NMOS) 114〜116，其中，A點電壓的交流變動與差 動輸入電壓相關。功率放大級12包括一第四pM〇s 121及 一第四 NMOS 122。 由於在下列公式滿足時，電壓放大級u才會正常動作 ，使得電壓放大級11及功率放大級12必須在相同的電源電 壓VDD下操作：

VgS，114+VgS，122=：vgs，115+vgs，116， VSg，i 11+Vsg，i2i-Vsgj 12 + VSg，"3， 其中，Vgs，x代表NMOS X的閘極與源極的電壓差，而 Vsg，x代表PMOS X的源極與閘極的電壓差。 然而，當電源電壓vDD大時，功率放大級12的電壓擺 幅（Voltage Swing)及電流驅動能力較大，但電壓放大級 11的功率消耗也較大，而當電源電壓Vdd小時，電壓放大 級11的功率消耗較小，但功率放大級12的電壓擺幅及電流 200847618 驅動能力也較小，因此習知的AB類放大器無法達到一般的 期望，即電壓擺幅及電流驅動能力大而功率消耗小的情形 〇 【發明内容】 因此，本發明之目的即在提供一種可以提高電壓擺幅 及電流驅動能力且降低功率消耗的AB類放大器。 於是，本發明AB類放大器包含一電壓放大級、一位準 移位級及一功率放大級。電壓放大級在一第一電源電壓下 操作，並放大一差動輸入電壓，以產生一放大電壓。位準 移位級調整放大電壓的直流位準，以產生一移位電壓。功 率放大級在一第二電源電壓下操作，並轉換移位電壓，以 產生一輸出電流。其中，第二電源電壓大於第一電源電壓 【實施方式】 有關本發明之前述及其他技術内容、特點與功效，在 以下配合參考圖式之較佳實施例的詳細說明中，將可清楚 地呈現。 參閱圖2’本發明AB類放大器之一較佳實施例包含一 電壓放大級2、-位準移位（Level Shif〇級3及一功率放 大級4。電壓放大級2在―第—電源電壓ν_下操作，並 放大-差動輸入電壓’以產生一放大電壓。位準移位級3 調整放大電壓的直流位準，以產生—移位電壓。功率放大 級4在一第二電源電壓％下操作，並轉換移位電壓，以 產生一輸出電流。其中，第二電源電M VDD2大於第一電源 200847618 電壓Vddi。 電壓放大級2可採用閘極浮接的架構。以圖2為例， 電壓放大級2包括一第一至一第三PMOS 21〜23及一第一至 一第三NMOS 24〜26，其中，第一 PMOS 21的源極及第一 NMOS 24的汲極電連接，並接收一電流，且輸出放大電壓 ，第一 PMOS 21的汲極及第一 NMOS 24的源極電連接，並 輸出一電流，且此處電壓的交流變動與差動輸入電壓相關 ，第一 PMOS 21的閘極及第二PMOS 22的閘極、汲極電連 接，並輸出一電流，第二PMOS 22的源極及第三PMOS 23 的閘極、汲極電連接，第三PMOS 23的源極電連接到第一 電源電壓VDD1，第一 NMOS 24的閘極及第二NMOS 25的 閘極、汲極電連接，並接收一電流，第二NMOS 25的源極 及第三NMOS 26的閘極、汲極電連接，而第三NMOS 26 的源極電連接到一地電壓。 功率放大級4可包括一第四PMOS 41及一第四NMOS 42，其中，第四PMOS 41的閘極接收移位電壓，第四 PMOS 41的源極電連接至第二電源電壓VDD2，第四NMOS 42的閘極及源極分別與第一 NMOS 24的源極及地電壓電連 接，而第四PMOS 41的汲極及第四NMOS 42的汲極電連接 ，並輸出輸出電流。 位準移位級3可包括一電容31、一均一增益放大器（ Unity Gain Amplifier) 32 及一電阻 33，其中，電容 31 的第 一端電連接至均一增益放大器32的輸入端，並接收放大電 壓，而電容31的第二端透過電阻33電連接至均一增益放 200847618 大器32的輸出端，並輸出移位電壓。 電容31儲存第二電源電壓v則及第一電源電壓、丨 的電壓差’使得位準移位級3的直流位準調整幅度實質上 與電壓差相同，因此，即使電壓放大、級2及功率放大級4 在不同的電源電壓下操作’下列公式仍得以滿心使得電 壓放大級2能正常動作：

Vgs324 + Vgs,42=VgSj25 + Vgs>26 ?

Vsg，2i+Vsg，41=Vsg，22+Vsg，23。 再者，在高頻時，第一 NM〇S 24的汲極電壓之交流變 動是經由電容31傳送到第四PM0S 41的閘極，而在低頻時 ，是經由均一增益放大器32及電阻33傳送到第四pM〇s 41的閘極，因此組合成全通的路徑。 值知注意的是’由於第二電源電壓VDD2大於第一電源 電壓VDD1，電壓放大級2的MOS 21〜26 —般是以核心元件 (Core Device)實現，而功率放大級4的MOS 41、42 —般 是以高壓元件實現，但也可以是將第四PM0S 41及第四 NM0S 42以核心元件實現來縮小面積及加快速度，並分別 串疊（Cascode )以高壓元件實現的一第五PM0S 43及一第 五NM0S 44來獲得保護，如圖3所示。 請參閱圖3，圖中顯示了均一增益放大器32的一種實 施態樣。增益放大器32包括以核心元件實現的一第六 PM0S 321、一第七 PM0S 322、一第六 NM0S 323、一第七 NM0S 324及以高壓元件實現的一第八NM0S 325，其中， 第六PM0S 321的閘極是均一增益放大器32的輸入端，第 200847618 六PMOS 321的源極電連接到第一電源電壓VDD1，第六 PMOS 321的汲極、第六NMOS 323的閘極和汲極及第七 NMOS 324的閘極電連接，第六NMOS 323的源極及第七 NMOS 324的源極電連接至地電壓，第七PMOS 322的源極 電連接至第二電源電壓VDD2，而第七PMOS 322的閘極及 汲極電連接，並形成均一增益放大器32的輸出端，且透過 第八NMOS 325與第七NMOS 324的汲極電連接。值得注 意的是，此處所述只是增益放大器32的一種實施態樣，其 它能達到相同功能的實施態樣均屬本發明的範圍。 本實施例藉由功率放大級4在較高的電壓下操作而電 壓放大級2在較低的電壓下操作，使得功率放大級4的電 壓擺幅及電流驅動能力可以提高，同時，電壓放大級2的 功率消耗可以降低，因此能達到本發明的目的。 請參閱圖4，本發明AB類放大器之另一較佳實施例包 含一電壓放大級5、一位準移位級6及一功率放大級7。電 壓放大級5在一第一電源電壓VDDi下操作，並放大一差動 輸入電壓，以產生一放大電壓，且採用串疊的架構。值得 注意的是，電壓放大級5也可以採用不同的架構，其它能 達到電壓放大功能的架構均屬本發明的範圍。 功率放大級7包括一第一 PMOS 71及一第一 NMOS 72 ，其中，第一 PMOS 71的源極及第一 NMOS 72的源極分別 電連接至一第二電源電壓VDD2及一地電壓，第一 NMOS 72 的閘極接收放大電壓，而第一 PMOS 71的汲極及第一 NMOS 72的沒極電連接，並輸出一輸出電流。 200847618

電壓擺幅及電流驅動能力可以提高， F時，功率放大級4的 ’同時，電壓放大級5 的功率消耗可以降低，因此能達到本發明的目的。 再者，由於在高頻時，放大電壓之交流變動可經由電 容61傳送到第一 PM〇s η的閘極， 因此本實施例適合在高 頻下操作，然而在低頻時，雖然交流變動無法經由電容61 傳送到第一 PMOS 71的閘極，但本實施例仍可被當作一 a 類放大器來使用。 值得注意的是，由於第二電源電壓Vdd2大於第一電源 電壓VDD1 ’電壓放大級5 一般是以核心元件實現，而功率 放大級7的MOS 71、72 —般是以高壓元件實現，但也可以 是將第一 PMOS 71及第一 NMOS 72以核心元件實現來縮小 面積及加快速度，並分別串疊以高壓元件實現的一第二 PMOS (圖未示）及一第二nm〇S (圖未示）來獲得保護。 請參閱圖5，本發明AB類放大器之又一較佳實施例包 含一電壓放大級5、一位準移位級8及一功率放大級9。電 10 200847618 壓放大級5在一第一電源電壓Vddi下操作，並一放大差動 輸入電壓，以產生一放大電壓，且採用串疊的架構。值得 注意的是，電壓放大級5也可以採用不同的架構，其它能 達到電壓放大功能的架構均屬本發明的範圍。 功率放大級9包括一對第一 PM0S 91及一對第一 NMOS 92，其中，第一 PM0S 91的源極電連接至一第二電 源電壓VD〇2，第一 NM0S 92的源極電連接至一地電壓，第 一 NMOS92的閘極接收放大電壓，而第一 pM〇s9i的沒極 分別與第-NMOS 92的汲極電連接，並輸出一輸出電流。 位準移位級8包括一對電容81、一均一增益放大器82 及對電阻83，其中，電容81的第一端電連接至均一增益 放大器82的輸入端，並接收放大電壓，而電容81的第二 透過電阻8 3電連接至的一 j# M HbV 4- ο ^ 私逆丧芏θ ^盈放大斋82的輸出端，並 輸出一移位電壓到第一 PM0S91的閘極。 電容81儲存第二電壓源％及第一電源電壓v则的 電壓差，使得位準移㈣8的直流位準調整幅度實質上與 電壓差相同’因此，電壓放大級5及功率放大級9可以在 不同的電源電壓下操作。當功率放大、級9在較高的電壓下 操作而電壓放大級5在較低的電壓下操作時，功率放大級9 的電壓擺幅及電流驅動能力可以提高，同時，電壓放大級5 的功率消耗可以降低，因此能達到本發明的目的。 再者，在高頻時，放大電壓之交流變動是分別經由電 容81傳送到第一 PM〇S 91的閉極，而在低頻時，是經由均 一增益放大器82及電阻83分別傳送到第_pM〇s Μ的問 11 200847618 極，因此組合成全通的路徑。 值得注意的是，由於第二電源電壓V DD2 大於第一電源 電壓Vddi， 電壓放大級5 —般是以核心元件實現，而功率 放大級9的MOS 91、92 —般是以高壓元件實現，但也可以 是將第一 PMOS 91及第一 NMOS 92以核心元件實現來縮小 面積及加快速度，且第一 PMOS 91分別串疊以高壓元件實 現的第二PMOS (圖未示）而第一 NMOS 92分別串疊以高 壓元件實現的第二NMOS (圖未示）來獲得保護。 請參閱圖6，圖中顯示了均一增益放大器82的一種實 施態樣。均一增益放大器82包括以核心元件實現的一對第 三 PMOS 821、一 對第三 NMOS 823、一 對第四 NMOS 824 及以高壓元件實現的一對第四PMOS 822，其中，第三 PMOS 821的閘極是均一增益放大器82的輸入端，第三 PMOS 821的源極相互電連接，並接收一電流，第三PMOS 821的汲極、第三NMOS 823的閘極和汲極及第四NMOS 824的閘極電連接，第三NMOS 823的源極及第四NMOS 824的源極電連接至地電壓，第四PMOS 822的源極電連接 至第二電源電壓VDD2，而第四PMOS 822的閘極、汲極及 第四NMOS 824的汲極分別電連接，並形成均一增益放大 器32的輸出端。值得注意的是，此處所述只是增益放大器 32的一種實施態樣，其它能達到相同功能的實施態樣均屬 本發明的範圍。 惟以上所述者，僅為本發明之較佳實施例而已，當不 能以此限定本發明實施之範圍，即大凡依本發明申請專利 12 200847618 範圍及發明說明内容所作之簡單的等效變化與修飾，皆仍 屬本發明專利涵蓋之範圍内。 【圖式簡單說明】 圖1是一電路示意圖，說明一習知的AB類放大器· 圖2是一電路示意圖，說明本發明ab類放大器之第一 較佳實施例； 圖3是一電路示意圖，說明一較佳實施例的一均一增 益放大器的一實施態樣及一功率放大級的另一實施態樣； 圖4是一電料意圖，m明本發明之另一較佳實施例 圖5是-電路示意圖，說明本發明之又一較佳實施例 ;及 圖6是―電路示意圖，t兒明又_較佳實_@_^一 增益放大器的一實施態樣。 13 200847618 【主要元件符號說明】 2 .......... •電壓放大級 62••… …·電阻 21 〜23···. PMOS 7…… —功率放大級 24〜26 — •NMOS 71 "… ••••PMOS 3 .......... •位準移位級 72…·· ••••NMOS 31......... •電容 8…… —位準移位級 32......... 均一增益放大器 81 ··.·· …·電容 321 ....... PMOS 82••… •…均一增益放大器 322 ....... PMOS 821… ••••PMOS 323〜325 NMOS 822… …PMOS 33......... 電阻 823… ••••NMOS 4 .......... 功率放大級 824… •"•NMOS 41、43 ·· PMOS 83"… •…電阻 42、44 ·. NMOS 9…… —功率放大級 5 .......... 電壓放大級 91 ••… •••PMOS 6 .......... 位準移位級 92••… ••••NMOS 61......... 電容 14

Claims (1)

1. 200847618 十、申請專利範圍： 1· 一種AB類放大器，包含： 一、一電壓放大級，在—第-電源電壓下操作，並放大 一差動輸入電壓，以產生一放大電壓； 一位準移位級，調整該放大電壓的直流位準，以產 生一移位電壓；及 -功率放大、級，在一第1電源電壓下操#，並轉換 該移位電壓，以產生一輸出電流； 、 其中，該第二電源電壓大於該第一電源電壓。 2. 依據中請專利範圍第丨項所述之ab類放大器，其中， °亥龟壓放大級是採用閘極浮接的架構。 3. 依射請專利範圍第丨項所述之ab類放大器，其中， =位準移位級調整的幅度實質上與該第二電源電壓及該 第一電源電壓的電壓差相同。 4. 依據中請專利範圍第丨項所述之ab類放大器，其中， 該位準移位級包括一電容。 5. 依據巾請專觀圍第！項所述之AB類放大器，其中， 該位準移位級包括一均—增益放大器及一電阻，該均一 杧1放大器的輸入端接收該放大電壓，而該均一增益放 大器的輸出端透過該電阻輸出該移位電壓。 6. 依據申請專利範圍第丨項所述之ab類放大器，其中， *亥電壓放大級是以核心元件實現，而該功率放大級是以 高壓元件實現。 7. 依據申請專利範圍第丨項所述之AB類放大器，其中， 15 200847618 該功率放大級包括串疊的一第四PMOS、一第五PMOS 、一第四NM0S及一第五NM0S，該電壓放大級、該第 四PM0S及該第四NM0S是以核心元件實現，而該第五 PM0S及該第五NMOS是以高壓元件實現。 8. 依據申請專利範圍第5項所述之AB類放大器，其中， 該均一增益放大器包括以核心元件實現的一第六PM0S 、一第七PM0S、一第六NM0S、一第七NM0S及以高 壓元件實現的一第八NM0S，該第六PM0S的閘極是該 均一增益放大器的輸入端，該第六PM0S的源極電連接 到該第一電源電壓，該第六PM0S的沒極、該第六 NM0S的閘極和汲極及該第七NM0S的閘極電連接，該 第六NM0S的源極及該第七NM0S的源極電連接至一地 電壓，該第七PMOS的源極電連接至該第二電源電壓， 而該第七PM0S的閘極及汲極電連接，並形成該均一增 益放大器的輸出端，且透過該第八NM0S與該第七 NM0S的汲極電連接。 9. 依據申請專利範圍第1項所述之AB類放大器，其中， 該位準移位級調整的幅度實質上與一偏置電壓及該第一 電源電壓的電壓差相同。 10. 依據申請專利範圍第1項所述之AB類放大器，其中， 該位準移位級包括一電容及一電阻，該電容的第一端接 收該放大電壓，該電阻的第一端電連接至一偏置電壓， 該電容的第二端及該電阻的第二端電連接，並輸出該移 位電壓。 16 200847618 11 ·依據申請專利範圍第1 〇項所述之AB類放大器，其中， 該位準移位級調整的幅度實質上與該偏置電壓及該第一 電源電壓的電壓差相同。 12·依據申請專利範圍第丨項所述之AB類放大器，其中， 該電壓放大級是採用串疊的架構。 13_依據申請專利範圍第丨項所述之ab類放大器，其中， 該電壓放大級更產生與該放大電壓成對的另一放大電壓 忒位準移位級更調整該另一放大電壓的直流位準，以 產生與該移位電壓成對的另一移位電壓，而該功率放大 級更轉換該另-移位電壓，以產生與該輸出電流成對的 另一輸出電流。 ⑷依據申請專利範圍f 13項所述之ab類放大器，其中， 該位準移位級調整的幅度實質上與該第二電源電壓及該 第一電源電壓的電壓差相同。 15·依據申請專利範圍帛13項所述之AB類放大器，其中， 該位準移位級包括-對電容、—均—增益放大器及一對 電阻’該對電容的第-端分別電連接至該均-增益放大 盗的二輸入端，並分別接收該對放大電壓，該對電容的 弟：端分別透過該對電阻電連接至該均-增益放大器的 一輸出端，並分別輸出該對移位電壓。 16·依據申請專利範圍帛13項所述之^類放大写盆中， =率放大級包括—對第—聊S及-對第—丽⑽， ^對弟一函S的源極電連接至該第二電源電慶，該對 NM〇S的源極電連接至一地電屢，該對第- PM0S 17 200847618 的閘極分別接收該對移位電壓，該對第一 NMOS的閘極 分別接收該對放大電壓，而該對第一 PMOS的汲極分別 與該對第一 NMOS的汲極電連接，並分別輸出該對輸出 電流。 17. 依據申請專利範圍第15項所述之AB類放大器，其中， 該均一增益放大器包括以核心元件實現的一對第三 PMOS、一對第三NMOS、一對第四NMOS及以高壓元 件實現的一對第四PMOS，該對第三PMOS的閘極是該 均一增益放大器的輸入端，該對第三PMOS的源極電連 接，該對第三PMOS的汲極、該對第三NMOS的閘極和 汲極及該對第四NMOS的閘極分別電連接，該對第三 NMOS的源極及該對第四NMOS的源極電連接至一地電 壓，該對第四PMOS的源極電連接至該第二電源電壓， 而該對第四PMOS的閘極、汲極及該對第四NMOS的汲 極分別電連接，並形成該均一增益放大器的輸出端。 18. 依據申請專利範圍第16項所述之AB類放大器，其中， 該功率放大級包括一對分別與該對第一 PMOS串疊的第 二PMOS，以及一對分別與該對第一 NMOS串疊的第二 NMOS，該電壓放大級及該功率放大級的第一 PMOS、第 一 NMOS是以核心元件實現，而該功率放大級的第二 PMOS及第二NMOS是以高壓元件實現。 18